一种GaN功率器件漏极调制电路
技术领域
本发明涉及功率器件调制电路,特别是涉及一种GaN功率器件漏极调制电路。
背景技术
功率器件是T/R组件中最重要的元部件,控制其脉冲工作的功率调制电路也是不可缺少的电路结构,其性能优劣对T/R组件的发射支路有着极其重要的影响。由于GaAs工艺的功率放大器件工作电压较低,其调制电路相对容易实现且技术结构都已经成熟。GaN功率器件漏极调制电路与传统的低压调制电路相比,提高了调制开关管漏-源电压的耐压要求。但是GaN功率放大器件在国内才刚刚起步,其漏极调制电路也处在研究的初级阶段,主要难点在于调制器件的栅-源电压限制、功率器件关闭后的放电回路设计以及调制器件本身的驱动能力。
发明内容
发明目的:本发明的目的是提供一种驱动能力强,逻辑控制安全,能够使功率器件快速充放电的GaN功率器件漏极调制电路。
技术方案:为达到此目的,本发明采用以下技术方案:
本发明所述的一种GaN功率器件漏极调制电路,包括调制开关管栅极驱动电路、调制开关管、分压比较网络、死区时间控制逻辑电路、放电开关管栅极驱动电路、放电开关管和功率器件;调制输入信号从调制开关管栅极驱动电路的一端输入,经过调制开关管栅极驱动电路之后形成调制驱动信号并送至调制开关管的栅极,调制开关管的漏极与功率器件的一端、放电开关管的漏极以及分压比较网络的输入端相连于B点;当调制开关管导通时,调制开关管输出的调制输出信号维持在高电压,对功率器件进行充电并维持功率器件的正常工作;当调制开关管关断时,功率器件自行放电,当放电电压下降至分压比较网络的阈值时,分压比较网络产生逻辑信号控制死区时间控制逻辑电路产生放电控制信号,再经过放电开关管栅极驱动电路产生放电驱动信号,用以驱动放电开关管导通,从而实现功率器件的快速放电。
进一步,所述调制开关管栅极驱动电路包括逻辑电平输入电路、死区时间保护电路、高压电平变换电路、低压电平变换电路、增强型P沟道MOS场效应管和增强型N沟道MOS场效应管;所述调制输入信号从逻辑电平输入电路的一端输入,经过死区时间保护电路后分成两路,其中一路经过高压电平变换电路后送至增强型P沟道MOS场效应管,另一路经过低压电平变换电路后送至增强型N沟道MOS场效应管;最后,增强型P沟道MOS场效应管和增强型N沟道MOS场效应管的漏极合为一路形成调制驱动信号输出。
进一步,所述分压比较网络包括电阻分压网络和比较器;B点信号经过电阻分压网络之后产生分压信号,将分压信号与基准电压分别送至比较器的两个输入端。
进一步,所述死区时间控制逻辑电路包括或非门;或非门的一个输入端接所述分压比较网络产生的逻辑信号,或非门的另一个输出端接所述调制输入信号。
进一步,所述功率器件包括功率放大器。
有益效果:本发明提供的一种GaN功率器件漏极调制电路通过调制开关管栅极驱动电路和调制开关管能够控制功放的充放电,实现了漏极调制的功能;通过放电开关管栅极驱动电路和放电开关管能够实现功率器件的快速放电;通过分压比较网络和死区时间控制逻辑电路能够避免调制开关管和放电开关管同时导通;此外,本发明调制输出信号上升沿、下降沿时间短,驱动能力强,逻辑控制安全,电路设计简单。
附图说明
图1为本发明的总电路框图;
图2为本发明的调制开关管栅极驱动电路框图;
图3为本发明的分压比较网络的内部组成图;
图4为本发明的死区时间控制逻辑电路的内部组成图;
图5为从调制开关管栅极驱动电路到分压比较网络之间所产生的信号;
图6为从调制开关管栅极驱动电路到放电开关管栅极驱动电路之间所产生的信号。
具体实施方式
下面结合附图,对本发明的技术方案做进一步的阐述。
本发明的总电路框图如图1所示,包括调制开关管栅极驱动电路1、调制开关管2、分压比较网络3、死区时间控制逻辑电路4、放电开关管栅极驱动电路5、放电开关管6和功率器件7。调制输入信号从调制开关管栅极驱动电路1的一端(图1中A点处)输入,经过调制开关管栅极驱动电路1之后形成调制驱动信号并送至调制开关管2的栅极,调制开关管2的漏极与功率器件7的一端、放电开关管6的漏极以及分压比较网络3的输入端相连(图1中B点处)。当调制开关管2导通时,调制开关管2输出的调制输出信号维持在高电压,对功率器件7进行充电并维持功率器件7的正常工作,这个过程中B点信号为调制输出信号;当调制开关管2关断时,功率器件7自行放电,放电过程中B点信号为功率器件放电信号,当放电电压下降至分压比较网络3的阈值时,分压比较网络3产生逻辑信号控制死区时间控制逻辑电路4产生放电控制信号,再经过放电开关管栅极驱动电路5产生放电驱动信号,用以驱动放电开关管6导通,从而实现功率器件7的快速放电。
调制开关管栅极驱动电路1如图2所示,包括逻辑电平输入电路11、死区时间保护电路12、高压电平变换电路13、低压电平变换电路14、增强型P沟道MOS场效应管15和增强型N沟道MOS场效应管16。调制输入信号从逻辑电平输入电路11的一端输入,经过死区时间保护电路12后分成两路,其中一路经过高压电平变换电路13后送至增强型P沟道MOS场效应管15,另一路经过低压电平变换电路14后送至增强型N沟道MOS场效应管16;最后,增强型P沟道MOS场效应管15和增强型N沟道MOS场效应管16的漏极合为一路形成调制驱动信号输出。
分压比较网络3如图3所示,包括电阻分压网络31和比较器32。B点信号经过电阻分压网络31之后产生分压信号,将分压信号与基准电压分别送至比较器32的两个输入端。
死区时间控制逻辑电路4如图4所示,包括或非门41。或非门41的一个输入端接分压比较网络3产生的逻辑信号,或非门41的另一个输出端接调制输入信号,或非门41的输出端产生放电控制信号。
本发明的功率器件7可以为功率放大器。
下面介绍本发明的工作过程。
如图5、图6所示,在调制开关管栅极驱动电路1的一端输入0~5V的脉冲信号作为调制输入信号。当调制输入信号从0变到5V时,经过调制开关管栅极驱动电路1之后输出从VDDA变到VDDA-10V的脉冲信号,并以此作为调制开关管2的调制驱动信号,调制开关管2导通,调制开关管2产生电压为VDDA的调制输出信号并送至功率器件7,对功率器件7进行充电,直至功率器件7的漏极电压为VDDA;在这个过程中,电阻分压网络31输出的分压信号从0变到VDDA/DIV,分压比较网络3输出的逻辑信号从0变到5V,死区时间控制逻辑电路4输出的放电控制信号从0变到5V,放电开关管栅极驱动电路5输出的放电驱动信号从8V变到0,放电开关管6关断。DIV为(R1+R2)/R2。由此可见在充电过程中,通过死区时间控制逻辑电路4能够有效避免调制开关管2和放电开关管6的同时导通。此外,通过增大调制开关管栅极驱动电路1的末级驱动管(增强型P沟道MOS场效应管15和增强型N沟道MOS场效应管16)尺寸,可缩短调制开关管2栅极充放电的时间,从而缩短B点信号上升沿的时间。
当调制输入信号从5V变到0时,经过调制开关管栅极驱动电路1之后输出从VDDA-10V变到VDDA的脉冲信号,并以此作为调制开关管2的调制驱动信号,调制开关管2关断,功率器件7开始放电;功率器件7放电信号经过电阻分压网络31后形成分压信号,并将分压信号传送至比较器32的一个输入端,比较器32另一个输入端接基准电压;当功率器件7放电信号的放电电压降至分压比较网络3的阈值时,比较器32输出的逻辑信号由高翻转为低(5V变为0);逻辑信号和调制输入信号通过或非门41之后产生放电控制信号,放电控制信号从5V变到0,再经过放电开关管栅极驱动电路5产生放电驱动信号,放电驱动信号从0变到8V,以驱动放电开关管6导通,从而将功率器件7快速放电至地。由此可见在放电过程中,通过死区时间控制逻辑电路4能够有效避免调制开关管2和放电开关管6的同时导通。此外,放电开关管栅极驱动电路5和放电开关管6能够快速泄放功放寄生电容上的电荷,从而缩短B点信号下降沿的时间。
本发明提供的一种GaN功率器件漏极调制电路通过调制开关管栅极驱动电路1和调制开关管2能够控制功放的充放电,实现了漏极调制的功能;通过放电开关管栅极驱动电路5和放电开关管6能够实现功率器件7的快速放电;通过分压比较网络3和死区时间控制逻辑电路4能够避免调制开关管2和放电开关管6同时导通;此外,本发明调制输出信号上升沿、下降沿时间短,驱动能力强,逻辑控制安全,电路设计简单。