CN104158388A - 一种高端mosfet驱动电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及到一种高端MOSFET驱动电路。本发明包括高端功率管MH，低端功率管ML，高端驱动电路、低端驱动电路，其中高端驱动电路的输出接高端功率管MH的栅极，低端驱动电路的输出接低端功率管ML的栅极；当高端功率管开启时，利用常规的自举方法，使得高端驱动电路工作在浮动电源轨。由于死区时间的存在，在高端功率管关闭后，需要从高端驱动电路反馈一逻辑信号至低端驱动电路，最终控制低端功率管开启；同样的，在低端功率管关闭后，也会需要从低端驱动电路反馈一逻辑信号至高端驱动电路，最终控制高端功率管开启。本发明尤其适用于高端MOSFET驱动电路。

Description

一种高端MOSFET驱动电路

技术领域

本发明属于集成电路技术领域，具体涉及到一种高端MOSFET驱动电路。

背景技术

随着时代的发展，开关电源以其效率高、体积小、重量轻等优点，成为电源管理市场的主要产品，并且其市场份额不断扩大。电子产品特别是便携式电子产品的飞速发展不断对开关电源提出更高的要求，这也迫切要求开关电源芯片要继续进行技术上的发展来适应新的挑战。而对于开关电源芯片来说，功率管栅驱动电路都是不可或缺的一部分。由于开关电源芯片指标的愈加严苛，驱动电路的设计也越来越复杂。

功率管栅驱动电路是电源管理中的非常重要的模块，它直接决定了芯片的整体性能，对系统产生着至关重要的作用。由于采用同步整流技术，使用MOSFETs作为同步续流管替代了原来的续流二极管，带来的好处是提高了效率。但是MOSFETs具有双向导通特性，为了防止作为开关管与同步管的两个MOSFETs同时导通而导致电流穿通，必须在两个管子关断与导通之间插入一个死区时间，保证在开关管关断之后经过一段死区时间才开启同步管，反之亦然。在死区时间内，开关管与同步管同时关断，电感电流经过同步管的体二极管从地流入电感。对于传统的栅驱动电路，当高端管关闭后，高端管驱动电路产生控制信号，反馈到低端管驱动电路，经过一定的延时，使低端管开启，这就需要额外的死区时间控制电路；另外，由于高低端管驱动电路的电源轨不一致，控制信号必需要经过电平移位电路的处理才能输入到低端管驱动电路，这无疑增加了电路的复杂程度及功耗，并且增加了版图面积。为了进一步提高变换器效率、降低芯片面积，目前通常采用全N型的MOSFETs实现变换器的高、低端功率管。而高端功率管从传统的P型MOSFETs转成N型的MOSFETs后，使得驱动电路的实现更为困难，通常需要复杂的电路架构，从而导致芯片的复杂度与成本进一步增加。

发明内容

本发明的目的，就是针对现有功率MOSFET栅驱动电路设计复杂的问题，提出了一种高端MOSFET驱动电路。

本发明的技术方案：如图2所示，一种高端MOSFET驱动电路，其特征在于，该驱动电路由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一耐压管、第二耐压管、第三耐压管、第一NPN管、第一电阻单元以及第一电容单元构成；其中，第一PMOS管的源极接浮动电源轨的高电位端，其栅极接高端控制信号，其漏极接第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端以及第三耐压管的漏极；第一NMOS管的栅极接低端控制信号，其源极与第一耐压管的栅极接浮动电源轨的低电位端；第一耐压管的漏极接第二耐压管的漏极和第一NPN管的基极和发射极；第一NPN管的集电极接第一电阻单元的另一端；第二耐压管的栅极接外部偏置电压，其源极接第三NMOS管的漏极和第四NMOS管的漏极；第三NMOS管的栅极接第二NMOS管栅漏极，其源极接地VSS；第二NMOS管的漏极接偏置电流，其栅极和漏极互连，其源极接地VSS；第四NMOS管的栅极接第五NMOS管的栅漏极和第一电容单元的一端，其源极接地VSS；第五NMOS管的源极接地VSS；第一电容单元的另一端接第三耐压管的源极和第二PMOS管的源极；第三耐压管的栅极接外部偏置电压；第二PMOS管的漏极接地VSS，其栅极接外部偏置电压；第一PMOS管的漏极、第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端和第三耐压管的漏极的连接点为高端MOSFET驱动电路的输出端，输出信号用于驱动高端功率管；第二耐压管的源极、第三NMOS管的漏极和第四NMOS管的漏极的连接点为控制信号输出端，输出的控制信号用于低端功率管驱动电路的控制。

本发明的有益效果为，本发明提供的高端MOSFET驱动电路，与现有的驱动电路相比，可以同时实现驱动高端管、电位移位以及死区时间控制的功能；并且通过增加耦合电容，可以控制栅驱动电压上升的斜率，有效的抑制了由于功率管寄生电感存在而引起的振铃现象。本发明电路结构简单，适用性强，而且节省了版图面积。

附图说明

图1为开关变换器中功率管驱动模块结构示意图；

图2为本发明的高端MOSFET驱动电路结构示意图。

具体实施方式

下面结合附图对本发明进行详细的描述

首先对于开关变换器驱动模块的原理进行简要说明，如图1所示，包括高端功率管MH，低端功率管ML，高端驱动电路、低端驱动电路，其中高端驱动电路的输出接高端功率管MH的栅极，低端驱动电路的输出接低端功率管ML的栅极；当高端功率管开启时，利用常规的自举方法，使得高端驱动电路工作在浮动电源轨。由于死区时间的存在，在高端功率管关闭后，需要从高端驱动电路反馈一逻辑信号至低端驱动电路，最终控制低端功率管开启；同样的，在低端功率管关闭后，也会需要从低端驱动电路反馈一逻辑信号至高端驱动电路，最终控制高端功率管开启。值得指出的是，本模块结构只是为了简要说明开关变换器驱动模块的工作原理，因此该结构并不是本发明需要特别声明保护的部分。

本发明提供的高端MOSFET驱动电路，即高端功率管驱动电路，其原理示意图如图2所示，由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一耐压管、第二耐压管、第三耐压管、第一NPN管、第一电阻单元以及第一电容单元构成；其中，第一PMOS管的源极接浮动电源轨的高电位端，其栅极接高端控制信号，其漏极接第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端以及第三耐压管的漏极；第一NMOS管的栅极接低端控制信号，其源极与第一耐压管的栅极接浮动电源轨的低电位端；第一耐压管的漏极接第二耐压管的漏极和第一NPN管的基极和发射极；第一NPN管的集电极接第一电阻单元的另一端；第二耐压管的栅极接外部偏置电压，其源极接第三NMOS管的漏极和第四NMOS管的漏极；第三NMOS管的栅极接第二NMOS管栅漏极，其源极接地VSS；第二NMOS管的漏极接偏置电流，其栅极和漏极互连，其源极接地VSS；第四NMOS管的栅极接第五NMOS管的栅漏极和第一电容单元的一端，其源极接地VSS；第五NMOS管的源极接地VSS；第一电容单元的另一端接第三耐压管的源极和第二PMOS管的源极；第三耐压管的栅极接外部偏置电压；第二PMOS管的漏极接地VSS，其栅极接外部偏置电压；第一PMOS管的漏极、第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端和第三耐压管的漏极的连接点为高端MOSFET驱动电路的输出端，输出信号用于驱动高端功率管；第二耐压管的源极、第三NMOS管的漏极和第四NMOS管的漏极的连接点为控制信号输出端，输出的控制信号用于低端功率管驱动电路的控制。其中，MP1管和MN1管作为驱动电路的输出管控制驱动电路的输出；它们的栅极分别接外部控制信号HG和LG。

本发明的工作原理为：

当HG和LG同时为低电平时，MP1管打开，开始给高端功率管栅极HD充电，直至充到浮动电源轨的BOOST电位；此时LB点电位为高，接近BOOST电位；TO节点输出也为高，但由于耐压管NLD1的作用，使得TO电位接近于VCC电位，即为低端电源轨高端电位；另外，由于右边耦合支路(包括耐压管NLD2、MP2管、电容C1、MN5管、MN4管)的存在，当HD电位快速上升时，通过电容C1的耦合作用，会将HD电压耦合到MN5管的漏极，产生一股下拉电流，并镜像给MN4管，使得MP1管开启在给HD节点充电时，下面会增加一条放电支路，可以有效的控制HD的充电速度以及HD点电位上升的斜率，对于抑制由于功率管寄生电感存在而引起的振铃现象起到了良好的作用；耐压管NLD2以及MP2管可以保证C1电容及MN5上的电压不会超出器件的耐压而被损坏，确保了耦合支路的可靠性。

当HG和LG变为高电平时，HD通过MN1管放电，HD电位开始逐渐下降。通过MN1管的放电作用，可以使得HD与SW间的电位差被迅速拉低至功率管阈值电压以下，从而关断高端功率管。当高端功率管关断后，根据开关电源变换器中电感电流续流常理，SW节点电位被迅速拉低。由于浮动电源轨的SW电位被拉低，耐压管PLD1会工作在饱和区，从而LB节点电荷通过耐压管PLD1、MN1管和Q1、R1、MN1管(此时NPN管Q1形成正偏的PN结)两条快通路以及耐压管NLD1形成的恒流源慢通路开始放电。LB点电位随着HD电位逐渐下降，且当LB点电位下降到比低端电源轨高端电位VCC低一个阈值电压以后，NLD1管逐渐进入线性区，LB点通过NLD1管对TO节点充电电流逐渐减小，当这个电流小于下面恒流源电流的时候，TO节点就开始放电；最后当LB点电位低于TO点电位时，NLD1管发生漏源互换，TO节点通过下面的恒流源和上面的NLD1管两条支路放电，直至低电平；而TO点低电平信号反馈至低端驱动电路，最终控制下功率管开启；这就避免了电平移位电路的需求，同时由于TO点电位下降较为缓慢，且滞后于高端功率管关断后变化，本发明提出的驱动架构自身具有死区控制能力，此外还通过调节它的下降速率以及后接反相器的翻转阈值点进一步调整变换器死区时间，避免了额外的死区时间控制电路的需求。

本发明可应用于DC-DC变换器的高端功率管驱动电路中，与传统的驱动电路相比，通过采用一种特别的结构，同时实现了驱动高端功率管、电平移位以及死区时间控制的功能。在本发明的设计中，通过采用耦合电容的结构，可以控制栅极充电速度并且有效的抑制了振铃现象。本发明电路结构简单，缩减了版图面积，降低了成本，大大提高了其适用性。

Claims (1)

1.一种高端MOSFET驱动电路，其特征在于，该驱动电路由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一耐压管、第二耐压管、第三耐压管、第一NPN管、第一电阻单元以及第一电容单元构成；其中，第一PMOS管的源极接浮动电源轨的高电位端，其栅极接高端控制信号，其漏极接第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端以及第三耐压管的漏极；第一NMOS管的栅极接低端控制信号，其源极与第一耐压管的栅极接浮动电源轨的低电位端；第一耐压管的漏极接第二耐压管的漏极和第一NPN管的基极和发射极；第一NPN管的集电极接第一电阻单元的另一端；第二耐压管的栅极接外部偏置电压，其源极接第三NMOS管的漏极和第四NMOS管的漏极；第三NMOS管的栅极接第二NMOS管栅漏极，其源极接地VSS；第二NMOS管的漏极接偏置电流，其栅极和漏极互连，其源极接地VSS；第四NMOS管的栅极接第五NMOS管的栅漏极和第一电容单元的一端，其源极接地VSS；第五NMOS管的源极接地VSS；第一电容单元的另一端接第三耐压管的源极和第二PMOS管的源极；第三耐压管的栅极接外部偏置电压；第二PMOS管的漏极接地VSS，其栅极接外部偏置电压；第一PMOS管的漏极、第一NMOS管的漏极、第一耐压管的源极、第一电阻单元的一端和第三耐压管的漏极的连接点为高端MOSFET驱动电路的输出端，输出信号用于驱动高端功率管；第二耐压管的源极、第三NMOS管的漏极和第四NMOS管的漏极的连接点为控制信号输出端，输出的控制信号用于低端功率管驱动电路的控制。