CN102763167A - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN102763167A
CN102763167A CN2010800641655A CN201080064165A CN102763167A CN 102763167 A CN102763167 A CN 102763167A CN 2010800641655 A CN2010800641655 A CN 2010800641655A CN 201080064165 A CN201080064165 A CN 201080064165A CN 102763167 A CN102763167 A CN 102763167A
Authority
CN
China
Prior art keywords
output
signal
current potential
transistor
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800641655A
Other languages
English (en)
Other versions
CN102763167B (zh
Inventor
小原将纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102763167A publication Critical patent/CN102763167A/zh
Application granted granted Critical
Publication of CN102763167B publication Critical patent/CN102763167B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

将包含补偿电路（21）的单位电路（11）多级连接，而构成移位寄存器。当从下下一级单位电路输出的第二复位信号（R2）变成高电平时，补偿电路（21）对追加输出端子（Z）施加比低电平电位更低的超射电位（Vos）（补偿用电位）。对TFT:T8（输出复位晶体管）的栅极端子提供从下一级单位电路中包含的追加输出端子（Z）输出的信号。对TFT:T8的栅极端子交替地施加高电平电位和极性与其相反的补偿用电位，由此，抑制TFT:T8的阈值电压移位，防止输出信号的复位时间随着时间的经过而变迟。

Description

移位寄存器
技术领域
本发明涉及移位寄存器，尤其是涉及应用于显示装置的驱动电路等的移位寄存器。
背景技术
有源矩阵型的显示装置按行单位选择配置成2维状的像素电路，对于所选择的像素电路写入与视频信号对应的灰度等级电压，由此显示图像。在这样的显示装置中，由于按行单位选择像素电路，因此设置有包括移位寄存器的扫描信号线驱动电路。
另外，作为使显示装置小型化的方法，公知有使用用于形成像素电路内的TFT（Thin Film Transistor：薄膜晶体管）的制造工序，将扫描信号线驱动电路与像素电路一起在显示面板上一体形成的方法。扫描信号线驱动电路例如使用非晶硅TFT或微晶硅TFT形成。一体形成有扫描信号线驱动电路的显示面板也称为栅极驱动单片式面板。
关于包含着扫描信号线驱动电路中的移位寄存器，根据现有技术公知有各种电路（例如，专利文献1～4）。特别是在专利文献1中，记载有将图17所示的单位电路91多级串联连接而形成的移位寄存器。该移位寄存器，使用非晶硅TFT一体形成于液晶面板上。
现有技术文献
专利文献
专利文献1：日本国特开2006－107692号公报
专利文献2：日本国特开2004－78172号公报
专利文献3：日本国特开平8－87897号公报
专利文献4：国际公开第92/15992号手册
发明内容
发明所要解决的问题
在移位寄存器的各级中设置有用于使输出信号下降的移位寄存器（以下称为下降用移位寄存器）。例如，在图17所示的单位电路91中，移位寄存器TG3作为下降用移位寄存器发挥功能。为了使具备包括单位电路91的移位寄存器的显示装置正确地工作，需要使用下降用移位寄存器GT3，在规定时间内使扫描信号线的电位下降为低电平。
但是，非晶硅TFT和微晶硅TFT具有当对栅极端子反复施加电压时阈值电压发生变动的特性（阈值电压移位）。因此，由非晶硅TFT或微晶硅TFT形成的移位寄存器中，随着时间的推移，发生下降用移位寄存器的阈值电压上升、输出信号的下降时间延迟这样的问题。当下降时间超过允许时间时，在某像素电路写入灰度等级电压之后，对相同像素电路改写要对下一像素电路写入的灰度等级电压，因此不能够正确地显示画面。在具备大型的显示面板的显示装置中，该问题变得显著。
因此，本发明的目的在于提供一种移位寄存器，其抑制对输出信号进行复位的移位寄存器的阈值电压移位，防止输出信号的复位时间随着时间的经过而延迟。
用于解决课题的方法
本发明的第一方面提供一种移位寄存器，其特征在于：
上述移位寄存器具有将多个单位电路多级连接的结构，并基于多个时钟信号进行动作，
上述单位电路包括：
输出晶体管，上述输出晶体管的一个导通端子被提供一个时钟信号，上述输出晶体管的另一个导通端子与输出节点连接；
按照所提供的置位信号，对上述输出晶体管的控制端子施加导通电位的输入晶体管；
按照所提供的输出复位信号，对上述输出节点施加断开电位的输出复位晶体管；
追加输出晶体管，上述追加输出晶体管的控制端子和一个导通端子以与上述输出晶体管同样的方式连接，上述追加输出晶体管的另一个导通端子与追加输出节点连接；和
在规定的定时对上述追加输出节点施加极性以断开电位为基准与导通电位相反的补偿用电位的补偿电路，其中，
对上述输出复位晶体管提供从下一级单位电路中包含的追加输出节点输出的信号作为上述输出复位信号。
本发明的第二方面的特征在于：在本发明的第一方面中，
上述补偿电路包括：
按照从上述输出节点输出的信号，对内部节点施加导通电位的第一晶体管；
按照所提供的补偿控制信号，对上述内部节点施加断开电位的第二晶体管；和
在上述内部节点与上述追加输出节点之间设置的电容。
本发明的第三方面的特征在于：在本发明的第二方面中，
上述补偿电路还包括第三晶体管，上述第三晶体管的一个导通端子被提供上述输出复位信号，上述第三晶体管的控制端子与上述内部节点连接。
本发明的第四方面的特征在于：在本发明的第二方面中，
对上述第二晶体管提供从下下一级单位电路中包含的追加输出节点输出的信号作为上述补偿控制信号。
本发明的第五方面的特征在于：在本发明的第二方面中，
上述电容包括薄膜晶体管，将上述薄膜晶体管的2个导通端子短路作为一个电极，将上述薄膜晶体管的控制端子作为另一个电极。
本发明的第六方面的特征在于：在本发明的第二方面中，
从上述输出节点输出的信号被提供到上述第一晶体管的控制端子和一个导通端子。
本发明的第七方面的特征在于：在本发明的第二方面中，
从上述输出节点输出的信号被提供到上述第一晶体管的控制端子，对上述第一晶体管的一个导通端子固定地施加导通电位。
本发明的第八方面的特征在于：在本发明的第一方面中，
每当上述追加输出节点被施加导通电位时，上述补偿电路对上述追加输出节点施加上述补偿用电位。
本发明的第九方面的特征在于：在本发明的第一方面中，
上述单位电路还包括状态复位晶体管，上述状态复位晶体管按照被提供的状态复位信号，对上述输出晶体管的控制端子施加断开电位。
本发明的第十方面的特征在于：在本发明的第一方面中，
上述单位电路还包括输出复位辅助晶体管，上述输出复位辅助晶体管按照被提供的其它时钟信号，对上述输出节点施加断开电位。
本发明的第十一方面的特征在于：在本发明的第一方面中，
上述置位信号被提供到上述输入晶体管的控制端子和一个导通端子。
本发明的第十二方面的特征在于：在本发明的第一方面中，
上述置位信号被提供到上述输入晶体管的控制端子，对上述输入晶体管的一个导通端子固定地施加导通电位。
本发明的第十三方面的特征在于：在本发明的第一方面中，
对上述输入晶体管提供从上一级单位电路输出的信号作为上述置位信号。
本发明的第十四方面的特征在于：在本发明的第一方面中，
上述单位电路中包含的所有晶体管为相同导电型。
本发明的第十五方面是一种显示装置，其具备：
二维配置的多个像素电路；和
包括第一至第十四方面中任一方面上述的移位寄存器的驱动电路。
发明效果
依据本发明的第一方面，对各级单位电路中包含的输出复位晶体管，在规定的定时提供从下一级单位电路输出的补偿用电位。补偿用电位具有以断开电位为基准与导通电位相反的极性。因此，即使在为了提供导通电位输出复位晶体管的阈值电压向规定方向变化的情况下，通过提供极性与导通电位相反的补偿电位，能够使输出复位晶体管的阈值电压向反方向变化。因此能够抑制输出复位晶体管的阈值电压移位，能够防止输出信号的复位时间随着时间的经过而变迟。另外，能够缩小输出复位晶体管的布局面积。
依据本发明的第二方面，在追加输出节点与内部节点之间设置电容，通过交替地对内部节点施加导通电位和断开电位，能够对追加输出节点施加极性以断开电位为基准与导通电位相反的补偿用电位。
依据本发明的第三方面，通过在补偿电路设置第三晶体管，能够按照输出复位信号对内部节点施加导通电位。
依据本发明的第四方面，按照从下下一级单位电路中包含的追加输出节点输出的信号，通过对内部节点施加断开电位，当下下一级单位电路的输出发生变化时能够对追加输出节点施加补偿用电位。
依据本发明的第五方面，通过薄膜晶体管构成电容，由此能够削减移位寄存器的制造成本。
依据本发明的第六方面，通过对第一晶体管的控制端子和一个导通端子提供单位电路的输出信号，当单位电路的输出信号发生变化时能够对内部节点施加导通电位。
依据本发明的第七方面，对第一晶体管的控制端子提供单位电路的输出信号，对一个导通端子施加导通电位，由此当单位电路的输出信号发生变化时，能够对内部节点施加导通电位。
依据本发明的第八方面，对追加输出节点交替地施加导通电位和极性与其相反的补偿用电位，由此能够有效地抑制输出复位晶体管的阈值电压移位。
依据本发明的第九方面，通过设置状态复位晶体管，能够将输出晶体管控制为断开状态。
依据本发明的第十方面，通过设置输出复位辅助晶体管，能够按照其它的时钟信号可靠地将输出信号复位。
依据本发明的第十一方面，通过对输入晶体管的控制端子与一个导通端子提供置位信号，能够使用输入晶体管对输出晶体管的控制端子施加导通电位。
依据本发明的第十二方面，通过对输入晶体管的控制端子提供置位信号，对一个导通端子施加导通电位，由此能够使用输入晶体管对输出晶体管的控制端子施加导通电位。
依据本发明的第十三方面，通过对输入晶体管提供从上一级单位电路输出的信号，能够构成将输入信号依次移位的移位寄存器。
依据本发明的第十四方面，通过使用相同导电型的晶体管，能够削减移位寄存器的制造成本。
依据本发明的第十五方面，使用抑制输出复位晶体管的阈值电压移位、防止输出信号的复位时间随着时间的经过而变迟的移位寄存器，能够得到能够正确地显示画面的液晶显示装置。
附图说明
图1是表示本发明的实施方式的液晶显示装置的结构的框图。
图2是表示本发明的第一实施方式的移位寄存器的结构的框图。
图3是表示对图2所示的移位寄存器提供的时钟信号的时序图。
图4是表示图2所示的移位寄存器中包含的单位电路的电路图。
图5是表示图2所时的移位寄存器的时序图。
图6是表示图2所示的移位寄存器的输出信号的时序图。
图7是表示非晶硅TFT的阈值电压的变化的图。
图8是表示图2所示的移位寄存器的输出信号的信号波形图。
图9是表示本发明的第二实施方式的移位寄存器中包含的单位电路的电路图。
图10是表示本发明的第三实施方式的移位寄存器的结构的框图。
图11是表示对图10所示的移位寄存器提供的时钟信号的时序图。
图12是表示图10所示的移位寄存器的输出信号的时序图。
图13是表示本发明的第一变形例的移位寄存器中包含的单位电路的电路图。
图14是表示本发明的第二变形例的移位寄存器中包含的单位电路的电路图。
图15是表示本发明的第三变形例的移位寄存器中包含的单位电路的电路图。
图16是表示本发明的第四变形例的移位寄存器中包含的单位电路的电路图。
图17是表示现有的移位寄存器中包含的单位电路的电路图。
具体实施方式
图1是表示本发明的实施方式的液晶显示装置的结构的框图。图1所示的液晶显示装置是有源矩阵型的显示装置，其具备电源1、DC/DC转换器2、显示控制电路3、扫描信号线驱动电路4、视频信号线驱动电路5、共用电极驱动电路6和像素区域7。扫描信号线驱动电路4和视频信号线驱动电路5分别也称为栅极驱动电路和源极驱动电路。以下，设定m和n为2以上的整数。
像素区域7包括m个扫描信号线GL1～GLm、n个视频信号线SL1～SLn和（m×n）个像素电路P。扫描信号线GL1～GLm相互平行地配置，视频信号线SL1～SLn按照与扫描信号线GL1～GLm正交的方式相互平行地配置。（m×n）个像素电路P与扫描信号线GL1～GLm和视频信号线SL1～SLn的交叉点对应地成二维状配置。
像素电路P包括TFT:Q和液晶电容Clc。TFT:Q的栅极端子与对应的扫描信号线连接，源极端子与对应的视频信号线连接，漏极端子与液晶电容Clc的一个电极连接。液晶电容Clc的另一个电极为与全部的像素电路P相对的对置电极Ec。像素电路P作为一个像素（或者一个子像素）发挥功能。此外，像素电路P也可以与液晶电容Clc并联地包含辅助电容。
电源1对DC/DC转换器2、显示控制电路3和共用电极驱动电路6供给规定的电源电压。DC/DC转换器2基于由电源1提供的电源电压生成规定的直流电压，并供给到扫描信号线驱动电路4和视频信号线驱动电路5。共用电极驱动电路6对共用电极Ec施加规定的电位Vcom。
显示控制电路3基于从外部提供的图像信号DAT和定时信号组TG，输出数字视频信号DV和多个控制信号。定时信号组TG包括水平同步信号、垂直同步信号等。从显示控制电路3输出的控制信号中包括：源极开始脉冲信号SSP、源极时钟信号SCK、锁存选通（latchstrobe）信号LS、栅极时钟信号GCK、栅极开始脉冲信号GSP和栅极结束脉冲信号GEP。栅极时钟信号GCK中包含4个信号，栅极开始脉冲信号GSP中包含1个或2个信号，栅极结束脉冲信号GEP中包含2个或4个信号（在后文中详述）。
扫描信号线驱动电路4基于从显示控制电路3输出的栅极时钟信号GCK、栅极开始脉冲信号GSP和栅极结束脉冲信号GEP，依次从扫描信号线GL1～GLm中选择1个扫描信号线，并对所选择的扫描信号线施加TFT:Q成为导通状态的电位（高电平电位）。由此，一并选择与所选择的扫描信号线连接的n个像素电路P。
视频信号线驱动电路5基于从显示控制电路3输出的数字视频信号DV、源极开始脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对视频信号线SL1～SLn分别施加与数字视频信号DV对应的n个灰度等级电压。由此，对使用扫描信号线驱动电路4选择的n个像素电路P分别写入n个灰度等级电压。使用扫描信号线驱动电路4和视频信号线驱动电路5对像素区域7内的全部的像素电路P写入灰度等级电压，由此在像素区域7中能够显示基于图像信号DAT的图像。
扫描信号线驱动电路4在形成有像素区域7的液晶面板8上一体地形成。包含于扫描信号线驱动电路4中的TFT例如使用非晶硅、微晶硅或氧化物半导体形成。此外，也可以将包含于液晶显示装置中的其他电路的全部或者一部分一体形成在液晶面板8上。
扫描信号线驱动电路4具有将多个单位电路多级连接的结构，包含基于多个时钟信号进行动作的移位寄存器。本发明的实施方式的液晶显示装置的特征在于，包含于扫描信号线驱动电路4中的移位寄存器的电路结构。以下，对包含于扫描信号线驱动电路4中的移位寄存器进行说明。
（第一实施方式）
图2是表示本发明的第一实施方式的移位寄存器的结构的框图。图2所示的移位寄存器包括一维地排列配置的m级单位电路11。以下，将配置为第i级（i为1以上m以下的整数）单位电路11称为第i级单位电路UC（i）。在本实施方式中，m为2的倍数。
在图2所示的移位寄存器，被提供4个时钟信号CK1～CK4作为栅极时钟信号GCK，被提供1个信号作为栅极开始脉冲信号GSP，被提供第一栅极结束脉冲信号GEP1和第二栅极结束脉冲信号GEP2作为栅极结束脉冲信号GEP。
对各单位电路11提供4个时钟信号CKA、CKB、CKC、CKD、置位信号S、第一复位信号R1、第二复位信号R2和低电平电位VSS（未图示）。从各单位电路11输出输出信号Q和追加输出信号Z。
当k为1以上（m/2）以下的整数时，对第奇数级单位电路UC（2k－1）分别输入时钟信号CK1、CK2、CK3、CK4作为时钟信号CKA、CKB、CKC、CKD。对第偶数级单位电路UC（2k）分别输入时钟信号CK2、CK1、CK4、CK3作为时钟信号CKA、CKB、CKC、CKD。
对第一级单位电路UC（1）输入栅极开始脉冲信号GSP作为置位信号S。对第一级以外的单位电路UC（i）输入从前一级单位电路UC（i－1）输出的输出信号Q作为置位信号S。对第（m－1）级单位电路UC（m－1）输入第一栅极结束脉冲信号GEP1作为第二复位信号R2。对第m级单位电路UC（m）输入第一栅极结束脉冲信号GEP1作为第一复位信号R1，输入第二栅极结束脉冲信号GEP2作为第二复位信号R2。对第m级以外的单位电路UC（i）输入从下一级单位电路UC（i+1）输出的追加输出信号Z作为第一复位信号R1。对第（m－1）级和第m级以外的单位电路UC（i）输入从其下第二级单位电路UC（i+2）输出的追加输出信号Z作为第二复位信号R2。第i个扫描信号线GLi基于从第i级单位电路UC（i）输出的输出信号Q被驱动。
像这样，在如图2所示的移位寄存器中，对各级单位电路，提供从上一级单位电路输出的输出信号Q作为置位信号S，提供从下一级单位电路输出的追加输出信号Z作为第一复位信号R1，提供从下下一级单位电路输出的追加输出信号Z作为第二复位信号R2。
图3是时钟信号CK1～CK4的时序图。如图3所示，时钟信号CK1～CK4均每隔1水平扫描期间变成高电平。时钟信号CK1、CK2的相位相互偏差180度（相当于1水平扫描期间），时钟信号CK3、CK4的相位也相互偏差180度。时钟信号CK3的相位比时钟信号CK1的相位提前90度。时钟信号CK4的相位比时钟信号CK2的相位提前90度。
图4是单位电路11的电路图。单位电路11，如图4所示，包括13个的N沟道型TFT:T1～T13和2个电容器Cap1、Cap2。其中，TFT:T11～T13和电容器Cap2构成补偿电路21。关于N沟道型TFT，高电平电位成为导通电位，低电平电位成为断开电位。
TFT:T1的源极端子、TFT:T6、T7的漏极端子、TFT:T2、T4、T10的栅极端子和电容器Cap1的一端与节点N1连接。TFT:T3的源极端子、TFT:T4、T5的漏极端子和TFT:T6的栅极端子与节点N2连接。TFT:T11的源极端子、TFT:T12的漏极端子、TFT:T13的栅极端子和电容器Cap2的一端与节点N3连接。TFT:T2的源极端子、TFT:T8、T9的漏极端子、TFT:T11的漏极端子和栅极端子以及电容器Cap1的另一端与输出端子Q连接。TFT:T10的源极端子和电容器Cap2的另一端与追加输出端子Z连接。
对TFT:T1的栅极端子和漏极端子提供置位信号S。对TFT:T2、T10的漏极端子提供时钟信号CKA。对TFT:T3的栅极端子和漏极端子提供时钟信号CKC。对TFT:T5的栅极端子提供时钟信号CKD，对TFT:T9的栅极端子提供时钟信号CKB。对TFT:T7、T8的栅极端子和TFT:T13的漏极端子提供第一复位信号R1。对TFT:T12的栅极端子提供第二复位信号R2。对TFT:T4～T9、T12、T13的源极端子固定地施加低电平电位VSS。
TFT:T1在置位信号S为高电平的期间使节点N1的电位为高电平。置位信号S是从上一级单位电路11输出的输出信号Q。因此，当上一级单位电路11的输出成为高电平时，节点N1的电位上升为高电平。TFT:T2在节点N1的电位为高电平的期间，将时钟信号CKA输出作为输出信号Q。
TFT:T3在时钟信号CKC为高电平的期间，使节点N2的电位为高电平。TFT:T4在节点N1的电位为高电平的期间，使节点N2的电位为低电平。当在对应的扫描信号线的选择期间节点N2的电位错误地变成高电平时，TFT:T6变成导通状态，节点N1的电位降低，TFT:T2变成断开状态。TFT:T4是为了防止该现象而设计的。
TFT:T5在时钟信号CKD为高电平的期间，使节点N2的电位为低电平。如果没有设置TFT:T5，则在对应的扫描信号线的选择期间以外，节点N2的电位总是成为高电平，对TFT:T6、T10继续施加偏置电压。如果持续该状态，则TFT:T6、T10的阈值电压上升，TFT:T6、T10作为开关不能正常工作。TFT:T5是为了防止该现象而设置。
TFT:T6在节点N2的电位为高电平的期间，使节点N1的电位为低电平。TFT:T7在第一复位信号R1为高电平的期间使节点N1的电位为低电平。TFT:T8在第一复位信号R1为高电平的期间，对输出端子Q施加低电平电位。第一复位信号R1为从下一级单位电路11输出的追加输出信号Z。因此，当下一级单位电路11的输出为高电平时，节点N1的电位降低为低电平，输出信号Q成为低电平。
TFT:T9在时钟信号CKB为高电平的期间，对输出端子Q施加低电平电位。TFT:T10在节点N1的电位为高电平的期间，将时钟信号CKA输出作为追加输出信号Z。电容器Cap1是将节点N1的电位保持为高电平的补偿电容。
TFT:T11在输出信号Q为高电平的期间，使节点N3的电位为高电平。因此，当本级单位电路11的输出为高电平时，节点N3的电位上升为高电平。TFT:T12在第二复位信号R2为高电平的期间，使节点N3的电位为低电平。第二复位信号R2是从下下一级单位电路11输出的追加输出信号Z。因此，当下下一级单位电路11的输出成为高电平时，节点N3的电位降低为低电平。TFT:T13在第一复位信号R1为高电平的期间，使节点N3的电位保持为高电平。电容器Cap2被设置在追加输出端子Z与节点N3之间，当节点N3的电位降低时使追加输出信号Z的电位降低。
图5是本实施方式的移位寄存器的时序图。被输入单位电路11的时钟信号CKA、CKB、CKC、CKD如图5所示进行变化。在初始状态，节点N1、N3的电位均为低电平。
在时刻t0，置位信号S（上一级单位电路的输出）从低电平变化为高电平。因为TFT:T1与二极管连接，所以当置位信号S变化为高电平时，节点N1的电位变成高电平（以下，将这时的节点N1的电位成为Va）。因此，TFT:T2变成导通状态。另外，由于TFT:T4也变成导通状态，所以节点N2的电位变成低电平，TFT:T6变成断开状态。节点N1的电位直至后述的时刻t2为止保持在Va以上。
在时刻t1，时钟信号CKA从低电平变化为高电平。对TFT:T2的漏极端子提供时钟信号CKA，在TFT:T2的栅极－源极间存在电容器Cap1。另外，这时TFT:T2变成导通状态，节点N1成为浮置（floating）状态。因此，TFT:T2的漏极端子电位上升时，节点N1的电位也上升（自举效应）。其结果是，节点N1的电位变得比电位Va高（以下，将这时的节点N1的电位称为Vb）。电位Vb比时钟信号CKA的高电平电位高。由于时钟信号CKA从时刻t1到时刻t2期间成为高电平，所以节点N1的电位在大致相同的期间变成Vb，输出信号Q也在大致相同的期间成为高电平。这时，被施加有输出信号Q的扫描信号线成为选择状态，对于与该扫描信号线连接的多个像素电路P进行视频信号的写入。
另外，在时刻t1，TFT:T10也成为导通状态。因此，追加输出信号Z与输出信号Q同样地在时刻t1至时刻t2之间成为高电平。另外，因为TFT:T11与二极管连接，所以当输出信号Q变成高电平时，节点N3的电位也变成高电平。
在时刻t2，时钟信号CKA从高电平变化为低电平，时钟信号CKB和第一复位信号R1（下一级单位电路的输出）从低电平变化为高电平。这时，TFT:T7～T9成为导通状态。TFT:T7成为导通状态时，节点N1的电位变化为低电平，TFT:T2、T10成为断开状态。当TFT:T8、T9成为导通状态时，输出信号Q成为低电平。
这时，时钟信号CKA在TFT:T10成为断开状态前变化为低电平。因此，追加输出端子Z的电位在时刻t2之后立即变成低电平。另外，当TFT:T10成为断开状态时，追加输出端子Z变成浮置状态。由于TFT:T10的栅极－源极之间存在寄生电容（未图示），因此当节点N1的电位从高电平变化为低电平时，与TFT:T10的源极端子连接的追加输出端子Z的电位变得比低电平低（以下，将这时的追加输出端子Z的电位称为Vc）。
另外，当输出信号Q成为低电平时，TFT:T11成为断开状态，节点N3变成浮置状态。这时，在TFT:T11完全变成断开状态之前，电流从节点N3向输出端子Q流动，因此节点N3的电位从高电平降低。
第一复位信号R1也被提供到TFT:T13的漏极端子，在TFT:T13的漏极－栅极之间存在电容（未图示）。因此，当第一复位信号R1变成高电平时，与TFT:T13的栅极端子连接的节点N3的电位上升到高电平。因此，节点N3的电位在时刻t2之后立即从高电平降低，然后再返回到高电平。
在时刻t3，第一复位信号R1从高电平变化为低电平，第二复位信号R2（下下一级单位电路的输出）从低电平变化为高电平。这时，TFT:T7～T9成为断开状态，TFT:T12成为导通状态。当TFT:T12成为导通状态时，节点N3的电位变化为低电平。这时，因为追加输出端子Z为浮置状态，所以当节点N3的电位从高电平变化为低电平时，追加输出端子Z的电位变得比电位Vc更加低（以下，将这时的节点N3的电位称为超射（overshoot）电位Vos）。
在时刻t4，第二复位信号R2从高电平变化为低电平。这时，TFT:T12成为断开状态，节点N3成为浮置状态。在该时刻，节点N1、N3的电位均为低电平。因此，追加输出端子Z的电位被节点N1、N3的电位牵引返回低电平。
将节点N1、节点N3和追加输出端子Z的寄生电容分别设为Cn1、Cn3、Cz。另外，节点N1的电位从Va变化为低电平时的电位变化量设为ΔV1，这时的追加输出端子Z的电位变化量设为ΔVx，节点N3的电位从高电平变化为低电平时的电位变化量设为ΔV3，这时的追加输出端子Z的电位变化量设为ΔVy。根据电荷量守恒的法则，电位变化量ΔVx、ΔVy近似的由下列公式（1）和公式（2）提供。另外，使低电平电位（逻辑低电位）为Vgl时，超射电位Vos按照下式（3）提供。
ΔVx＝ΔV1×（Cn1／Cz）…（1）
ΔVy＝ΔV3×（Cn3／Cz）…（2）
Vos＝Vgl－ΔVx－ΔVy  …（3）
超射电位Vos比低电平电位Vgl低，由节点N1、N3和追加输出端子Z的寄生电容Cn1、Cn3、Cz以及节点N1、N3的电位变化量ΔV1、ΔV3决定。高电平电位比低电平电位高，超射电位Vos比低电平电位低。这样的超射电位Vos成为极性以低电平电位为基准与高电平电位相反的补偿用电位。补偿电路21在规定的定时对追加输出端子Z施加极性以断开电位为基准与导通电位相反的补偿用电位。
相对于图2所示的移位寄存器提供图3所示的4相的时钟信号，将栅极开始脉冲信号GSP、第一栅极结束脉冲信号GEP1和第二栅极结束脉冲信号GEP2在规定的定时仅以1水平扫描期间被控制为高电平。由此，被输入到初级单位电路（第一级单位电路UC（1））的脉冲依次被传送到最终级单位电路（第m级单位电路UC（m））。这时，扫描信号线GL1～GLm的电位在每一水平扫描期间依次变成高电平（参照图6）。
另外，如图5所示，追加输出信号Z的电位，在输出信号Q为高电平时变成高电平，接着变成比低电平低的电平（电位Vc），然后变成比电位Vc还低的电位（超射电位Vos）。追加输出信号Z，作为第一复位信号R1被提供到上一级单位电路11中所包含的TFT:T8的栅极端子等。换言之，对TFT:T8的栅极端子施加从下一级单位电路11输出的追加输出信号Z。
以下，说明本实施方式的移位寄存器的效果。在此，将从单位电路11除去补偿电路21后的电路称为现有的单位电路，将现有的单位电路多级连接而成的电路称为现有的移位寄存器。在现有的移位寄存器中，与本实施方式的移位寄存器同样，对TFT:T8的栅极端子施加从下一级单位电路输出的追加输出信号Z。
在现有的移位寄存器中，追加输出信号Z与输出信号Q同样地发生变化。更详细讲，追加输出信号Z，通常为低电平，在1帧期间中一次变成高电平。因此，在现有的移位寄存器中，对TFT:T8反复施加正极性的应力电压。但是，非晶硅TFT或微晶硅TFT具有当对栅极端子反复施加电压时阈值电压发生变动的特性。因此，在使用非晶硅或者多晶硅形成TFT:T8的情况下，发生伴随着时间的经过，TFT:T8的阈值电压上升、输出信号Q的下降时间变迟的问题。
因此，在本实施方式的移位寄存器中，利用TFT的阈值电压向与应力电压的极性相应的方向变化的性质。图7是表示非晶硅TFT的阈值电压的变化的图。在图7中，横轴表示应力电压的施加时间，纵轴表示阈值电压的变化量。如图7所示，非晶硅TFT的阈值电压，当施加正极性的应力电压时上升，当施加负极性的应力电压时降低。将施加正极性的应力电压时的阈值电压的上升量设为+ΔVp，将施加负极性的应力电压时的阈值电压的降低量设为－ΔVm，当使2种类的应力电压的绝对值与施加时间相同时，阈值电压的上升量与下降量的比（ΔVm/ΔVp）例如为0.5～1.0左右。
本实施方式的移位寄存器的单位电路11包括补偿电路21，该补偿电路21对追加输出端子Z在规定的定时施加作为补偿用电位的超射电位Vos。因此，追加输出信号Z的电位在变成高电平之后，变成比低电平低的超射电位Vos。因此，对TFT:T8的栅极端子交替地施加高电平电位和极性与其相反的超射电位Vos。
因此，由于对TFT:T8的栅极端子施加了高电平电位，因此即使在TFT:T8的阈值电压变高的情况下，通过对TFT:T8的栅极端子施加极性与高电平电位相反的超射电位Vos，能够使TFT:T8的阈值电压降低，抑制TFT:T8的阈值电压上升。例如，在现有的移位寄存器中，在已经过了规定时间T的时刻，TFT:T8的阈值电压上升了1.0V。另外，使上述比（ΔVm/ΔVp）为0.5。在该情况下，在本实施方式的移位寄存器中，在已经过了时间T的时刻，TFT:T8的阈值电压上升1.0V并且降低0.5V，所以结果是仅上升了0.5V。
由此，根据本实施方式的移位寄存器，能够抑制TFT:T8的阈值电压的移位，防止输出信号Q的下降时间随着时间的经过而变迟。另外，还能够缩小TFT:T8的沟道宽度，以缩小TFT:T8的布局面积。另外，在单位电路11的内部能够生成超射电位Vos，因此不需要在移位寄存器的外部重新设置电源电路。
以下关于能够防止输出信号Q的下降时间的延迟的效果进行说明。TFT:T8在线形区域动作时，在输出信号Q的下降时流过TFT:T8的电流I以下列公式（4）表示。
I＝(W/L)·μ·Cox·[(Vg－Vt)Vd－(1/2)Vd2]…（4）
其中，W是栅极宽度，L是栅极长度，μ是载体移动性，Cox是栅极氧化膜电容，Vg是栅极施加电压，Vd是漏极施加电压，Vt是阈值电压。
例如，W=5000，L=5，μ=0.3，Cox=2×10-8，Vg=Vd=30（其中，数值的单位均是任意单位（a．u．）。以下，相同），在初始状态，Vt=2。在该情况下，在初始状态流过TFT:T8的电流Ia，依据公式（4）成为Ia=2.34×10-3。
在现有的移位寄存器中，使TFT:T8的阈值电压在经过了规定时间T的时刻，上升至Vt=10。在该情况下，在经过了时间T的时刻，流过TFT:T8的电流Ib根据式（4）成为Ib=0.90×10-3。像这样，在现有的移位寄存器中，在经过了时间T的时刻流过TFT:T8的电流与初始状态相比减少61%。
在本实施方式的移位寄存器中，阈值电压的上升量为现有的移位寄存器的50%。该情况下，TFT:T8的阈值电压在经过了时间T的时刻上升至Vt=6。因此，在经过了时间T的时刻，流过TFT:T8的电流Ic根据式（4）成为Ic=1.62×10-3。像这样，在本实施方式的移位寄存器中，在经过了时间T的时刻流过TFT:T8的电流与初始状态相比仅减少大约31%。在经过了时间T的时刻，本实施方式的移位寄存器的输出信号Q的下降时间成为现有的移位寄存器的大约56%（=0.90/1.62）。
图8是输出信号Q的信号波形图。在图8中，Tgf1是表示本实施方式的移位寄存器中的输出信号Q的90%－10%下降的时间，Tgf2表示现有的移位寄存器中的相同下降的时间。在上述例子中，本实施方式的下降时间Tgf1成为现有的下降时间Tgf2的大约56%。
接着，对能够缩小TFT:T8的布局面积的效果进行说明。在TFT:T8即使阈值电压移位发生，也不需要缩短输出信号Q的下降时间的情况下，能够与设置补偿电路21而抑制TFT:T8的阈值电压移位的量相应地，减小TFT:T8的栅极宽度，缩小TFT:T8的布局面积。
例如，关于现有的移位寄存器，以使在经过了时间T的时刻流过TFT:T8的电流为Ib=0.90×10-3的方式进行电路设计，其结果是使TFT:T8的栅极宽度成为5000。在本实施方式的移位寄存器中，当使TFT:T8的栅极宽度为5000时，在经过了时间T的时刻流过TFT:T8的电流成为Ic=1.62×10-3。由于流过TFT:T8的电流只要是0.90×10-3即可，因此能够将TFT:T8的栅极宽度缩小为2800（=5000×0.90/1.62）。因此，本实施方式的移位寄存器的TFT:T8的布局面积成为现有的移位寄存器的大约56%（=2800/5000）。
如上所述，本实施方式的移位寄存器具有将多个单位电路11多级连接的结构，并基于多个时钟信号CK1～CK4进行动作。单位电路11包括：一个导通端子（漏极端子）被提供一个时钟信号（时钟信号CK1或者CK2），另一个导通端子（源极端子）与输出端子Q连接的输出晶体管（TFT:T2）；按照所提供的置位信号S，对输出晶体管的控制端子施加导通电位（高电平电位）的输入晶体管（TFT:T1）；按照所提供的第一复位信号R1，对输出端子Q施加断开电位（低电平电位）的输出复位晶体管（TFT:T8）；控制端子和一个导通端子（栅极端子和漏极端子）以与输出晶体管同样的方式连接，另一个导通端子（源极端子）与追加输出端子Z连接的追加输出晶体管（TFT:T10）；和在规定的定时对追加输出端子Z施加极性以断开电位为基准与导通电位相反的补偿用电位（超射电位Vos）的补偿电路21。对输出复位晶体管提供从下一级单位电路11输出的追加输出信号Z作为第一复位信号R1。
因此，对在各级单位电路11中包含的输出复位晶体管，在规定的定时提供从下一级单位电路11输出的、具有以断开电位为基准与导通电位相反的极性的补偿用电位。因此，即使在由于提供了导通电位而输出复位晶体管的阈值电压向规定方向变化（变高）的情况下，通过提供极性与导通电位相反的补偿用电位，能够使输出复位晶体管的阈值电压向反方向变化（变低）。由此，能够抑制输出复位晶体管的阈值电压移位，防止输出信号的复位时间随着时间的经过而变迟。另外，能够缩小输出复位晶体管的布局面积。
另外，补偿电路21包括：按照输出信号Q对节点N3施加导通电位的第一晶体管（TFT:T11）；按照第二复位信号R2对节点N3施加断开电位的第二晶体管（TFT:T12）；和设置在节点N3与追加输出端子Z之间的电容器Cap2。像这样，在追加输出端子Z与节点N3之间设置电容器Cap2，对节点N3交替地施加导通电位和断开电位，由此能够对追加输出端子Z施加极性以断开电位为基准与导通电位相反的补偿用电位。
另外，补偿电路21还包括一个导通端子（漏极端子）被施加第一复位信号R1，控制端子（栅极端子）与节点N3连接的第三晶体管（TFT:T3）。利用这样的第三晶体管，能够按照第一复位信号R1对节点N3施加导通电位。另外，对第二晶体管施加从下下一级单位电路输出的追加输出信号Z作为第二复位信号R2。由此，按照从下下一级单位电路输出的追加输出信号对节点N3施加断开电位，当下下一级单位电路的输出发生变化时能够对追加输出端子Z施加补偿用电位。
另外，输出信号Q被提供到第一晶体管的控制端子和一个导通端子（TFT:T11的漏极端子和栅极端子）。由此，当输出信号变化时能够对节点N3施加电位。另外，每当对追加输出端子Z施加电位时，补偿电路21对追加输出端子Z施加补偿用电位。像这样对追加输出端子Z交替地施加导通电位和极性与其相反的补偿用电位，由此能够有效地抑制输出复位晶体管的阈值电压移位。
另外，单位电路11还包括按照被提供的第一复位信号R1对输出晶体管的控制端子施加断开电位的状态复位晶体管（TFT:T7）。通过设置这样的状态复位晶体管，能够将输出晶体管控制为断开状态。另外，单位电路11还包括按照被提供的其它的时钟信号（时钟信号CK1或者CK2），对输出端子Q施加断开电位的输出复位辅助晶体管（TFT:T9）。通过设置这样的输出复位辅助晶体管，能够按照其它的时钟信号可靠地将输出信号复位。
另外，置位信号S被提供到输入晶体管的控制端子和一个导通端子（TFT:T1的栅极端子和漏极端子）。由此，能够使用输入晶体管对输出晶体管的控制端子施加导通电位。另外，对输入晶体管提供从上一级单位电路11输出的信号作为置位信号S。由此，能够构成将输入信号依次移位的移位寄存器。
另外，单位电路11中包含的全部移位寄存器为相同导电型（N沟道型）。通过使用相同导电型的移位寄存器，能够削减移位寄存器的制造成本。另外，依据具备包括本实施方式的移位寄存器的扫描信号线驱动电路4的液晶显示装置，使用抑制输出复位晶体管的阈值电压移位、防止输出信号的复位时间随着时间的经过而变迟的移位寄存器，能够得到能够正确地显示画面的液晶显示装置。
（第二实施方式）
本发明的第二实施方式的移位寄存器具有与第一实施方式的移位寄存器相同的结构（图2），包括与第一实施方式的移位寄存器不同的单位电路。以下，说明本实施方式与第一实施方式的不同点，对与第一实施方式的共同点省略说明。
图9表示本实施方式的移位寄存器中包含的单位电路的电路图。图9所示的单位电路12是在第一实施方式的单位电路11中将电容器Cap2置换为TFT:T14。在单位电路12中，TFT:T11～T14构成补偿电路22。TFT:T14的漏极端子与源极端子连接，晶体管T10的源极端子与追加输出端子Z连接。晶体管T14的栅极端子与节点N3连接。像这样连接的TFT:T14与电容器Cap2具有同样的功能。本实施方式的移位寄存器与第一实施方式的移位寄存器同样地进行动作。
因此，依据本实施方式的移位寄存器，与第一实施方式同样地，能够抑制输出复位晶体管的阈值电压移位，防止输出信号的复位时间随着时间的经过而变迟。另外，在补偿电路22中包含的电容，由将漏极端子与源极端子短路作为一个电极，将栅极端子作为另一个电极的TFT构成。像这样通过由TFT构成在补偿电路22中包含的电容，能够削减移位寄存器的制造成本。
（第三实施方式）
图10是表示本发明的第三实施方式的移位寄存器的结构的框图。在图10中记载有一维地排列配置的m级单位电路11。通过将m级单位电路11中的第奇数级单位电路11多级连接，构成第一移位寄存器。另外，通过将第偶数级单位电路11多级连接，构成第二移位寄存器。以下，说明本实施方式与第一实施方式的不同点，省略与第一实施方式的共同点的说明。在本实施方式中，m为4的倍数。
对图10中表示的2个移位寄存器，供给4个时钟信号CK1～CK4作为栅极时钟信号GCK，供给第一栅极开始脉冲信号GSP1和第二栅极开始脉冲信号GSP2作为栅极开始脉冲信号GSP，供给第一～第四栅极结束脉冲信号GEP1～GEP4作为栅极结束脉冲信号GEP。
当k为1以上（m/4）的整数时，对第（4k－3）级单位电路UC（4k－3）分别输入时钟信号CK1、CK2、CK3、CK4作为时钟信号CKA、CKB、CKC、CKD。对第（4k－2）级单位电路UC（4k－2）分别输入时钟信号CK4、CK3、CK1、CK2作为时钟信号CKA、CKB、CKC、CKD。对第（4k－1）级单位电路UC（4k－1）分别输入时钟信号CK2、CK1、CK4、CK3作为时钟信号CKA、CKB、CKC、CKD。对第4k级单位电路UC（4k）分别输入时钟信号CK3、CK4、CK2、CK1作为时钟信号CKA、CKB、CKC、CKD。
对第一级单位电路UC（1）输入第一栅极开始脉冲信号GSP1作为置位信号S。对第二级单位电路UC（2）输入第二栅极开始脉冲信号GSP2作为置位信号S。对第一级和第二级以外的单位电路UC（i）输入从其上的第二级（上上一级）单位电路UC（i－2）输出的输出信号Q作为置位信号S。
对第（m－3）级单位电路UC（m－3）输入第一栅极结束脉冲信号GEP1作为第二复位信号R2。对第（m－2）级单位电路UC（m－2）输入第二栅极结束脉冲信号GEP2作为第二复位信号R2。对第（m－1）级单位电路UC（m－1），输入第一栅极结束脉冲信号GEP1作为第一复位信号R1，输入第三栅极结束脉冲信号GEP3作为第二复位信号R2。对第m级单位电路UC（m）输入第二栅极结束脉冲信号GEP2作为第一复位信号R1，输入第四栅极结束脉冲信号GEP4作为第二复位信号R2。对第（m－1）级和第m级以外的单位电路UC（i）输入从其下的第二级（下下一级）单位电路UC（i+2）输出的追加输出信号Z作为第一复位信号R1。对第（m－3）级～第m级以外的单位电路UC（i）输入从其下的第四级单位电路UC（i+4）输出的追加输出信号Z作为第二复位信号R2。第i个扫描信号线GLi基于从第i级单位电路UC（i）输出的输出信号Q被驱动。
在包括第奇数级单位电路11的第一移位寄存器中，其上的第二级单位电路相当于上一级单位电路，其下的第二级单位电路相当于下一级单位电路。在包括第偶数级单位电路11的第二移位寄存器中也是同样。像这样在如图10所示的2个移位寄存器中，对各级单位电路，提供从上一级单位电路输出的输出信号Q作为置位信号S，提供从下一级单位电路输出的追加输出信号Z作为第一复位信号R1，提供从下下一级（其下的第二级）单位电路输出的追加输出信号Z作为第二复位信号R2。
图11是时钟信号CK1～CK4的时序图。如图11所示，时钟信号CK1～CK4均每隔2个水平扫描期间变成高电平。时钟信号CK1～CK4的相位间的关系与第一实施方式相同。单位电路11的结构与第一实施方式相同（参照图4）。单位电路11的时序图与将图5中的1水平扫描期间变成2水平扫描期间后的时序图相同。
如图10所示对2个移位寄存器提供如图11所示的4相的时钟信号，将第一和第二栅极开始脉冲信号GSP1、GSP2以及第一～第四栅极结束脉冲信号GEP1～GEP4在规定的定时仅在2水平扫描期间控制为高电平。由此，被输入第一移位寄存器的初级（第一级单位电路UC（1））的脉冲被依次传送直至最终级（第（m-1）级单位电路UC（m－1）），被输入第二移位寄存器的初级（第二级单位电路UC（2））的脉冲被依次传送直至最终级（第m级单位电路UC（m））。这时，扫描信号线GL1～GLm的电位依次各推迟1水平扫描期间地成为各持续2水平扫描期间的高电平（参照图12）。
如图12所示，第i个扫描信号线GLi的选择期间被2分割为前半部和后半部。在前半部，前一个扫描信号线GLi－1与扫描信号线GLi一起被选择，进行对扫描信号线GLi的预充电（预备充电）。在后半部，后一个扫描信号线GLi+1与扫描信号线GLi一起被选择，进行对扫描信号线GLi的主充电（主要的充电）。
在本实施方式的移位寄存器中，也与第一实施方式同样，单位电路11包括补偿电路21，该补偿电路21在规定的定时对追加输出端子Z施加极性以断开电位为基准与导通电位相反的超射电位Vos。因此，依据本实施方式的移位寄存器，也与第一实施方式同样，能够抑制输出复位晶体管的阈值电压移位，防止输出信号的复位时间随着时间的经过而变迟。
此外，关于本发明的实施方式的移位寄存器，能够构成以下的变形例。例如，也可以代替图4和图9所示的单位电路11、12，而将图13～图16所示的单位电路13～16多级连接。单位电路13～16均包括补偿电路21，该补偿电路21在规定的定时对追加输出端子Z施加极性以断开电位为基准与导通电位相反的超射电位Vos。
在单位电路13（图13）中，置位信号S被提供到TFT:T1的栅极端子（输入晶体管的控制端子），对TFT:T1的漏极端子（输入晶体管的一个控制端子）固定地施加高电平电位VDD。在该电路结构中，也能够使用TFT:T1对TFT:T2的栅极端子施加导通电位。在单位电路14（图14）中，TFT:T11的栅极端子与输出端子Q连接，对TFT:T11的漏极端子固定地施加高电平电位VDD。在该电路结构中，也能够使用TFT:T11对节点N3施加导通电位。单位电路15（图15）不包括TFT:T7（状态复位晶体管）。单位电路16（图16）不包括TFT:T9（输出复位辅助晶体管）。通过使用单位电路15、16，能够削减电路量。另外，只要不使单位电路11～16的特征与其性质相反，就可以将任意组合而成的单位电路多级连接。
另外，也可以不仅将追加输出信号Z一边作为第一复位信号R1提供到上一级单位电路，一边作为第二复位信号R2提供到上上一级单位电路，而且将追加输出信号Z作为复位信号S提供到下一级单位电路。另外，在单位电路中包含的所有晶体管为P沟道型。或者，也可以包括P沟道型晶体管和N沟道型晶体管的单位电路。另外，本发明也能够应用于液晶显示装置以外的显示装置或摄像装置等中包含的移位寄存器。
产业上的可利用性
本发明的移位寄存器因为具有能够防止输出信号的复位时间随着时间的经过而变迟的特征，所以能够在显示装置的驱动电路、摄像装置的驱动电路等各种电子电路中被利用。
符号说明
1：电源
2：DC/DC转换器
3：显示控制电路
4：扫描信号线驱动电路
5：视频信号线驱动电路
6：共同电极驱动电路
7：像素区域
8：液晶面板
11～16：单位电路
21、22：补偿电路

Claims (15)

1.一种移位寄存器，其特征在于：
所述移位寄存器具有将多个单位电路多级连接的结构，并基于多个时钟信号进行动作，
所述单位电路包括：
输出晶体管，所述输出晶体管的一个导通端子被提供一个时钟信号，所述输出晶体管的另一个导通端子与输出节点连接；
按照所提供的置位信号，对所述输出晶体管的控制端子施加导通电位的输入晶体管；
按照所提供的输出复位信号，对所述输出节点施加断开电位的输出复位晶体管；
追加输出晶体管，所述追加输出晶体管的控制端子和一个导通端子以与所述输出晶体管同样的方式连接，所述追加输出晶体管的另一个导通端子与追加输出节点连接；和
在规定的定时对所述追加输出节点施加极性以断开电位为基准与导通电位相反的补偿用电位的补偿电路，其中，
对所述输出复位晶体管提供从下一级单位电路中包含的追加输出节点输出的信号作为所述输出复位信号。
2.如权利要求1所述的移位寄存器，其特征在于：
所述补偿电路包括：
按照从所述输出节点输出的信号，对内部节点施加导通电位的第一晶体管；
按照所提供的补偿控制信号，对所述内部节点施加断开电位的第二晶体管；和
在所述内部节点与所述追加输出节点之间设置的电容。
3.如权利要求2所述的移位寄存器，其特征在于：
所述补偿电路还包括第三晶体管，所述第三晶体管的一个导通端子被提供所述输出复位信号，所述第三晶体管的控制端子与所述内部节点连接。
4.如权利要求2所述的移位寄存器，其特征在于：
对所述第二晶体管提供从下下一级单位电路中包含的追加输出节点输出的信号作为所述补偿控制信号。
5.如权利要求2所述的移位寄存器，其特征在于：
所述电容包括薄膜晶体管，将所述薄膜晶体管的2个导通端子短路作为一个电极，将所述薄膜晶体管的控制端子作为另一个电极。
6.如权利要求2所述的移位寄存器，其特征在于：
从所述输出节点输出的信号被提供到所述第一晶体管的控制端子和一个导通端子。
7.如权利要求2所述的移位寄存器，其特征在于：
从所述输出节点输出的信号被提供到所述第一晶体管的控制端子，对所述第一晶体管的一个导通端子固定地施加导通电位。
8.如权利要求1所述的移位寄存器，其特征在于：
每当所述追加输出节点被施加导通电位时，所述补偿电路对所述追加输出节点施加所述补偿用电位。
9.如权利要求1所述的移位寄存器，其特征在于：
所述单位电路还包括状态复位晶体管，所述状态复位晶体管按照被提供的状态复位信号，对所述输出晶体管的控制端子施加断开电位。
10.如权利要求1所述的移位寄存器，其特征在于：
所述单位电路还包括输出复位辅助晶体管，所述输出复位辅助晶体管按照被提供的其它时钟信号，对所述输出节点施加断开电位。
11.如权利要求1所述的移位寄存器，其特征在于：
所述置位信号被提供到所述输入晶体管的控制端子和一个导通端子。
12.如权利要求1所述的移位寄存器，其特征在于：
所述置位信号被提供到所述输入晶体管的控制端子，对所述输入晶体管的一个导通端子固定地施加导通电位。
13.如权利要求1所述的移位寄存器，其特征在于：
对所述输入晶体管提供从上一级单位电路输出的信号作为所述置位信号。
14.如权利要求1所述的移位寄存器，其特征在于：
所述单位电路中包含的所有晶体管为相同导电型。
15.一种显示装置，其特征在于，包括：
二维配置的多个像素电路；和
包括权利要求1～14中任一项所述的移位寄存器的驱动电路。
CN2010800641655A 2010-03-19 2010-10-14 移位寄存器 Expired - Fee Related CN102763167B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010063492 2010-03-19
JP2010-063492 2010-03-19
PCT/JP2010/068019 WO2011114563A1 (ja) 2010-03-19 2010-10-14 シフトレジスタ

Publications (2)

Publication Number Publication Date
CN102763167A true CN102763167A (zh) 2012-10-31
CN102763167B CN102763167B (zh) 2013-09-25

Family

ID=44648682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800641655A Expired - Fee Related CN102763167B (zh) 2010-03-19 2010-10-14 移位寄存器

Country Status (6)

Country Link
US (1) US8494109B2 (zh)
EP (1) EP2549483A4 (zh)
JP (1) JP5128005B2 (zh)
KR (1) KR101250128B1 (zh)
CN (1) CN102763167B (zh)
WO (1) WO2011114563A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680454A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 显示装置及显示驱动方法
CN104158388A (zh) * 2014-08-29 2014-11-19 电子科技大学 一种高端mosfet驱动电路
CN110379393A (zh) * 2018-08-10 2019-10-25 友达光电股份有限公司 显示装置与栅极驱动器
CN113314181A (zh) * 2020-02-27 2021-08-27 夏普株式会社 移位寄存器电路、有源矩阵基板以及显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097986A1 (ja) 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
WO2011092924A1 (ja) * 2010-01-29 2011-08-04 シャープ株式会社 シフトレジスタおよび表示装置
JP5349693B2 (ja) * 2010-06-25 2013-11-20 シャープ株式会社 走査信号線駆動回路および走査信号線の駆動方法
KR20120065788A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 표시 장치
SG11201405648VA (en) * 2012-03-12 2014-11-27 Sharp Kk Shift register, driver circuit and display device
CN102651239B (zh) * 2012-03-29 2014-06-18 京东方科技集团股份有限公司 一种移位寄存器、驱动电路及显示装置
KR102126455B1 (ko) * 2012-04-10 2020-06-24 가부시키가이샤 제이올레드 버퍼 회로 및 버퍼 회로의 구동 방법
CN102708824B (zh) 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
CN104332181B (zh) * 2014-11-03 2018-11-13 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
US10431159B2 (en) * 2015-08-25 2019-10-01 Joled Inc. Register circuit, driver circuit, and display unit
CN105185333B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN205595037U (zh) * 2016-05-13 2016-09-21 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路和显示装置
CN110322848B (zh) * 2018-03-30 2021-01-08 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935209B (zh) * 2018-07-18 2021-02-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109599144B (zh) 2018-11-29 2020-12-11 合肥鑫晟光电科技有限公司 移位寄存单元、栅极驱动电路、显示装置及驱动方法
CN109920387A (zh) 2019-02-22 2019-06-21 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
CN111696480B (zh) * 2020-06-10 2023-10-03 福建华佳彩有限公司 一种oled像素补偿电路及驱动方法
CN113823221B (zh) * 2021-09-13 2022-09-02 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置
CN114038378A (zh) * 2021-11-26 2022-02-11 云谷（固安）科技有限公司 移位寄存器、显示驱动器
CN114038380A (zh) * 2021-11-29 2022-02-11 云谷（固安）科技有限公司 移位寄存器和显示驱动器
CN114299883B (zh) * 2021-12-31 2023-02-28 云谷（固安）科技有限公司 扫描驱动电路、驱动电路、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937087A (zh) * 2006-10-11 2007-03-28 友达光电股份有限公司 移位寄存器、移位寄存器阵列以及平面显示装置
JP2007114781A (ja) * 2005-10-18 2007-05-10 Au Optronics Corp 制御信号出力装置
CN101114525A (zh) * 2007-09-10 2008-01-30 友达光电股份有限公司 移位寄存器阵列
CN101147203A (zh) * 2005-03-22 2008-03-19 皇家飞利浦电子股份有限公司 移位寄存器电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222082A (en) 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP2708006B2 (ja) 1995-03-31 1998-02-04 日本電気株式会社 薄膜集積回路
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
US6845140B2 (en) 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
GB0417132D0 (en) * 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
KR101056375B1 (ko) 2004-10-01 2011-08-11 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널
JP4912121B2 (ja) * 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
CN102224539B (zh) 2008-12-10 2013-10-23 夏普株式会社 扫描信号线驱动电路、移位寄存器和移位寄存器的驱动方法
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
JP5719103B2 (ja) 2009-06-26 2015-05-13 株式会社ジャパンディスプレイ 表示装置
US20120242630A1 (en) * 2009-12-28 2012-09-27 Sharp Kabushiki Kaisha Shift register

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147203A (zh) * 2005-03-22 2008-03-19 皇家飞利浦电子股份有限公司 移位寄存器电路
JP2007114781A (ja) * 2005-10-18 2007-05-10 Au Optronics Corp 制御信号出力装置
CN1937087A (zh) * 2006-10-11 2007-03-28 友达光电股份有限公司 移位寄存器、移位寄存器阵列以及平面显示装置
CN101114525A (zh) * 2007-09-10 2008-01-30 友达光电股份有限公司 移位寄存器阵列

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680454A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 显示装置及显示驱动方法
CN104158388A (zh) * 2014-08-29 2014-11-19 电子科技大学 一种高端mosfet驱动电路
CN110379393A (zh) * 2018-08-10 2019-10-25 友达光电股份有限公司 显示装置与栅极驱动器
CN113314181A (zh) * 2020-02-27 2021-08-27 夏普株式会社 移位寄存器电路、有源矩阵基板以及显示装置
CN113314181B (zh) * 2020-02-27 2024-04-02 夏普株式会社 移位寄存器电路、有源矩阵基板以及显示装置

Also Published As

Publication number Publication date
WO2011114563A1 (ja) 2011-09-22
US8494109B2 (en) 2013-07-23
KR101250128B1 (ko) 2013-04-05
EP2549483A1 (en) 2013-01-23
JP5128005B2 (ja) 2013-01-23
CN102763167B (zh) 2013-09-25
JPWO2011114563A1 (ja) 2013-06-27
US20120326955A1 (en) 2012-12-27
KR20120128161A (ko) 2012-11-26
EP2549483A4 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
CN102763167B (zh) 移位寄存器
CN102708778B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN100580814C (zh) 移位寄存器
CN102834871B (zh) 移位寄存器
CN101122720B (zh) 栅极驱动器和具有所述栅极驱动器的显示装置
CN100483555C (zh) 移位寄存器及使用其的液晶显示器
US9305509B2 (en) Shift register unit, gate driving circuit and display apparatus
KR101607510B1 (ko) 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
KR101543281B1 (ko) 게이트 구동회로 및 이를 구비한 표시 장치
CN102804280B (zh) 移位寄存器和显示装置
KR101542509B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
CN100530337C (zh) 移位寄存器电路及具备该电路的图像显示装置
KR102281237B1 (ko) 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치
WO2011080936A1 (ja) シフトレジスタ
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
WO2013021930A1 (ja) 液晶表示装置およびその駆動方法
CN102930814A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103714792A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN102270434A (zh) 显示驱动电路
TWI534787B (zh) Liquid crystal display device and auxiliary capacitor line drive method
CN102667909A (zh) 扫描信号线驱动电路以及具备其的显示装置
CN106448536A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN103503057A (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
CN102428521A (zh) 移位寄存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20191014