CN101147203A - 移位寄存器电路 - Google Patents

移位寄存器电路 Download PDF

Info

Publication number
CN101147203A
CN101147203A CNA2006800090872A CN200680009087A CN101147203A CN 101147203 A CN101147203 A CN 101147203A CN A2006800090872 A CNA2006800090872 A CN A2006800090872A CN 200680009087 A CN200680009087 A CN 200680009087A CN 101147203 A CN101147203 A CN 101147203A
Authority
CN
China
Prior art keywords
output
importation
circuit
input
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800090872A
Other languages
English (en)
Other versions
CN101147203B (zh
Inventor
S·C·迪恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101147203A publication Critical patent/CN101147203A/zh
Application granted granted Critical
Publication of CN101147203B publication Critical patent/CN101147203B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

移位寄存器的每个级都有输入部分(60)和输出部分(62)。每个级的输入部分包括：输入部分驱动晶体管(Tdrive)，用于将第一时钟控制电源线电压(Pn)连接到输入部分(60)的输出；输入部分补偿电容器(Ci)，用于补偿输入部分驱动晶体管(Tdrive)的寄生电容效应；以及，第一输入部分自举电容器(C2)，其连接到驱动晶体管的栅极和输入部分的输出之间。每个级的输入部分(60)将至少一个先前级的输入部分(60)的输出(Rn－i)作为定时控制输入，用于控制自举功能，并且每个级的输出部分(62)包括接收电路，用于将多个输入部分(60)的输出接收为定时信号，该定时信号用于对每个输出负载(64)生成输出信号。此电路用一个级来提供需要的定时信号，并且具有各级间定时信号的反馈。此级具有低输出负载，并且从而可以用小尺寸组件来实现，并且即使组件特性降级时，定时信号也可以保持形状不变。其它级驱动该负载，并且不把输出信号用作反馈定时信号，从而输出负载不使其它级中所用的定时控制信号降级。

Description

移位寄存器电路
技术领域
本发明涉及移位寄存器电路，尤其涉及用于将行电压提供给有源矩阵显示设备的显示像素的移位寄存器电路。
背景技术
有源矩阵显示设备包括排列成行和列的像素阵列，并且每个像素包括至少一个薄膜驱动晶体管和显示元件，例如液晶单元。每行像素共享行导线，其连接到该行中像素的薄膜驱动晶体管的栅极。每列像素共享列导线，其中将像素驱动信号提供给该列导线。行导线上的信号确定该晶体管是导通还是断开，并且当晶体管导通时(通过行导线上的高电压脉冲)，允许来自列导线的信号传递到液晶材料的区域，从而改变该材料的光传输特性。
有源矩阵显示设备的帧(场)周期要求在很短的时间周期内寻址到一行像素，并且这从而增强了对晶体管的电流驱动能力的要求，以便将液晶材料充电或者放电到所需要的电压电平。为了达到这些电流要求，提供给薄膜晶体管的栅极电压需要随着显著的电压摆动而波动。在非晶硅驱动晶体管的情况下，该电压摆动可能大约是30伏。
在行导线中对于大电压摆动的要求则要求用高压组件来实现行驱动器电路。
人们非常有兴趣将行驱动器电路的组件集成到与显示像素阵列的基板相同的基板上。一种可能性是将多晶硅用于像素晶体管，因为这种技术更加容易地适合于行驱动器电路的高压电路元件。因此丧失了用非晶硅技术来产生显示矩阵的成本优势。
因此，人们有兴趣提供可以用非晶硅技术来实现的驱动器电路。非晶硅晶体管的低迁移率以及应力引起的门限电压变化，给用非晶硅技术来实现驱动器电路带来了严重的困难。
通常将行驱动器电路实现为移位寄存器电路，其依次输出每个行导线上的行电压脉冲。
实质上，移位寄存器电路的每个级包括连接在时钟控制高功率电源线和行导线之间的输出晶体管，并且导通驱动晶体管，从而将行导线连接到时钟控制高功率线以生成行地址脉冲。为了确保行导线上的电压达到电源线电压(不管串联的驱动晶体管)，已知通过使用输出晶体管的杂散电容来利用自举效应。这在US6052426中进行了描述。
这样使用驱动晶体管的寄生电容的问题是，存在其它杂散效应，并且这些效应同样在US6052426中进行了描述。对此，一种解决方法是通过引入第一额外电容器来消除杂散电容的效应，并且引入专用于自举操作的第二额外电容器。
在US 6052426和US 6064713中描述了这样使用额外自举电容器的移位寄存器电路。在这些电路中，通过输入晶体管，由前一行的行脉冲对输出晶体管的栅极进行充电。结果，可应用于输出晶体管的最大栅极电压依赖于输入晶体管的门限电压。尤其当用非晶硅技术来实现移位寄存器电路时，这种依赖性将变成电路性能的限制因素。在低温时这种依赖性尤其有问题，因为此时TFT迁移率最低，并且门限电压最高。
这些自举测量改善了电路性能，并且改善了对晶体管特性变化的容限。这从而使得电路寿命增加。
在这些电路的实现中，将来自先前行的输出用作为给定行的控制信号，以控制自举效应的定时。输出晶体管的有限输出电阻以及矩阵阵列的电容性负载，导致输出脉冲变圆。由于将这些输出脉冲用作其它行的驱动器电路的控制输入，这对于其它行有影响。这限制了栅极驱动器电路的性能。
发明内容
根据本发明，提供了一种包括多个级的移位寄存器电路，每个级包括输入部分和输出部分，每个级用于提供信号给输出负载。
其中每个级的输入部分包括：输入部分驱动晶体管，用于将第一时钟控制电源线电压连接到该输入部分的输出；输入部分补偿电容器，用于补偿输入部分驱动晶体管的寄生电容的效应；以及，第一输入部分自举电容器，其连接在驱动晶体管的栅极和输入部分的输入之间，
其中，每个级的输入部分将至少一个先前级的输入部分的输出用作定时控制输入，用于控制自举功能，
以及其中，每个级的输出部分包括接收电路，用于将多个输入部分的输出接收为定时信号，该定时信号用于对输出负载生成输出信号。
此电路使用两个级来生成移位寄存器输出，用于驱动负载。一个级提供所需要的定时信号，并且具有各个级间定时信号的反馈。此级具有低的输出负载，并且因此可以用小尺寸组件来实现，并且即使当组件特性降级时定时信号也能保持形状不变。输出级驱动该负载，并且不将输出信号用作反馈定时信号，从而输出负载不使得其它级中所用的定时控制信号降级。最好，仅将每个输出部分的输出用于驱动各自的输出负载。
输出部分还包括：
第一输出部分输入，其连接到前一级的输入部分的输出；
输出部分驱动晶体管，用于将第一时钟控制电源线电压连接到输出部分的输出；
输出补偿电容器，用于补偿输出部分驱动晶体管的寄生电容的效应；
第一输出部分自举电容器，其连接在驱动晶体管的栅极和该级的输出之间；以及
输出部分输入晶体管，用于对第一自举电容器进行充电，并且由第一输出部分输入来控制。
从而输入部分和输出部分可以具有相同的设计，而且不同之处仅在于反馈信号的使用。
每个级的输入(和输出)部分还可以包括连接到该级的两个级之前的级的输入部分的输出的部件，其中该部件包括连接在输入晶体管的栅极和第一输入之间的第二自举电容器。
此电路配置使用两个自举电容器。一个用于确保可以把完整的电源线电压连接到输出，并且另一个用于确保在栅极充电步骤期间，可以把来自前一级的完整的行电压通过输入晶体管连接到驱动晶体管。此电路具有两个预充电操作周期——当对输入晶体管栅极进行预充电时的第一周期，当对驱动晶体管栅极进行预充电时的第二周期。这使得该电路对门限电压电平或者变化更不敏感，并且使得能够用非晶硅技术来实现。
每个级最好进一步包括第二输入，其连接到下一个级的输出，并且连接到复位晶体管的栅极，其中该复位晶体管连接在驱动晶体管的栅极和低电源线之间。该电路从而具有两个预充电周期，一个输出周期，以及一个复位周期。
优选将每个级的补偿电容器连接在驱动晶体管的栅极和与第一电源线电压互补地进行时钟控制的第二时钟控制电源线电压之间。这可操作地消除驱动晶体管的寄生电容的效应。
在一个实施例中，该部件(连接到该级的两个级以前的级的输入部分的输出)包括用于在第二自举电容器上存储晶体管门限电压的电路元件。
例如该部件可以进一步包括：
第二输入晶体管，其将该级的两个级以前的级的输出提供给第一输入晶体管的栅极；以及
衰减晶体管，其与第二自举电容器并联，用于对第二自举电容器上的电压进行衰减，直到达到了该衰减晶体管的门限电压为止。
优选将该衰减晶体管的栅极连接到第一输入晶体管的栅极，从而它们受到相同的电压应力，并且还可以与第一输入晶体管具有相同的尺寸。从而将该衰减晶体管用作输入晶体管的模型，并且用该衰减晶体管的门限电压来表示输入晶体管的门限电压。
该部件可以进一步包括复位晶体管，使其栅极连接到该级的输出，用于对第二自举电容器进行放电。
在另一个实施例中，该部件进一步包括第二输入晶体管，其将该级的两个级以前的级的输出提供给第一输入晶体管的栅极，并且这样可以将更高的电压提供给第二自举电容器。
随后可以将第一输入晶体管连接在输入电源线和驱动晶体管的栅极之间，并且当之前级的输出高时，该输入线就为高，并且至少紧接在之前级的输出从高转换到低之后该输入线为高。
此部件还可以包括输入部分复位晶体管，其连接在第一输入晶体管的栅极和低电源线之间。
本发明的移位寄存器电路尤其适于用在有源矩阵显示设备的行驱动器电路中，例如有源矩阵液晶显示设备。
本发明还提供了用于生成多级移位寄存器电路输出以将信号提供给输出负载的方法，对于该移位寄存器电路的每个级，该方法包括：
对输入部分进行控制，以将第一时钟控制电源线电压连接到该输入部分的输出，补偿驱动晶体管的寄生电容的效应，用该级之前一个级的级的输出来通过输入晶体管对驱动晶体管的栅极充电，并且对存储了该驱动晶体管的栅-源极电压的第一自举电容器进行充电；以及
使用输入部分的输出作为定时信号，对输出部分进行控制，生成输出信号到输出负载。
附图说明
将参考附图详细描述本发明的实例，其中
图1示出了已知的移位寄存器电路；
图2示出了本申请所提出的移位寄存器电路的第一实例；
图3示出了图2的电路的修改；
图4示出了图2的电路的操作定时；
图5示出了本申请所提出的移位寄存器电路的第二实例；
图6示出了图5的电路的修改；
图7示出了图5的电路的操作定时；
图8示出了本发明的移位寄存器电路；
图9示出了用于有源矩阵液晶显示器的已知的像素构造；
图10示出了包括行和列驱动器电路的显示设备，在其中可以使用本发明的电路。
具体实施方式
图1示出了适于用在非晶硅有源矩阵液晶显示器(AMLCD)中的已知的高阻抗栅极驱动器电路。所示的电路是多级移位寄存器中的单个级，其中该多级移位寄存器的每个级用来把行电压脉冲提供给一行像素。US 6052426中描述了类似的电路。
该电路包括输出驱动晶体管Tdriver，其连接在时钟控制电源线Pn和由该级所控制的行导线Rn之间。时钟控制电源线(以及互补信号invPn)是二相信号，并且时钟控制电源线的循环周期确定了各移位寄存器级的顺序操作的定时。
将前一行Rn-1的行脉冲用于通过二极管连接式输入晶体管Tin来对输出晶体管栅极进行充电。
将第一电容器C1连接在输出晶体管栅极和控制线之间，该控制线把互补信号加载到时钟控制电源线Pn，并且电容器C1的目的在于抵消输出晶体管的内部寄生电容效应。
在输出晶体管的栅极和行导线(即该级的输出)之间，提供额外的自举电容器C2。
还通过下一行Rn+1的行脉冲来控制该级，其中该脉冲用于通过下拉输出晶体管的栅极电压来断开该级。通过与下一个行导线信号相关联的输入晶体管Tr(n+1)，将下一行Rn+1上的行脉冲提供给输出晶体管栅极。
该电路还具有两个当最初对该电路通电时所使用的复位晶体管Tr-n和Tr-r。
在操作中，输入晶体管Tin在前一个行脉冲期间对输出晶体管栅极进行充电。在该前一个行脉冲期间，电源线Pn为低，反相电源线invPn为高。通过该前一个函脉冲来导通输出晶体管，但是由于电源线Pn为低，该级的输出仍然为低。
在此充电级，将自举电容器C2充电到行电压脉冲(低于输入晶体管Tin的门限电压)。
在下一个时钟周期，时钟信号Pn为高，并且此电压增量通过输出晶体管上拉行导线Rn上的输出电压。自举电容器C2的效应是增加栅极电压，以确保把时钟控制信号Pn的完整的电压电平传递到行导线Rn。晶体管Tr(n+1)随后在下一行脉冲期间复位输出晶体管栅极电压节点。
在空闲状态，将反相电源线invPn通过第一额外电容器C1的连接设计为，用于防止当输出晶体管Tdrive从Pn接收脉冲时输出晶体管栅极导通。
对于本领域的技术人员，上述电路的操作是已知的。
如上所述，图1的电路的一个操作局限是，在前一行脉冲的定时期间输出晶体管栅极的充电依赖于输入晶体管Tin的门限电压。对于非晶硅晶体管，此门限电压可能很大，并且此外还可能随温度和时间而显著变化。
本申请提出(但还未公布)了额外的输入部分，其连接到在该级的两个级以前的级的输出。此输入部分包括第二自举电容器，其连接在输入晶体管的栅极和第一输入之间，并且此输入部分可消除在对驱动晶体管栅极进行充电时输入晶体管的门限电压的影响。
图2示出了本申请所提出的移位寄存器电路的一个级。
该电路包括预充电电路10，用于将TFT门限电压采样到第二自举电容器C3上。随后用此电路来对输入TFT Tin1进行自举，导致对驱动晶体管栅极电压的栅极的良好充电，而不用管输入晶体管的门限电压。行电路随后复位C3上的电荷，使得输入TFT Tin1不漂移。图2的电路的其它部分与图1中的相同，并且不再重复对这些组件的描述。
预充电电路10具有连接到所示级的两个级以前的级的输出Rn-2的输入。通过第二输入晶体管Tin2，将输出Rn-2连接到第一输入晶体管Tin1的栅极。
将第二自举电容器C3连接在第一输入晶体管Tin1的栅极和前一个级Rn-1的输出之间。
将衰减晶体管Tdecay进行二极管式连接，并且与第二自举电容器C3并联。将衰减晶体管的栅极连接到第一输入晶体管Tin1的栅极，从而它们受到相同的电压应力。该衰减晶体管优选还具有实质上与第一输入晶体管Tin1相同的尺寸。
预充电电路10具有复位晶体管Tr(n)，其栅极连接到级Rn的输出，用于对第二自举电容器C3进行充电。
在操作中，将当前行之后两行的行Rn-2的行脉冲用于经由第二输入晶体管Tin2，对第一输入晶体管Tin1的栅极和第二自举电容器C3进行充电。此充电受限于经由衰减晶体管Tdecay的充电的衰减。
当行n-2变低时，衰减晶体管Tdecay使得通过第二自举电容器C3的电压衰减到接近TFT门限电压。衰减晶体管Tdecay和第一输入晶体管Tin1总是受到相同的栅极偏置，因此即使在任何门限电压漂移的情况下，它们都显示相同的门限电压。
当行n-1发高脉冲时，通过第二自举电容器C3来自举第一输入晶体管Tin1的栅极，导致驱动晶体管Tdriver的栅极具有良好的充电。
当行n-1变低时，不经由输入Tin1来移除电荷，因为Tin1接近门限。而是一旦行n变高时，放电晶体管Tr(n)对第二自举电容器C3的电压进行放电，完全断开第一输入晶体管Tin1。
该电路操作随后如图1的已知电路来进行。
可以将复位晶体管Tr(n)放置得使其较低端连接到低电压线Voff(如图所示)，或者可以将其连接到前一行n-1。
图2的电路受益于控制线数量少。一个劣势是用于对电路中的电容进行充电所需的电流来自于其它级的行输出，并且这限制了性能。
图3中示出了对图2的电路的修改，在图3中，输入晶体管Tin1和Tin2将直流电压“Vhigh”连接到各自的电容器。输入部分10中示出了额外的复位晶体管。用底栅晶体管技术可以更容易地实现高直流电压的连接。由于充电电流来自于直流电源，此设计降低了前一行的负载。这使得电路性能得到改善。
图3的电路的进一步的益处是可以控制该电路，以提供空闲操作模式。在空闲状态中，该电路把高阻抗提供给该行，从而可以通过连接到行导线另一端的不同的行驱动器电路来控制行脉冲。已知在显示器相对的侧提供两个行驱动器电路，例如提供两个不同的操作模式(不同的电源，或者按照不同的方向来操作以允许都能使用该显示器)，并且在此情况下需要空闲模式。
可以通过将Vhigh变成Voff，来将该空闲模式应用于图3的电路，并且应用Pn和反相脉冲。
用图4来示意性地解释图2的电路操作的定时原理，并且相同的通用原理可应用于图3。该图示出了时钟控制电源线、第一输入晶体管Tin1的栅极电压、驱动晶体管Tdriver的栅极电压以及输出Rn。
在落后两个级的定时n-2期间，对第二自举电容器C3进行预充电。在此阶段末端，电压下降，直到电容器存储了门限电压为止。在将输出脉冲n-1应用到输入晶体管的期间，第二自举电容器上的电压衰减继续，并且在行n-1的输出脉冲结束以前，第二自举电容器上的电压将衰减到门限电压，从而门限补偿对输入晶体管有效，并且将该完整的行电压用于对第一自举电容器C2进行充电。
在级n-1期间，将级n-1的输出电容性地加到第二自举电容器的电压上，以获得用于驱动第一输入晶体管Tin1的栅极电压。
在级n-1期间，正如从驱动晶体管栅极的图中所看到的，还对第一自举电容器C2进行充电。
在级n期间，将时钟控制电源线电压Pn加到第一自举电容器C2的电压上，以获得驱动晶体管Tdriver的栅极电压。
将周期n的开头用于通过由Rn所控制的复位晶体管Tr(n)来对第二自举电容器C3进行放电。
本发明的电路尤其适于用在有源矩阵液晶显示器的行驱动器电路中。
图2中所示的电路用额外的输入级来纠正输入TFT(Tin1)的门限电压。
图4的定时图使用两相时钟。在实践中，图3的电路的实现将使用三相时钟。换句话说，Pn-2和Pn的值不再相同。如下所述，图7中示出了三相时钟的实例。图3中直流电压的使用要求三相控制信号防止在Rn-2行脉冲期间C3和C2都充电。
可替换的方法是改动输入级，使其不限于将Tin的有效栅极驱动电压提高其门限电压，而可以将该驱动电压提高大的多的量。这进一步改善了电路电容节点的充电，并且因此改善了操作。
图5示出了本申请所提出的移位寄存器电路的另一个实例的一个级。
除了输入部分10之外，该电路与图2的电路相同，并且将不给出对于重复的组件的描述。
输入部分10仍具有第二输入晶体管Tin2，其基于在该级以前两个级的级的输出，将具有定时的信号提供给第一输入晶体管Tin1的栅极。在图4的电路中，两个级以前的输出Rn-2对该定时进行控制，但是将不同的电压波形应用于第二输入晶体管Tin2的漏极，并且将其示为Ln-2。将Ln-2称为第二输入线。
类似地，将第一输入晶体管Tin1连接在第一输入线Ln-1和驱动晶体管Tdriver的栅极之间。当前一级的输出为高时，输入线Ln-1为高，从而该操作类似于图2。然而，以下为了解释，在紧接在前一级的输出从高转变为低之后输入线Ln-1还是为高。
第一和第二输入线可以是时钟控制信号，但是它们可以是彼此的延迟形式，从而在效果上对于输入时钟Pn的每个相位只有一个额外的时钟控制信号。可替换地，可以使用直流电压。
如图2的电路，将第二自举电容器C3连接在前一级的输出Rn-1和第一输入晶体管Tin1的栅极之间，并且用基于两个级以前的级的输出的定时来对第二自举电容器进行充电。然而，没有衰减晶体管，从而第二自举电容器上的电荷不限于门限电压，而是可以改为基于输入Ln-2的电压减去Tin2的门限电压来选择。
将(可选择的)输入部分复位晶体管Tr2连接在第一输入晶体管Tin1的栅极和低电源线Voff之间，并且这用于驱动器的复位。
可以将第一输入晶体管Tin1的栅极连接到时钟控制信号，该时钟控制信号是第一输入线Ln-1经过电容器C4的反相信号，这是为了防止Ln-1的上升沿通过Tin1的寄生栅漏电容来连接并且导通Tin1。将电容器C4连接到消除此效应的互补信号，并且将C4的值选择为正比于Tin1的电容，并且该比例与C1和驱动晶体管之间的比率相同。
在图5的实施例中，将输入部分反馈复位晶体管Tr(n)连接在第一输入晶体管Tin1的栅极和前一级Rn-1的输出之间，并且同样将其栅极连接到该级的输出，用于对第二自举电容器C3进行放电。
在图5的电路的操作中，两级之前的级的输出Rn-2的高脉冲再次通过第二输入晶体管Tin2来对第二自举电容器C3进行充电。在此期间第二输入线Ln-2为高。没有衰减晶体管对此充电进行限制。因此不再将C3充电到门限电压，而是将其充电到第二输入线的电压减去第二输入晶体管的门限电压。此第二输入线将典型地载有行电压，但是其定时不同，如下所述。
当前一级输出Rn-1的脉冲为高，并且第一输入线Ln-1也为高时，通过第二自举电容器C3来自举第一输入晶体管Tin1的栅极，导致对驱动晶体管Tdrive的栅极的非常良好的充电。
当输出Rn-1变低时，由于将Ln-1配置为保持为高直到对C3进行放电，所以不会经由Tin1来从第一自举电容器C2移除电荷。这就是为什么即使电压电平相同，而与输出Rn-1的定时相比，第一输入Ln-1需要不同的定时的原因。一旦行N变为高，反馈复位晶体管Tr(n)就用与图2的实施例相同的方法，释放C3的电压，将Tin1完全断开。
该电路操作如上所述来进行。
图5的电路具有与图2的电路相同数量的TFT，但是需要一些额外的时钟线。然而，第一输入晶体管Tin1的自举会好很多。
如果TFT技术有相当好的开关特性，可以用等价于行高电压的DC电压来代替时钟控制信号Ln。
在此情况下，不需要电容器C4和反相时钟Ln，并且更进一步改善了性能。
图5的电路具有与上述相同的进一步的益处，即内部电容节点从时钟线Ln而不是从以前的行得到它们的充电电流。这减少了需要通过每个输出TFT来驱动的负载。
本电路还有益处，即，通过施加适当的信号，该行驱动器可以保持在空闲状态，而另一个行驱动器用不同的脉冲序列来驱动显示器。如上所述，这可用于，例如，提供能够正向或者反向扫描的显示器。
图6示出了图5的电路的修改，其中再次用直流电压来代替定时信号Ln，并且这同样非常适于底栅技术。  这降低了时钟计数并且避免了对于电容C4的需求。可以用与图3所示相同的方法来使该电路空闲。
图7示出了图5的电路的时钟定时图，并且示出了相继三个行的输入线L的信号，以及相继三个行的电源线的信号。
如所示，输入线L上的脉冲具有比行地址周期更长的持续时间，并且将此持续时间示例性地示为60μs。时钟控制电源线脉冲较短，示例性地示为40μs。
该定时图中的信号具有重复脉冲，从而仅需要用三个不同的电源P、输入线L波形及其互补信号来寻址整个阵列。
上述电路对于晶体管特性的降级提供了改善了的容限。
上述电路的性能的一个限制是由行脉冲形状的圆化(rounding)所引起的。这些行脉冲控制了该移位寄存器电路的其它级控制晶体管的导通。由于输出晶体管的有限输出阻抗和这些级所驱动的像素行的电容性负载，行脉冲(即这些级的输出脉冲)变圆。这种脉冲的圆化降低了用这些信号来作为晶体管的栅极控制信号的其它级中的节点的充电，限制了驱动器电路的性能。
如以上实例，本发明涉及移位寄存器电路，在该移位寄存器电路用补偿电容器来补偿驱动晶体管的寄生电容的效应，并且使用了自举电容器。将至少一个前级输出用作对自举功能进行控制的定时控制输入。在输入部分中提供此功能。此外，每个级具有输出部分，用于接收多个输入部分的输出，作为用于生成输出负载的输出信号的定时信号。
这种配置把电路功能分割成两部分。输入部分用于以正确的定时驱动不同脉冲序列，但不用于直接驱动输出负载。结果，输出端的脉冲形状更能容忍晶体管特性的老化，因为晶体管面对更低的负载。输出级对输出负载(例如像素行)进行驱动，但是不需要用这些输出来作为反馈信号，从而这些信号的任何形状损失不直接影响该电路的其它级中的控制信号。
图8示出了本发明的电路的第一实例。
将该电路的每个级配置成两部分：输入部分60和输出部分62。
输入部分60用与上述一模一样的方法来对所需的行脉冲进行驱动，每个电路使用来自一个或多个其它电路的反馈来控制定时。为了示例，该输入部分可以基于图5中所示的电路，并且图5中描述了输入部分60的电路元件。
输入部分60用输出作为反馈通道，并且图8示意性地示出每个输入部分将其输出提供给接下来的电路。换句话说，用于提供输出Rn的电路用Rn-1来作为输入。图5的电路使用两个先前的输出(Rn-1和Rn-2)以及下一级(Rn+1)的输出，但是为了降低图的复杂性，这在图8中没有示出。
可以将本发明应用于上述任何电路，包括已知的图1的电路，其仅用先前的输出信号来作为定时控制信号。
图5中同样简要地示出了输出部分62中所使用的组件，在该情况下，输出部分同样建模在图5的电路之上。该输出部分不提供反馈通道。而是，将定时控制信号提供为来自输入部分的直接连接。
图5中还简要地示出了输出部分的每个输出对各自的负载64进行驱动。
本发明的电路因此实质上包括两个连接的行驱动器。输入部分行驱动器将直接信号作为反馈信号来提供给输出部分行驱动器和输入部分行驱动器，而输出部分行驱动器仅提供输出信号。
输入部分因而负载更少，并且因此提供更理想的输入信号。输出部分行驱动器的负载对电路性能几乎没有影响。
此设计使得该电路作为一个整体能够容忍增加的晶体管降级。该电路可以，例如，将可容忍的门限电压漂移翻倍，并且这从而把使用了行驱动器的显示器的寿命增加了约10倍。
通过改变设计参数，这些增益可以转化为增加的功率容量和/或增加的操作频率。这随后可以使得非晶硅技术能够用于行驱动器电路或者大面积显示板。
行驱动器的两个副本可以共享相同的时钟信号，这意味着此结构与基本设计相比不再需要更多输入信号。
当然，与常规设计相比，电路面积增加了，但没有增加到两倍，因为可以在两部分间共享时钟线。此外，行驱动器的两部分无需大小一致，输入部分中的所有器件的大小首先可以缩小某个因数倍(例如2到10倍)，因为输入部分上的负载比阵列负载小的多。
这种情况尤其体现在当对自举和补充电容器的充电受直流电压线的影响，而不使用来自其它输入部分的输出时。即使当器件尺寸显著缩小时，输入部分可以提供接近理想的波形。
这两个行驱动器部分在电路上无需精确地相同。这两个电路优选共享相同的时钟信号，从而将总电路面积最小化。然而，该电路可以将上面给出的任何两个示例性电路组合成输入和输出部分。
如上所述，希望在两个电路部分使用相同的时钟定时。然而，对于输入和输出部分使用不同的时钟定时确实提供了得到额外功能的机会。
尤其，可以如上所述对输入部分进行时钟控制，以对所有行提供移位寄存器输出。由于降低了输出负载以及输入部分的尺寸，这消耗相对低的功率。可以对输出部分进行时钟控制，以提供低功率的部分显示功能。
这种驱动方案的益处的实例是便携式设备的低功率备用模式。处于备用模式中的移动电话可能仅需要使用部分显示区域，用于在当开启移动电话而不是在使用时显示所需的有限信息，例如，电池电平指示和信号强度计量)。
可以通过对输出级使用比输入级更短持续时间的时钟脉冲，来获得不同时钟定时的进一步的可能的益处。这可以用于大面积显示板，在该大面积显示板中将驱动器分割成一边(例如左边)为奇数线并且相对边为偶数线。这允许输入部分与输出部分相比可以运行在一半的线速率上(线时间翻倍)，并且可以用于改善大型板的性能。
图9示出了用于有源矩阵液晶显示器的常规的像素构造。将该显示器配置成行与列像素的阵列。每个像素行共享共同的行导线71，并且每个像素列共享共同的列导线72。每个像素包括串联地配置在列导线72和公共电极77之间的薄膜晶体管74和液晶单元76。如上所述，通过行导线71上所提供的信号来导通和断开晶体管14。每个像素还包括存储电容器78，将其一端79连接到下一个行电极、前一个行电极或者单独的电容器电极。此电容器78存储驱动电压，从而在晶体管74被导通后，信号被保持在液晶单元76上。
为了将液晶单元76驱动到希望的电压以获得需要的灰度级别，与行导线71上的行地址脉冲同步地在列导线72上提供恰当的信号。此行地址脉冲将薄膜晶体管74导通，从而允许列导线72将将液晶单元76充电到希望的电压，并且还将存储电容器78充电到相同的电压。在行地址脉冲的末端断开晶体管74，并且当对其它行进行寻址时，存储电容器78保持单元76上的电压。存储电容器78降低了液晶泄露效应并且减低了由液晶单元电容的电压依赖所导致的像素电容中的百分比变化。
顺序地对行进行寻址，从而在一个帧周期中对所有行寻址，并且在接下来的帧周期中进行更新。
如图10中所示，通过行驱动器电路80来将行地址信号，并且通过列地址电路82来将像素驱动信号，提供到显示像素阵列84。本发明的电路适于用在行驱动器电路中，并且是用非晶硅技术来制造的。可以将该电路元件集成到有源矩阵显示器基板上。
本发明的电路能够在低温下提供好得多的操作，以及获得更广的处理容限。这随后可以用来允许将更小的组件用于给定的应用，导致更低功率和更小的电路设计，而不管所包含的额外的TFT(都很小)。
在以上实例中，将由下一级所控制的复位晶体管Tr(n+1)连接在驱动晶体管的栅极和低电源线之间。可以改为将其连接在驱动晶体管的栅极和行输出之间，即跨越第一自举电容器C2。此外，可以将该复位电容器连接到不同输出级的输出，例如级n+2、n+3等等(直到n+时钟相位数-1)的输出。
从以上实例可以显而易见，可以将输入部分的复位晶体管Tr(n)连接在第一输入晶体管Tin1的栅极和低电源线Voff之间，或者第一输入晶体管Tin1的栅极和前一个行输出n-1之间，即跨越第二自举电容器C3。这两种可能性对所示两个实例都有可能。还可以将复位晶体管的栅极连接到不同输出级的输出，例如级n+1、n+2等等的输出。该电路在完全没有复位晶体管的情况下也可以工作。
在图5的实例中，可以如图2的实例将第二输入晶体管Tin2进行二极管式连接，从而去除到Ln-2的连接。因此，图5的实施例不需要连接到第二输入线Ln-2。如上所述，到第二输入线Ln-2的连接提供了将该电路保持在空闲状态的能力，而对显示器进行不同的驱动。
以上详细实例用来自两个级之前的输出作为控制信号，然而，可以用来自更靠前的级的输出来获得优选的双倍预充电效应。例如，不是如以上实例那样用Rn-1和Rn-2，可以将该电路设计为使用Rn-2和Rn-4。如果将栅极驱动器分割成了奇偶两部分，并且每个部分在阵列的不同侧，这种替换可能是希望的。此实例还示出了实际上还可以用更靠前的级来控制由实例所示的前一级的输出所控制的栅极充电。
如上所述，本发明尤其适于用非晶硅晶体管来实现，并且因为这个原因，所示的电路使用n型晶体管。然而，本发明还可用于其它电路技术，例如有机薄膜晶体管(通常实现为p型设备)或者低温多晶硅(可用实现为PMOS设备)。本领域的技术人员可以理解，可以在不修改操作原理的情况下用p型晶体管来实现本发明的电路。本发明并不旨在限于任何特定的技术类型。
因此显而易见，对于详述的具体电路可以有多种变化，并且对于本领域的技术人员而言，许多其它修改是显而易见的。

Claims (26)

1.一种包括多个级的移位寄存器电路，每个级包括输入部分(60)和输出部分(62)，每个级用于提供信号给输出负载(64)，
其中，每个级的所述输入部分包括：输入部分驱动晶体管(Tdrive)，用于将第一时钟控制电源线电压(Pn)连接到所述输入部分(60)的输出；输入部分补偿电容器(C1)，用于补偿所述输入部分驱动晶体管(Tdrive)的寄生电容的效应；以及第一输入部分自举电容器(C2)，其连接在所述驱动晶体管的栅极和所述输入部分的所述输出之间，
其中，每个级的所述输入部分(60)使用至少一个先前级的所述输入部分(60)的所述输出(Rn-1)，来作为用于控制自举功能的定时控制输入，
并且其中，每个级的输出部分(62)包括接收电路，用于接收多个输入部分(60)的输出，作为用于为所述输出负载(64)生成输出信号的定时信号。
2.如权利要求1所述的电路，其中，每个级的所述输入部分(60)进一步包括：
第一输入部分输入(Rn-1)，其连接到前一级的所述输入部分的所述输出；以及
输入部分输入晶体管(Tin1)，用于对所述第一自举电容器(C2)进行充电，并且由所述第一输入(Rn-1)所控制。
3.如权利要求1和2所述的电路，其中，每个输出部分(62)的所述输出仅用于驱动各自的输出负载。
4.如以上任何一个权利要求所述的电路，其中，所述输出部分(62)包括：
第一输出部分输入(Rn-1)，其连接到前一级的所述输入部分的所述输出；
输出部分驱动晶体管(Tdrive)，用于将第一时钟控制电源线电压(Pn)连接到所述输出部分的所述输出；
输出补偿电容器(C1)，用于补偿所述输出部分驱动晶体管(Tdrive)的寄生电容的效应；
第一输出部分自举电容器(C2)，其连接在所述驱动晶体管的栅极和所述级的所述输出之间；以及
输出部分输入晶体管(Tin1)，用于对所述第一自举电容器(C2)进行充电，并且由所述第一输出部分输入所控制。
5.如以上任何一个权利要求所述的电路，其中，每个级的所述输入部分(60)进一步包括连接到所述级的两个或多个级之前的级的所述输入部分的输出(Rn-2)的部件(10)，并且其中，所述部件(10)包括第二输入部分自举电容器(C3)，其连接在所述输入部分输入晶体管(Tin1)的栅极和所述第一输入部分输入(Rn-1)之间。
6.如以上任何一个权利要求所述的电路，其中，每个级的所述输出部分进一步包括连接到所述级的两个或多个级之前的级的所述输入部分的输出(Rn-2)的部件(10)，并且其中，所述部件(10)包括第二输出部分自举电容器(C3)，其连接在所述输出部分输入晶体管(Tin1)的栅极和所述第一输出部分输入之间。
7.如以上任何一个权利要求所述的电路，其中，每个级的所述输入部分(60)进一步包括第二输入部分输入(Rn+1)，其连接到下一级的所述输入部分的所述输出。
8.如权利要求7所述的电路，其中，将所述第二输入部分输入(Rn+1)连接到连接在所述输入部分驱动晶体管的所述栅极和低电源线之间的复位晶体管(Tr(n+1))的所述栅极。
9.如以上任何一个权利要求所述的电路，其中，将每个级的所述输入部分补偿电容器(C1)连接在所述输入部分驱动晶体管的所述栅极和与所述第一电源线电压(Pn)互补地进行时钟控制的第二时钟控制电源线电压(invPn)之间。
10.如权利要求5所述的电路，其中，所述部件(10)包括用于将晶体管门限电压存储在所述第二输入部分自举电容器(C3)上的电路元件。
11.如权利要求5所述的电路，其中所述部件(10)进一步包括：
第二输入部分输入晶体管(Tin2)，其将所述级的两个或多个级之前的级的所述输出提供给所述第一输入部分输入晶体管(Tin1)的栅极；以及
与所述第二输入部分自举电容器(C3)并联的衰减晶体管(Tdecay)，用于对所述第二输入部分自举电容器上的电压进行衰减，直到达到了所述输入部分衰减晶体管的门限电压为止。
12.如权利要求11所述的电路，其中，所述输入部分衰减晶体管具有基本上与所述第一输入部分输入晶体管相同的尺寸。
13.如权利要求5所述的电路，其中，所述部件(10)进一步包括第二输入部分输入晶体管(Tin2)，其将所述级的两个或多个级之前的级的所述输出提供给所述第一输入部分输入晶体管(Tin1)的栅极。
14.如权利要求13所述的电路，其中，将所述第一输入部分输入晶体管(Tin1)连接在输入线(Ln-1)和所述输入部分驱动晶体管的栅极之间，并且其中，当前一级的输出为高时所述输入线为高，并且至少紧接在所述前一级的所述输入部分的所述输出从高转变为低之后所述输入线为高。
15.如权利要求14所述的电路，其中，在所述电路的操作期间，所述输入线(Vhigh)恒为高。
16.如权利要求14或15所述的电路，其中所述部件(10)进一步包括复位晶体管(Tr(n+1))，其连接在所述第一输入部分输入晶体管的栅极和低电源线之间。
17.如权利要求5或者10到16中任何一个所述的电路，其中，所述部件(10)进一步包括反馈复位晶体管(Tr(n))，其栅极连接到所述级的所述输入部分的所述输出，用于对所述第二输入部分自举电容器(C3)进行放电。
18.如以上任何一个权利要求中所述的电路，其中，每个级的所述输入部分和所述输出部分具有相同的电路元件，并且其中：
在所述输入部分(60)中，作为反馈通道，提供从其它输入部分的输出所得到的所述输入部分的输入，并且其中，
在所述输出部分(62)中，作为所述输入部分和所述输出部分之间的直接通道，提供从其它输入部分的输出所得到的所述输出部分的输入。
19.如以上任何一个权利要求中所述的电路，其中，所述输入部分和所述输出部分共享共同的时钟信号(Pn、invPn)。
20.如权利要求1到17中任何一个所述的电路，其中，所述输入部分和所述输出部分具有不同的时钟信号，所述输出部分的所述时钟信号用于实现部分输出方案。
21.如以上任何一个权利要求中所述的电路，用非晶硅技术来实现。
22.一种有源矩阵显示设备，包括：
有源矩阵显示像素阵列(84)；
行驱动器电路(80)，其包括以上任何一个权利要求中所述的移位寄存器电路。
23.如权利要求22所述的有源矩阵显示设备，包括有源矩阵液晶显示设备。
24.一种用于生成多级移位寄存器电路输出以便提供信号给输出负载(64)的方法，对于所述移位寄存器电路的每一级包括：
对输入部分(60)进行控制，以便将第一时钟控制电源线电压(Pn)连接到所述输入部分(60)的输出，补偿驱动晶体管(Tdrive)的寄生电容的效应，使用所述级的一个或多个级之前的级的所述输出(Rn-1)来通过输入晶体管(Tin1)对所述驱动晶体管的栅极进行充电以及对存储了所述驱动晶体管的栅-源级电压的第一自举电容器(C2)进行充电；以及
使用所述输入部分的所述输出作为定时信号来控制输出部分(62)，以便生成输出信号给所述输出负载。
25.如权利要求24所述的方法，其中，对所述输入部分(60)进行控制包括：使用所述级的两个或多个级之前的级的所述输出(Rn-2)来对输入晶体管(Tin1)的栅极进行充电，并且将所述栅-源级电压存储在第二自举电容器(C3)上；以及
将第一时钟控制电源线电压(Pn)通过所述驱动晶体管连接到所述级的所述输出。
26.如权利要求24或25所述的方法，其中，对所述输出部分进行控制包括：将第二时钟控制电源线电压连接到所述输出部分的所述输出，补偿驱动晶体管的寄生电容的效应，使用所述级的一个或多个级之前的级的所述输出来通过输入晶体管对所述驱动晶体管的栅极进行充电，以及对存储了所述驱动晶体管的栅-源级电压的第一自举电容器进行充电。
CN2006800090872A 2005-03-22 2006-03-20 移位寄存器电路 Expired - Fee Related CN101147203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05102311 2005-03-22
EP05102311.7 2005-03-22
PCT/IB2006/050855 WO2006100637A2 (en) 2005-03-22 2006-03-20 A shift register circuit

Publications (2)

Publication Number Publication Date
CN101147203A true CN101147203A (zh) 2008-03-19
CN101147203B CN101147203B (zh) 2010-06-16

Family

ID=37024213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800090872A Expired - Fee Related CN101147203B (zh) 2005-03-22 2006-03-20 移位寄存器电路

Country Status (6)

Country Link
US (1) US20100060561A1 (zh)
EP (1) EP1864298A2 (zh)
JP (1) JP2008537626A (zh)
CN (1) CN101147203B (zh)
TW (1) TW200703195A (zh)
WO (1) WO2006100637A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763167A (zh) * 2010-03-19 2012-10-31 夏普株式会社 移位寄存器
US8531129B2 (en) 2010-07-08 2013-09-10 Fsp Technology Inc. Passive current balance driving apparatus
CN103650477B (zh) * 2011-05-10 2017-04-05 特里赛尔公司 用于对有源检测矩阵的控制电路的线寻址的设备
WO2021042512A1 (zh) * 2019-09-05 2021-03-11 深圳市华星光电半导体显示技术有限公司 显示驱动电路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912121B2 (ja) * 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
JP5665299B2 (ja) 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
JP5484109B2 (ja) 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
KR101605435B1 (ko) 2009-12-14 2016-03-23 삼성디스플레이 주식회사 표시 패널
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
KR102386149B1 (ko) 2010-02-23 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102368378B (zh) * 2011-09-20 2014-07-16 昆山龙腾光电有限公司 栅极驱动单元及栅极驱动电路
CN103021358B (zh) * 2012-12-07 2015-02-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
US20140218274A1 (en) * 2013-02-07 2014-08-07 Innolux Corporation Display panel
US9715940B2 (en) 2013-03-21 2017-07-25 Sharp Kabushiki Kaisha Shift register
CN104751769A (zh) * 2013-12-25 2015-07-01 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
CN104409056B (zh) * 2014-11-14 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
US9787310B2 (en) * 2014-12-17 2017-10-10 Silicon Laboratories Inc. Level-shifter circuit for low-input voltages
CN105185294B (zh) * 2015-10-23 2017-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR101780346B1 (ko) * 2016-05-25 2017-10-10 성균관대학교산학협력단 고속 게이트 구동 회로
CN107591139B (zh) * 2017-09-22 2020-12-25 京东方科技集团股份有限公司 扫描触发单元、栅极驱动电路及其驱动方法和显示装置
CN110060620B (zh) * 2018-06-14 2022-10-25 友达光电股份有限公司 栅极驱动装置
CN108877658B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 栅极驱动电路及其制作方法、驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2541159A1 (fr) * 1983-02-23 1984-08-24 Mecasonic Sa Perfectionnements apportes aux outils de soudure par ultra-sons
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
JP3272209B2 (ja) * 1995-09-07 2002-04-08 アルプス電気株式会社 Ｌｃｄ駆動回路
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
US20030052848A1 (en) * 2001-09-20 2003-03-20 Matsushita Electric Industrial Co., Ltd Signal transmission circuit, solid-state imaging device, camera and liquid crystal display
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763167A (zh) * 2010-03-19 2012-10-31 夏普株式会社 移位寄存器
CN102763167B (zh) * 2010-03-19 2013-09-25 夏普株式会社 移位寄存器
US8531129B2 (en) 2010-07-08 2013-09-10 Fsp Technology Inc. Passive current balance driving apparatus
CN103650477B (zh) * 2011-05-10 2017-04-05 特里赛尔公司 用于对有源检测矩阵的控制电路的线寻址的设备
WO2021042512A1 (zh) * 2019-09-05 2021-03-11 深圳市华星光电半导体显示技术有限公司 显示驱动电路
US11373569B2 (en) 2019-09-05 2022-06-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display driving circuit

Also Published As

Publication number Publication date
US20100060561A1 (en) 2010-03-11
JP2008537626A (ja) 2008-09-18
TW200703195A (en) 2007-01-16
CN101147203B (zh) 2010-06-16
EP1864298A2 (en) 2007-12-12
WO2006100637A2 (en) 2006-09-28
WO2006100637A3 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
CN101147203B (zh) 移位寄存器电路
EP1864297B1 (en) Shift register circuit using two bootstrap capacitors
US7460634B2 (en) Shift register circuit
KR101039268B1 (ko) 시프트 레지스터 및 그 게이트 구동기
US7936329B2 (en) Active matrix type display device and driving method thereof
US7663593B2 (en) Level shift circuit and shift register and display device
EP0723695B1 (en) Power-saving circuit and method for driving liquid crystal display
EP1783739B1 (en) Data driving circuit and electroluminescent display using the same
EP1764773B1 (en) Scan driving ciruit and organic light emitting display using the same
JP4711448B2 (ja) エレクトロルミネセンスの表示装置とその駆動方法
US20070247932A1 (en) Shift register circuit and image display comprising the same
US11127355B2 (en) Shift register, gate driving circuit, display device and driving method
KR20210024343A (ko) 스테이지 및 이를 포함하는 주사 구동부
CN110246443B (zh) 阵列基板及其测试方法
US9293099B2 (en) Display drive circuit, display panel, and display device
JP4139687B2 (ja) アクティブマトリックスディスプレイデバイス
US8199087B2 (en) Liquid crystal display device
CN115731839A (zh) 显示驱动电路及显示装置
KR20190069182A (ko) 시프트레지스터 및 이를 포함하는 표시장치
US7245296B2 (en) Active matrix display device
US11688317B2 (en) Driving method and driving device for display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20110320