KR20210024343A - 스테이지 및 이를 포함하는 주사 구동부 - Google Patents

스테이지 및 이를 포함하는 주사 구동부 Download PDF

Info

Publication number
KR20210024343A
KR20210024343A KR1020190103009A KR20190103009A KR20210024343A KR 20210024343 A KR20210024343 A KR 20210024343A KR 1020190103009 A KR1020190103009 A KR 1020190103009A KR 20190103009 A KR20190103009 A KR 20190103009A KR 20210024343 A KR20210024343 A KR 20210024343A
Authority
KR
South Korea
Prior art keywords
transistor
signal
driving node
input terminal
node
Prior art date
Application number
KR1020190103009A
Other languages
English (en)
Other versions
KR102676647B1 (ko
Inventor
정보용
이탁영
임상욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190103009A priority Critical patent/KR102676647B1/ko
Priority to US16/935,303 priority patent/US11238811B2/en
Priority to CN202010842080.0A priority patent/CN112419984B/zh
Publication of KR20210024343A publication Critical patent/KR20210024343A/ko
Application granted granted Critical
Publication of KR102676647B1 publication Critical patent/KR102676647B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 주사선 및 센싱선으로 주사 신호 및 센싱 신호를 각각 출력하는 스테이지로, 제1 내지 제3 제어 신호들, 상기 스테이지 및 상기 스테이지에 연결된 다른 스테이지의 캐리 신호에 기초하여 센싱 노드 및 구동 노드의 전압을 제어하는 제1 제어부, 제1 캐리 클럭 신호, 상기 구동 노드의 전압 및 상기 제3 제어 신호에 기초하여 반전 구동 노드의 전압을 제어하는 제2 제어부, 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 제2 캐리 클럭 신호 또는 제2 저전위 전원을 상기 캐리 신호로 출력하는 제1 출력 버퍼부, 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 스캔 클럭 신호 또는 제1 저전위 전원을 상기 주사 신호로 출력하는 제2 출력 버퍼부 및 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 센싱 클럭 신호 또는 상기 제1 저전위 전원을 상기 센싱 신호로 출력하는 제3 출력 버퍼부를 포함하는 스테이지 및 이를 포함하는 주사 구동부에 관한 것이다.

Description

스테이지 및 이를 포함하는 주사 구동부{Stage and Scan Driver Including the Stage}
본 발명은 스테이지 및 이를 포함하는 주사 구동부에 관한 것이다.
표시 장치는 다수의 화소들을 포함하는 화소부, 주사 구동부, 데이터 구동부, 타이밍 구동부 등을 포함한다. 주사 구동부는 주사선들에 접속되는 스테이지들을 구비하며, 스테이지들은 타이밍 제어부로부터의 신호들에 대응하여 자신과 접속된 주사선으로 주사 신호를 공급한다.
최근, 표시 장치는 화소 회로에 포함된 구동 트랜지스터의 문턱 전압이나 이동도를 센싱함으로써, 화소 회로 외부에서 구동 트랜지스터의 열화나 특성 변화를 보상하는 구동을 수행한다. 이를 위하여 주사 구동부는 센싱선을 통해 센싱 신호를 더 공급하도록 구성될 수 있다.
이때, 주사 구동부는 스테이지들 내에 마련되는 트랜지스터들의 온/오프를 제어하여 특정 노드들의 전압을 충전 또는 방전시킴으로써 주사 신호 및 센싱 신호의 출력을 제어한다. 트랜지스터들 중 일부는 노드 전압의 제어를 위한 인버터를 구성하기 위해 마련되는데, 인버터로 동작하기 위한 트랜지스터들 중 일부는 항상 턴-온 상태로 유지되어야 한다.
표시 장치의 구동 동안 특정 트랜지스터를 항상 턴-온 상태로 유지시키면, 주변 트랜지스터에 정전류가 흐를 수 있고, 해당 트랜지스터의 특성이 열화될 수 있다.
본 발명의 일 목적은 인버터를 포함하지 않는 스테이지 및 이를 포함하는 주사 구동부를 제공하는 것이다.
본 발명의 다른 목적은 더미 회로를 구비하지 않고, 트랜지스터 및 커패시터의 개수가 감소된 스테이지 및 이를 포함하는 주사 구동부를 제공하는 것이다.
본 발명의 일 실시 예에 따른 스테이지는, 주사선 및 센싱선으로 주사 신호 및 센싱 신호를 각각 출력할 수 있다. 스테이지는, 제1 내지 제3 제어 신호들, 상기 스테이지 및 상기 스테이지에 연결된 다른 스테이지의 캐리 신호에 기초하여 센싱 노드 및 구동 노드의 전압을 제어하는 제1 제어부; 제1 캐리 클럭 신호, 상기 구동 노드의 전압 및 상기 제3 제어 신호에 기초하여 반전 구동 노드의 전압을 제어하는 제2 제어부; 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 제2 캐리 클럭 신호 또는 제2 저전위 전원을 상기 캐리 신호로 출력하는 제1 출력 버퍼부; 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 스캔 클럭 신호 또는 제1 저전위 전원을 상기 주사 신호로 출력하는 제2 출력 버퍼부; 및 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 센싱 클럭 신호 또는 상기 제1 저전위 전원을 상기 센싱 신호로 출력하는 제3 출력 버퍼부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 제어부는, 주사 개시 신호 또는 상기 스테이지에 연결된 이전 스테이지의 캐리 신호를 입력받는 제1 입력 단자 및 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1 트랜지스터; 고전위 전원을 입력받는 제3 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 센싱 노드와 상기 제2 제어 신호를 입력받는 제2 제어 신호 입력 단자에 각각 연결되는 제2 트랜지스터 및 제3 트랜지스터; 상기 제1 저전위 전원을 입력받는 제2 전원 입력 단자와 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제4 트랜지스터; 상기 캐리 신호가 출력되는 제1 출력 단자와 상기 센싱 노드 사이에 연결되고, 게이트 전극이 상기 제1 제어 신호를 입력받는 제1 제어 신호 입력 단자에 연결되는 제6 트랜지스터; 상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 연결되고, 게이트 전극으로 상기 스테이지에 연결된 다음 스테이지의 캐리 신호를 입력받는 제8 트랜지스터; 및 상기 제3 전원 입력 단자와 상기 센싱 노드 사이에 연결되는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호가 입력될 때 턴-온되어 상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호를 상기 구동 노드로 전달할 수 있다. 상기 구동 노드는, 상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호에 의해 게이트 온 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 제3 제어 신호가 입력될 때 턴-온되어 상기 제2 저전위 전원을 상기 구동 노드로 전달할 수 있다. 상기 구동 노드는, 상기 제1 저전위 전원에 의해 게이트 오프 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제6 트랜지스터는, 한 프레임 내의 구동 기간 동안 상기 제1 제어 신호가 입력될 때 턴-온되어 상기 캐리 신호를 상기 센싱 노드에 전달할 수 있다. 상기 센싱 노드는, 상기 캐리 신호에 의해 게이트 온 전압으로 설정되고, 상기 제2 트랜지스터는, 상기 센싱 노드가 상기 게이트 온 전압으로 설정됨에 따라 턴-온될 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터는, 상기 한 프레임 내의 센싱 기간 동안 상기 제2 제어 신호가 입력될 때 턴-온되어, 턴-온 상태의 상기 제2 트랜지스터를 통해 전달되는 상기 고전위 전원을 상기 구동 노드로 전달할 수 있다. 상기 구동 노드는, 상기 고전위 전원에 의해 게이트 온 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제8 트랜지스터는, 한 프레임 내의 구동 기간 동안 상기 다음 스테이지의 상기 캐리 신호가 입력될 때 턴-온되어 상기 제2 저전위 전원을 상기 구동 노드로 전달할 수 있다. 상기 구동 노드는, 상기 제2 저전위 전원에 의해 게이트 오프 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는, 상기 제1 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1_1 트랜지스터 및 제1_2 트랜지스터를 포함하고, 상기 제3 트랜지스터는, 상기 제2 트랜지스터와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제2 제어 신호 입력 단자에 연결되는 제3_1 트랜지스터 및 제3_2 트랜지스터를 포함하고, 상기 제4 트랜지스터는, 상기 제2 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제3 제어 신호 입력 단자에 연결되는 제4_1 트랜지스터 및 제4_2 트랜지스터를 포함하고, 상기 제6 트랜지스터는, 상기 제1 출력 단자와 상기 센싱 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제1 제어 신호 입력 단자에 연결되는 제6_1 트랜지스터 및 제6_2 트랜지스터를 포함하고, 상기 제8 트랜지스터는, 상기 구동 노드와 상기 제2 전원 입력 단자 사이에 직렬로 연결되고, 게이트 전극으로 상기 다음 스테이지의 상기 캐리 신호를 입력받는 제8_1 트랜지스터 및 제8_2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 제어부는, 상기 제6_1 트랜지스터 및 상기 제6_2 트랜지스터의 공통 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 센싱 노드에 연결되는 제5 트랜지스터; 및 일 전극이 상기 제3 전원 입력 단자에 연결되고, 타 전극이 상기 제1_1 트랜지스터 및 상기 제1_2 트랜지스터의 공통 노드, 상기 제3_1 트랜지스터 및 상기 제3_2 트랜지스터의 공통 노드, 상기 제4_1 트랜지스터 및 제4_2 트랜지스터의 공통 노드, 상기 제8_1 트랜지스터 및 상기 제8_2 트랜지스터의 공통 노드에 연결되며, 게이트 전극이 상기 구동 노드에 연결되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 제어부는, 상기 제1 캐리 클럭 신호를 입력받는 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9 트랜지스터; 상기 반전 구동 노드와 고전위 전원을 입력받는 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제11 트랜지스터; 상기 반전 구동 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제1 캐리 클럭 입력 단자에 연결되는 제12 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제9 트랜지스터는, 상기 구동 노드가 게이트 온 전압으로 설정될 때 턴-온되어 상기 제1 캐리 클럭 신호를 상기 반전 구동 노드로 전달할 수 있다.
일 실시예에 의하면, 상기 제11 트랜지스터는, 상기 제3 제어 신호가 입력될 때 턴-온되어 상기 고전위 전원을 상기 반전 구동 노드로 전달하고, 상기 반전 구동 노드는, 상기 고전위 전원의 게이트 온 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제12 트랜지스터는, 상기 제1 캐리 클럭 신호가 입력될 때 턴-온되어 상기 고전위 전원을 상기 반전 구동 노드로 전달하고, 상기 반전 구동 노드는, 상기 고전위 전원의 게이트 온 전압으로 설정될 수 있다.
일 실시예에 의하면, 상기 제9 트랜지스터는, 상기 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9_1 트랜지스터 및 제9_2 트랜지스터를 포함할 수 있다. 상기 제2 제어부는, 상기 제9_1 트랜지스터 및 상기 제9_2 트랜지스터의 공통 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 반전 구동 노드에 연결되는 제10 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 스테이지는, 상기 반전 구동 노드가 게이트 온 전압으로 설정되는 동안, 상기 제2 캐리 클럭 신호가 입력되면 상기 제2 저전위 전원을 상기 구동 노드로 전달하는 제3 제어부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 제어부는, 상기 구동 노드와 상기 캐리 신호를 출력하는 제1 출력 단자 사이에 직렬로 연결되고 게이트 전극이 상기 제2 캐리 클럭 신호를 입력받는 제2 캐리 클럭 입력 단자 및 상기 반전 구동 노드에 각각 연결되는 제19 트랜지스터 및 제20 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 제어부는, 상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 직렬로 연결되고 게이트 전극이 상기 제2 캐리 클럭 신호를 입력받는 제2 캐리 클럭 입력 단자 및 상기 반전 구동 노드에 각각 연결되는 제19 트랜지스터 및 제20 트랜지스터를 포함할 수 있다.
본 발명의 일 실시 예에 따른 주사 구동부는, 주사선들 및 센싱선들로 주사 신호들 및 센싱 신호들을 출력하는 스테이지들을 포함할 수 있다. 상기 스테이지들 각각은, 제1 내지 제3 제어 신호들, 상기 스테이지 및 상기 스테이지에 연결된 다른 스테이지의 캐리 신호에 기초하여 센싱 노드 및 구동 노드의 전압을 제어하는 제1 제어부; 제1 캐리 클럭 신호, 상기 구동 노드의 전압 및 상기 제3 제어 신호에 기초하여 반전 구동 노드의 전압을 제어하는 제2 제어부; 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 제2 캐리 클럭 신호 또는 제2 저전위 전원을 상기 캐리 신호로 출력하는 제1 출력 버퍼부; 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 스캔 클럭 신호 또는 제1 저전위 전원을 상기 주사 신호로 출력하는 제2 출력 버퍼부; 및 상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 센싱 클럭 신호 또는 상기 제1 저전위 전원을 상기 센싱 신호로 출력하는 제3 출력 버퍼부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 제어부는, 주사 개시 신호 또는 상기 스테이지에 연결된 이전 스테이지의 캐리 신호를 입력받는 제1 입력 단자 및 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1 트랜지스터; 고전위 전원을 입력받는 제3 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 센싱 노드와 상기 제2 제어 신호를 입력받는 제2 제어 신호 입력 단자에 각각 연결되는 제2 트랜지스터 및 제3 트랜지스터; 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자와 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제4 트랜지스터; 상기 캐리 신호가 출력되는 제1 출력 단자와 상기 센싱 노드 사이에 연결되고, 게이트 전극이 상기 제1 제어 신호를 입력받는 제1 제어 신호 입력 단자에 연결되는 제6 트랜지스터; 상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 연결되고, 게이트 전극으로 상기 스테이지에 연결된 다음 스테이지의 캐리 신호를 입력받는 제8 트랜지스터; 및 상기 제3 전원 입력 단자와 상기 센싱 노드 사이에 연결되는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 제어부는, 상기 제1 캐리 클럭 신호를 입력받는 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9 트랜지스터; 상기 반전 구동 노드와 고전위 전원을 입력받는 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제11 트랜지스터; 상기 반전 구동 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제1 캐리 클럭 입력 단자에 연결되는 제12 트랜지스터를 포함할 수 있다.
본 발명의 실시 예들에 따른 스테이지 및 이를 포함하는 주사 구동부는 인버터를 포함하지 않고, 그에 따라 항상 턴-온 상태로 유지되어야 하는 트랜지스터를 제거함으로써, 정전류 발생을 방지하고 소비 전력을 감소시킬 수 있다.
또한, 본 발명의 실시 예들에 따른 스테이지 및 이를 포함하는 주사 구동부는 인버터가 마련되는 회로에서 필요한 더미 회로를 요구하지 않음으로써, 공간 활용 효율을 증가시킬 수 있다.
또한, 본 발명의 실시 예들에 따른 스테이지 및 이를 포함하는 주사 구동부는 트랜지스터 및 커패시턴스의 개수를 최소화함으로써, 크기와 제조 비용을 감소시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2에 도시된 화소의 구동 방법을 나타내는 타이밍도이다.
도 4는 도 1에 도시된 주사 구동부의 구성을 개략적으로 나타내는 도면이다.
도 5는 도 4에 도시된 스테이지의 구성을 개략적으로 나타내는 도면이다.
도 6은 도 5에 도시된 스테이지의 일 실시 예에 따른 회로도이다.
도 7은 Vgs-Ids 곡선을 나타낸 그래프이다.
도 8은 도 6에 도시된 스테이지의 구동 방법을 나타내는 타이밍도이다.
도 9는 도 5에 도시된 스테이지의 다른 실시 예에 따른 회로도이다.
도 10은 도 9에 도시된 스테이지의 구동 방법을 나타내는 타이밍도이다.
도 11은 도 5에 도시된 스테이지의 또 다른 실시 예에 따른 회로도이다.
도 12는 도 5에 도시된 스테이지의 또 다른 실시 예에 따른 회로도이다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는, 복수의 화소(PX)들을 포함하는 표시부(100), 주사 구동부(210), 데이터 구동부(220), 센싱부(230) 및 타이밍 제어부(240)를 포함할 수 있다.
타이밍 제어부(240)는 외부로부터 입력된 신호들에 기초하여 주사 구동제어신호 및 데이터 구동제어신호를 생성할 수 있다. 타이밍 제어부(240)에서 생성된 주사 구동제어신호는 주사 구동부(210)로 공급되고, 데이터 구동제어신호는 데이터 구동부(220)로 공급될 수 있다.
주사 구동제어신호는 복수의 클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4)과 주사 개시 신호(SSP)를 포함할 수 있다. 주사 개시 신호(SSP)는 첫 번째 주사 신호의 출력 타이밍을 제어할 수 있다.
주사 구동부(210)에 공급되는 복수의 클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4)은 제1 내지 제4 캐리 클럭 신호들(CR_CLK1~CR_CLK4), 제1 내지 제4 스캔 클럭 신호들(SC_CLK1~SC_CLK4), 제1 내지 제4 센싱 클럭 신호들(SS_CLK1~SS_CLK4)을 포함할 수 있다.
제1 내지 제4 캐리 클럭 신호들(CR_CLK1~CR_CLK4)은 주사 개시 신호(SSP)를 쉬프트시키고 쉬프트된 주사 개시 신호를 캐리 신호로써 출력하기 위해 이용될 수 있다. 제1 내지 제4 스캔 클럭 신호들(SC_CLK1~SC_CLK4)은 주사 개시 신호(SSP)에 대응하여 주사 신호를 출력하기 위해 이용될 수 있다. 제1 내지 제4 센싱 클럭 신호들(SS_CLK1~SS_CLK4)은 주사 개시 신호(SSP)에 대응하여 센싱 신호를 출력하기 위해 사용될 수 있다. 다양한 실시 예에서, 타이밍 제어부(240)는 상술한 클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4) 외에 주사 구동부(210)를 구동시키기 위해 요구되는 다양한 클럭 신호들을 주사 구동부(210)로 더 제공할 수 있다.
데이터 구동제어신호에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어하며, 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
주사 구동부(210)는 주사 구동제어신호에 대응하여 주사 신호 및 센싱 신호를 출력할 수 있다. 주사 구동부(210)는 제1 주사선들(S11~S1n)로 주사 신호를 공급할 수 있다. 주사 신호는 제1 주사선들(S11~S1n)에 대하여 순차적으로 또는 동시에 인가될 수 있다.
주사 신호는 화소(PX)들에 포함된 트랜지스터들을 턴-온시키는 게이트 온 전압(예를 들어, P타입 트랜지스터들에 대하여 로우 레벨의 전압, N타입 트랜지스터들에 대하여 하이 레벨의 전압)과 화소(PX)들에 포함된 트랜지스터들을 턴-오프시키는 게이트 오프 전압(예를 들어, P타입 트랜지스터들에 대하여 하이 레벨의 전압, N타입 트랜지스터들에 대하여 로우 레벨의 전압)이 반복되는 구형파 신호일 수 있다. 이하의 실시 예들에서, 게이트 온 전압의 신호가 인가되는 것을 "신호가 공급된다." 또는 "신호의 공급이 시작된다."로 표현하고, 게이트 오프 전압의 신호가 인가되는 것을 "신호가 공급되지 않는다." 또는 "신호의 공급이 중단(종료)된다"로 표현할 수 있다.
주사 구동부(210)는 주사 구동제어신호에 대응하여 센싱 신호들을 출력할 수 있다. 주사 구동부(210)는 제2 주사선들(S21~S2n) 중 적어도 어느 하나로 센싱 신호를 공급할 수 있다.
센싱 신호는 화소(PX)들에 포함된 트랜지스터들을 턴-온시키는 게이트 온 전압(예를 들어, P타입 트랜지스터들에 대하여 로우 레벨의 전압, N타입 트랜지스터들에 대하여 하이 레벨의 전압)과 화소(PX)들에 포함된 트랜지스터들을 턴-오프시키는 게이트 오프 전압(예를 들어, P타입 트랜지스터들에 대하여 하이 레벨의 전압, N타입 트랜지스터들에 대하여 로우 레벨의 전압)이 반복되는 구형파 신호일 수 있다.
데이터 구동부(220)는 데이터 구동제어신호에 대응하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다. 데이터선들(D1~Dm)로 공급된 데이터 신호들은 주사 신호에 의해 선택된 화소열의 화소(PX)들로 인가될 수 있다. 이를 위하여, 데이터 구동부(220)는 주사 신호와 동기되도록 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
데이터 구동부(220)는 한 프레임 내의 구동 기간 동안 외부로부터 제공되는 영상 데이터에 대응하는 데이터 신호들을 데이터선들(D1~Dm)로 인가할 수 있다. 또한, 데이터 구동부(220)는 한 프레임 내의 센싱 기간 동안 화소(PX)들의 센싱을 위해 센싱 전압을 데이터선들(D1~Dm)로 인가할 수 있다. 다양한 실시 예에서, 센싱 전압은 화소(PX) 내에 마련되는 구동 트랜지스터를 턴-오프 시킬 수 있는 블랙 계조 전압 및/또는 구동 트랜지스터를 턴-온 시킬 수 있는 기준 전압일 수 있으나, 본 발명이 이로써 한정되지는 않는다.
센싱부(230)는 센싱선들(S1~Sm)을 통해 피드백되는 전류 및/또는 전압에 기초하여 화소(PX)들의 상태 정보를 측정할 수 있다. 여기서, 센싱부(230)를 통해 상태 정보가 측정되는 화소(PX)들은 센싱 신호가 공급되는 화소열의 화소(PX)들일 수 있다.
열화 정보는, 화소(PX) 내에 마련되는 구동 트랜지스터의 특성으로, 구동 트랜지스터의 문턱 전압, 이동도 정보 등을 포함할 수 있다. 또한, 열화 정보는 화소(PX) 내에 마련되는 발광 소자의 특성에 관한 정보를 포함할 수 있다.
도 1에서는 센싱부(230)가 별개의 구성인 것으로 도시되었으나, 센싱부(230)는 데이터 구동부(220) 또는 타이밍 제어부(240) 등의 다른 구성 요소에 포함될 수도 있다.
표시부(100)는 데이터선들(D1~Dm), 제1 주사선들(S11~S1n), 제2 주사선들(S21~S2n) 및 센싱선들(S1~Sm)과 접속되는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)의 회로 구조에 대응하여 화소(PX)에 복수 개의 제1 주사선들(S11~S1n)이 연결될 수도 있다.
화소(PX)들은 외부로부터 제1 구동 전원(ELVDD) 및 제2 구동 전원(ELVSS)을 공급받을 수 있다. 제1 구동 전원(ELVDD)은 제2 구동 전원(ELVSS)보다 높은 전압으로 설정될 수 있다. 다양한 실시 예에서, 한 프레임의 센싱 기간에서 제1 구동 전원(ELVDD)의 전압은 구동 기간에서의 전압보다 낮게 설정될 수 있다. 그러나 본 발명이 이로써 한정되지 않는다.
화소(PX)들 각각은 구동 기간 동안 대응되는 제1 주사선을 통해 주사 신호가 공급될 때, 대응되는 데이터선으로부터 데이터 신호를 공급받을 수 있다. 데이터 신호를 공급받은 화소(PX)는 데이터 신호에 대응하여 제1 구동 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 구동 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 이때, 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
또한, 화소(PX)들 각각은 센싱 기간 동안 대응되는 제2 주사선을 통해 센싱 신호가 공급될 때, 대응되는 데이터선으로 공급되는 데이터 신호에 기초하여 센싱선으로 전류 및/또는 전압을 출력할 수 있다. 센싱 기간 동안 데이터선들(D1~Dm)로 공급되는 데이터 신호는, 화소(PX) 센싱을 위한 센싱 전압에 대응할 수 있다.
이하에서는, 도 1에 도시된 화소(PX)의 회로 구조 및 화소(PX)를 구동하여 영상을 표시하기 위한 방법을 구체적으로 설명한다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다. 도 2에서는 설명의 편의를 위하여, i번째 제1 주사선(S1i), i번째 제2 주사선(S2i), j번째 데이터선(Dj) 및 j번째 센싱선(Sj)에 연결된 화소(PX)를 도시하였다. 설명의 편의를 위해, 이하에서는 i번째 제1 주사선(S1i)을 제1 주사선(S1i)으로, i번째 제2 주사선(S2i)을 제2 주사선(S2i)으로, j번째 데이터선(Dj)을 데이터선(Dj)으로, j번째 센싱선(Sj)을 센싱선(Sj)으로 명명한다.
도 2를 참조하면, 화소(PX)는 유기 발광 다이오드(OLED)와 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소 회로(PXC)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(PXC)에 접속되고, 캐소드 전극은 제2 구동 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소 회로(PXC)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성한다.
화소 회로(PXC)는 데이터선(Dj)을 통해 공급되는 데이터 신호에 대응하여 유기 발광 다이오드(OLED)로 소정의 전류를 공급한다. 이를 위하여, 화소 회로(PXC)는 제1 내지 제3 트랜지스터(M1~M3) 및 스토리지 커패시터(Cst)를 구비한다.
제1 트랜지스터(M1, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(ELVDD)에 접속되고, 제2 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속된다. 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(M1)는 게이트 전극, 즉 제1 노드(N1)에 인가되는 전압에 대응하여 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다.
제2 트랜지스터(M2, 스위칭 트랜지스터)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 제2 트랜지스터(M2)의 게이트 전극은 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(M2)는 제1 주사선(S1i)으로 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킨다.
제3 트랜지스터(M3, 센싱 트랜지스터)의 제1 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속되고, 제2 전극은 센싱선(Sj)에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 제2 주사선(S2i)에 접속된다. 제3 트랜지스터(M3)는 제2 주사선(S2i)으로 센싱 신호가 공급될 때 턴-온되어 센싱선(Sj)과 유기 발광 다이오드(OLED)를 전기적으로 접속시킨다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 접속된다. 스토리지 커패시터(Cst)는 데이터선(Dj)을 통해 공급되는 데이터 신호에 대응하는 전압을 저장한다.
본 발명의 다양한 실시 예에서, 화소 회로(PXC)는 상술한 것으로 한정되지 않는다. 예를 들어, 다른 실시 예에서, 유기 발광 다이오드(OLED)는 제1 구동 전원(ELVDD)과 제1 트랜지스터(M1) 사이에 배치될 수도 있다. 다른 다양한 실시 예들에서, 화소 회로(PXC)의 구조는 제1 트랜지스터(M1) 및 유기 발광 다이오드(OLED)의 특성을 센싱하기 위한 제3 트랜지스터(M3)를 포함하도록 다양하게 변경될 수 있다.
또한, 도 2에서는 화소 회로(PXC)를 구성하는 트랜지스터들(M1~M3)이 N타입 트랜지스터인 예가 도시된다. 여기서, 제1 트랜지스터(M1) 내지 제3 트랜지스터(M3) 중 적어도 하나의 트랜지스터는 산화물 반도체로 구성된 활성층을 포함하는 산화물 반도체 박막 트랜지스터로 설정될 수 있다. 또한, 제1 트랜지스터(M1) 내지 제3 트랜지스터(M3) 중 적어도 하나의 트랜지스터는 폴리 실리콘으로 구성된 활성층을 포함하는 LTPS 박막 트랜지스터로 설정될 수 있다. 그러나 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 다른 실시 예들에서 화소 회로(PXC)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부가 P타입 트랜지스터로 구성될 수 있다.
도 3은 도 2에 도시된 화소의 구동 방법을 나타내는 타이밍도이다. 도 3은 한 프레임(1 Frame) 동안 도 2의 화소(PX)로 공급되는 구동 파형의 일 실시 예를 나타낸다. 도 3의 실시 예에서, 화소(PX)는 표시 장치에 마련되는 화소(PX)들 중 센싱 기간(SP) 동안 센싱 신호를 인가받도록 선택된 화소열의 화소(PX)일 수 있다.
도 3을 참조하면, 한 프레임(1 Frame)은 구동 기간(DP) 및 수직 블랭크 기간(VBP)을 포함할 수 있다.
구동 기간(DP)의 제1 기간(t1) 동안 제1 주사선(S1i)으로 주사 신호가 인가되고, 제2 주사선(S2i)으로 센싱 신호가 인가된다. 그러면, 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)가 턴-온된다.
또한, 제1 기간(t1) 동안 데이터선(Dj)으로 영상 데이터의 계조에 대응하는 데이터 신호(DATA)가 인가된다. 데이터 신호(DATA)는 제2 트랜지스터(M2)를 통하여 제1 노드(N1), 즉 스토리지 커패시터(Cst)의 일 전극으로 공급된다. 스토리지 커패시터(Cst)는 데이터 신호(DATA)에 대응하는 전압을 저장할 수 있다.
일 실시 예에서, 제1 기간(t1) 동안 센싱선(Sj)으로는 초기화 전원의 전압이 제공될 수 있다. 초기화 전원은 제3 트랜지스터(M3)를 통하여 스토리지 커패시터(Cst)의 타 전극으로 공급된다. 그러면, 스토리지 커패시터(Cst)는 데이터 신호(DATA)와 초기화 전원의 차이에 해당하는 전압을 저장할 수 있다.
일 실시 예에서, 초기화 전원은 유기 발광 다이오드(OLED)의 열화에 대응하여 설정될 수 있다. 이와 같은 초기화 전원이 제1 기간 동안 화소(PX)로 제공되면, 유기 발광 다이오드(OLED)의 열화에 영향을 받지 않고 스토리지 커패시터(Cst)에 요구되는 전압을 충전할 수 있다.
이후에, 제1 트랜지스터(M1)는 스토리지 커패시터(Cst)에 저장된 전압에 대응하는 전류를 유기 발광 다이오드(OLED)로 공급하고, 유기 발광 다이오드(OLED)는 공급되는 전류에 대응하여 소정 휘도로 발광할 수 있다.
수직 블랭크 기간(VBP)은 센싱 기간(SP)을 포함할 수 있다. 센싱 기간(SP)은 표시 장치의 동작 전원이 턴-오프되거나 턴-온되는 경우에 활성화되어 수직 블랭크 기간(VBP) 내에 포함될 수 있다. 즉, 표시 장치의 동작 전원이 턴-온 또는 턴-오프되는 대기 시간 동안에 센싱 기간(SP)이 활성화될 수 있다. 그러나, 본 발명의 기술적 사상은 이로써 한정되지 않으며, 센싱 기간(SP)은 일정한 프레임 주기 또는 사용자의 설정에 의해 임의의 프레임에서 활성화될 수 있다.
센싱 기간(SP)의 제2 기간(t2) 동안 제1 주사선(S1i)으로 주사 신호가 인가되어, 제2 트랜지스터(M2)가 턴-온되고, 제2 주사선(S2i)으로 센싱 신호가 인가되어, 제3 트랜지스터(M3)가 턴-온된다. 또한, 제2 기간(t2) 동안 데이터선(Dj)으로는 화소 센싱을 위한 센싱 전압(SDATA)이 인가될 수 있다.
일 실시 예에서, 센싱 전압(SDATA)으로 블랙 계조 전압이 인가될 수 있다. 블랙 계조 전압에 의해 제1 트랜지스터(M1)가 전-오프되면, 센싱선(Sj)에는 제1 트랜지스터(M1)의 이동도에 대응하여 전압이 인가된다. 그에 따라, 센싱선(Sj)의 전류 및/또는 전압 측정을 통해 제1 트랜지스터(M1)의 이동도가 측정될 수 있다.
일 실시 예에서, 센싱 전압(SDATA)으로 기설정된 기준 전압이 인가될 수 있다. 기준 전압은 제1 트랜지스터(M1)가 턴-온될 수 있는 전압으로 설정될 수 있다. 기준 전압에 의해 제1 트랜지스터(M1)가 턴-온되면 제1 트랜지스터(M1)로부터 기준 전압에 대응하는 전류가 제3 트랜지스터(M3)를 경유하여 센싱선(Sj)으로 공급된다. 센싱선(Sj)으로 공급되는 전류에 의해 센싱선(Sj)의 전압은 상승할 수 있다. 센싱선(Sj)의 전압은 기준 전압에서 제1 트랜지스터(M1)의 문턱 전압을 감한 전압일 수 있다. 즉, 센싱선(Sj)의 전압은 제1 트랜지스터(M1)의 문턱 전압에 따라 결정되고, 센싱선(Sj)의 전류 및/또는 전압 측정을 통해 제1 트랜지스터(M1)의 문턱 전압이 측정될 수 있다.
센싱 기간(SP)의 제3 기간(t3) 동안 제1 주사선(S1i)으로의 주사 신호가 인가되지 않고, 그에 따라 제2 트랜지스터(M1)가 턴-오프된다. 제3 기간(t3) 동안에는 센싱선(Sj)을 통해 소정의 전류가 인가될 수 있다. 센싱선(Sj)으로 인가되는 전류는 턴-온 상태의 제3 트랜지스터(M3)를 경유하여 유기 발광 다이오드(OLED)로 공급되고, 유기 발광 다이오드(OLED)의 애노드 전극에 전압이 인가된다. 유기 발광 다이오드(OLED)는 열화에 대응하여 저항값이 변화할 수 있다. 따라서, 센싱 전류에 대응하여 유기 발광 다이오드(OLED)의 애노드 전극에 인가되는 전압은 유기 발광 다이오드(OLED)의 열화 정보를 포함할 수 있다. 유기 발광 다이오드(OLED)의 애노드 전극의 전압은 센싱선(Sj)으로 인가되는 전류에 피드백으로 작용할 수 있고, 센싱선(Sj)의 전류 및/또는 전압 측정을 통해 유기 발광 다이오드(OLED)의 열화 정도가 측정될 수 있다.
다양한 실시 예에서, 센싱 기간(SP)의 제3 기간(t3) 이후에, 제1 노드(N1)의 전압 및/또는 유기 발광 다이오드(OLED)의 애노드 전극의 전압을 초기화하거나, 센싱 기간(SP) 이전에 설정된 전압으로 재설정하는 기간이 더 마련될 수 있다.
상기와 같이 측정된 화소(PX)의 상태 정보는 도 1에 도시된 타이밍 제어부(240) 및/또는 데이터 구동부(220)로 전달되어, 데이터 신호(DATA)를 보정하기 위해 사용될 수 있다.
이하에서는, 상기와 같은 화소(PX)의 구동을 위하여, 제1 주사선(S1i)을 통해 주사 신호를 공급하고, 제2 주사선(S2i)을 통해 센싱 신호를 공급하는 주사 구동부(210)의 구성에 대해 구체적으로 설명한다.
도 4는 도 1에 도시된 주사 구동부의 구성을 개략적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 주사 구동부(210)는 제1 주사선들(S11~S1n) 내지 제2 주사선들(S21~S2n) 각각에 접속되는 스테이지들(ST1~STn)을 구비한다. 주사 구동부(210)에 마련되는 스테이지들(ST1~STn)의 개수는 표시부(100)에 마련되는 화소열의 개수에 따라 다양하게 변형될 수 있다.
스테이지들(ST1~STn)은 각각 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호를 수신할 수 있다. 예를 들어, 첫 번째 스테이지(ST1)는 주사 개시 신호(SSP)를 수신하고, 나머지 스테이지들(ST2~STn)은 이전 스테이지로부터 공급되는 캐리 신호를 수신할 수 있다. 또는, 예를 들어, 첫 번째 스테이지(ST1) 및 두 번째 스테이지(ST2)는 주사 개시 신호(SSP)를 수신하고, 나머지 스테이지들(ST3~STn)은 이전 스테이지로부터 공급되는 캐리 신호((CR(1)~CR(n-2))를 수신할 수 있다.
도 4에서는, 첫 번째 스테이지(ST1) 및 두 번째 스테이지(ST2)가 주사 개시 신호(SSP)를 수신하는 실시 예가 도시된다. 다양한 실시 예에서, 첫 번째 스테이지(ST1)로 인가되는 주사 개시 신호(SSP)와 두 번째 스테이지(ST2)로 인가되는 주사 개시 신호(SSP)는 동일한 파형의 신호로, 대략 반 주기의 차이를 갖도록 설정될 수 있다. 그러나 본 발명이 이로써 한정되지 않는다.
스테이지들(ST1~STn)은 이후 스테이지에서 출력되는 캐리 신호를 더 입력받을 수 있다. 예를 들어, 첫 번째 스테이지(ST1)는 세 번째 스테이지(ST3)에서 출력되는 캐리 신호를 입력받고, 두 번째 스테이지(ST2)는 도시가 생략된 네 번째 스테이지에서 출력되는 캐리 신호를 입력받을 수 있다.
이러한 실시 예에서, 이후 스테이지로부터 캐리 신호를 입력받을 수 없는 적어도 하나의 스테이지(예를 들어, 도시가 생략된 n-1번째 스테이지, n번째 스테이지(STn) 등)로는, 이후 스테이지의 캐리 신호를 대신할 별도의 제어 신호가 더 공급될 수 있다.
스테이지들(ST1~STn)은 캐리 클럭 신호들(CR_CLK1~CR_CLK4) 중 적어도 2개, 스캔 클럭 신호들(SC_CLK1~SC_CLK4) 중 어느 하나, 센싱 클럭 신호들(SS_CLK1~SS_CLK4) 중 어느 하나를 수신할 수 있다.
클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4)은 스테이지들(ST1~STn)에 포함된 트랜지스터들을 턴-온 시키는 게이트 온 전압(예를 들어, P타입 트랜지스터들에 대하여 로우 레벨의 전압, N타입 트랜지스터들에 대하여 하이 레벨의 전압)과 스테이지들(ST1~STn)에 포함된 트랜지스터들을 턴-오프시키는 게이트 오프 전압(예를 들어, P타입 트랜지스터들에 대하여 하이 레벨의 전압, N타입 트랜지스터들에 대하여 로우 레벨의 전압)이 반복되는 구형파 신호일 수 있다. 일 실시 예에서, 클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4)은 한 주기에서 게이트 온 전압 기간은 게이트 오프 전압 기간보다 짧게 설정될 수 있다. 예를 들어, 클럭 신호들(CR_CLK1~CR_CLK4, SC_CLK1~SC_CLK4, SS_CLK1~SS_CLK4)은 4 수평 기간의 주기를 가지며, 게이트 온 전압 기간은 게이트 오프 전압 기간보다 짧게 설정될 수 있다. 예를 들어, 게이트 온 전압 기간은 1 수평 기간 내지 2 수평 기간 사이의 기간을 가질 수 있다. 그러나 본 발명이 이로써 한정되지 않는다.
캐리 클럭 신호들(CR_CLK1~CR_CLK4)은 동일한 파형을 가지며, 서로 위상이 쉬프트된 신호들일 수 있다. 일 실시 예에서, 캐리 클럭 신호들(CR_CLK1~CR_CLK4)은 1/4 주기만큼 위상이 쉬프트된 신호들일 수 있다. 예를 들어, 제2 캐리 클럭 신호(CR_CLK2)는 제1 캐리 클럭 신호(CR_CLK1)에 대해 동일한 파형을 가지며 1/4 주기만큼 위상이 쉬프트된 신호일 수 있다. 여기서 제1 캐리 클럭 신호(CR_CLK1)의 게이트 온 전압 기간과 제2 캐리 클럭 신호(CR_CLK2)의 게이트 온 전압 기간은 적어도 일부가 중첩될 수 있다. 여기서 게이트 온 전압은 약 25~29V일 수 있고, 게이트 오프 전압은 약 -7V일 수 있으나, 이로써 한정되지 않는다.
스테이지들(ST1~STn)은 적어도 2개의 캐리 클럭 신호들(CR_CLK1~CR_CLK4)을 입력받을 수 있다. 스테이지들(ST1~STn)은 동일한 파형을 가지며 1/2 주기만큼 위상이 쉬프트된 2개의 캐리 클럭 신호들(CR_CLK1~CR_CLK4)을 입력받을 수 있다. 예를 들어, 첫 번째 스테이지(ST1)는 제1 캐리 클럭 신호(CR_CLK1) 및 제3 캐리 클럭 신호(CR_CLK3)를 입력받고, 두 번째 스테이지(ST2)는 제2 캐리 클럭 신호(CR_CLK2) 및 제4 캐리 클럭 신호(CR_CLK4)를 입력받으며, 세 번째 스테이지(ST3)는 제3 캐리 클럭 신호(CR_CLK3) 및 제1 캐리 클럭 신호(CR_CLK1)를 입력받을 수 있다.
스캔 클럭 신호들(SC_CLK1~SC_CLK4)은 동일한 파형을 가지며 서로 위상이 쉬프트된 신호들일 수 있다. 일 실시 예에서, 스캔 클럭 신호들(SC_CLK1~SC_CLK4)은 1/4 주기만큼 위상이 쉬프트된 신호들일 수 있다. 예를 들어, 제2 스캔 클럭 신호(SC_CLK2)는 제1 스캔 클럭 신호(SC_CLK1)에 대해 동일한 파형을 가지며 1/4 주기만큼 위상이 쉬프트된 신호일 수 있다. 여기서 제1 스캔 클럭 신호(SC_CLK1)의 게이트 온 전압 기간과 제2 스캔 클럭 신호(SC_CLK2)의 게이트 온 전압 기간은 적어도 일부가 중첩될 수 있다. 여기서 게이트 온 전압은 약 25~29V일 수 있고, 게이트 오프 전압은 약 -5V일 수 있으나, 이로써 한정되지 않는다.
스테이지들(ST1~STn)은 스테이지들(ST1~STn)로 입력되는 적어도 2개의 캐리 클럭 신호들(CR_CLK1~CR_CLK4) 중 어느 하나와 동기화된 스캔 클럭 신호를 입력받을 수 있다. 예를 들어, 첫 번째 스테이지(ST1)는 제1 스캔 클럭 신호(SC_CLK1)를 입력받고, 두 번째 스테이지(ST2)는 제2 스캔 클럭 신호(SC_CLK2)를 입력받으며, 세 번째 스테이지(ST3)는 제3 스캔 클럭 신호(SC_CLK3)를 입력받을 수 있다.
센싱 클럭 신호들(SS_CLK1~SS_CLK4)은 동일한 파형을 가지며 서로 위상이 쉬프트된 신호들일 수 있다. 일 실시 예에서, 센싱 클럭 신호들(SS_CLK1~SS_CLK4)은 1/4 주기만큼 위상이 쉬프트된 신호들일 수 있다. 예를 들어, 제2 센싱 클럭 신호(SS_CLK2)는 제1 센싱 클럭 신호(SS_CLK1)에 대해 동일한 파형을 가지며 1/4 주기만큼 위상이 쉬프트된 신호일 수 있다. 여기서 제1 센싱 클럭 신호(SS_CLK1)의 게이트 온 전압 기간과 제2 센싱 클럭 신호(SS_CLK2)의 게이트 온 전압 기간은 적어도 일부가 중첩될 수 있다. 여기서 게이트 온 전압은 약 25~29V일 수 있고, 게이트 오프 전압은 약 -5V일 수 있으나, 이로써 한정되지 않는다.
스테이지들(ST1~STn)은 스테이지들(ST1~STn)로 입력되는 적어도 2개의 캐리 클럭 신호들(CR_CLK1~CR_CLK4) 중 어느 하나와 동기화된 센싱 클럭 신호를 입력받을 수 있다. 예를 들어, 첫 번째 스테이지(ST1)는 제1 센싱 클럭 신호(SS_CLK1)를 입력받고, 두 번째 스테이지(ST2)는 제2 센싱 클럭 신호(SS_CLK2)를 입력받으며, 세 번째 스테이지(ST3)는 제3 센싱 클럭 신호(SS_CLK3)를 입력받을 수 있다.
스테이지들(ST1~STn)은 제1 제어 신호(S1), 제2 제어 신호(S2) 및 제3 제어 신호(S3)를 수신할 수 있다. 또한, 스테이지들(ST1~STn)은 제1 전원(VGL1), 제2 전원(VGL2) 및 제3 전원(VGH)을 인가받을 수 있다. 제1 내지 제3 제어 신호들(S1~S3) 및 제1 내지 제3 전원들(VGL1, VGL2, VGH)은 글로벌 신호로써, 도 1에 도시된 타이밍 제어부(240) 및/또는 도시되지 않은 전원 공급부 등으로부터 스테이지들(ST1~STn)로 인가될 수 있다.
제1 제어 신호(S1)는 해당 프레임에서 센싱을 수행할 화소열에 연결된 스테이지에 선택적으로 공급되어 스테이지들(ST1~STn) 내의 센싱 노드를 충전할 수 있다.
제2 제어 신호(S2)는 제1 제어 신호(S1)에 의해 충전된 센싱 노드의 전압을 스테이지들(ST1~STn) 내의 구동 노드(도 6의 Q)로 공급할 수 있다.
제3 제어 신호(S3)는 도 3에 도시된 센싱 기간(SP) 이후에 마련되는 리셋 기간 동안, 스테이지들(ST1~STn) 내의 구동 노드(이하에서 Q 노드)의 전압을 초기화하기 위해 공급될 수 있다.
제1 전원(VGL1) 및 제2 전원(VGL2)은 게이트 오프 전압으로 설정되고, 제3 전원(VGH)은 게이트 온 전압으로 설정될 수 있다. 일 실시 예에서, 제1 전원(VGL1)은 약 -5V로 설정되고, 제2 전원(VGL2)은 제1 전원(VGL1)보다 낮은 전압, 약 -7V로 설정될 수 있다. 또한, 제3 전원(VGH)은 약 25~29V로 설정될 수 있다.
스테이지들(ST1~STn)은 입력되는 신호들에 응답하여, 제1 주사선들(S11~S1n)로 주사 신호를 출력하고, 제2 주사선들(S21~S2n)로 센싱 신호를 출력할 수 있다.
이하에서는 스테이지들(ST1~STn) 중 어느 하나를 예로 들어, 스테이지들(ST1~STn)의 구성을 보다 상세히 설명한다.
도 5는 도 4에 도시된 스테이지의 구성을 개략적으로 나타내는 도면이다. 도 5에서는 i번째 제1 주사선(S1i) 및 i번째 제2 주사선(S2i)을 통해 도 2에 도시된 화소(PX)에 연결될 수 있는 i번째 스테이지(STi)를 예로써 도시한다. 이하에서는 설명의 편의를 위해 i번째 제1 주사선(S1i)을 제1 주사선(S1i)으로, i번째 제2 주사선(S2i)을 제2 주사선(S2i)으로, i번째 스테이지(STi)를 스테이지(STi)로 명명한다.
도 5를 참조하면, 스테이지(STi)는 제1 및 제2 캐리 클럭 입력 단자들(CRIN1, CRIN2), 스캔 클럭 입력 단자(SCIN), 센싱 클럭 입력 단자(SSIN), 제1 내지 제3 전원 입력 단자들(V1~V3), 제1 내지 제3 제어 신호 입력 단자(SIN1~SIN3), 제1 및 제2 입력 단자(IN1, IN2)를 포함할 수 있다.
제1 및 제2 캐리 클럭 입력 단자들(CRIN1, CRIN2)은 제1 내지 제4 캐리 클럭 신호들(CR_CLK1~CR_CLK4) 중에서, 반 주기 차이의 캐리 클럭 신호들을 각각 입력받을 수 있다. 예를 들어, 제1 캐리 클럭 입력 단자(CRIN1)는 제1 캐리 클럭 신호(CR_CLK1)를 입력받고, 제2 캐리 클럭 입력 단자(CRIN2)는 제3 캐리 클럭 신호(CR_CLK3)를 입력받을 수 있다. 그 반대의 경우도 가능하다. 또는, 제1 캐리 클럭 입력 단자(CRIN1)는 제2 캐리 클럭 신호(CR_CLK2)를 입력받고, 제2 캐리 클럭 입력 단자(CRIN2)는 제4 캐리 클럭 신호(CR_CLK4)를 입력받을 수 있다. 그 반대의 경우도 가능하다.
도 5에 도시된 일 실시 예에 따른 스테이지(STi)는 제1 캐리 클럭 입력 단자(CRIN1)로 제3 캐리 클럭 신호(CR_CLK3)가 입력되고, 제2 캐리 클럭 입력 단자(CRIN2)로 제1 캐리 클럭 신호(CR_CLK1)가 입력된다.
스캔 클럭 입력 단자(SCIN)는 제1 내지 제4 스캔 클럭 신호들(SC_CLK1~SC_CLK4) 중 어느 하나를 입력받을 수 있다. 스캔 클럭 입력 단자(SCIN)로 입력되는 스캔 클럭 신호는, 한 프레임 내에서 적어도 구동 기간(DP) 동안 제2 캐리 클럭 입력 단자(CRIN2)로 입력되는 캐리 클럭 신호와 동기화된 신호일 수 있다.
도 5에 도시된 일 실시 예에 따른 스테이지(STi)는 스캔 클럭 입력 단자(SCIN)로 제1 캐리 클럭 신호(CR_CLK1)에 동기화된 제1 스캔 클럭 신호(SC_CLK1)가 입력된다.
센싱 클럭 입력 단자(SSIN)는 제1 내지 제4 센싱 클럭 신호들(SS_CLK1~SS_CLK4) 중 어느 하나를 입력받을 수 있다. 센싱 클럭 입력 단자(SSIN)로 입력되는 센싱 클럭 신호는, 한 프레임 내에서 적어도 구동 기간(DP) 동안 제2 캐리 클럭 입력 단자(CRIN2)로 입력되는 캐리 클럭 신호와 동기화된 신호일 수 있다.
도 5에 도시된 일 실시 예에 따른 스테이지(STi)는 센싱 클럭 입력 단자(SSIN)로 제1 캐리 클럭 신호(CR_CLK1)에 동기화된 제1 센싱 클럭 신호(SS_CLK1)가 입력된다.
제1 전원 입력 단자(V1)는 제1 전원(VGL1)을 입력받고, 제2 전원 입력 단자(V2)는 제2 전원(VGL2)을 입력받으며, 제3 전원 입력 단자(V3)는 제3 전원(VGH)을 입력받는다.
제1 제어 신호 입력 단자(SIN1)는 제1 제어 신호(S1)를 입력받고, 제2 제어 신호 입력 단자(SIN2)는 제2 제어 신호(S2)를 입력받으며, 제3 제어 신호 입력 단자(SIN3)는 제3 제어 신호(S3)를 입력받는다.
제1 입력 단자(IN1)는 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호를 입력받을 수 있다. 일 실시 예에서, 제1 입력 단자(IN1)에 입력되는 이전 스테이지의 캐리 신호는 i-2번째 스테이지에서 출력되는 제i-2 캐리 신호(CR(i-2))일 수 있으나, 이로써 한정되지 않는다.
제2 입력 단자(IN2)는 이후 스테이지의 캐리 신호를 입력받을 수 있다. 일 실시 예에서, 제2 입력 단자(IN2)에 입력되는 이후 스테이지의 캐리 신호는 제i+2 스테이지에서 출력되는 제i+2 캐리 신호(CR(i+2))일 수 있으나, 이로써 한정되지 않는다.
또한, 스테이지(STi)는 제1 내지 제3 출력 단자(OUT1~OUT3)를 포함할 수 있다. 제1 출력 단자(OUT1)는 캐리 신호(CR(i))를 출력한다. 제1 출력 단자(OUT1)로부터 출력된 캐리 신호(CR(i))는 이전 스테이지들 중 적어도 하나 및/또는 다음 스테이지들 중 적어도 하나로 입력될 수 있다.
제2 출력 단자(OUT2)는 제1 주사선(S1i)에 연결되고, 주사 신호(SC(i))를 출력한다. 제3 출력 단자(OUT3)는 제2 주사선(S2i)에 연결되고, 센싱 신호(SS(i))를 출력한다.
이하에서는, 상술한 스테이지(STi)의 보다 구체적인 회로도를 설명한다.
도 6은 도 5에 도시된 스테이지의 일 실시 예에 따른 회로도이고, 도 7은 Vgs-Ids 곡선을 나타낸 그래프이다.
구체적으로, 도 6에서는 도 5에 도시된 i번째 스테이지(STi)의 회로도를 예로써 도시한다. 특히, 도 6에서는 제1 캐리 클럭 입력 단자(CRIN1)로 제3 캐리 클럭 신호(CR_CLK3)가 입력되고, 제2 캐리 클럭 입력 단자(CRIN2)로 제1 캐리 클럭 신호(CR_CLK1)가 입력되는 스테이지(STi)가 도시된다. 그에 따라, 도 6에서는 스캔 클럭 입력 단자(SCIN)로 제1 캐리 클럭 신호(CR_CLK1)에 동기화된 제1 스캔 클럭 신호(SC_CLK1)가 입력되고, 센싱 클럭 입력 단자(SSIN)로 제1 캐리 클럭 신호(CR_CLK1)에 동기화된 제1 센싱 클럭 신호(SS_CLK1)가 입력되는 스테이지(STi)가 도시된다.
도 6에 도시된 실시 예는, 도 4에 도시된 스테이지들(ST1~STn) 중 적어도 일부 또는 전부에 동일하거나 유사하게 적용될 수 있다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시 예에 따른 스테이지(STi)는 제1 제어부(211), 제2 제어부(212), 제1 내지 제3 출력 버퍼부(2131, 2132, 2133)를 포함한다.
제1 제어부(211)는 입력되는 신호들에 기초하여 구동 노드(Q)의 전압을 제어한다. 제1 제어부(211)는 제1 내지 제8 트랜지스터들(T1~T8) 및 제1 커패시터(C1)를 포함한다.
제1 트랜지스터(T1)는 제1_1 트랜지스터(T1_1) 및 제1_2 트랜지스터(T1_2)로 구성될 수 있다. 제1_1 트랜지스터(T1_1) 및 제1_2 트랜지스터(T1_2)는 제1 입력 단자(IN1) 및 구동 노드(Q) 사이에 직렬로 연결될 수 있다. 제1_1 트랜지스터(T1_1) 및 제1_2 트랜지스터(T1_2)의 게이트 전극들은 제1 입력 단자(IN1)에 연결된다. 제1_1 트랜지스터(T1_1) 및 제1_2 트랜지스터(T1_2)는 제1 입력 단자(IN1)로 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))가 입력될 때 턴-온되어 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))를 구동 노드(Q)로 전달할 수 있다. 즉, 제1 트랜지스터(T1)는 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))에 응답하여 구동 노드(Q)의 전압을 게이트 온 전압으로 충전할 수 있다.
제2 트랜지스터(T2)는 제3 전원 입력 단자(V3)와 제3 트랜지스터(T3) 사이에 연결된다. 제2 트랜지스터(T2)의 게이트 전극은 센싱 노드(S)에 연결된다. 제2 트랜지스터(T2)는 센싱 노드(S)가 게이트 온 전압으로 충전될 때 턴-온될 수 있다.
제3 트랜지스터(T3)는 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)로 구성될 수 있다. 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)는 제2 트랜지스터(T2) 및 구동 노드(Q) 사이에 직렬로 연결될 수 있다. 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)의 게이트 전극들은 제2 제어 신호 입력 단자(SIN2)에 연결된다. 제3 트랜지스터(T3)는 제2 제어 신호 입력 단자(SIN2)로 제2 제어 신호(S2)가 입력될 때 턴-온되어 제2 트랜지스터(T2)와 구동 노드(Q) 사이를 연결할 수 있다.
상기와 같은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 구동 기간(DP) 동안 센싱 노드(S)가 게이트 온 전압으로 충전되는 경우에, 센싱 기간(SP) 동안 적어도 한 번 공급되는 제2 제어 신호(S2)에 의해 턴-온되어 제3 전원(VGH)을 구동 노드(Q)로 전달할 수 있다. 그에 따라, 센싱 기간(SP)에 구동 노드(Q)를 게이트 온 전압으로 충전할 수 있다.
제4 트랜지스터(T4)는 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)로 구성될 수 있다 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)는 제2 전원 입력 단자(V2)와 구동 노드(Q) 사이에 직렬로 연결될 수 있다. 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)의 게이트 전극들은 제3 제어 신호 입력 단자(SIN3)에 연결된다. 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)는 제3 제어 신호 입력 단자(SIN3)로 제3 제어 신호(S3)가 입력될 때 턴-온되어 제2 전원(VGL2)을 구동 노드(Q)로 전달할 수 있다. 즉, 제4 트랜지스터(T4)는 한 프레임 내에 적어도 한 번 공급되는 제3 제어 신호(S3)에 의해 턴-온되어 구동 노드(Q)의 전압을 게이트 오프 전압으로 설정(재설정)할 수 있다.
제5 트랜지스터(T5)는 제3 전원 입력 단자(V3) 및 제6 트랜지스터들(T6_1, T6_2)의 공통 노드 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 센싱 노드(S)에 연결될 수 있다. 제5 트랜지스터(T5)는 센싱 노드(S)가 게이트 온 전압으로 설정될 때 턴-온되어 제6 트랜지스터들(T6_1, T6_2)의 공통 노드로 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)의 하이 전압을 인가할 수 있다.
센싱 노드(S)가 게이트 온 전압으로 충전되고(즉, 제6_2 트랜지스터(T6_2)의 드레인 전압이 게이트 온 전압을 가짐), 캐리 신호(CR(i))와 제1 제어 신호(S1)가 게이트 오프 전압으로 입력될 때(즉, 제6_2 트랜지스터(T6_2)의 소스 및 게이트 전압이 게이트 오프 전압을 가짐, 즉, Vgs=0), 도 7에 도시된 Vgs 특성 곡선에 따라 제6 트랜지스터(T6)에 소스-드레인 전류(Ids)가 발생할 수 있다. 이러한 누설 전류는 게이트 오프 전압의 캐리 신호(CR(i))를 센싱 노드(S)로 전달하여 센싱 노드(S)의 전압 저하를 유발할 수 있다. 제5 트랜지스터(T5)는 상기와 같은 경우에, 센싱 노드(S)의 게이트 온 전압에 의해 턴-온되어 제6_2 트랜지스터(T6_2)의 소스 노드로 제3 전원(VGH)의 게이트 온 전압을 전달한다. 그에 따라, 제6_2 트랜지스터(T6_2)의 턴-오프 특성이 향상되고, 제1 출력 단자(OUT1)로부터 센싱 노드(S)로 누설 전류가 흐르는 것이 차단될 수 있다.
제6 트랜지스터(T6)는 제6_1 트랜지스터(T6_1) 및 제6_2 트랜지스터(T6_2)로 구성될 수 있다. 제6_1 트랜지스터(T6_1) 및 제6_2 트랜지스터(T6_2)는 제1 출력 단자(OUT1)와 센싱 노드(S) 사이에 직렬로 연결될 수 있다. 제6_1 트랜지스터(T6_1) 및 제6_2 트랜지스터(T6_2)의 게이트 전극들은 제1 제어 신호 입력 단자(SIN1)에 연결된다. 제6_1 트랜지스터(T6_1) 및 제6_2 트랜지스터(T6_2)는 제1 제어 신호 입력 단자(SIN1)로 제1 제어 신호(S1)가 입력될 때 턴-온되어 해당 스테이지(STi)에서 출력되는 캐리 신호(CR(i))를 센싱 노드(S)로 공급할 수 있다. 즉, 제6 트랜지스터(T6)는 구동 기간(DP) 동안 캐리 신호(CR(i))의 출력과 동기하여 스테이지(STi)에 제1 제어 신호(S1)가 선택적으로 인가될 때 턴-온되어 센싱 노드(S)의 전압을 캐리 신호(CR(i))의 게이트 온 전압으로 충전할 수 있다.
제7 트랜지스터(T7)는 제3 전원 입력 단자(V3)와 제8 트랜지스터들(T8_1, T8_2)의 공통 노드 사이에 연결된다. 제7 트랜지스터(T7)의 게이트 전극은 구동 노드(Q)에 연결된다. 제7 트랜지스터(T7)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)을 제1 트랜지스터들(T1_1, T1_2)의 공통 노드, 제3 트랜지스터들(T3_1, T3_2)의 공통 노드, 제4 트랜지스터들(T4_1, T4_2)의 공통 노드 및 제8 트랜지스터들(T8_1, T8_2)의 공통 노드로 인가할 수 있다.
본 발명의 일 실시 예에서, 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력될 때, 제2 커패시터(C2)와 제3 커패시터(C3)의 커플링에 의해 구동 노드(Q)의 전압이 게이트 온 전압의 2배 가까이 상승할 수 있다(이하, 2 High 전압). 이때, 구동 노드(Q)에 일단이 연결된 제1 트랜지스터들(T1_1, T1_2), 제3 트랜지스터들(T3_1, T3_2), 제4 트랜지스터들(T4_1, T4_2) 및 제8 트랜지스터들(T8_1, T8_2)의 타단으로 게이트 오프 전압이 인가되면, 트랜지스터 양단의 큰 전위차로 인해 트랜지스터에 높은 스트레스가 가해질 수 있다. 구동 노드(Q)의 전압에 의해 제7 트랜지스터(T7)가 턴-온되면, 제3 전원(VGH)의 하이 전압이 제1 트랜지스터들(T1_1, T1_2), 제3 트랜지스터들(T3_1, T3_2), 제4 트랜지스터들(T4_1, T4_2) 및 제8 트랜지스터들(T8_1, T8_2)의 공통 노드들로 인가되어, 트랜지스터들 양단의 전위차를 감소시키고 결과적으로 트랜지스터들에 인가되는 스트레스를 감소시킬 수 있다.
또한, 제7 트랜지스터(T7)는 제5 트랜지스터(T5)를 참조하여 설명한 바와 같이, 구동 노드(Q)가 게이트 온 전압으로 설정될 때, 제1_2 트랜지스터(T1_1), 제3_2 트랜지스터(T3_2), 제4_2 트랜지스터(T4_2) 및 제8_1 트랜지스터(T8_1)를 통해 구동 노드(Q)로 전달될 수 있는 게이트 오프 전압의 누설 전류를 차단할 수 있다.
제8 트랜지스터(T8)는 제8_1 트랜지스터(T8_1) 및 제8_2 트랜지스터(T8_2)로 구성될 수 있다. 제8_1 트랜지스터(T8_1) 및 제8_2 트랜지스터(T8_2)는 구동 노드(Q)와 제2 전원 입력 단자(V2) 사이에 직렬로 연결된다. 제8_1 트랜지스터(T8_1) 및 제8_2 트랜지스터(T8_2)의 게이트 전극은 제2 입력 단자(IN2)에 연결된다. 제8_1 트랜지스터(T8_1) 및 제8_2 트랜지스터(T8_2)는 제2 입력 단자(IN2)로 이후 스테이지의 캐리 신호(CR(i+2))가 입력될 때 턴-온되어 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)을 구동 노드(Q)로 인가한다. 즉, 제8 트랜지스터(T8)는 제2 입력 단자(IN2)로 이후 스테이지의 캐리 신호(CR(i+2))가 인가될 때 턴-온되어 구동 노드(Q)의 전압을 제2 전원(VGL2)의 전원, 즉 게이트 오프 전압으로 방전시킬 수 있다.
제1 커패시터(C1)는 제3 전원 입력 단자(V3)와 센싱 노드(S) 사이에 연결된다. 제1 커패시터(C1)는 센싱 노드(S)가 게이트 온 전압으로 설정될 때, 센싱 노드(S)의 전압에 대응하는 전압을 충전할 수 있다.
제2 제어부(212)는 입력되는 신호들에 기초하여 반전 구동 노드(QB)의 전압을 제어한다. 제2 제어부(212)는 제9 내지 제12 트랜지스터들(T9~T12)을 포함한다.
제9 트랜지스터(T9)는 제9_1 트랜지스터(T9_1) 및 제9_2 트랜지스터(T9_2)로 구성될 수 있다. 제9_1 트랜지스터(T9_1) 및 제9_2 트랜지스터(T9_2)는 제1 캐리 클럭 입력 단자(CRIN1) 및 반전 구동 노드(QB) 사이에 직렬로 연결된다. 제9_1 트랜지스터(T9_1) 및 제9_2 트랜지스터(T9_2)의 게이트 전극들은 구동 노드(Q)에 연결된다. 제9_1 트랜지스터(T9_1) 및 제9_2 트랜지스터(T9_2)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 캐리 클럭 입력 단자(CRIN1)로 입력되는 제3 캐리 클럭 신호(CR_CLK3)를 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제9 트랜지스터(T9)는 턴-온되어 있는 동안 제1 캐리 클럭 입력 단자(CRIN1)로 입력되는 제3 캐리 클럭 신호(CR_CLK3)에 대응하여 반전 구동 노드(QB)의 전압을 게이트 온 전압 및 게이트 오프 전압 사이에서 트리거링할 수 있다.
제10 트랜지스터(T10)는 제9 트랜지스터들(T9_1, T9_2)의 공통 노드와 제3 전원 입력 단자(V3) 사이에 연결된다. 제10 트랜지스터(T10)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제10 트랜지스터(T10)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)의 하이 전압을 제9 트랜지스터들(T9_1, T9_2)의 공통 노드로 인가할 수 있다.
반전 구동 노드(QB)가 게이트 온 전압으로 설정되고(즉, 제9_2 트랜지스터(T9_2)의 드레인 전압이 게이트 온 전압을 가짐), 구동 노드(Q) 및 제3 캐리 클럭 신호(CR_CLK3)가 게이트 오프 전압으로 설정될 때(즉, 제9_2 트랜지스터(T9_2)의 소스 및 게이트 전압이 게이트 오프 전압을 가짐, Vgs=0), 도 7에 도시된 Vgs 특성 곡선에 따라 제9 트랜지스터(T9)에 소스-드레인 전류(Ids)가 발생할 수 있다. 이러한 누설 전류는 게이트 오프 전압의 제3 캐리 클럭 신호(CR_CLK3)를 반전 구동 노드(QB)로 전달하여 반전 구동 노드(QB)의 전압 저하를 유발할 수 있다. 제10 트랜지스터(T10)는 상기와 같은 경우에, 반전 구동 노드(QB)의 게이트 온 전압에 의해 턴-온되어 제9_2 트랜지스터(T9_2)의 소스 노드로 제3 전원(VGH)의 게이트 온 전압을 전달한다. 그에 따라, 제9_2 트랜지스터(T9_2)의 턴-오프 특성이 향상되고, 제1 캐리 입력 단자(CRIN1)로부터 반전 구동 노드(QB)로 누설 전류가 흐르는 것이 차단될 수 있다.
제11 트랜지스터(T11)는 반전 구동 노드(QB)와 제3 전원 입력 단자(V3) 사이에 연결된다. 제11 트랜지스터(T11)의 게이트 전극은 제3 제어 신호 입력 단자(SIN3)에 연결된다. 제11 트랜지스터(T11)는 제3 제어 신호 입력 단자(SIN3)로 제3 제어 신호(S3)가 입력된 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)을 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제11 트랜지스터(T11)는 한 프레임 내에 적어도 한 번 공급되는 제3 제어 신호(S3)에 의해 턴-온되어 반전 구동 노드(QB)의 전압을 제3 전원(VGH)의 전압, 즉 게이트 온 전압으로 설정(예를 들어, 재설정)할 수 있다.
제12 트랜지스터(T12)는 반전 구동 노드(QB)와 제3 전원 입력 단자(V3) 사이에 연결된다. 제12 트랜지스터(T12)의 게이트 전극은 제1 캐리 클럭 입력 단자(CRIN1)에 연결된다. 제12 트랜지스터(T12)는 제1 캐리 클럭 입력 단자(CRIN1)로 게이트 온 전압의 제3 캐리 클럭 신호(CR_CLK3)가 입력될 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)을 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제12 트랜지스터(T12)는 제1 캐리 클럭 입력 단자(CRIN1)로 제3 캐리 클럭 신호(CR_CLK3)가 입력될 때 턴-온되어 반전 구동 노드(QB)의 전압을 제3 전원(VGH)의 전압, 즉 게이트 온 전압으로 충전할 수 있다.
제1 출력 버퍼부(2131)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 캐리 신호(CR(i))의 출력을 제어할 수 있다. 제1 출력 버퍼부(2131)는 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)를 포함할 수 있다.
제13 트랜지스터(T13)는 제2 캐리 클럭 입력 단자(CRIN2) 및 제1 출력 단자(OUT1) 사이에 연결된다. 제13 트랜지스터(T13)의 게이트 전극은 구동 노드(Q)에 연결된다. 제13 트랜지스터(T13)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 제2 캐리 클럭 입력 단자(CRIN2)로 입력되는 제1 캐리 클럭 신호(CR_CLK1)를 제1 출력 단자(OUT1)로 출력한다.
제14 트랜지스터(T14)는 제1 출력 단자(OUT1) 및 제2 전원 입력 단자(V2) 사이에 연결된다. 제14 트랜지스터(T14)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제14 트랜지스터(T14)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)을 제1 출력 단자(OUT1)로 출력한다.
제13 트랜지스터(T13) 또는 제14 트랜지스터(T14)를 통해 제1 출력 단자(OUT1)로 출력되는 제1 캐리 클럭 신호(CR_CLK1) 또는 제2 전원(VGL2)은 캐리 신호(CR(i))로써 이용될 수 있다.
한편, 다양한 실시 예에서, 제14 트랜지스터(T14)는 제2 전원 입력 단자(V2) 대신 제1 전원 입력 단자(V1)에 연결될 수도 있다. 이러한 실시 예에서, 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)이 캐리 신호(CR(i))로써 출력될 수 있다.
제2 출력 버퍼부(2132)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 주사 신호(SC(i))의 출력을 제어할 수 있다. 제2 출력 버퍼부(2132)는 제15 트랜지스터(T15), 제16 트랜지스터(T16) 및 제2 커패시터(C2)를 포함할 수 있다.
제15 트랜지스터(T15)는 스캔 클럭 입력 단자(SCIN) 및 제2 출력 단자(OUT2) 사이에 연결된다. 제15 트랜지스터(T15)의 게이트 전극은 구동 노드(Q)에 연결된다. 제15 트랜지스터(T15)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 스캔 클럭 입력 단자(SCIN)로 입력되는 제1 스캔 클럭 신호(SC_CLK1)를 제2 출력 단자(OUT2)로 출력한다.
제16 트랜지스터(T16)는 제2 출력 단자(OUT2) 및 제1 전원 입력 단자(V1) 사이에 연결된다. 제16 트랜지스터(T16)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제16 트랜지스터(T16)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)을 제2 출력 단자(OUT2)로 출력한다.
제15 트랜지스터(T15) 또는 제16 트랜지스터(T16)를 통해 제2 출력 단자(OUT2)로 출력되는 제1 스캔 클럭 신호(SC_CLK1) 또는 제1 전원(VGL1)은 주사 신호(SC(i))로써 이용될 수 있다.
제2 커패시터(C2)는 구동 노드(Q)와 제2 출력 단자(OUT2) 사이에 연결된다. 제2 커패시터(C2)는 제15 트랜지스터(T15)의 게이트 전극과 일 전극(예를 들어 드레인 전극) 사이를 커플링시킴으로써 제15 트랜지스터(T15)를 문턱 전압 네거티브 조건에 보다 강건하게 할 수 있다.
한편, 다양한 실시 예에서, 제16 트랜지스터(T16)는 제1 전원 입력 단자(V1) 대신 제2 전원 입력 단자(V2)에 연결될 수도 있다. 이러한 실시 예에서, 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 주사 신호(SC(i))로써 출력될 수 있다.
또한, 다양한 실시 예에서, 제2 커패시터(C2)는 생략될 수 있다.
제3 출력 버퍼부(2133)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 센싱 신호(SS(i))의 출력을 제어할 수 있다. 제3 출력 버퍼부(2133)는 제17 트랜지스터(T17), 제18 트랜지스터(T18) 및 제3 커패시터(C3)를 포함할 수 있다.
제17 트랜지스터(T17)는 센싱 클럭 입력 단자(SSIN) 및 제3 출력 단자(OUT3) 사이에 연결된다. 제17 트랜지스터(T17)의 게이트 전극은 구동 노드(Q)에 연결된다. 제17 트랜지스터(T17)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 센싱 클럭 입력 단자(SSIN)로 입력되는 제1 센싱 클럭 신호(SS_CLK1)를 제3 출력 단자(OUT3)로 출력한다.
제18 트랜지스터(T18)는 제3 출력 단자(OUT3) 및 제1 전원 입력 단자(V1) 사이에 연결된다. 제18 트랜지스터(T18)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제18 트랜지스터(T18)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)을 제3 출력 단자(OUT3)로 출력한다.
제17 트랜지스터(T17) 또는 제18 트랜지스터(T18)를 통해 제3 출력 단자(OUT3)로 출력되는 제1 센싱 클럭 신호(SS_CLK1) 또는 제1 전원(VGL1)은 센싱 신호(SS(i))로써 이용될 수 있다.
제3 커패시터(C3)는 구동 노드(Q)와 제3 출력 단자(OUT3) 사이에 연결된다. 제3 커패시터(C3)는 제17 트랜지스터(T17)의 게이트 전극과 일 전극(예를 들어 드레인 전극) 사이를 커플링시킴으로써 제17 트랜지스터(T17)를 문턱 전압 네거티브 조건에 보다 강건하게 할 수 있다.
한편, 다양한 실시 예에서, 제18 트랜지스터(T18)는 제1 전원 입력 단자(V1) 대신 제2 전원 입력 단자(V2)에 연결될 수도 있다. 이러한 실시 예에서, 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 센싱 신호(SS(i))로써 출력될 수 있다.
또한, 다양한 실시 예에서, 제3 커패시터(C3)는 생략될 수 있다.
이하에서는 상기와 같은 스테이지(STi)의 구동 방법에 대해 보다 상세히 설명한다.
도 8은 도 6에 도시된 스테이지의 구동 방법을 나타내는 타이밍도이다. 도 8은 도 6에 도시된 스테이지(STi)로 인가되는 신호들과 스테이지(STi)로 출력되는 신호들의 한 프레임(1 Frame) 동안의 파형을 나타낸다. 도 8에 도시된 한 프레임(1 Frame)은 도 3에 도시된 화소(PX)의 구동 파형과 동기화될 수 있다.
도 8을 참조하면, 한 프레임 기간(1 Frame)은 구동 기간(DP)과 수직 블랭크 기간(VBP)을 포함할 수 있다.
도 2, 도 3, 도 7 및 도 8을 함께 참조하면, 구동 기간(DP)의 제1 기간(t1) 동안 제1 캐리 클럭 입력 단자(CRIN1)로 인가되는 제3 캐리 클럭 신호(CR_CLK3)에 동기하여 제1 입력 단자(IN1)로 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))가 인가된다. 그에 따라 제1 트랜지스터(T1) 및 제12 트랜지스터(T12)가 턴-온된다.
제1 트랜지스터(T1)가 턴-온되면, 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))의 게이트 온 전압이 구동 노드(Q)로 인가된다. 즉, 구동 노드(Q)의 전압이 게이트 온 전압인 하이 전압으로 충전될 수 있다.
구동 노드(Q)가 게이트 온 전압으로 설정되면, 제13 트랜지스터(T13), 제15 트랜지스터(T15) 및 제17 트랜지스터(T17)가 턴-온된다. 그러나, 제1 기간(t1) 동안 제2 캐리 클럭 입력 단자(CRIN2), 스캔 클럭 입력 단자(SCIN) 및 센싱 클럭 입력 단자(SSIN)로 제1 캐리 클럭 신호(CR_CLK1), 제1 스캔 클럭 신호(SC_CLK1) 및 제1 센싱 클럭 신호(SS_CLK1)가 인가되지 않으므로, 제1 내지 제3 출력 단자들(OUT1~OUT3)로 캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력되지 않는다.
또한, 구동 노드(Q)가 게이트 온 전압으로 설정되면, 제7 트랜지스터(T7) 및 제9 트랜지스터(T9)가 더 턴-온된다.
제2 기간(t2) 동안 제3 캐리 클럭 신호(CR_CLK3)의 공급이 중단된다. 그러면 턴-온 상태의 제9 트랜지스터(T9)를 통해 제3 캐리 클럭 신호(CR_CLK3)의 게이트 오프 전압이 반전 구동 노드(QB)로 인가된다. 즉, 반전 구동 노드(QB)의 전압이 게이트 오프 전압인 로우 전압으로 설정될 수 있다.
반전 구동 노드(QB)가 게이트 오프 전압으로 설정됨에 따라, 제14 트랜지스터(T14), 제16 트랜지스터(T16) 및 제18 트랜지스터(T18)는 턴-오프된다.
제3 기간(t3) 동안 제2 캐리 클럭 입력 단자(CRIN2), 스캔 클럭 입력 단자(SCIN) 및 센싱 클럭 입력 단자(SSIN)로 제1 캐리 클럭 신호(CR_CLK1), 제1 스캔 클럭 신호(SC_CLK1) 및 제1 센싱 클럭 신호(SS_CLK1)가 인가된다. 그러면, 턴-온 상태의 제13 트랜지스터(T13), 제15 트랜지스터(T15) 및 제17 트랜지스터(T17)를 통하여 제1 내지 제3 출력 단자들(OUT1~OUT3)로 캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력된다.
제3 기간(t3) 동안 제2 커패시터(C2)와 제3 커패시터(C3)의 커플링에 의해 구동 노드(Q)의 전압은 제1 기간(t1)에서 설정된 게이트 온 전압보다 더 상승할 수 있다(2 High 전압). 이때, 턴-온 상태의 제7 트랜지스터(T7)에 의해 구동 노드(Q)에 연결된 제1 트랜지스터들(T1_1, T1_2), 제3 트랜지스터들(T3_1, T3_2), 제4 트랜지스터들(T4_1, T4_2) 및 제8 트랜지스터들(T8_1, T8_2)의 공통 노드들로 제3 전원(VGH)의 하이 전압이 인가될 수 있다. 그에 따라, 트랜지스터들 양단의 전위차가 감소되고, 결과적으로 트랜지스터들에 인가되는 스트레스가 감소될 수 있다.
또한, 제3 기간(t3) 동안 제1 제어 신호 입력 단자(SIN1)로 제1 제어 신호(S1)가 인가된다. 그에 따라 제6 트랜지스터(T6)가 턴-온된다.
제6 트랜지스터(T6)가 턴-온되면, 제1 출력 단자(OUT1)로 출력되는 캐리 신호(CR(i))가 센싱 노드(S)로 인가된다. 즉, 센싱 노드(S)의 전압이 게이트 온 전압인 하이 전압으로 설정될 수 있다. 이때, 제1 커패시터(C1)는 센싱 노드(S)의 하이 전압을 충전할 수 있다. 제3 기간(t3) 동안 캐리 신호(CR(i))에 동기하여 제1 제어 신호(S1)를 수신하여 센싱 노드(S)가 게이트 온 전압으로 충전된 스테이지만이 후술되는 센싱 기간(SP)에 주사 신호(SC(i))와 센싱 신호(SS(i))를 출력할 수 있다.
센싱 노드(S)가 게이트 온 전압으로 설정되면, 제5 트랜지스터(T5)가 턴-온될 수 있다.
제4 기간(t4) 동안 제2 캐리 클럭 입력 단자(CRIN2), 스캔 클럭 입력 단자(SCIN) 및 센싱 클럭 입력 단자(SSIN)로 제1 캐리 클럭 신호(CR_CLK1), 제1 스캔 클럭 신호(SC_CLK1) 및 제1 센싱 클럭 신호(SS_CLK1)의 공급이 중단된다. 그러면, 제1 내지 제3 출력 단자들(OUT1~OUT3)로 캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력되지 않는다.
이때, 턴-온 상태의 제5 트랜지스터(T5)에 의해 제6 트랜지스터들(T6_1, T6_2)의 공통 노드로 제3 전원(VGH)의 하이 전압이 인가되어, 제1 출력 단자(OUT1)로부터 센싱 노드(S)로의 누설 전류가 차단될 수 있다. 그에 따라, 센싱 노드(S)의 충전 전압이 안정적으로 유지될 수 있다.
또한, 제4 기간(t4) 동안 제2 입력 단자(IN2)로 이후 스테이지의 캐리 신호(CR(i+2))가 입력되고 제1 캐리 클럭 입력 단자(CRIN1)로 제3 캐리 클럭 신호(CR_CLK3)가 입력된다. 그에 따라 제8 트랜지스터(T8) 및 제12 트랜지스터(T12)가 턴-온된다.
제8 트랜지스터(T8)가 턴-온되면 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 구동 노드(Q)로 인가된다. 즉, 구동 노드(Q)가 게이트 오프 전압인 로우 전압으로 설정될 수 있다.
구동 노드(Q)가 게이트 오프 전압으로 설정되면, 제13 트랜지스터(T13), 제15 트랜지스터(T15) 및 제17 트랜지스터(T17)가 턴-오프된다. 또한, 제7 트랜지스터(T7) 및 제9 트랜지스터(T9)가 턴-오프된다.
제12 트랜지스터(T12)가 턴-온되면, 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)이 반전 구동 노드(QB)로 인가된다. 즉, 반전 구동 노드(QB)의 전압이 게이트 온 전압인 하이 전압으로 설정될 수 있다.
반전 구동 노드(QB)가 게이트 온 전압으로 설정되면, 제14 트랜지스터(T14), 제16 트랜지스터(T16) 및 제18 트랜지스터(T18)가 턴-온된다. 그러면, 제1 전원 입력 단자(V1) 및 제2 전원 입력 단자(V2)로 입력되는 제1 전원(VGL1) 및 제2 전원(VGL2)이 캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))로 출력된다. 다시 말해, 게이트 오프 전압의 캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력된다(캐리 신호(CR(i)), 주사 신호(SC(i)) 및 센싱 신호(SS(i))의 화소(PX)로의 공급이 중단된다.).
반전 구동 노드(QB)가 게이트 온 전압으로 설정되면, 제10 트랜지스터(T10)가 더 턴-온된다. 턴-온 상태의 제10 트랜지스터(T10)에 의해 제9 트랜지스터들(T9_1, T9_2)의 공통 노드로 제3 전원(VGH)의 하이 전압이 인가되어, 제1 캐리 클럭 입력 단자(CRIN1)로부터 반전 구동 노드(QB)로의 누설 전류가 차단될 수 있다. 그에 따라, 반전 구동 노드(QB)의 게이트 온 전압이 안정적으로 유지될 수 있다.
다양한 실시 예에서, 수직 블랭크 기간(VBP)의 제5 기간(t5) 동안 제2 제어 신호 입력 단자(SIN2)로 제2 제어 신호(S2)가 인가된다. 그에 따라 제3 트랜지스터(T3)가 턴-온된다.
제3 트랜지스터(T3)가 턴-온되면, 제3 기간(t3) 동안 충전된 센싱 노드(S)의 게이트 온 전압에 의해 턴-온 상태로 유지되는 제2 트랜지스터(T2)를 통해 제3 전원(VGH)이 구동 노드(Q)로 인가될 수 있다. 즉, 구동 노드(Q)가 게이트 온 전압인 하이 전압으로 설정될 수 있다.
구동 노드(Q)가 게이트 온 전압으로 설정되면, 제13 트랜지스터(T13), 제15 트랜지스터(T15) 및 제17 트랜지스터(T17)가 턴-온된다. 또한, 제7 트랜지스터(T7) 및 제9 트랜지스터(T9)가 턴-온된다.
제9 트랜지스터(T9)가 턴-온되면, 제1 캐리 클럭 입력 단자(CRIN1)로 입력되는 제3 캐리 클럭 신호(CR_CLK3)에 동기하여 반전 구동 노드(QB)의 전압이 트리거링된다. 센싱 기간(SP) 동안 제3 캐리 클럭 신호(CR_CLK3)가 인가되지 않으므로, 반전 구동 노드(QB)의 전압은 게이트 오프 전압으로 설정된다. 그에 따라, 제14 트랜지스터(T14), 제16 트랜지스터(T16) 및 제18 트랜지스터(T18)가 턴-오프된다.
이후에, 수직 블랭크 기간(VBP) 내에 포함되는 센싱 기간(SP)의 제6 기간(t6) 동안 스캔 클럭 입력 단자(SCIN) 및 센싱 클럭 입력 단자(SSIN)로 제1 스캔 클럭 신호(SC_CLK1) 및 제1 센싱 클럭 신호(SS_CLK1)가 인가된다. 그러면, 턴-온 상태의 제15 트랜지스터(T15) 및 제17 트랜지스터(T17)를 통하여 제2 및 제3 출력 단자들(OUT2, OUT3)로 주사 신호(SC(i)) 및 센싱 신호(SS(i))가 출력된다. 주사 신호(SC(i)) 및 센싱 신호(SS(i))를 이용하여 화소(PX) 내 구동 트랜지스터(M1)의 문턱 전압 및 이동도 등이 측정될 수 있다.
제7 기간(t7) 동안 제1 스캔 클럭 신호(SC_CLK1)의 공급이 중단된다. 그러면 주사 신호(SC(i))의 출력이 중단되고, 화소(PX) 내 유기 발광 다이오드(OLED)의 열화 정도가 측정될 수 있다.
제8 기간(t8) 동안 제1 스캔 클럭 신호(SC_CLK1)가 다시 공급되면, 주사 신호(SC(i))가 출력될 수 있다. 이 기간 동안, 화소(PX)의 제1 노드(N1)의 전압 및/또는 유기 발광 다이오드(OLED)의 애노드 전극의 전압이 초기화되거나, 센싱 기간(SP) 이전에 설정된 전압으로 재설정될 수 있다.
수직 블랭크 기간(VBP)의 제9 기간(t9) 동안 제1 제어 신호 입력 단자(SIN1)로 제1 제어 신호(S1)가 입력되고, 제3 제어 신호 입력 단자(SIN3)로 제3 제어 신호(S3)가 입력된다.
제1 제어 신호(S1)가 입력되면, 제6 트랜지스터(T6)가 턴-온된다. 제9 기간(t9) 동안 스테이지(STi)에서 캐리 신호(CR(i))가 출력되지 않으므로, 제6 트랜지스터(T6)를 경유하여 캐리 신호(CR(i))의 게이트 오프 전압이 센싱 노드(S)로 인가된다. 즉, 센싱 노드(S)가 게이트 오프 전압으로 재설정된다.
제3 제어 신호(S3)가 입력되면, 제4 트랜지스터(T4)가 턴-온된다. 그에 따라 제2 전원(VGL2)의 전압이 구동 노드(Q)로 인가되어, 구동 노드(Q)가 게이트 오프 전압으로 재설정될 수 있다.
도 9는 도 5에 도시된 스테이지의 다른 실시 예에 따른 회로도이다. 도 9에 도시된 스테이지(STi')는 제3 제어부(214)를 더 포함하는 것을 제외하면 도 6에 도시된 스테이지(STi)와 실질적으로 동일하다. 따라서, 도 9에서 도 6에 도시된 스테이지(STi)와 동일하거나 유사한 구성 요소에 대하여는 동일한 도면 부호를 부여하고 그 상세한 설명은 생략한다.
도 9를 참조하면, 스테이지(STi)는 제3 제어부(214)를 포함한다. 제3 제어부(214)는 캐리 신호(CR(i))의 원치 않는 리플(ripple) 현상을 방지하기 위해 구비된다. 제3 제어부(214)는 제19 트랜지스터(T19) 및 제20 트랜지스터(T20)를 포함한다.
제19 트랜지스터(T19)와 제20 트랜지스터(T20)는 구동 노드(Q)와 제1 출력 단자(OUT1) 사이에 직렬로 연결된다. 제19 트랜지스터(T19)의 게이트 전극은 제2 캐리 클럭 입력 단자(CRIN2)에 연결되고, 제20 트랜지스터(T20)의 게이트 전극은 반전 구동 노드(QB)에 연결된다.
제19 트랜지스터(T19)와 제20 트랜지스터(T20)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정되는 동안, 제2 캐리 클럭 입력 단자(CRIN2)로 제1 캐리 클럭 신호(CR_CLK1)가 입력되면, 제14 트랜지스터(T14)를 경유하여 제2 전원 입력 단자(V2)로부터 입력되는 제2 전원(VGL2)을 구동 노드(Q)로 전달한다. 즉, 제19 트랜지스터(T19) 및 제20 트랜지스터(T20)는 구동 노드(Q)의 전압을 게이트 오프 전압으로 안정적으로 유지시킴으로써, 제13 트랜지스터(T13)의 턴-오프 상태를 보장하고, 결과적으로 반전 구동 노드(QB)가 게이트 온 전압으로 설정되는 동안 제1 캐리 클럭 신호(CR_CLK1)가 캐리 신호(CR(i))로써 출력되는 것을 방지한다.
도 10은 도 9에 도시된 스테이지의 구동 방법을 나타내는 타이밍도이다. 도 10은 도 9에 도시된 스테이지(STi')로 인가되는 신호들과 스테이지(STi)로 출력되는 신호들의 한 프레임(1 Frame) 동안의 파형을 나타낸다. 도 10에 도시된 한 프레임(1 Frame)은 도 3에 도시된 화소(PX)의 구동 파형과 동기화될 수 있다.
도 10에 도시된 타이밍도는 도 8에 도시된 타이밍도와 실질적으로 동일하다. 이하에서는, 도 8에 도시된 타이밍도와 중복되는 동작에 대하여는 상세한 설명을 생략하고, 도 9에 도시된 스테이지(STi')의 제3 제어부(214)의 동작을 위주로 타이밍도를 설명한다.
도 10을 참조하면, 제1 기간(t1) 이전에 구동 노드(Q)는 게이트 오프 전압인 로우 전압으로 설정되고, 반전 구동 노드(QB)는 게이트 온 전압인 하이 전압으로 설정될 수 있다. 제1 기간(t1) 동안 제1 캐리 클럭 신호(CR_CLK1)가 인가되면, 제19 트랜지스터(T19)와 제20 트랜지스터(T20)가 모두 턴-온될 수 있다.
그러면, 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 턴-온 상태의 제14 트랜지스터(T14), 제20 트랜지스터(T20) 및 제19 트랜지스터(T19)를 경유하여 구동 노드(Q)로 전달된다. 구동 노드(Q)는 제2 전원(VGL2)에 의해 게이트 오프 전압을 안정적으로 유지할 수 있다.
그에 따라, 제13 트랜지스터(T13)는 턴-오프 상태를 안정적으로 유지하며, 제13 트랜지스터(T13)로 인가되는 제1 캐리 클럭 신호(CR_CLK1)가 제1 출력 단자(OUT1)로 누설되는 것이 방지된다.
도 11은 도 5에 도시된 스테이지의 또 다른 실시 예에 따른 회로도이다. 도 11에 도시된 스테이지(STi'')는 제3 제어부(214')의 구성을 제외하면 도 9에 도시된 스테이지(STi')와 실질적으로 동일하다. 따라서, 도 11에서 도 9에 도시된 스테이지(STi')와 동일하거나 유사한 구성 요소에 대하여는 동일한 도면 부호를 부여하고 그 상세한 설명은 생략한다.
도 11을 참조하면, 스테이지(STi'')는 제3 제어부(214')를 포함한다. 제3 제어부(214')는 캐리 신호(CR(i))의 원치 않는 리플(ripple) 현상을 방지하기 위해 구비된다. 제3 제어부(214')는 제19' 트랜지스터(T19') 및 제20' 트랜지스터(T20')를 포함한다.
제19' 트랜지스터(T19')와 제20' 트랜지스터(T20')는 구동 노드(Q)와 제2 전원 입력 단자(V2) 사이에 직렬로 연결된다. 제19' 트랜지스터(T19')의 게이트 전극은 제2 캐리 클럭 입력 단자(CRIN2)에 연결되고, 제20' 트랜지스터(T20')의 게이트 전극은 반전 구동 노드(QB)에 연결된다.
제19' 트랜지스터(T19')와 제20 트랜지스터(T20')는 반전 구동 노드(QB)가 게이트 온 전압으로 설정되는 동안, 제2 캐리 클럭 입력 단자(CRIN2)로 제1 캐리 클럭 신호(CR_CLK1)가 입력되면, 제2 전원 입력 단자(V2)로부터 입력되는 제2 전원(VGL2)을 구동 노드(Q)로 전달한다. 즉, 제19' 트랜지스터(T19') 및 제20' 트랜지스터(T20')는 구동 노드(Q)의 전압을 게이트 오프 전압으로 안정적으로 유지시킴으로써, 제13 트랜지스터(T13)의 턴-오프 상태를 보장하고, 결과적으로 반전 구동 노드(QB)가 게이트 온 전압으로 설정되는 동안 제1 캐리 클럭 신호(CR_CLK1)가 캐리 신호(CR(i))로써 출력되는 것을 방지한다.
도 11에 도시된 스테이지(STi'')는 도 10에 도시된 스테이지(STi')와 비교하여, 제14 트랜지스터(T14)를 경유하지 않고, 제2 전원(VGL2)을 직접 구동 노드(Q)로 전달하므로, 제13 트랜지스터(T13)의 턴-오프 상태를 더욱 안정적으로 보장할 수 있다.
도 12는 도 5에 도시된 스테이지의 또 다른 실시 예에 따른 회로도이다.
도 12를 참조하면, 본 발명의 또 다른 실시 예에 따른 스테이지(STi''')는 제1 제어부(211'''), 제2 제어부(212'''), 제1 내지 제3 출력 버퍼부(2131, 2132, 2133)를 포함한다.
제1 제어부(211'')는 입력되는 신호들에 기초하여 구동 노드(Q)의 전압을 제어한다. 제1 제어부(211'')는 제1 내지 제4 트랜지스터들(T1~T4), 제6 트랜지스터(T6), 제8 트랜지스터(T8) 및 제1 커패시터(C1)를 포함한다.
제1 트랜지스터(T1)는 제1 입력 단자(IN1) 및 구동 노드(Q) 사이에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 입력 단자(IN1)에 연결된다. 제1 트랜지스터(T1)는 제1 입력 단자(IN1)로 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))가 입력될 때 턴-온되어 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))를 구동 노드(Q)로 전달할 수 있다. 즉, 제1 트랜지스터(T1)는 주사 개시 신호(SSP) 또는 이전 스테이지의 캐리 신호(CR(i-2))에 응답하여 구동 노드(Q)의 전압을 게이트 온 전압으로 충전할 수 있다.
제2 트랜지스터(T2)는 제3 전원 입력 단자(V3)와 제3 트랜지스터(T3) 사이에 연결된다. 제2 트랜지스터(T2)의 게이트 전극은 센싱 노드(S)에 연결된다. 제2 트랜지스터(T2)는 센싱 노드(S)가 게이트 온 전압으로 충전될 때 턴-온될 수 있다.
제3 트랜지스터(T3)는 제2 트랜지스터(T2) 및 구동 노드(Q) 사이에 연결될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제2 제어 신호 입력 단자(SIN2)에 연결된다. 제3 트랜지스터(T3)는 제2 제어 신호 입력 단자(SIN2)로 제2 제어 신호(S2)가 입력될 때 턴-온되어 제2 트랜지스터(T2)와 구동 노드(Q) 사이를 연결할 수 있다.
상기와 같은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 구동 기간(DP) 동안 센싱 노드(S)가 게이트 온 전압으로 충전되는 경우에, 센싱 기간(SP) 동안 적어도 한 번 공급되는 제2 제어 신호(S2)에 의해 턴-온되어 제3 전원(VGH)을 구동 노드(Q)로 전달할 수 있다. 그에 따라, 센싱 기간(SP)에 구동 노드(Q)를 게이트 온 전압으로 충전할 수 있다.
제4 트랜지스터(T4)는 제2 전원 입력 단자(V2)와 구동 노드(Q) 사이에 연결될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제3 제어 신호 입력 단자(SIN3)에 연결된다. 제4 트랜지스터(T4)는 제2 제어 신호 입력 단자(SIN3)로 제3 제어 신호(S3)가 입력될 때 턴-온되어 제2 전원(VGL2)을 구동 노드(Q)로 전달할 수 있다. 즉, 제4 트랜지스터(T4)는 한 프레임 내에 적어도 한 번 공급되는 제3 제어 신호(S3)에 의해 턴-온되어 구동 노드(Q)의 전압을 게이트 오프 전압으로 설정(재설정)할 수 있다.
제6 트랜지스터(T6)는 제1 출력 단자(OUT1)와 센싱 노드(S) 사이에 직렬로 연결될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제1 제어 신호 입력 단자(SIN1)에 연결된다. 제6 트랜지스터(T6)는 제1 제어 신호 입력 단자(SIN1)로 제1 제어 신호(S1)가 입력될 때 턴-온되어 해당 스테이지(STi)에서 출력되는 캐리 신호(CR(i))를 센싱 노드(S)로 공급할 수 있다. 즉, 제6 트랜지스터(T6)는 구동 기간(DP) 동안 캐리 신호(CR(i))의 출력과 동기하여 스테이지(STi)에 제1 제어 신호(S1)가 선택적으로 인가될 때 턴-온되어 센싱 노드(S)의 전압을 캐리 신호(CR(i))의 게이트 온 전압으로 충전할 수 있다.
제8 트랜지스터(T8)는 구동 노드(Q)와 제2 전원 입력 단자(V2) 사이에 연결된다. 제8 트랜지스터(T8)의 게이트 전극들은 제2 입력 단자(IN2)에 연결된다. 제8 트랜지스터(T8)는 제2 입력 단자(IN2)로 이후 스테이지의 캐리 신호(CR(i+2))가 입력될 때 턴-온되어 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)을 구동 노드(Q)로 인가한다. 즉, 제8 트랜지스터(T8)는 제2 입력 단자(IN2)로 이후 스테이지의 캐리 신호(CR(i+2))가 인가될 때 턴-온되어 구동 노드(Q)의 전압을 제2 전원(VGL2)의 전원, 즉 게이트 오프 전압으로 방전시킬 수 있다.
제1 커패시터(C1)는 제3 전원 입력 단자(V3)와 센싱 노드(S) 사이에 연결된다.
제2 제어부(212'')는 입력되는 신호들에 기초하여 반전 구동 노드(QB)의 전압을 제어한다. 제2 제어부(212'')는 제9 트랜지스터(T9), 제11 트랜지스터(T11) 및 제12 트랜지스터(T12)를 포함한다.
제9 트랜지스터(T9)는 제1 캐리 클럭 입력 단자(CRIN1) 및 반전 구동 노드(QB) 사이에 연결된다. 제9 트랜지스터(T9)의 게이트 전극은 구동 노드(Q)에 연결된다. 제9 트랜지스터(T9)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 캐리 클럭 입력 단자(CRIN1)로 입력되는 제3 캐리 클럭 신호(CR_CLK3)를 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제9 트랜지스터(T9)는 턴-온되어 있는 동안 제1 캐리 클럭 입력 단자(CRIN1)로 입력되는 제3 캐리 클럭 신호(CR_CLK3)에 대응하여 반전 구동 노드(QB)의 전압을 게이트 온 전압 및 게이트 오프 전압 사이에서 트리거링할 수 있다.
제11 트랜지스터(T11)는 반전 구동 노드(QB)와 제3 전원 입력 단자(V3) 사이에 연결된다. 제11 트랜지스터(T11)의 게이트 전극은 제3 제어 신호 입력 단자(SIN3)에 연결된다. 제11 트랜지스터(T11)는 제3 제어 신호 입력 단자(SIN3)로 제3 제어 신호(S3)가 입력된 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)을 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제11 트랜지스터(T11)는 한 프레임 내에 적어도 한 번 공급되는 제3 제어 신호(S3)에 의해 턴-온되어 반전 구동 노드(QB)의 전압을 제3 전원(VGH)의 전압, 즉 게이트 온 전압으로 설정(예를 들어, 재설정)할 수 있다.
제12 트랜지스터(T12)는 반전 구동 노드(QB)와 제3 전원 입력 단자(V3) 사이에 연결된다. 제12 트랜지스터(T12)의 게이트 전극은 제1 캐리 클럭 입력 단자(CRIN1)에 연결된다. 제12 트랜지스터(T12)는 제1 캐리 클럭 입력 단자(CRIN1)로 게이트 온 전압의 제3 캐리 클럭 신호(CR_CLK3)가 입력될 때 턴-온되어 제3 전원 입력 단자(V3)로 입력되는 제3 전원(VGH)을 반전 구동 노드(QB)로 인가할 수 있다. 즉, 제12 트랜지스터(T12)는 제1 캐리 클럭 입력 단자(CRIN1)로 제3 캐리 클럭 신호(CR_CLK3)가 입력될 때 턴-온되어 반전 구동 노드(QB)의 전압을 제3 전원(VGH)의 전압, 즉 게이트 온 전압으로 충전할 수 있다.
제1 출력 버퍼부(2131)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 캐리 신호(CR(i))의 출력을 제어할 수 있다. 제1 출력 버퍼부(2131)는 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)를 포함할 수 있다.
제13 트랜지스터(T13)는 제2 캐리 클럭 입력 단자(CRIN2) 및 제1 출력 단자(OUT1) 사이에 연결된다. 제13 트랜지스터(T13)의 게이트 전극은 구동 노드(Q)에 연결된다. 제13 트랜지스터(T13)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 제2 캐리 클럭 입력 단자(CRIN2)로 입력되는 제1 캐리 클럭 신호(CR_CLK1)를 제1 출력 단자(OUT1)로 출력한다.
제14 트랜지스터(T14)는 제1 출력 단자(OUT1) 및 제2 전원 입력 단자(V2) 사이에 연결된다. 제14 트랜지스터(T14)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제14 트랜지스터(T14)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)을 제1 출력 단자(OUT1)로 출력한다.
제13 트랜지스터(T13) 또는 제14 트랜지스터(T14)를 통해 제1 출력 단자(OUT1)로 출력되는 제1 캐리 클럭 신호(CR_CLK1) 또는 제2 전원(VGL2)은 캐리 신호(CR(i))로써 이용될 수 있다.
한편, 다양한 실시 예에서, 제14 트랜지스터(T14)는 제2 전원 입력 단자(V2) 대신 제1 전원 입력 단자(V1)에 연결될 수도 있다. 이러한 실시 예에서, 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)이 캐리 신호(CR(i))로써 출력될 수 있다.
제2 출력 버퍼부(2132)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 주사 신호(SC(i))의 출력을 제어할 수 있다. 제2 출력 버퍼부(2132)는 제15 트랜지스터(T15), 제16 트랜지스터(T16) 및 제2 커패시터(C2)를 포함할 수 있다.
제15 트랜지스터(T15)는 스캔 클럭 입력 단자(SCIN) 및 제2 출력 단자(OUT2) 사이에 연결된다. 제15 트랜지스터(T15)의 게이트 전극은 구동 노드(Q)에 연결된다. 제15 트랜지스터(T15)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 스캔 클럭 입력 단자(SCIN)로 입력되는 제1 스캔 클럭 신호(SC_CLK1)를 제2 출력 단자(OUT2)로 출력한다.
제16 트랜지스터(T16)는 제2 출력 단자(OUT2) 및 제1 전원 입력 단자(V1) 사이에 연결된다. 제16 트랜지스터(T16)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제16 트랜지스터(T16)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)을 제2 출력 단자(OUT2)로 출력한다.
제15 트랜지스터(T15) 또는 제16 트랜지스터(T16)를 통해 제2 출력 단자(OUT2)로 출력되는 제1 스캔 클럭 신호(SC_CLK1) 또는 제1 전원(VGL1)은 주사 신호(SC(i))로써 이용될 수 있다.
제2 커패시터(C2)는 구동 노드(Q)와 제2 출력 단자(OUT2) 사이에 연결된다. 제2 커패시터(C2)는 제15 트랜지스터(T15)의 게이트 전극과 일 전극(예를 들어 드레인 전극) 사이를 커플링시킴으로써 제15 트랜지스터(T15)를 문턱 전압 네거티브 조건에 보다 강건하게 할 수 있다.
한편, 다양한 실시 예에서, 제16 트랜지스터(T16)는 제1 전원 입력 단자(V1) 대신 제2 전원 입력 단자(V2)에 연결될 수도 있다. 이러한 실시 예에서, 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 주사 신호(SC(i))로써 출력될 수 있다.
또한, 다양한 실시 예에서, 제2 커패시터(C2)는 생략될 수 있다.
제3 출력 버퍼부(2133)는 구동 노드(Q)의 전압 및 반전 구동 노드(QB)의 전압에 응답하여 센싱 신호(SS(i))의 출력을 제어할 수 있다. 제3 출력 버퍼부(2133)는 제17 트랜지스터(T17), 제18 트랜지스터(T18) 및 제3 커패시터(C3)를 포함할 수 있다.
제17 트랜지스터(T17)는 센싱 클럭 입력 단자(SSIN) 및 제3 출력 단자(OUT3) 사이에 연결된다. 제17 트랜지스터(T17)의 게이트 전극은 구동 노드(Q)에 연결된다. 제17 트랜지스터(T17)는 구동 노드(Q)가 게이트 온 전압으로 설정될 때 턴-온되어 센싱 클럭 입력 단자(SSIN)로 입력되는 제1 센싱 클럭 신호(SS_CLK1)를 제3 출력 단자(OUT3)로 출력한다.
제18 트랜지스터(T18)는 제3 출력 단자(OUT3) 및 제1 전원 입력 단자(V1) 사이에 연결된다. 제18 트랜지스터(T18)의 게이트 전극은 반전 구동 노드(QB)에 연결된다. 제18 트랜지스터(T18)는 반전 구동 노드(QB)가 게이트 온 전압으로 설정될 때 턴-온되어 제1 전원 입력 단자(V1)로 입력되는 제1 전원(VGL1)을 제3 출력 단자(OUT3)로 출력한다.
제17 트랜지스터(T17) 또는 제18 트랜지스터(T18)를 통해 제3 출력 단자(OUT3)로 출력되는 제1 센싱 클럭 신호(SS_CLK1) 또는 제1 전원(VGL1)은 센싱 신호(SS(i))로써 이용될 수 있다.
제3 커패시터(C3)는 구동 노드(Q)와 제3 출력 단자(OUT3) 사이에 연결된다. 제3 커패시터(C3)는 제17 트랜지스터(T17)의 게이트 전극과 일 전극(예를 들어 드레인 전극) 사이를 커플링시킴으로써 제17 트랜지스터(T17)를 문턱 전압 네거티브 조건에 보다 강건하게 할 수 있다.
한편, 다양한 실시 예에서, 제18 트랜지스터(T18)는 제1 전원 입력 단자(V1) 대신 제2 전원 입력 단자(V2)에 연결될 수도 있다. 이러한 실시 예에서, 제2 전원 입력 단자(V2)로 입력되는 제2 전원(VGL2)이 센싱 신호(SS(i))로써 출력될 수 있다.
또한, 다양한 실시 예에서, 제3 커패시터(C3)는 생략될 수 있다.
도 12에 도시된 스테이지(STi''')의 구동 방법은 도 8에 도시된 것과 실질적으로 동일하다. 따라서, 그 구동 방법에 관한 구체적인 설명은 생략한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PX: 화소 100: 표시부
210: 주사 구동부 220: 데이터 구동부
230: 센싱부 240: 타이밍 제어부

Claims (20)

  1. 주사선 및 센싱선으로 주사 신호 및 센싱 신호를 각각 출력하는 스테이지로,
    제1 내지 제3 제어 신호들, 상기 스테이지 및 상기 스테이지에 연결된 다른 스테이지의 캐리 신호에 기초하여 센싱 노드 및 구동 노드의 전압을 제어하는 제1 제어부;
    제1 캐리 클럭 신호, 상기 구동 노드의 전압 및 상기 제3 제어 신호에 기초하여 반전 구동 노드의 전압을 제어하는 제2 제어부;
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 제2 캐리 클럭 신호 또는 제2 저전위 전원을 상기 캐리 신호로 출력하는 제1 출력 버퍼부;
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 스캔 클럭 신호 또는 제1 저전위 전원을 상기 주사 신호로 출력하는 제2 출력 버퍼부; 및
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 센싱 클럭 신호 또는 상기 제1 저전위 전원을 상기 센싱 신호로 출력하는 제3 출력 버퍼부를 포함하는, 스테이지.
  2. 제1항에 있어서, 상기 제1 제어부는,
    주사 개시 신호 또는 상기 스테이지에 연결된 이전 스테이지의 캐리 신호를 입력받는 제1 입력 단자 및 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1 트랜지스터;
    고전위 전원을 입력받는 제3 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 센싱 노드와 상기 제2 제어 신호를 입력받는 제2 제어 신호 입력 단자에 각각 연결되는 제2 트랜지스터 및 제3 트랜지스터;
    상기 제1 저전위 전원을 입력받는 제2 전원 입력 단자와 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제4 트랜지스터;
    상기 캐리 신호가 출력되는 제1 출력 단자와 상기 센싱 노드 사이에 연결되고, 게이트 전극이 상기 제1 제어 신호를 입력받는 제1 제어 신호 입력 단자에 연결되는 제6 트랜지스터;
    상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 연결되고, 게이트 전극으로 상기 스테이지에 연결된 다음 스테이지의 캐리 신호를 입력받는 제8 트랜지스터; 및
    상기 제3 전원 입력 단자와 상기 센싱 노드 사이에 연결되는 제1 커패시터를 포함하는, 스테이지.
  3. 제2항에 있어서, 상기 제1 트랜지스터는 상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호가 입력될 때 턴-온되어 상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호를 상기 구동 노드로 전달하고,
    상기 구동 노드는,
    상기 주사 개시 신호 또는 상기 이전 스테이지의 상기 캐리 신호에 의해 게이트 온 전압으로 설정되는, 스테이지.
  4. 제2항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 제어 신호가 입력될 때 턴-온되어 상기 제2 저전위 전원을 상기 구동 노드로 전달하고,
    상기 구동 노드는,
    상기 제1 저전위 전원에 의해 게이트 오프 전압으로 설정되는, 스테이지.
  5. 제2항에 있어서, 상기 제6 트랜지스터는,
    한 프레임 내의 구동 기간 동안 상기 제1 제어 신호가 입력될 때 턴-온되어 상기 캐리 신호를 상기 센싱 노드에 전달하고,
    상기 센싱 노드는,
    상기 캐리 신호에 의해 게이트 온 전압으로 설정되고,
    상기 제2 트랜지스터는,
    상기 센싱 노드가 상기 게이트 온 전압으로 설정됨에 따라 턴-온되는, 스테이지.
  6. 제5항에 있어서, 상기 제3 트랜지스터는,
    상기 한 프레임 내의 센싱 기간 동안 상기 제2 제어 신호가 입력될 때 턴-온되어, 턴-온 상태의 상기 제2 트랜지스터를 통해 전달되는 상기 고전위 전원을 상기 구동 노드로 전달하고,
    상기 구동 노드는,
    상기 고전위 전원에 의해 게이트 온 전압으로 설정되는, 스테이지.
  7. 제2항에 있어서, 상기 제8 트랜지스터는,
    한 프레임 내의 구동 기간 동안 상기 다음 스테이지의 상기 캐리 신호가 입력될 때 턴-온되어 상기 제2 저전위 전원을 상기 구동 노드로 전달하고,
    상기 구동 노드는,
    상기 제2 저전위 전원에 의해 게이트 오프 전압으로 설정되는, 스테이지.
  8. 제2항에 있어서, 상기 제1 트랜지스터는,
    상기 제1 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1_1 트랜지스터 및 제1_2 트랜지스터를 포함하고,
    상기 제3 트랜지스터는,
    상기 제2 트랜지스터와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제2 제어 신호 입력 단자에 연결되는 제3_1 트랜지스터 및 제3_2 트랜지스터를 포함하고,
    상기 제4 트랜지스터는,
    상기 제2 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제3 제어 신호 입력 단자에 연결되는 제4_1 트랜지스터 및 제4_2 트랜지스터를 포함하고,
    상기 제6 트랜지스터는,
    상기 제1 출력 단자와 상기 센싱 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 제1 제어 신호 입력 단자에 연결되는 제6_1 트랜지스터 및 제6_2 트랜지스터를 포함하고,
    상기 제8 트랜지스터는,
    상기 구동 노드와 상기 제2 전원 입력 단자 사이에 직렬로 연결되고, 게이트 전극으로 상기 다음 스테이지의 상기 캐리 신호를 입력받는 제8_1 트랜지스터 및 제8_2 트랜지스터를 포함하는, 스테이지.
  9. 제8항에 있어서, 상기 제1 제어부는,
    상기 제6_1 트랜지스터 및 상기 제6_2 트랜지스터의 공통 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 센싱 노드에 연결되는 제5 트랜지스터; 및
    일 전극이 상기 제3 전원 입력 단자에 연결되고, 타 전극이 상기 제1_1 트랜지스터 및 상기 제1_2 트랜지스터의 공통 노드, 상기 제3_1 트랜지스터 및 상기 제3_2 트랜지스터의 공통 노드, 상기 제4_1 트랜지스터 및 제4_2 트랜지스터의 공통 노드, 상기 제8_1 트랜지스터 및 상기 제8_2 트랜지스터의 공통 노드에 연결되며, 게이트 전극이 상기 구동 노드에 연결되는 제7 트랜지스터를 더 포함하는, 스테이지.
  10. 제1항에 있어서, 상기 제2 제어부는,
    상기 제1 캐리 클럭 신호를 입력받는 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9 트랜지스터;
    상기 반전 구동 노드와 고전위 전원을 입력받는 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제11 트랜지스터;
    상기 반전 구동 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제1 캐리 클럭 입력 단자에 연결되는 제12 트랜지스터를 포함하는, 스테이지.
  11. 제10항에 있어서, 상기 제9 트랜지스터는,
    상기 구동 노드가 게이트 온 전압으로 설정될 때 턴-온되어 상기 제1 캐리 클럭 신호를 상기 반전 구동 노드로 전달하는, 스테이지.
  12. 제10항에 있어서, 상기 제11 트랜지스터는,
    상기 제3 제어 신호가 입력될 때 턴-온되어 상기 고전위 전원을 상기 반전 구동 노드로 전달하고,
    상기 반전 구동 노드는,
    상기 고전위 전원의 게이트 온 전압으로 설정되는, 스테이지.
  13. 제10항에 있어서, 상기 제12 트랜지스터는,
    상기 제1 캐리 클럭 신호가 입력될 때 턴-온되어 상기 고전위 전원을 상기 반전 구동 노드로 전달하고,
    상기 반전 구동 노드는,
    상기 고전위 전원의 게이트 온 전압으로 설정되는, 스테이지.
  14. 제10항에 있어서, 상기 제9 트랜지스터는,
    상기 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9_1 트랜지스터 및 제9_2 트랜지스터를 포함하고,
    상기 제9_1 트랜지스터 및 상기 제9_2 트랜지스터의 공통 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 반전 구동 노드에 연결되는 제10 트랜지스터를 더 포함하는, 스테이지.
  15. 제1항에 있어서,
    상기 반전 구동 노드가 게이트 온 전압으로 설정되는 동안, 상기 제2 캐리 클럭 신호가 입력되면 상기 제2 저전위 전원을 상기 구동 노드로 전달하는 제3 제어부를 더 포함하는, 스테이지.
  16. 제15항에 있어서, 상기 제3 제어부는,
    상기 구동 노드와 상기 캐리 신호를 출력하는 제1 출력 단자 사이에 직렬로 연결되고 게이트 전극이 상기 제2 캐리 클럭 신호를 입력받는 제2 캐리 클럭 입력 단자 및 상기 반전 구동 노드에 각각 연결되는 제19 트랜지스터 및 제20 트랜지스터를 포함하는, 스테이지.
  17. 제15항에 있어서, 상기 제3 제어부는,
    상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 직렬로 연결되고 게이트 전극이 상기 제2 캐리 클럭 신호를 입력받는 제2 캐리 클럭 입력 단자 및 상기 반전 구동 노드에 각각 연결되는 제19 트랜지스터 및 제20 트랜지스터를 포함하는, 스테이지.
  18. 주사선들 및 센싱선들로 주사 신호들 및 센싱 신호들을 출력하는 스테이지들을 포함하며,
    스테이지들 각각은,
    제1 내지 제3 제어 신호들, 상기 스테이지 및 상기 스테이지에 연결된 다른 스테이지의 캐리 신호에 기초하여 센싱 노드 및 구동 노드의 전압을 제어하는 제1 제어부;
    제1 캐리 클럭 신호, 상기 구동 노드의 전압 및 상기 제3 제어 신호에 기초하여 반전 구동 노드의 전압을 제어하는 제2 제어부;
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 제2 캐리 클럭 신호 또는 제2 저전위 전원을 상기 캐리 신호로 출력하는 제1 출력 버퍼부;
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 스캔 클럭 신호 또는 제1 저전위 전원을 상기 주사 신호로 출력하는 제2 출력 버퍼부; 및
    상기 구동 노드 및 상기 반전 구동 노드의 전압에 대응하여 센싱 클럭 신호 또는 상기 제1 저전위 전원을 상기 센싱 신호로 출력하는 제3 출력 버퍼부를 포함하는, 주사 구동부.
  19. 제18항에 있어서, 상기 제1 제어부는,
    주사 개시 신호 또는 상기 스테이지에 연결된 이전 스테이지의 캐리 신호를 입력받는 제1 입력 단자 및 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제1 입력 단자에 연결되는 제1 트랜지스터;
    고전위 전원을 입력받는 제3 전원 입력 단자와 상기 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 센싱 노드와 상기 제2 제어 신호를 입력받는 제2 제어 신호 입력 단자에 각각 연결되는 제2 트랜지스터 및 제3 트랜지스터;
    상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자와 상기 구동 노드 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제4 트랜지스터;
    상기 캐리 신호가 출력되는 제1 출력 단자와 상기 센싱 노드 사이에 연결되고, 게이트 전극이 상기 제1 제어 신호를 입력받는 제1 제어 신호 입력 단자에 연결되는 제6 트랜지스터;
    상기 구동 노드와 상기 제2 저전위 전원을 입력받는 제2 전원 입력 단자 사이에 연결되고, 게이트 전극으로 상기 스테이지에 연결된 다음 스테이지의 캐리 신호를 입력받는 제8 트랜지스터; 및
    상기 제3 전원 입력 단자와 상기 센싱 노드 사이에 연결되는 제1 커패시터를 포함하는, 주사 구동부.
  20. 제18항에 있어서, 상기 제2 제어부는,
    상기 제1 캐리 클럭 신호를 입력받는 제1 캐리 클럭 입력 단자와 상기 반전 구동 노드 사이에 연결되고, 게이트 전극이 상기 구동 노드에 연결되는 제9 트랜지스터;
    상기 반전 구동 노드와 고전위 전원을 입력받는 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제3 제어 신호를 입력받는 제3 제어 신호 입력 단자에 연결되는 제11 트랜지스터;
    상기 반전 구동 노드와 상기 제3 전원 입력 단자 사이에 연결되고, 게이트 전극이 상기 제1 캐리 클럭 입력 단자에 연결되는 제12 트랜지스터를 포함하는, 주사 구동부.
KR1020190103009A 2019-08-22 2019-08-22 스테이지 및 이를 포함하는 주사 구동부 KR102676647B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190103009A KR102676647B1 (ko) 2019-08-22 2019-08-22 스테이지 및 이를 포함하는 주사 구동부
US16/935,303 US11238811B2 (en) 2019-08-22 2020-07-22 Stage with multiple output buffers and scan driver having the same
CN202010842080.0A CN112419984B (zh) 2019-08-22 2020-08-20 级和具有级的扫描驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103009A KR102676647B1 (ko) 2019-08-22 2019-08-22 스테이지 및 이를 포함하는 주사 구동부

Publications (2)

Publication Number Publication Date
KR20210024343A true KR20210024343A (ko) 2021-03-05
KR102676647B1 KR102676647B1 (ko) 2024-06-21

Family

ID=74646365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103009A KR102676647B1 (ko) 2019-08-22 2019-08-22 스테이지 및 이를 포함하는 주사 구동부

Country Status (3)

Country Link
US (1) US11238811B2 (ko)
KR (1) KR102676647B1 (ko)
CN (1) CN112419984B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869406B1 (en) 2022-08-31 2024-01-09 Samsung Display Co., Ltd. Scan driver
US11922886B2 (en) 2022-05-02 2024-03-05 Samsung Display Co., Ltd. Scan driver
US11984058B2 (en) 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028774A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN113496393A (zh) * 2021-01-09 2021-10-12 武汉谦屹达管理咨询有限公司 一种基于区块链的离线支付金融系统及方法
CN112951142B (zh) * 2021-03-29 2022-02-22 深圳市华星光电半导体显示技术有限公司 栅极驱动电路、显示面板和显示装置
KR20220154316A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 스캔 구동부
KR20230103639A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 스캔신호 발생회로 및 이를 포함하는 표시장치
KR20240026357A (ko) * 2022-08-18 2024-02-28 삼성디스플레이 주식회사 화소들을 구동하는 스캔 드라이버, 그것을 포함하는 표시 장치, 및 화소들을 구동하는 방법
KR20240038869A (ko) * 2022-09-16 2024-03-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160073928A (ko) * 2014-12-16 2016-06-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
KR20160089909A (ko) * 2015-01-20 2016-07-29 삼성디스플레이 주식회사 구동 드라이버 및 이를 포함하는 표시 장치
KR20190037860A (ko) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102555440B1 (ko) * 2017-11-01 2023-07-12 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160073928A (ko) * 2014-12-16 2016-06-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
KR20160089909A (ko) * 2015-01-20 2016-07-29 삼성디스플레이 주식회사 구동 드라이버 및 이를 포함하는 표시 장치
KR20190037860A (ko) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984058B2 (en) 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver
US11922886B2 (en) 2022-05-02 2024-03-05 Samsung Display Co., Ltd. Scan driver
US11869406B1 (en) 2022-08-31 2024-01-09 Samsung Display Co., Ltd. Scan driver

Also Published As

Publication number Publication date
CN112419984B (zh) 2024-09-27
KR102676647B1 (ko) 2024-06-21
US20210056910A1 (en) 2021-02-25
CN112419984A (zh) 2021-02-26
US11238811B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
KR102676647B1 (ko) 스테이지 및 이를 포함하는 주사 구동부
KR102643142B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102706759B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US9886891B2 (en) Sensing driving circuit and display device including the same
KR102390093B1 (ko) 게이트 구동 회로 및 표시 장치
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
JP4197647B2 (ja) 表示装置及び半導体装置
US11004376B2 (en) Scan driver and display device including the same
US11127355B2 (en) Shift register, gate driving circuit, display device and driving method
WO2019157842A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US20100171689A1 (en) Shift register and organic light emitting display device using the same
CN113838408A (zh) 栅驱动器和包括该栅驱动器的显示装置
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN110517640B (zh) 像素驱动方法
KR20200097382A (ko) 주사 구동부 및 이를 포함하는 표시 장치
CN113795878A (zh) 像素、包括像素的显示装置及用于显示装置的驱动方法
US9117512B2 (en) Gate shift register and flat panel display using the same
US11749195B2 (en) Display device including active stages for generating scan clock signal and carry clock signal
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
US10997923B2 (en) Scan driver and a display apparatus having the same
KR102000055B1 (ko) 쉬프트 레지스터 및 그의 구동 방법
KR102712133B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
TWI852971B (zh) 掃描驅動器及包含其之顯示裝置
CN115512663A (zh) 显示装置
KR20200071206A (ko) 주사 구동부 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right