CN112262530B - 参考时钟占空比校准电路 - Google Patents

参考时钟占空比校准电路 Download PDF

Info

Publication number
CN112262530B
CN112262530B CN201880094456.5A CN201880094456A CN112262530B CN 112262530 B CN112262530 B CN 112262530B CN 201880094456 A CN201880094456 A CN 201880094456A CN 112262530 B CN112262530 B CN 112262530B
Authority
CN
China
Prior art keywords
duty cycle
circuit
reference clock
clock signal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880094456.5A
Other languages
English (en)
Other versions
CN112262530A (zh
Inventor
杨祎
闵卿
陈东海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112262530A publication Critical patent/CN112262530A/zh
Application granted granted Critical
Publication of CN112262530B publication Critical patent/CN112262530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种参考时钟占空比校准电路，该电路包括低噪声低压差稳压器、振荡电路、占空比调节电路和占空比校准电路。参考时钟占空比校准电路的占空比检测电路检测占空比调节电路输出的参考时钟信号的占空比，当确定该参考时钟信号的占空比偏离预设占空比时，上述占空比检测电路调整其输出信号的幅值，通过数模转换电路的输出电压和低噪声低压差稳压器的输出电压以调节占空比调节电路输出的参考时钟信号的占空比。采用本发明的参考时钟占空比校准电路能够有效改善参考时钟的噪声，提高通信性能。

Description

参考时钟占空比校准电路
技术领域
本申请涉及电路领域，特别涉及一种参考时钟占空比校准电路。
背景技术
现代通信中，无线通信技术占主导地位，比如终端无线通讯、短距离无线通讯以及大型公共网络无线通讯。随着无线通信的发展，对数据传输的质量和速度的要求越来越高。
为了提高数据传输的质量和速度，在802.11ac标准中提出了更高的射频带宽(提高至160MHz)，更多的多输入多输出(multiple input multiple output，MIMO)和更高阶的调制。这就要求发射机的RMS EVM达到-32dB，在发射机线性度达到要求的前提下，最主要限制来源于锁相环的相位噪声。参考时钟噪声是当前PLL的相位噪声主要来源之一，因此改善参考时钟噪声成为提高通信性能的必要条件。
发明内容
本发明实施例公开了一种参考时钟占空比校准电路，采用该电路能够有效改善参考时钟的噪声，提高通信性能。
第一方面，本发明实施例提供了一种参考时钟占空比校准电路，包括：第一低噪声低压差稳压器，用于提供低噪声电压；振荡电路，用于在所述低噪声电压的提供驱动下，产生正弦波信号；占空比调节电路，用于根据第一参考电压和所述正弦波信号调整第一参考时钟信号的占空比；占空比校准电路，包括：占空比检测电路，用于检测所述第一参考时钟信号的占空比，并根据所述第一参考时钟信号的占空比调整所述占空比检测电路输出信号的幅值；第二低噪声低压差稳压器，用于根据所述占空比检测电路输出信号的幅值，调整并输出所述第一参考电压，所述第一参考电压值与所述占空比检测电路输出信号的幅值成正比。通过低噪声电压驱动的振荡电路产生的正弦波信号具有低噪声的特性，使得该参考时钟占空比校准电路输出的信号也具有低噪声特性，有效改善参考时钟的噪声，提高通信性能。
在一种可行的实施例中，所述振荡电路产生的所述正弦波信号，以直流耦合的方式输入所述占空比调节电路。
在一种可行的实施例中，所述占空比检测电路根据所述第一参考时钟信号的占空比调整所述占空比检测电路输出信号的幅值，包括：
所述占空比检测电路，用于检测所述第一参考时钟信号的占空比是否偏离预设占空比；
所述占空比检测电路，还用于当确定所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路输出信号的幅值；当确定所述第一参考时钟信号的占空比未偏离预设占空比时，不调整所述占空比检测电路输出信号的幅值。
在一种可行的实施例中，所述占空比检测电路用于当所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路输出信号的幅值，具体包括：
当连续N次检测到所述第一参考时钟信号的占空比大于所述预设占空比时，所述占空比检测电路增大其输出信号的幅值，所述N为大于1的整数；
当连续M次检测到所述第一参考时钟信号的占空比小于所述预设占空比时，所述占空比检测电路减小其输出信号的幅值，所述M为大于1的整数。由于第一参考电压值与所述占空比检测电路输出信号的幅值成正比，通过调整占空比检测电路输出信号的幅值可以实现对第一参考电压的调整，实现占空比调节电路对第一参考时钟信号的占空比的调整，进而达到对该参考时钟占空比校准电路输出信号的占空比的动态调整。
在一种可行的实施例中，所述占空比检测电路获取所述第一参考时钟信号的占空比，包括：
所述占空比检测电路，用于获取所述第一参考时钟信号的高电平时长或低电平时长；
所述占空比检测电路，用于根据所述第一参考时钟信号的周期与所述第一参考时钟信号的高电平时长或低电平时长确定所述第一参考时钟信号的占空比。
在一种可行的实施例中，所述预设占空比为50％。
在一种可行的实施例中，所述占空比校准电路还包括：
数模转换电路，用于将所述占空比检测电路的输出信号转换为第二参考电压，并将所述第二参考电压输入至所述第二低噪声低压差稳压器，以调整所述第二低噪声低压差稳压器输出的第一参考电压。
在一种可行的实施例中，所述占空比调节电路包括：第一晶体管Q1和第二晶体管Q2；
所述第一晶体管Q1的源极耦合到所述占空比校准电路，所述第一晶体管Q1的栅极和所述第二晶体管Q2的栅极均耦合到所述振荡电路，所述第一晶体管Q1的漏极和所述第二晶体管Q2的漏极均耦合到所述占空比校准电路，所述第二晶体管Q2的源极耦合到地；
当所述第一晶体管Q1的源极电压增大时，所述第一参考时钟信号的占空比减小；当所述第一晶体管Q2的源极电压减小时，所述第一参考时钟信号的占空比增大。
在一种可行的实施例中，所述参考时钟占空比校准电路还包括；
二倍频电路，用于将所述第一参考时钟信号转换为第二参考时钟信号，所述第二参考时钟信号的频率为所述第一参考信号的两倍。
可以看出，在本发明实施例的方案中，参考时钟占空比校准电路的占空比检测电路检测占空比调节电路输出的参考时钟信号的占空比，当确定该参考时钟信号的占空比偏离预设占空比时，上述占空比检测电路调整其输出信号的幅值，从而使数模转换电路的输出电压发生变化。由于上述数模转换电路输出的电压为第二低噪声稳压器的参考电压，并且第二低噪声低压差稳压器大的输出电压与其参考电压成正比，故第二低噪声低压差稳压器的输出电压随着占空比检测电路的输出电压的变化而变化。又由于占空比调节电路输出的参考时钟信号的占空比与占空比检测电路的参考电压成反比，而第二低噪声低压差稳压器的输出电压为占空比调节电路的参考电压，因此可以通过调整第二低噪声低压差稳压器的输出电压来调节占空比调节电路输出的参考时钟信号的占空比。采用本发明的参考时钟占空比校准电路能够有效改善参考时钟的噪声，提高通信性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种参考时钟占空比校准电路的示意图；
图2为本发明实施例提供的一种占空比调节电路的结构和工作原理示意图；
图3a为本发明实施例提供的一种占空比检测电路的结构示意图；
图3b为本发明实施例提供的一种占空比检测电路在模式1下信号流向示意图；
图3c为本发明实施例提供的一种占空比检测电路在模式2下信号流向示意图；
图3d为本发明实施例提供的一种占空比检测电路在模式0下信号流向示意图；
图4为本发明实施例提供的一种占空比检测电路的时钟信号时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
参见图1，图1为本发明实施例提供的一种参考时钟占空比校准电路的示意图。如图1所示，该参考时钟占空比校准电路包括第一低噪声低压差稳压器101，振荡电路102、占空比调节电路103、二倍频电路104和占空比校准电路105。
其中，上述第一低噪声低压差稳压器101耦合到上述振荡电路102，该振荡电路102产生的正弦波信号，以直流耦合的方式输入上述占空比调节电路103。该占空比调节电路103耦合到上述占空比校准电路105。上述占空比校准电路105耦合到上述占空比调节电路103；上述占空比调节电路103耦合到上述二倍频电路104。
上述第一低噪声低压差稳压器101输出的电压为低噪声电压，该低噪声电源用于驱动上述振荡电路102，以使该振荡电路102产生时钟信号，该时钟信号为正弦波信号，且上述第一低噪声低压差稳压器101输出的低噪声电压为直流电压。该振荡电路102将产生的时钟信号输入到上述占空比调节电路103，该占空比调节电路103根据上述占空比校准电路105的第二低噪声低压差稳压器1051提供的第一参考电压调整根据上述振荡电路102提供的正弦波信号产生的第一参考时钟信号的占空比，该第一参考时钟信号为方波信号。上述第一参考电压为幅值可调的低噪声直流电压。
上述占空比校准电路105包括：占空比检测电路1053和与该占空比检测电路1053耦合的第二低噪声低压差稳压器1051；
上述占空比检测电路1053，用于检测上述第一参考时钟信号的占空比，并根据该第一参考时钟信号的占空比调整上述占空比检测电路1053输出信号的幅值；
上述第二低噪声低压差稳压器，用于根据所述占空比检测电路输出信号的幅值，调整并输出上述第一参考电压，该第一参考电压的幅值与上述占空比检测电路输出信号的幅值成正比。
上述占空比校准电路105还包括：
数模转换电路1052，用于将上述占空比检测电路1053的输出信号转换为第二参考电压，并将该第二参考电压输入至上述第二低噪声低压差稳压器1051，以调整上述第二低噪声低压差稳压器1051输出的第一参考电压。
其中，上述第二参考电压与上述占空比检测电路1053输出信号的幅值成正比，且第一参考电压与上述第二参考电压成正比，即上述第一参考电压与上述占空比检测电路1053输出信号的幅值成正比。
具体地，所述占空比检测电路1053用于当所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路1053输出信号的幅值，具体包括：
当连续N次检测到所述第一参考时钟信号的占空比大于所述预设占空比时，所述占空比检测电路1053增大其输出信号的幅值，所述N为大于1的整数；
当连续M次检测到所述第一参考时钟信号的占空比小于所述预设占空比时，所述占空比检测电路1053减小其输出信号的幅值，所述M为大于1的整数，且M与N相等或者不相等。
可选地，预设占空比为50％。
其中，上述占空比检测电路1053获取上述第一参考时钟信号的占空比，包括：
上述占空比检测电路1053获取上述第一参考时钟信号的高电平时长或低电平时长；并根据上述第一参考时钟信号的周期与上述第一参考时钟信号的高电平时长或低电平时长确定上述第一参考时钟信号的占空比。
其中，上述占空比检测电路1053的输出信号的幅值与上述第一参考电压值成正比。
下面具体介绍上述占空比调节电路103的工作原理。该占空比调节电路103的结构如图2的a图所示，该占空比调节电路包括两个晶体管：第一晶体管Q1和第二场效应管Q2。上述第一晶体管Q1的源极(s)耦合到上述占空比校准电路，上述第一晶体管Q1的栅极(g)和上述第二晶体管Q2的栅极(g)均耦合到上述振荡电路，上述第一晶体管Q1的漏极(d)和上述第二晶体管Q2的漏极(d)均耦合到上述占空比校准电路，上述第二晶体管Q2的源极(s)耦合到地；
当上述第一晶体管Q1的源极电压增大时，上述第一参考时钟信号的占空比减小；当上述第一晶体管Q2的源极电压减小时，上述第一参考时钟信号的占空比增大。
上述第二低噪声低压差稳压器的输出电压为VDD_LDO，即上述第一参考电压为VDD_LDO。
需要指出的是，上述晶体管Q1和Q2均为金属氧化物场效应晶体管。
如图2的b图所示，第一参考时钟信号的周期为Tref，当VDD_LDO＝VDD_LDO1时，上述占空比调节电路103输出的高电平时间为t1，此时占空比调节电路103输出的第一参考时钟信号的占空比为t1/Tref；当VDD_LDO＝VDD_LDO2时，上述占空比调节电路103输出的高电平时间为t2，此时占空比调节电路103输出的第一参考时钟信号的占空比为t2/Tref。由图2的b图可知，上述t2＞t1，故t2/Tref＞t1/Tref，因此可以通过调节占空比调节电路103输入的直流电压(即第一参考电压)的大小来调节上述第一参考时钟信号的占空比。
当上述占空比调节电路103的第一参考电压增大时，该占空比调节电路103输出的第一参考时钟信号的占空比减小；当上述占空比调节电路103的第一参考电压减小时，该占空比调节电路103输出的第一参考时钟信号的占空比增大。由此可以反推，当上述占空比检测电路1053确定上述第一参考时钟信号的占空比大于上述预设占空比时，上述占空比检测电路1053增大其输出信号的幅值，从而提高上述第二低噪声低压差稳压器1051的参考电压(即上述第二参考电压)。由于上述第二低噪声低压差稳压器1051的输出信号的电压与上述第二参考电压成正比，因此上述占空比调节电路103的参考电压增大，进而使得上述第一参考时钟信号的占空比减小；反之，当上述占空比检测电路1053确定上述第一参考时钟信号的占空比小于上述预设占空比时，上述占空比检测电路1053减小其输出信号的幅值，从而降低上述第二低噪声低压差稳压器1051的参考电压(即上述第二参考电压)。由于上述第二低噪声低压差稳压器1051的输出信号的电压与上述第二参考电压成正比，因此上述占空比调节电路103的参考电压减小，进而使得上述第一参考时钟信号的占空比增大。
在一种可行的实施例中，上述参考时钟占空比校准电路还包括二倍频电路104，该二倍频电路104耦合到上述占空比调节电路。
其中，上述二倍频电路104包括延时电路和异或门电路。上述延时电路耦合到上述异或门电路，且上述延时电路和异或门电路耦合到到上述占空比调节电路。
上述占空比调节电路103输出的第一参考时钟信号同时驱动上述二倍频电路104和上述占空比校准电路105的占空比检测电路1053。
具体地，上述占空比调节电路103将输出的参考时钟信号直接输入到上述二倍频电路的异或门电路和延时电路，上述延时电路对占空比调节电路输出的参考时钟信号进行延时，然后将延时后的参考时钟信号输入到上述异或门电路。上述参考时钟信号和延时后的参考时钟信号通过上述异或门后，得到2倍频的参考时钟信号。比如上述参考时钟信号的频率为fref，幅度为V，则2倍频的参考时钟信号的频率f＝2fref，幅值为V。
需要说明的是，本申请对上述延时电路对参考时钟信号进行延时的时长不做限定。
下面具体介绍上述占空比检测电路1053的结构框架及工作原理。
如图3a所示，上述占空比检测电路1053包括信号缓冲器301、两个反相器(包括第一反相器302和第二反相器303)，四个多路选择器(包括第一多路选择器304、第二多路选择器305、第三多路选择器307和第四多路选择器308)延时链306和鉴相器309。
其中，上述信号缓冲器301耦合到上述第一反相器302和上述第一多路选择器304，该第一反相器302耦合到上述第二反相器303、上述第一多路选择器304和上述第二多路选择器305，上述第二反相器303耦合到上述第二多路选择器305。上述第一多路选择器304耦合到上述延时链306，该延时链306耦合到上述第三多路选择器307，上述第二多路选择器305耦合到上述第四多路选择器308；上述第一反相器302还耦合到上述第三多路选择器307和上述第四多路选择器308。上述第三多路选择器307和上述第四多路选择器308分别耦合到上述鉴相器309。
上述占空比检测电路1053(即上述信号缓冲器301)输入的参考时钟信号为P0，该参考时钟信号P0经过该信号缓冲器301得到时钟信号P1，该时钟信号P1的频率、幅值和占空比与上述参考时钟信号P0相同。上述时钟信号P1经过上述第一反相器302得到时钟信号P2，该时钟信号P2的频率和幅值与时钟信号P1相同，但时钟信号P2的相位与时钟信号P1的相反，且时钟信号P1的占空比等于1减去时钟信号P2的占空比；时钟信号P2经过上述第二反相器303得到时钟信号P3，该时钟信号P3的频率、幅值和占空比与上述时钟信号P1相同，但时钟信号P3的相位与上述时钟信号P2的相反，即该时钟信号P3的相位与上述时钟信号P1的相同。
上述占空比检测电路有三种工作模式：模式1、模式2和模式0。模式1为通过检测输入信号为高电平的时间T2来确定输入信号的占空比；模式2为通过检测输入信号为低电平的时间T1；模式0为校准鉴相器309。
当上述占空比检测电路1053的工作模式为模式1时，如图3b所示，上述第一多路选择器304选通其第一输入信号(即时钟信号P1)和第二多路选择器305选通其第二输入信号(即时钟信号P2。时钟信号P1经过上述延时链306后得到延时后的时钟信号P1。上述第三多路选择器307选通其第一输入信号(即延时后的时钟信号P1)，即上述鉴相器309的第一输入信号(IN1)为上述延时后的时钟信号P1，上述第四多路选择器308选通其第二输入信号(从第二多路选择器305输出的信号)，即上述鉴相器309的第二输入信号(IN2)为从上述第二多路选择器305输出的信号。
上述时钟信号P0、P1、P2和P3的时序图如图4的a图所示，时钟信号P2与时钟信号P1之间的时延为INV1_D，即时钟信号经过第一反相器302而产生的时延为INV1_D；时钟信号P3与时钟信号P2之间的时延为INV2_D，即时钟信号经过第二反相器303而产生的时延为INV2_D；且上述时钟信号P0、P1和P3的低电平的时长为T1，高电平的时长为T2；由于时钟信号P2是由时钟信号P1经过反相器得到的，故时钟信号P2的低电平时长为T2，高电平的时长为T1。
上述占空比检测电路1053的工作模式为模式1时，其鉴相器309的第一输入信号(IN1)和第二输入信号(IN2)的时序如图4的b图所示。上述时钟信号P1经过第一多路选择器304、延时链306和第三多路选择器307后产生的时延分别为MUX1_D、DLY_D和MUX3_D，时钟信号P2经过第二多路选择器305和第四多路选择器308后产生的时延分别为MUX2_D和MUX4_D。上述延时链306对时钟信号P2产生延时为DLY_D，当上述鉴相器309的输入信号IN1和IN2的相位差为0时，满足条件INV1(上升沿)+MXU2_D+MUX4_D+T2＝MUX1_D+MUX3_D+DLY_D。若上述时钟信号经过上述第一多路选择器304、第二多路选择器305、第三多路选择器307和第四多路选择器308后产生的时延相等，则上述INV1(上升沿)+T2＝DLY_D。
当上述占空比检测电路1053的工作模式为模式2时，如图3c所示，上述第一多路选择器304选通其第二输入信号(即时钟信号P2)和第二多路选择器305选通其第二输入信号(即时钟信号P2)。时钟信号P2经过上述延时链306后得到延时后的时钟信号P2。上述第三多路选择器307选通其第一输入信号(即延时后的时钟信号P2)，即上述鉴相器309的第一输入信号(IN1)为上述延时后的时钟信号P2，上述第四多路选择器308选通其第二输入信号(即从第二多路选择器305输出的信号)，即上述鉴相器309的第二输入信号(IN2)为从上述第二多路选择器305输出的信号。
上述占空比检测电路1053的工作模式为模式2时，其鉴相器309的第一输入信号(IN1)和第二输入信号(IN2)的时序如图4的c图所示。上述时钟信号P2经过第一多路选择器304、延时链306和第三多路选择器307后产生的时延分别为MUX1_D、DLY_D和MUX3_D，时钟信号P3经过第二多路选择器305和第四多路选择器308后产生的时延分别为MUX2_D和MUX4_D。上述延时链306对时钟信号P2产生延时为DLY_D，当上述鉴相器309的输入信号IN1和IN2的相位差为0时，满足条件INV2(上升沿)+MXU2_D+MUX4_D+T2＝MUX1_D+MUX3_D+DLY_D。若上述时钟信号经过上述第一多路选择器304、第二多路选择器305、第三多路选择器307和第四多路选择器308后产生的时延相等，则上述INV2(上升沿)+T2＝DLY_D。
综上所述，当上述INV1和INV2的上升沿延时是相等的，则延时链的延时时长则代表T1和T2的相对关系。当上述时钟信号的占空比为50％(即T1＝T2)时，模式1和模式2下的延时链产生的延时是相等的。
下面介绍上述鉴相器309获取上述延时链309的延时时长DLY_D的方法。
上述鉴相器309预设3个比特组，包括粗调比特组、中调比特组和细调比特组。其中，粗调比特组包含s1个比特位，中调比特组包括s2个比特位，细调比特组包括s3个比特位。上述鉴相器309判断是否进行粗调和中调。
当确定进行粗调和中调时，上述鉴相器309进行粗调，具体如下：
上述鉴相器309等待第一预设时长。然后该鉴相器309判断其第一输入信号(IN1)的上升沿与第二输入信号(IN2)的上升沿是否对齐，即第一输入信号(IN1)和第二输入信号(IN2)的是否存在时延差；当第一输入信号(IN1)和第二输入信号(IN2)不存在时延差时，上述鉴相器309将上述粗调比特组的第1个比特位置0；当第一输入信号(IN1)和第二输入信号(IN2)存在时延差时，上述鉴相器309将上述粗调比特组的第1个比特位置1。然后上述鉴相器309重复执行上述过程s1次，且执行上述过程s1次后，上述粗调比特组的s1个比特位均被置0或者1，s1为大于1的整数。该粗调比特组可以看成由0和1组成的字符串。
然后上述鉴相器309进行中调，中调过程类似于上述粗调过程。具体如下：
上述鉴相器309等待第二预设时长。然后该鉴相器309判断第一输入信号(IN1)和第二输入信号(IN2)的是否存在时延差；当第一输入信号(IN1)和第二输入信号(IN2)不存在时延差时，上述鉴相器309将上述中调比特组的第1个比特位置0；当第一输入信号(IN1)和第二输入信号(IN2)存在时延差时，上述鉴相器309将上述中调比特组的第1个比特位置1。然后上述鉴相器309重复执行上述过程s2次，且执行上述过程s2次后，上述粗调比特组的s2个比特位均被置0或者1，s1为大于1的整数。该中调比特组可以看成由0和1组成的字符串。
当确定跳过粗调和中调时，上述鉴相器309直接进入细调。细调过程类似于上述粗调和中调过程，在此不再叙述。
上述鉴相器309执行完上述细调过程后，上述细调比特组的s3个比特位均被置0或者1。该中细调比特组可以看成由0和1组成的字符串。
上述鉴相器309执行完上述粗调、中调和细调后，该鉴相器309根据上述粗调比特组、中调比特组和细调比特组确定上述延时链的延时时长。具体地，上述鉴相器309分别获取上述粗调比特组、中调比特组和细调比特组中被置为1的比特位的数量。粗调比特组、中调比特组和细调比特组中被置为1的比特位的数量分别为n1，n2和n3。上述粗调比特组中每一个被置为1的比特位代表的延时时长为t1秒，上述中调比特组中每一个被置为1的比特位代表的延时时长为t2秒，上述细调比特组中每一个被置为1的比特位代表的延时时长为t3秒，其中，t1＞t2＞t3。因此，上述鉴相器309确定上述延时链306的延时时长DLY_D＝t1*n1+t2*n2+t3*n3。
比如，上述粗调比特组中每一个被置为1的比特位代表的延时时长为0.5纳秒，上述中调比特组中每一个被置为1的比特位代表的延时时长为15皮秒，上述细调比特组中每一个被置为1的比特位代表的延时时长为500飞秒，粗调比特组、中调比特组和细调比特组中被置为1的比特位的数量分别为4，6和7，则上述延时链306的延时时长DLY_D＝0.5纳秒*4+15皮秒*6+500飞秒*7＝2.0935纳秒。
按照上述方法，上述鉴相器309可获取上述延时链的延时时长DLY_D。
进一步地，上述占空比检测电路还包括一个微处理器，该微处理器用于工作模式为模式1和模式2时调整上述延时链对上述第一多路选择器304输出的时钟信号的产生的延时，以使上述鉴相器309的第一输入信号和第二输入信号的延时差为0。
具体地，上述微处理器获取上述鉴相器检测输入的两路信号(即IN1和IN2)的相位是否为0。当上述鉴相器309确定其两路输入信号的相位差不为0且第一输入信号(即IN1)的相位超前于上述第二输入信号(即IN2)时，上述微处理器增大上述延时链对上述第三多路选择器307的第一输入信号的延时，从而增大上述鉴相器309第一输入信号(即IN1)的延时，使得上述鉴相器309的两路输入信号的相位差减小；当上述鉴相器309确定其两路输入信号的相位差不为0且第一输入信号(IN1)滞后于第二输入信号(IN2)时，上述微处理器减小上述延时链对上述第三多路选择器307的第一输入信号的延时，从而减小上述鉴相器309第一输入信号(即IN1)的延时，使得上述鉴相器309的两路输入信号的相位差减小。
当上述占空比检测电路1053的工作模式为模式0时，如图3d所示，上述第三多路选择器307选通其第二输入信号和上述第四多路选择器308选通其第一输入信号，即上述鉴相器309的第一输入信号和第二输入信号均为P2。由于上述第三多路选择器307和第四多路选择器308对P2的延时一致，因此输入到鉴相器309的两路信号的相位差为0。换句话说，上述第三多路选择器307和第四多路选择器308选通同一输入信号进入上述鉴相器309。如图4的d图所示，上述鉴相器309的第一输入信号(即IN1)和第二输入信号(即IN2)的相位差为0。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上上述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种参考时钟占空比校准电路，其特征在于，包括：
第一低噪声低压差稳压器，用于提供低噪声电压；
振荡电路，用于在所述低噪声电压的提供驱动下，产生正弦波信号；
占空比调节电路，用于根据第一参考电压调整根据所述正弦波信号产生的第一参考时钟信号的占空比；
占空比校准电路，包括：
占空比检测电路，用于检测所述第一参考时钟信号的占空比，并根据所述第一参考时钟信号的占空比调整所述占空比检测电路输出信号的幅值；
第二低噪声低压差稳压器，用于根据所述占空比检测电路输出信号的幅值，调整并输出所述第一参考电压，所述第一参考电压值与所述占空比检测电路输出信号的幅值成正比。
2.根据权利要求1所述的电路，其特征在于，所述振荡电路产生的所述正弦波信号，以直流耦合的方式输入所述占空比调节电路。
3.根据权利要求1或2所述的电路，其特征在于，所述占空比检测电路根据所述第一参考时钟信号的占空比调整所述占空比检测电路输出信号的幅值，包括：
所述占空比检测电路，用于检测所述第一参考时钟信号的占空比是否偏离预设占空比；
所述占空比检测电路，还用于当确定所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路输出信号的幅值；当确定所述第一参考时钟信号的占空比未偏离预设占空比时，不调整所述占空比检测电路输出信号的幅值。
4.根据权利要求3所述的电路，其特征在于，所述占空比检测电路用于当所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路输出信号的幅值，具体包括：
当连续N次检测到所述第一参考时钟信号的占空比大于所述预设占空比时，所述占空比检测电路增大其输出信号的幅值，所述N为大于1的整数。
5.根据权利要求3所述的电路，其特征在于，所述占空比检测电路用于当所述第一参考时钟信号的占空比偏离预设占空比时，调整所述占空比检测电路输出信号的幅值，具体包括：
当连续M次检测到所述第一参考时钟信号的占空比小于所述预设占空比时，所述占空比检测电路减小其输出信号的幅值，所述M为大于1的整数。
6.根据权利要求4或5所述的电路，其特征在于，所述占空比检测电路获取所述第一参考时钟信号的占空比，包括：
所述占空比检测电路，用于获取所述第一参考时钟信号的高电平时长或低电平时长；
所述占空比检测电路，用于根据所述第一参考时钟信号的周期与所述第一参考时钟信号的高电平时长或低电平时长确定所述第一参考时钟信号的占空比。
7.根据权利要求3-5任一项所述的电路，其特征在于，所述预设占空比为50％。
8.根据权利要求3所述的电路，其特征在于，所述占空比校准电路还包括：
数模转换电路，用于将所述占空比检测电路的输出信号转换为第二参考电压，并将所述第二参考电压输入至所述第二低噪声低压差稳压器，以调整所述第二低噪声低压差稳压器输出的第一参考电压。
9.根据权利要求1-8任一项所述的电路，其特征在于，所述占空比调节电路包括：第一晶体管Q1和第二晶体管Q2；
所述第一晶体管Q1的源极耦合到所述占空比校准电路，所述第一晶体管Q1的栅极和所述第二晶体管Q2的栅极均耦合到所述振荡电路，所述第一晶体管Q1的漏极和所述第二晶体管Q2的漏极均耦合到所述占空比校准电路，所述第二晶体管Q2的源极耦合到地；
当所述第一晶体管Q1的源极电压增大时，所述第一参考时钟信号的占空比减小；当所述第一晶体管Q2的源极电压减小时，所述第一参考时钟信号的占空比增大。
10.根据权利要求1-9任一项所述的电路，其特征在于，所述参考时钟占空比校准电路还包括；
二倍频电路，用于将所述第一参考时钟信号转换为第二参考时钟信号，所述第二参考时钟信号的频率为所述第一参考时钟信号的两倍。
CN201880094456.5A 2018-06-15 2018-06-15 参考时钟占空比校准电路 Active CN112262530B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/091691 WO2019237366A1 (zh) 2018-06-15 2018-06-15 参考时钟占空比校准电路

Publications (2)

Publication Number Publication Date
CN112262530A CN112262530A (zh) 2021-01-22
CN112262530B true CN112262530B (zh) 2023-07-11

Family

ID=68841770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880094456.5A Active CN112262530B (zh) 2018-06-15 2018-06-15 参考时钟占空比校准电路

Country Status (3)

Country Link
EP (1) EP3809594B1 (zh)
CN (1) CN112262530B (zh)
WO (1) WO2019237366A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113014233B (zh) * 2021-03-10 2024-01-26 苏州芯捷联电子有限公司 时钟占空比校准电路
CN117040494B (zh) * 2023-10-08 2024-01-30 浙江大学 一种参考时钟校准电路、校准方法及参考时钟倍频器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227184A (zh) * 2008-02-19 2008-07-23 东南大学 高速占空比校准电路
JP2010251869A (ja) * 2009-04-10 2010-11-04 Fujitsu Ltd 半導体装置
CN104753499A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 占空比校准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513997B2 (en) * 2010-09-30 2013-08-20 St-Ericsson Sa RF duty cycle correction circuit
US8471644B2 (en) * 2011-01-19 2013-06-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Digital automatic gain control circuits and methods for controlling the amplitude of a time-varying signal
US20130063191A1 (en) * 2011-09-14 2013-03-14 Rambus Inc. Methods and Circuits for Duty-Cycle Correction
US9954517B2 (en) * 2012-11-06 2018-04-24 Micron Technology, Inc. Apparatuses and methods for duty cycle adjustment
US9762211B2 (en) * 2015-11-03 2017-09-12 Samsung Electronics Co., Ltd System and method for adjusting duty cycle in clock signals
US9882570B1 (en) * 2016-12-23 2018-01-30 Inphi Corporation Compact high speed duty cycle corrector
CN106961261A (zh) * 2017-03-30 2017-07-18 中国电子科技集团公司第二十四研究所 一种低相噪可调占空比时钟信号源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227184A (zh) * 2008-02-19 2008-07-23 东南大学 高速占空比校准电路
JP2010251869A (ja) * 2009-04-10 2010-11-04 Fujitsu Ltd 半導体装置
CN104753499A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 占空比校准电路

Also Published As

Publication number Publication date
CN112262530A (zh) 2021-01-22
EP3809594B1 (en) 2022-10-26
WO2019237366A1 (zh) 2019-12-19
EP3809594A1 (en) 2021-04-21
EP3809594A4 (en) 2021-07-14

Similar Documents

Publication Publication Date Title
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
US9668051B2 (en) Slew rate control apparatus for digital microphones
JP2693915B2 (ja) 送受信機のインピーダンスを整合させる方法及び装置並びにそれを実施した集積回路及び伝送システム
EP2797234B1 (en) Local oscillator signal generator with automatic quadrature phase imbalance compensation
US6643790B1 (en) Duty cycle correction circuit with frequency-dependent bias generator
CN112262530B (zh) 参考时钟占空比校准电路
EP2144373A1 (en) Method and apparatus for achieving 50% duty cycle on the output vco of a phased locked loop
JP2000357954A (ja) 遅延線用の周波数レンジトリミング
CN101116248A (zh) 使用带电流镜电路之电荷泵的锁相环电路
US20090115540A1 (en) Controllable oscillating system and related method for selectively adjusting currents passing through cross-coupling driving device
US9197227B2 (en) Semiconductor device
KR20170112674A (ko) 다위상 클록 신호 보정 장치
US8384457B2 (en) Duty cycle correction
US11349445B2 (en) Compensation of common mode voltage drop of sensing amplifier output due to decision feedback equalizer (DFE) taps
KR101103070B1 (ko) 클럭 신호 듀티 보정 회로
US8536917B2 (en) Duty cycle adjustment circuit
US10382028B2 (en) VDS comparator rise P, fall P, on late, off late outputs for ZVC timing
US6661271B1 (en) Multi-phase edge rate control for SCSI LVD
KR20110014643A (ko) 공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로
US8134420B2 (en) Communication apparatus and signal processing method thereof
US8508277B2 (en) Phase interpolator, reception circuit and information processing apparatus
US20080191789A1 (en) Method and apparatus for adjusting a power supply of an integrated circuit
CN109245724B (zh) 一种自适应偏置宽频压控振荡器电路
US20160294283A1 (en) Charge pump current adjustment
CN116599523B (zh) 相位插值电路、锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant