CN106961261A - 一种低相噪可调占空比时钟信号源 - Google Patents

一种低相噪可调占空比时钟信号源 Download PDF

Info

Publication number
CN106961261A
CN106961261A CN201710202865.XA CN201710202865A CN106961261A CN 106961261 A CN106961261 A CN 106961261A CN 201710202865 A CN201710202865 A CN 201710202865A CN 106961261 A CN106961261 A CN 106961261A
Authority
CN
China
Prior art keywords
clock
control
control signal
output
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710202865.XA
Other languages
English (en)
Inventor
温显超
俞宙
陈超
骆才学
李曦
李儒章
王育新
付东兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710202865.XA priority Critical patent/CN106961261A/zh
Publication of CN106961261A publication Critical patent/CN106961261A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Abstract

本发明公开了一种低噪声可调占空比时钟信号源，包括：指令产生单元：用于产生控制输出时钟占空比和频率的控制信号指令；通讯处理单元：对该控制信号指令进行编码，产生控制信号码流；中央控制单元：分析控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流；数模转换器：接收第一控制码流，得到第一控制信号；锁相环：接收第二控制码流，产生可调节频率的差分时钟输出；时钟振荡器：为锁相环提供一个低噪声的参考频率源；变压器：将差分时钟输出转换为单端时钟输出，得到第二控制信号；高速比较器：接收第一控制信号和第二控制信号，控制时钟输出单元输出设定频率和占空比的低噪声时钟信号。本发明降低了模数转换器测试系统成本。

Description

一种低相噪可调占空比时钟信号源
技术领域
本发明涉及一种低相噪可调占空比时钟信号源，尤其是应用于高速高精度模数转换器测试领域中的时钟信号源。
背景技术
随着信息技术产业的快速发展，模数转换器的应用范围越来越广，对模数转换器的性能要求越来越高。采样时钟是模数转换器的基本要素，对于模数转换器的测试者或应用者来讲，模数转换器采用的时钟方案、时钟类型、时钟电压等级、时钟抖动都是非常重要的。其中采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟抖动会使模数转换器的内部电路错误的触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化模数转换器的信噪比，采样时钟的抖动对高速、高精度模数转换器的性能的影响不可忽视。
流水线模数转换器凭借其特有的优势在高速高精度领域中得到了广泛的应用，然而随着转换位数的增加以及输入信号频率的提高，时钟信号的抖动特性和占空比性能对模数转换器的静态与动态性能的影响越来越关键，因此设计实现提供稳定的50％占空比的低抖动时钟信号的电路越来越受到研究者重视。往往在模数转换器内部时钟模块设计占空比调节电路，有效保证时钟占空比为50％，这样就降低了对外部时钟信号源抖动特性的要求，简化用户系统的复杂度。因此，在模数转换器性能评估中，有一个非常关键的指标就是对模数转换器采样时钟占空比进行测试，该项指标能够很好的反应模数转换器内部时钟调节电路的性能。
测试该项指标就需要一个相位噪声低、占空比可调的时钟信号源。传统的时钟信号源不能同时有效的保证上述两个参数满足要求，有的时钟信号源相位噪声满足要求，但只能提供固定占空比为50％的时钟信号；有的时钟信号源时钟占空比可调，但输出时钟相位噪声达不到要求。因此有必要针对高速高精度模数转换器测试系统，开发出满足要求的低噪声可调占空比时钟信号源，提高模数转换器测试效率，降低模数转换器生产测试成本。
发明内容
鉴于此，本发明提供一种低相噪可调占空比时钟信号源。该信号源降低了模数转换器测试系统成本，时钟信号源具有低相位噪声、低杂散特性。
为达到上述目的，本发明提供如下技术方案：一种低相噪可调占空比时钟信号源，其特征在于：包括指令产生单元、通讯处理单元、中央控制单元、数模转换器、时钟振荡器、锁相环、变压器、高速比较器和时钟输出单元；其中，
指令产生单元：用于产生控制输出时钟占空比和频率的控制信号指令；
通讯处理单元：接收控制信号指令，并对该控制信号指令进行编码，产生控制信号码流；
中央控制单元：分析控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流；
数模转换器：接收第一控制码流，产生直流电压，得到第一控制信号；
锁相环：接收第二控制码流，产生可调节频率的差分时钟输出；
时钟振荡器：为锁相环提供一个低噪声的参考频率源；
变压器：将差分时钟输出转换为单端时钟输出，得到第二控制信号；
高速比较器：接收第一控制信号和第二控制信号，控制时钟输出单元输出设定频率和占空比的低噪声时钟信号。
进一步，所述指令产生单元为PC机或者嵌入式设备。
进一步，所述通讯处理单元为RS232接口、RS485接口或者USB接口。
进一步，所述中央控制单元为单片机、ARM或者FPGA。
进一步，所述中央控制单元中设有内部算法解析模块，所述内部算法解析模块用于解析来自通讯处理单元的控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流。
进一步，所述时钟输出单元为两个SMA连接器接头。
由于采用了以上技术方案，本发明具有以下有益技术效果：
本发明提供的低相噪可调占空比时钟信号源中，包含有超低噪声时钟振荡器和超低相位噪声锁相环，从而保证了该时钟信号源具有低相位噪声和低杂散特性，相位噪声低于110dBc/Hz,杂散抑制比大于70dBc。同时，该时钟信号源输出的时钟频率和占空比可以通过中央控制单元的内部算法进行调节，并且时钟信号源输出接口电平可为CML、PECL或者NECL电平，满足不同模数转换器的接口形式。进而优化转换器测试装置，提高模数转换器测试效率，降低模数转换器生产测试成本。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为本发明一种低相噪可调占空比时钟信号源的结构框图：
其中：1、指令产生单元；2、通讯处理单元；3、中央控制单元；4、数模转换器；5、时钟振荡器；6、锁相环；7、变压器；8、高速比较器；9、时钟输出单元；
图2为本发明一种低相噪可调占空比时钟信号源的电路原理图；
图3为本发明一种低相噪可调占空比时钟信号源占空比调节原理图；
图4为本发明一种低相噪可调占空比时钟信号源的相位噪声测试曲线。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
请参考图1所示，本发明提供一种低相噪可调占空比时钟信号源，包括指令产生单元1、通讯处理单元2、中央控制单元3、数模转换器4、时钟振荡器5、锁相环6、变压器7、高速比较器8和时钟输出单元9；其中，
指令产生单元1：用于产生控制输出时钟占空比和频率的控制信号指令；
通讯处理单元2：接收来自指令产生单元1的控制信号指令，并对该控制信号指令进行编码，产生能够被中央控制单元3识别的控制信号码流；
中央控制单元3：接收来自通讯处理单元2的控制信号码流，基于内部算法分析控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流。
数模转换器4：接收来自中央控制单元3的第一控制码流，产生直流电压，得到第一控制信号。
时钟振荡器5：为锁相环6提供一个低噪声的参考频率源。
锁相环6：接收来自中央控制单元3的第二控制码流，产生可调节频率的差分时钟输出。
变压器7：接收来自锁相环6的差分时钟输出，并将其转换为单端时钟输出，得到第二控制信号。
高速比较器8：接收来自于模数转换器4的第一控制信号和变压器7的第二控制信号，使时钟输出单元9输出设定频率和占空比的低噪声时钟信号。
本发明提供的低相噪可调占空比时钟信号源中，包含有超低噪声时钟振荡器和超低相位噪声锁相环，从而保证了该时钟信号源具有低相位噪声和低杂散特性，相位噪声低于110dBc/Hz,杂散抑制比大于70dBc。同时，该时钟信号源输出的时钟频率和占空比可以通过中央控制单元的内部算法进行调节，并且时钟信号源输出接口电平可为CML、PECL或者NECL电平，满足不同模数转换器的接口形式。进而优化转换器测试装置，提高模数转换器测试效率，降低模数转换器生产测试成本。
作为具体实施例，本发明的电路原理图如图2所示，所述指令产生单元1、通讯处理单元2、中央控制单元3依次顺序连接，所述中央控制单元3与数模转换器4的数字输入口通过可编程I/O口进行连接，数模转换器4的模拟输出口与高速比较器8的负端输入口进行连接，中央控制单元3与锁相环6的数字输入口通过可编程I/O口进行连接，锁相环6的时钟输入口与时钟振荡器5的时钟输出口进行连接，锁相环6的输出口与变压器7的输入口进行连接，变压器7的输出口与高速比较器8的正端输入口进行连接，高速比较器8的输出端与时钟输出单元9进行连接。
作为具体实施例，所述指令产生单元1为PC机或者嵌入式设备，产生用于控制数模转换器4的输出电压和锁相环6的输出频率的控制信号指令；优选的，所述指令产生单元1为PC机，所述PC机为个人计算机，可通过标准的RS-232电缆与所述通讯处理单元2进行连接。
作为具体实施例，所述通讯处理单元2为RS-232接口、RS485接口或者USB接口；优选的，所述通讯单元2为RS-232标准串口通信接口，具体可以选用美国美信(MAXIM)公司生产的型号为MAX232单电源电平转换芯片。
作为具体实施例，所述中央控制单元3为单片机、ARM或者FPGA(Field-ProgrammableGate Array,现场可编程门阵列)；优选的中央控制单元3为单片机，具体可选用美国ATMEL公司生产的型号为Atmega16的单片机，该单片机具有可编程的串行USART接口、可编程I/O接口、以及16k字节的系统内可编程Flash和512字节的EEPROM，支持JTAG接口编程；其中，通过所述串口USART接口将所述通讯处理单元2与中央控制单元3进行连接，通过可编程I/O接口将数模转换器4与中央控制单元3进行连接，通过可编程I/O接口将锁相环6与中央控制单元3进行连接。
作为具体实施例，所述数模转换器选用美国ADI公司生产的型号为AD5764R的高精度电压型数模转换器，该数模转换器是一款高精度16位双极性电压输出型DAC，标称满量程输出范围为±10V，积分非线性为±1LSB，噪声很低，建立时间为10us，具有最高30MHz时钟速率的串行接口。
作为具体实施例，所述时钟振荡器选用美国CRYSTEK公司生产的型号为CCSS-945的超低噪声时钟振荡器，该时钟振荡器频率为100MHz，频偏为1kHz时，相位噪声为-145dBc/Hz；频偏为10kHz时，相位噪声为-162dBc/Hz；频偏为100kHz时，相位噪声为-170dBc/Hz；频偏为1MHz时，相位噪声为-170dBc/Hz。
作为具体实施例，所述锁相环选用美国HITTITE公司生产的型号为HMC830LP6GE的超低相位噪声锁相环，该锁相环具有超低相位噪声，典型值为-110dBc/Hz；杂散抑制比大于70dBc；输出频率范围为25MHz-3000MHz；最小调节步长为3Hz；采用SMT封装，大小仅为36mm2。
作为具体实施例，所述变压器选用美国M/A-COM公司生产的型号为ETC1-1-13的传输线变压器。该变压器为宽频段传输变压器，频率范围为4.5MHz-3000MHz；初级线圈阻抗为50Ω。
作为具体实施例，所述高速比较器选用美国ADI公司生产的型号为ADCMP580、ADCMP581或者ADCMP582的超快型电压比较器。该类比较器为超快型SiGe电压比较器，传播延迟为180ps，过驱与压摆率消散为25ps，等效输入上升时间带宽为8GHz，典型输出上升/下降时间为37ps，确定性抖动为10ps，随机抖动为200fs，两个输入引脚上均有片内端电极，差分锁存控制，电源抑制比大于70dB，封装形式均为QFN16，其中ADCMP580内置CML输出驱动器，ADCMP581内置NECL输出驱动器，ADCMP582内置PECL输出驱动器，根据不同的接口需求，优选不同的比较器型号。
作为具体实施例，所述时钟输出单元为两个SMA连接器接头，本发明提供的一种低噪声可调占空比时钟信号源通过该SMA接头与负载进行连接。
本发明提供的低噪声可调占空比时钟信号源的相位噪声测试曲线如图4所示，该图表示时钟信号源输出信号频率为2GHz时，通过R&S的FSUP型频谱分析仪测试的相位噪声曲线，通过该测试曲线可以看出，时钟信号在频偏为10kHz时，信号相位噪声为-116.08dBc/Hz；频偏为100kHz时，信号相位噪声为-113.09dBc/Hz；频偏为1MHz时，信号相位噪声为-134.72dBc/Hz；频偏为10MHz时，信号相位噪声为-148.26dBc/Hz。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种低相噪可调占空比时钟信号源，其特征在于：包括指令产生单元、通讯处理单元、中央控制单元、数模转换器、时钟振荡器、锁相环、变压器、高速比较器和时钟输出单元；其中，指令产生单元：用于产生控制输出时钟占空比和频率的控制信号指令；
通讯处理单元：接收控制信号指令，并对该控制信号指令进行编码，产生控制信号码流；
中央控制单元：分析控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流；
数模转换器：接收第一控制码流，产生直流电压，得到第一控制信号；
锁相环：接收第二控制码流，产生可调节频率的差分时钟输出；
时钟振荡器：为锁相环提供一个低噪声的参考频率源；
变压器：将差分时钟输出转换为单端时钟输出，得到第二控制信号；
高速比较器：接收第一控制信号和第二控制信号，控制时钟输出单元输出设定频率和占空比的低噪声时钟信号。
2.根据权利要求1所述低相噪可调占空比时钟信号源，其特征在于：所述指令产生单元为PC机或者嵌入式设备。
3.根据权利要求1所述低相噪可调占空比时钟信号源，其特征在于：所述通讯处理单元为RS232接口、RS485接口或者USB接口。
4.根据权利要求1所述低相噪可调占空比时钟信号源，其特征在于：所述中央控制单元为单片机、ARM或者FPGA。
5.根据权利要求1所述低相噪可调占空比时钟信号源，其特征在于：所述中央控制单元中设有内部算法解析模块，所述内部算法解析模块用于解析来自通讯处理单元的控制信号码流的具体含义，产生相应的第一控制码流和第二控制码流。
6.根据权利要求1所述低相噪可调占空比时钟信号源，其特征在于：所述时钟输出单元为两个SMA连接器接头。
CN201710202865.XA 2017-03-30 2017-03-30 一种低相噪可调占空比时钟信号源 Pending CN106961261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710202865.XA CN106961261A (zh) 2017-03-30 2017-03-30 一种低相噪可调占空比时钟信号源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710202865.XA CN106961261A (zh) 2017-03-30 2017-03-30 一种低相噪可调占空比时钟信号源

Publications (1)

Publication Number Publication Date
CN106961261A true CN106961261A (zh) 2017-07-18

Family

ID=59471246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710202865.XA Pending CN106961261A (zh) 2017-03-30 2017-03-30 一种低相噪可调占空比时钟信号源

Country Status (1)

Country Link
CN (1) CN106961261A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110008158A (zh) * 2019-04-10 2019-07-12 中国电子科技集团公司第二十四研究所 一种时序逻辑信号生成装置及方法
WO2019237366A1 (zh) * 2018-06-15 2019-12-19 华为技术有限公司 参考时钟占空比校准电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321002A (zh) * 2000-04-24 2001-11-07 华为技术有限公司 长延迟时钟脉宽调整电路
CN1536785A (zh) * 2003-04-09 2004-10-13 华为技术有限公司 一种占空比可调高速光归零码产生方法和装置
US7612620B2 (en) * 2007-06-29 2009-11-03 Micron Technology, Inc. System and method for conditioning differential clock signals and integrated circuit load board using same
CN104866008A (zh) * 2015-05-13 2015-08-26 中国电子科技集团公司第四十一研究所 一种时钟系统
US9600019B2 (en) * 2015-05-22 2017-03-21 Nxp Usa, Inc. Method and apparatus for modulating a clock signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321002A (zh) * 2000-04-24 2001-11-07 华为技术有限公司 长延迟时钟脉宽调整电路
CN1536785A (zh) * 2003-04-09 2004-10-13 华为技术有限公司 一种占空比可调高速光归零码产生方法和装置
US7612620B2 (en) * 2007-06-29 2009-11-03 Micron Technology, Inc. System and method for conditioning differential clock signals and integrated circuit load board using same
CN104866008A (zh) * 2015-05-13 2015-08-26 中国电子科技集团公司第四十一研究所 一种时钟系统
US9600019B2 (en) * 2015-05-22 2017-03-21 Nxp Usa, Inc. Method and apparatus for modulating a clock signal

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
周鹏: "《DSP原理与实践：基于TMS320F28X系列》", 31 July 2014, 北京航空航天大学出版社 *
张文涛: "《光电仪器原理与应用》", 15 March 2014, 西安电子科技大学出版社 *
王培章等: "《微波射频技术电路设计与分析》", 31 August 2012, 国防工业出版社 *
王晨: "基于DDS的信号产生技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019237366A1 (zh) * 2018-06-15 2019-12-19 华为技术有限公司 参考时钟占空比校准电路
CN110008158A (zh) * 2019-04-10 2019-07-12 中国电子科技集团公司第二十四研究所 一种时序逻辑信号生成装置及方法
CN110008158B (zh) * 2019-04-10 2020-10-23 中国电子科技集团公司第二十四研究所 一种时序逻辑信号生成装置及方法

Similar Documents

Publication Publication Date Title
CN102346236B (zh) 一种时间参数测量系统
CN110504001A (zh) 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN104198918A (zh) 一种用于高速高精度adc芯片小批量生产的测试系统
CN106961261A (zh) 一种低相噪可调占空比时钟信号源
CN101788640A (zh) 基于fpga的半导体管特性实时测量控制器
CN107171657A (zh) 一种序列脉冲部分上升沿加抖的装置
Schmitz-Rode et al. A modular signal processing platform for grid and motor control, HIL and PHIL applications
CN203054048U (zh) 基于nios ii平台的触摸便携式数字存储示波器
CN104614659A (zh) 自动化测试系统和方法
CN104536282A (zh) 时间数字转换器、时间测量装置及其测量方法
CN104569899A (zh) 一种高精度高压直流互感器校验仪
CN204347454U (zh) 一种通过fpga内部延时模块测量两路信号时间差的装置
CN1584606A (zh) 一种usb总线供电的掌上通用示波器
CN204302709U (zh) 一种手持式信号发生器
CN103647526A (zh) 一种pwm闭锁控制电路
CN107271890B (zh) 一种序列脉冲部分下降沿加抖的装置
CN203423697U (zh) 一种基于fpga的简易数字信号传输性能分析仪
CN105991138B (zh) 异步逐次逼近型模数转换电路
CN110311663A (zh) 低功耗比较电路、逐次逼近式模拟数字转换器以及芯片
CN106026982A (zh) 一种单稳态触发器
CN104615030A (zh) 一种便携式函数信号发生器
CN203535207U (zh) 智能电网用模块化三相仪表检定装置
CN102386922B (zh) 一种可编程零周期时延与高速流水线模数转换器
Chen Design of control module for ADC based on FPGA
CN114884511A (zh) 一种通用的模数转换器测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718