CN104242921B - 一种高频延迟锁相环及其时钟处理方法 - Google Patents

一种高频延迟锁相环及其时钟处理方法 Download PDF

Info

Publication number
CN104242921B
CN104242921B CN201410522694.5A CN201410522694A CN104242921B CN 104242921 B CN104242921 B CN 104242921B CN 201410522694 A CN201410522694 A CN 201410522694A CN 104242921 B CN104242921 B CN 104242921B
Authority
CN
China
Prior art keywords
clock
dll
dcc
pulse width
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410522694.5A
Other languages
English (en)
Other versions
CN104242921A (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410522694.5A priority Critical patent/CN104242921B/zh
Publication of CN104242921A publication Critical patent/CN104242921A/zh
Priority to US15/515,363 priority patent/US10404247B2/en
Priority to PCT/CN2015/091198 priority patent/WO2016050211A1/zh
Application granted granted Critical
Publication of CN104242921B publication Critical patent/CN104242921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Abstract

本发明一种高频延迟锁相环，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。本发明一种高频延迟锁相环的时钟处理方法，将DLL电路中接入的输入时钟进行固定脉冲宽度的处理，然后依次通过DLL电路和DCC电路处理后得到输出时钟；输入时钟在进行固定脉冲宽度的处理时，经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿，得到宽度不小于DLL电路要求的最小脉冲宽度的固定脉冲。

Description

一种高频延迟锁相环及其时钟处理方法
技术领域
本发明涉及一种集成电路，具体为一种高频延迟锁相环及其时钟处理方法。
背景技术
延迟锁相环(Delay—locked Loop，简称DLL)技术是在PLL技术上改进得到的，被广泛应用于时序领域中。它继承了PLL电路的锁相技术，但去掉了PLL电路内的振荡器部分，取而代之的是一根延迟量可控制的延迟线。与PLL相比，DLL没有抖动累加，更小的锁定时间，环路滤波器易集成等有点。时钟占空比校正电路(DutyCycleCorrector，简称DCC)用于对信号进行占空比的调整。
现有技术中实现高频延迟锁相环是通过DLL/DCC电路结构实现的，如图1所示。其中，DLL的工作原理：输入时钟进入DLL延迟链后产生时钟_000，然后经过时钟占空比校正电路DCC以及反馈电路后形成反馈时钟，输入时钟与反馈时钟在DLL鉴相器进行相位比较后输出增加或减少的信号到DLL逻辑控制电路去控制DLL延迟链的增加或减少，直到输入时钟与反馈时钟的相位对齐。DCC的工作原理：如图2所示，时钟_000输入到DCC经过两个相同的延迟链DCC延迟链1和DCC延迟链2后产生时钟_180和时钟_360。时钟_000与时钟_360在DCC鉴相器进行相位比较后输出增加或减少的信号到DCC逻辑控制电路去控制DCC延迟链的增加或减少，直到时钟_000与时钟_360的相位对齐。
假设输入时钟的占空比很小，如图2所示。当DCC锁定以后，时钟_000和时钟_360的上升沿对齐。因为DCC延迟链1和延迟链2完全相同，所以时钟_180的上升沿与时钟_000的上升沿之间的延迟刚好为半个时钟周期。时钟_000和时钟_180输入到时钟组合电路，时钟_000的上升沿产生输出时钟的上升沿，时钟_180的上升沿产生输出时钟的下降沿，所以输出时钟的占空比是50％，即实现了时钟占空比校正。
现有技术中，如上所述的DLL/DCC电路结构中存在的问题：虽然这种结构的DLL/DCC电路可以保证输出时钟的相位和占空比(50％)，但是当输入时钟的频率很高且占空比很小时(如时钟周期TCK＝1ns，占空比为30％，高电平的宽度为300ps)，由于时钟延迟链有占空比失真的问题，输入时钟经过DLL延迟链、DCC延迟链1和DCC延迟链2后会丢失，从而导致输出时钟错误。即高电平为300ps的时钟经过延迟后，高电平消失，无法得到预定的输出时钟。
发明内容
针对现有技术中存在的问题，本发明提供一种频率高，可接收的占空比小，时钟信号稳定不会消失的一种高频延迟锁相环及其时钟处理方法。
本发明是通过以下技术方案来实现：
本发明一种高频延迟锁相环，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。
优选的，脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿。
优选的，DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号。
进一步，DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
本发明一种高频延迟锁相环的时钟处理方法，将DLL电路中接入的输入时钟进行固定脉冲宽度的处理，然后依次通过DLL电路和DCC电路处理后得到输出时钟；输入时钟在进行固定脉冲宽度的处理时，先经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿，从而得到固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过设置的脉冲产生电路将输入时钟的脉冲宽度调整固定为一个固定的宽度，使其在传输过程中有足够的脉冲宽度，不会因失真造成信号的消失，保证了时钟信号在DLL和DCC延迟链中传输时不丢失。同时由于仅仅是改变了脉冲信号的宽度，而对周期和相位没有进行改变，从而避免了对信号干扰和破坏，在提高了传送质量的同时，保证了信号传输的稳定和可靠性，适用范围广。
进一步的，通过对输入时钟的延迟，利用输入时钟自身的脉冲分别生成固定脉冲宽度的上升沿和下降沿，仅通过控制延迟的时间，就能控制固定脉冲的宽度，不引入外部信号，结构简单，定位准确。
进一步的，利用DLL/DCC电路的具体限定，对输入时钟信号进行延迟和占空比的调整，为后续输出时钟的利用提供了稳定的信号源。
附图说明
图1为现有技术中DLL/DCC电路结构示意图。
图2为现有技术中DCC工作原理的时序控制图。
图3为本发明中所述的高频延迟锁相环电路结构示意图。
图4为本发明中所述方法产生固定脉冲宽度的时序图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种高频延迟锁相环，如图3所示，其包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲生产电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。其中，如图4所示，脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿。其延迟的时间可保证固定宽度的脉冲在DLL和DCC延迟链中传输时不丢失；并且其延迟的时间就是固定脉冲宽度的时钟的脉冲宽度，因此能够简单快捷的通过对延迟时间的控制来达到对固定脉冲宽度的快速适应性调节，结构极其简单，操作极为方便。
具体的，如图3所示，DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号。DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
本发明一种高频延迟锁相环的时钟处理方法，如图4所示，将DLL电路中接入的输入时钟进行固定脉冲宽度的处理，然后依次通过DLL电路和DCC电路处理后得到输出时钟；输入时钟在进行固定脉冲宽度的处理时，先经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿，从而得到固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。由于时钟信号在DLL延迟链里传输时有占空比失真的问题，当输入时钟的脉冲宽度很窄时，输入时钟在DLL延迟链里传输时会丢失，假设当脉冲宽度小于H时，时钟会丢失，所以脉冲产生电路产生的脉冲宽度必须不小于H。即使输入时钟的脉冲宽度很小，以300ps为例，经过脉冲产生电路后的时钟，脉冲变为了一个固定的宽度，以500ps为例，500ps等于输入时钟和输入时钟_1之间的延迟，这个固定脉冲宽度的时钟经过延迟链后则不会发生消失，产生失真，从而扩大了其应用范围和所适应的输入时钟信号的频率范围。

Claims (3)

1.一种高频延迟锁相环，其特征在于，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度；
脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿；
所述的DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号；所述的DLL为延迟锁相环，所述的DCC为时钟占空比校正电路。
2.根据权利要求1所述的一种高频延迟锁相环，其特征在于，所述的DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
3.一种高频延迟锁相环的时钟处理方法，其特征在于，基于权利要求1所述的高频延迟锁相环，将DLL电路中接入的输入时钟进行固定脉冲宽度的处理，然后依次通过DLL电路和DCC电路处理后得到输出时钟；输入时钟在进行固定脉冲宽度的处理时，先经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿，从而得到固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。
CN201410522694.5A 2014-09-30 2014-09-30 一种高频延迟锁相环及其时钟处理方法 Active CN104242921B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410522694.5A CN104242921B (zh) 2014-09-30 2014-09-30 一种高频延迟锁相环及其时钟处理方法
US15/515,363 US10404247B2 (en) 2014-09-30 2015-09-30 High-frequency delay-locked loop and clock processing method for same
PCT/CN2015/091198 WO2016050211A1 (zh) 2014-09-30 2015-09-30 一种高频延迟锁相环及用于该高频延迟锁相环的时钟处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410522694.5A CN104242921B (zh) 2014-09-30 2014-09-30 一种高频延迟锁相环及其时钟处理方法

Publications (2)

Publication Number Publication Date
CN104242921A CN104242921A (zh) 2014-12-24
CN104242921B true CN104242921B (zh) 2017-12-19

Family

ID=52230384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410522694.5A Active CN104242921B (zh) 2014-09-30 2014-09-30 一种高频延迟锁相环及其时钟处理方法

Country Status (3)

Country Link
US (1) US10404247B2 (zh)
CN (1) CN104242921B (zh)
WO (1) WO2016050211A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242921B (zh) * 2014-09-30 2017-12-19 西安紫光国芯半导体有限公司 一种高频延迟锁相环及其时钟处理方法
CN106209076B (zh) * 2016-07-06 2018-05-08 西安紫光国芯半导体有限公司 一种延迟锁相环及其控制方法
CN107395166B (zh) * 2017-07-18 2020-06-23 中国电子科技集团公司第二十四研究所 基于延迟锁相的时钟占空比稳定电路
CN110176927A (zh) * 2019-05-16 2019-08-27 西北工业大学 由分段式快慢延迟链与单个延迟锁相环构成的数字脉宽调制器
KR20220021505A (ko) 2020-08-14 2022-02-22 삼성전자주식회사 듀티 조절 회로, 이를 포함하는 지연 동기 루프 회로 및 반도체 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941173A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁相回路电路
CN101771410A (zh) * 2010-01-18 2010-07-07 山东华芯半导体有限公司 一种低功耗高质量占空比输出的时钟延迟锁相环设计方法
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN103546151A (zh) * 2013-10-30 2014-01-29 西安华芯半导体有限公司 一种高速延迟锁相环
CN204119209U (zh) * 2014-09-30 2015-01-21 山东华芯半导体有限公司 一种高频延迟锁相环

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990143B2 (en) * 2002-04-25 2006-01-24 Broadcom, Corp. 50% duty-cycle clock generator
JP4086855B2 (ja) * 2005-04-15 2008-05-14 エルピーダメモリ株式会社 デューティ検出回路及びその制御方法
KR100759786B1 (ko) * 2006-02-01 2007-09-20 삼성전자주식회사 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법
KR100891335B1 (ko) * 2007-07-02 2009-03-31 삼성전자주식회사 비트 에러율 측정을 수행 할 수 있는 클럭 발생 장치
CN101087132B (zh) * 2007-07-10 2010-05-19 中国人民解放军国防科学技术大学 基于相位合成的时钟50%占空比调节方法
KR101040242B1 (ko) 2008-10-13 2011-06-09 주식회사 하이닉스반도체 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치
KR101030275B1 (ko) * 2009-10-30 2011-04-20 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
KR101659840B1 (ko) * 2010-03-11 2016-09-30 삼성전자주식회사 스큐드 게이트 타입 듀티 교정회로를 갖는 디지털 지연 동기 루프 및 그의 듀티 교정방법
KR101083639B1 (ko) * 2010-03-29 2011-11-16 주식회사 하이닉스반도체 반도체 장치 및 그 동작 방법
KR20120046885A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 집적회로
CN102638246B (zh) 2012-04-25 2017-02-08 上海华虹宏力半导体制造有限公司 占空比调整电路
CN104283550B (zh) 2014-09-29 2017-11-10 西安紫光国芯半导体有限公司 一种延迟锁相环和占空比矫正电路
CN104242921B (zh) 2014-09-30 2017-12-19 西安紫光国芯半导体有限公司 一种高频延迟锁相环及其时钟处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941173A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁相回路电路
CN101771410A (zh) * 2010-01-18 2010-07-07 山东华芯半导体有限公司 一种低功耗高质量占空比输出的时钟延迟锁相环设计方法
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN103546151A (zh) * 2013-10-30 2014-01-29 西安华芯半导体有限公司 一种高速延迟锁相环
CN204119209U (zh) * 2014-09-30 2015-01-21 山东华芯半导体有限公司 一种高频延迟锁相环

Also Published As

Publication number Publication date
CN104242921A (zh) 2014-12-24
WO2016050211A1 (zh) 2016-04-07
US20170366178A1 (en) 2017-12-21
US10404247B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN104242921B (zh) 一种高频延迟锁相环及其时钟处理方法
US8063677B2 (en) Phase locked loop and method for operating the same
US8988121B2 (en) Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US8242822B2 (en) Delay locked loop
KR101190313B1 (ko) 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
US10333534B1 (en) Apparatuses and methods for providing frequency divided clocks
US8786329B1 (en) Method for doubling the frequency of a reference clock
CN105577142A (zh) 时钟占空比调整装置及方法
TWI652902B (zh) 正交時脈發生裝置和通訊系統發送器
KR100973222B1 (ko) 타이밍 제어를 위한 지연동기 루프 장치
US8587355B2 (en) Coarse lock detector and delay-locked loop including the same
CN105610433B (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
US8446197B2 (en) Delay locked loop and method for driving the same
TWI672003B (zh) 具有相位頻率偵測器的鎖相迴路電路、用以調整鎖相迴路電路的重新對準強度的方法
KR100434501B1 (ko) 듀티 정정을 기반으로 하는 주파수 체배기
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US8456205B2 (en) Phase-frequency comparator and serial transmission device
CN104253610B (zh) 一种延迟锁相环防止错锁的电路及方法
CN204119209U (zh) 一种高频延迟锁相环
US10483989B2 (en) Phase-locked loop, phase-locking method, and communication unit
JP6513535B2 (ja) 自己注入位相同期回路
Fujii et al. A 2.6 GHz subharmonically injection-locked PLL with low-spur and wide-lock-range injection
US20070080731A1 (en) Duty cycle corrector
JP2010074562A (ja) Ｐｌｌ回路
KR20150006778A (ko) 위상 탐지기, 위상 주파수 탐지기 및 디지털 위상 고정 루프

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170427

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Applicant before: Shandong Sinochip Semiconductors Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant