CN204119209U - 一种高频延迟锁相环 - Google Patents
一种高频延迟锁相环 Download PDFInfo
- Publication number
- CN204119209U CN204119209U CN201420575546.5U CN201420575546U CN204119209U CN 204119209 U CN204119209 U CN 204119209U CN 201420575546 U CN201420575546 U CN 201420575546U CN 204119209 U CN204119209 U CN 204119209U
- Authority
- CN
- China
- Prior art keywords
- clock
- circuit
- dll
- dcc
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型一种高频延迟锁相环，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。通过设置的脉冲产生电路将输入时钟的脉冲宽度调整固定为一个固定的宽度，使其在传输过程中有足够的脉冲宽度，不会因失真造成信号的消失，保证了时钟信号在DLL和DCC延迟链中传输时不丢失。同时由于仅仅是改变了脉冲信号的宽度，而对周期和相位没有进行改变，从而避免了对信号干扰和破坏，在提高了传送质量的同时，保证了信号传输的稳定和可靠性，适用范围广。
Description
技术领域
本实用新型涉及一种集成电路，具体为一种高频延迟锁相环。
背景技术
延迟锁相环(Delay—locked Loop，简称DLL)技术是在PLL技术上改进得到的，被广泛应用于时序领域中。它继承了PLL电路的锁相技术，但去掉了PLL电路内的振荡器部分，取而代之的是一根延迟量可控制的延迟线。与PLL相比，DLL没有抖动累加，更小的锁定时间，环路滤波器易集成等有点。时钟占空比校正电路(DutyCycleCorrector，简称DCC)用于对信号进行占空比的调整。
现有技术中实现高频延迟锁相环是通过DLL/DCC电路结构实现的，如图1所示。其中，DLL的工作原理：输入时钟进入DLL延迟链后产生时钟_000，然后经过时钟占空比校正电路DCC以及反馈电路后形成反馈时钟，输入时钟与反馈时钟在DLL鉴相器进行相位比较后输出增加或减少的信号到DLL逻辑控制电路去控制DLL延迟链的增加或减少，直到输入时钟与反馈时钟的相位对齐。DCC的工作原理：如图2所示，时钟_000输入到DCC经过两个相同的延迟链DCC延迟链1和DCC延迟链2后产生时钟_180和时钟_360。时钟_000与时钟_360在DCC鉴相器进行相位比较后输出增加或减少的信号到DCC逻辑控制电路去控制DCC延迟链的增加或减少，直到时钟_000与时钟_360的相位对齐。
假设输入时钟的占空比很小，如图2所示。当DCC锁定以后，时钟_000和时钟_360的上升沿对齐。因为DCC延迟链1和延迟链2完全相同，所以时钟_180的上升沿与时钟_000的上升沿之间的延迟刚好为半个时钟周期。时钟_000和时钟_180输入到时钟组合电路，时钟_000的上升沿产生输出时钟的上升沿，时钟_180的上升沿产生输出时钟的下降沿，所以输出时钟的占空比是50％，即实现了时钟占空比校正。
现有技术中，如上所述的DLL/DCC电路结构中存在的问题：虽然这种结构的DLL/DCC电路可以保证输出时钟的相位和占空比(50％)，但是当输入时钟的频率很高且占空比很小时(如时钟周期TCK＝1ns，占空比为30％，高电平的宽度为300ps)，由于时钟延迟链有占空比失真的问题，输入时钟经过DLL延迟链、DCC延迟链1和DCC延迟链2后会丢失，从而导致输出时钟错误。即高电平为300ps的时钟经过延迟后，高电平消失，无法得到预定的输出时钟。
实用新型内容
针对现有技术中存在的问题，本实用新型提供一种频率高，可接收的占空比小，时钟信号稳定不会消失的一种高频延迟锁相环。
本实用新型是通过以下技术方案来实现：
本实用新型一种高频延迟锁相环，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。
优选的，脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿。
优选的，DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号。
进一步，DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
与现有技术相比，本实用新型具有以下有益的技术效果：
本实用新型通过设置的脉冲产生电路将输入时钟的脉冲宽度调整固定为一个固定的宽度，使其在传输过程中有足够的脉冲宽度，不会因失真造成信号的消失，保证了时钟信号在DLL和DCC延迟链中传输时不丢失。同时由于仅仅是改变了脉冲信号的宽度，而对周期和相位没有进行改变，从而避免了对信号干扰和破坏，在提高了传送质量的同时，保证了信号传输的稳定和可靠性，适用范围广。
进一步的，通过对输入时钟的延迟，利用输入时钟自身的脉冲分别生成固定脉冲宽度的上升沿和下降沿，仅通过控制延迟的时间，就能控制固定脉冲的宽度，不引入外部信号，结构简单，定位准确。
进一步的，利用DLL/DCC电路的具体限定，对输入时钟信号进行延迟和占空比的调整，为后续输出时钟的利用提供了稳定的信号源。
附图说明
图1为现有技术中DLL/DCC电路结构示意图。
图2为现有技术中DCC工作原理的时序控制图。
图3为本实用新型中所述的高频延迟锁相环电路结构示意图。
图4为本实用新型实例中所述的高频延迟锁相环产生固定脉冲宽度的时序图。
具体实施方式
下面结合具体的实施例对本实用新型做进一步的详细说明，所述是对本实用新型的解释而不是限定。
本实用新型一种高频延迟锁相环，如图3所示，其包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲生产电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。其中，如图4所示，脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿。其延迟的时间可保证固定宽度的脉冲在DLL和DCC延迟链中传输时不丢失；并且其延迟的时间就是固定脉冲宽度的时钟的脉冲宽度，因此能够简单快捷的通过对延迟时间的控制来达到对固定脉冲宽度的快速适应性调节，结构极其简单，操作极为方便。
具体的，如图3所示，DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号。DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
本实用新型在对时钟信号进行处理时，如图4所示，将DLL电路中接入的输入时钟进行固定脉冲宽度的处理，然后依次通过DLL电路和DCC电路处理后得到输出时钟；输入时钟在进行固定脉冲宽度的处理时，先经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿，从而得到固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。由于时钟信号在DLL延迟链里传输时有占空比失真的问题，当输入时钟的脉冲宽度很窄时，输入时钟在DLL延迟链里传输时会丢失，假设当脉冲宽度小于H时，时钟会丢失，所以脉冲产生电路产生的脉冲宽度必须不小于H。即使输入时钟的脉冲宽度很小，以300ps为例，经过脉冲产生电路后的时钟，脉冲变为了一个固定的宽度，以500ps为例，500ps等于输入时钟和输入时钟_1之间的延迟，这个固定脉冲宽度的时钟经过延迟链后则不会发生消失，产生失真，从而扩大了其应用范围和所适应的输入时钟信号的频率范围。
Claims (4)
1.一种高频延迟锁相环，其特征在于，包括依次串联设置的DLL电路和DCC电路，以及脉冲产生电路；输入时钟经脉冲产生电路接入到DLL电路的输入端；脉冲产生电路用于产生一个固定脉冲宽度的时钟，固定脉冲宽度不小于DLL电路要求的最小脉冲宽度。
2.根据权利要求1所述的一种高频延迟锁相环，其特征在于，脉冲产生电路中将输入时钟经过一个固定延迟后产生输入时钟_1，输入时钟的上升沿产生固定脉冲宽度的时钟的上升沿，输入时钟_1的上升沿产生固定脉冲宽度的时钟的下降沿。
3.根据权利要求1所述的一种高频延迟锁相环，其特征在于，所述的DCC电路包括串联设置的第一DCC延迟链和第二DCC延迟链，以及DCC鉴相器、DCC逻辑控制电路和时钟组合电路；输入时钟经DLL延迟链延迟后输出得到时钟_000，时钟_000接入第一DCC延迟链得到时钟_180，时钟_000接入第二DCC延迟链得到时钟_360；时钟_000和时钟_180共同接入时钟组合电路后输出得到输出时钟；DCC鉴相器用于比较时钟_000和时钟_360的相位，DCC逻辑控制电路根据相位比较的结果控制第一DCC延迟链和第二DCC延迟链产生对应的时钟信号。
4.根据权利要求3所述的一种高频延迟锁相环，其特征在于，所述的DLL电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和FB反馈电路；输入时钟经DLL延迟链延迟后输出得到时钟_000；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的时钟_000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420575546.5U CN204119209U (zh) | 2014-09-30 | 2014-09-30 | 一种高频延迟锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420575546.5U CN204119209U (zh) | 2014-09-30 | 2014-09-30 | 一种高频延迟锁相环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204119209U true CN204119209U (zh) | 2015-01-21 |
Family
ID=52336484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420575546.5U Expired - Fee Related CN204119209U (zh) | 2014-09-30 | 2014-09-30 | 一种高频延迟锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204119209U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104242921A (zh) * | 2014-09-30 | 2014-12-24 | 山东华芯半导体有限公司 | 一种高频延迟锁相环及其时钟处理方法 |
-
2014
- 2014-09-30 CN CN201420575546.5U patent/CN204119209U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104242921A (zh) * | 2014-09-30 | 2014-12-24 | 山东华芯半导体有限公司 | 一种高频延迟锁相环及其时钟处理方法 |
| WO2016050211A1 (zh) * | 2014-09-30 | 2016-04-07 | 山东华芯半导体有限公司 | 一种高频延迟锁相环及用于该高频延迟锁相环的时钟处理方法 |
| CN104242921B (zh) * | 2014-09-30 | 2017-12-19 | 西安紫光国芯半导体有限公司 | 一种高频延迟锁相环及其时钟处理方法 |
| US10404247B2 (en) | 2014-09-30 | 2019-09-03 | Xi'an Uniic Semiconductors Co., Ltd. | High-frequency delay-locked loop and clock processing method for same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8487680B1 (en) | Full-digital clock correction circuit and method thereof | |
| CN104242921A (zh) | 一种高频延迟锁相环及其时钟处理方法 | |
| US20140340132A1 (en) | Method and apparatus for generating a reference signal for a fractional-n frequency synthesizer | |
| CN105577142A (zh) | 时钟占空比调整装置及方法 | |
| KR20110102736A (ko) | 스큐드 게이트 타입 듀티 교정회로를 갖는 디지털 지연 동기 루프 및 그의 듀티 교정방법 | |
| CN108023578B (zh) | 正交时钟发生装置和通信系统发送器 | |
| US20100085123A1 (en) | Injection-locked clock multiplier | |
| US10141942B1 (en) | Apparatuses and methods for providing frequency divided clocks | |
| US8587355B2 (en) | Coarse lock detector and delay-locked loop including the same | |
| CN204168277U (zh) | 一种延迟锁相环防止错锁的电路 | |
| CN104283556A (zh) | 时钟延迟检测电路及利用时钟延迟检测电路的半导体装置 | |
| CN105610433B (zh) | 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路 | |
| US8446197B2 (en) | Delay locked loop and method for driving the same | |
| CN110212915A (zh) | 一种均匀分相输出的耦合式倍频延迟锁相环电路 | |
| CN204119209U (zh) | 一种高频延迟锁相环 | |
| US10530563B2 (en) | Clock synchronization device | |
| CN104283550B (zh) | 一种延迟锁相环和占空比矫正电路 | |
| CN104242931A (zh) | 一种快速锁定的全数字锁相环及实现方法 | |
| CN105162435A (zh) | 一种宽调整范围的时钟占空比调整电路 | |
| TW201316150A (zh) | 多相位時脈產生系統及其時脈校準方法 | |
| US10483989B2 (en) | Phase-locked loop, phase-locking method, and communication unit | |
| CN104253610A (zh) | 一种延迟锁相环防止错锁的电路及方法 | |
| CN204906337U (zh) | 一种调整时钟占空比的装置 | |
| CN205407759U (zh) | 时钟占空比调整装置 | |
| CN204168276U (zh) | 延迟锁相环和占空比矫正电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170425 Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer Patentee before: Shandong Sinochip Semiconductors Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150121 Termination date: 20180930 |