CN106209076B - 一种延迟锁相环及其控制方法 - Google Patents

一种延迟锁相环及其控制方法 Download PDF

Info

Publication number
CN106209076B
CN106209076B CN201610532417.1A CN201610532417A CN106209076B CN 106209076 B CN106209076 B CN 106209076B CN 201610532417 A CN201610532417 A CN 201610532417A CN 106209076 B CN106209076 B CN 106209076B
Authority
CN
China
Prior art keywords
dll
circuit
pulse width
output
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610532417.1A
Other languages
English (en)
Other versions
CN106209076A (zh
Inventor
刘成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610532417.1A priority Critical patent/CN106209076B/zh
Publication of CN106209076A publication Critical patent/CN106209076A/zh
Application granted granted Critical
Publication of CN106209076B publication Critical patent/CN106209076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Abstract

本发明提供一种延迟锁相环及其控制方法，所述的一种延迟锁相环，还包括脉冲宽度检测电路和逻辑或电路；脉冲宽度检测电路的输入端连接反馈时钟，输出端输出脉冲宽度检测信号连接逻辑或电路的一个输入端；逻辑或电路的另一个输入端连接占空比校正电路中DCC逻辑控制电路输出的DCC锁定信号，逻辑或电路的输出端输出en_dll连接DLL逻辑控制电路的输入端。本发明所述的方法通过设置的脉冲宽度检测电路能够将错误的反馈时钟进行过滤并产生相应的检测信号，并通过逻辑或电路将其余DCC锁定信号进行或逻辑处理，能够在避免了由于反馈时钟丢失导致鉴相器输出错误的增加或减少，从而导致DLL逻辑控制电路错误的工作的同时。

Description

一种延迟锁相环及其控制方法
技术领域
本发明涉及数字锁相环，具体为一种延迟锁相环及其控制方法。
背景技术
现有技术中的延迟锁相环DLL和占空比校正电路DCC的连接如图1所示，其中，延迟锁相环DLL中的DLL鉴相器比较输入时钟和反馈时钟的相位关系，输出增加或减少的信号到DLL逻辑控制电路，逻辑控制电路增加或减少DLL延迟链的长度，直至输入时钟和反馈时钟的相位对齐。其中，DCC锁定以后，时钟_000与时钟_360相差一个时钟周期的相位，时钟_180与时钟_000相差半个时钟周期的相位。时钟_000和时钟_180组合产生组合时钟，时钟_000的上升沿产生组合时钟的上升沿，时钟_180的上升沿产生组合时钟的下降沿，得到占空比为50％的组合时钟。如图2所示，当dll_reset完成后，dll_reset为1状态。DLL逻辑控制电路开始工作。DCC锁定以后的组合时钟的占空比是50％，但是，当DCC刚开始工作时，时钟_360和时钟_000之间相位差很大，经过时钟组合电路后，组合时钟的占空比很小，即高脉冲宽度很小。
组合时钟经过反馈电路以后，有可能反馈时钟的高脉冲宽度变得更小甚至丢失，DLL鉴相器接受到输入时钟和错误的反馈时钟后，输出错误的比较结果给DLL逻辑控制电路，导致逻辑控制电路错误的增加或减少DLL延迟链的长度。
发明内容
针对现有技术中存在的问题，本发明提供一种延迟锁相环及其控制方法，能够避免DLL逻辑控制电路错误的工作。
本发明是通过以下技术方案来实现：
一种延迟锁相环，包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和反馈电路；DLL延迟链的输入端连接输入时钟，输出端连接占空比校正电路；反馈电路输入端连接占空比校正电路输出的组合时钟，输出端输出反馈时钟连接DLL鉴相器的一个输入端；DLL鉴相器另一个输入端连接输入时钟，输出端连接DLL逻辑控制电路的输入端；DLL逻辑控制电路的输出端连接DLL延迟链的控制端；还包括脉冲宽度检测电路和逻辑或电路；脉冲宽度检测电路的输入端连接反馈时钟，输出端输出脉冲宽度检测信号连接逻辑或电路的一个输入端；逻辑或电路的另一个输入端连接占空比校正电路中DCC逻辑控制电路输出的DCC锁定信号，逻辑或电路的输出端输出en_dll连接DLL逻辑控制电路的输入端。
优选的，还包括逻辑与电路；逻辑与电路的两个输入端分别连接en_dll和dll_reset，输出端输出dll_work连接DLL逻辑控制电路的输入端；dll_work用于控制DLL逻辑控制电路是否保持上电状态。
优选的，所述的脉冲宽度检测电路包括固定延迟单元和锁存器，锁存器的一个输入端链接反馈时钟，另一个输入端连接固定延时电路输出端，锁存器的输出端输出脉冲宽度检测信号；延时时间能够调整的固定延时单元输入端连接反馈时钟。
进一步，当反馈时钟的脉冲宽度小于固定延时单元产生的固定延迟时，锁存器的输出为0。
进一步，当反馈时钟的脉冲宽度不小于固定延时单元产生的固定延迟时，锁存器的输出为1。
进一步，固定延迟单元的延迟为300ps。
一种延迟锁相环的控制方法，包括如下步骤，
步骤1，检测反馈时钟脉冲宽度是否大于设定脉冲宽度，并得到脉冲宽度检测信号；当反馈时钟的脉冲宽度小于设定脉冲宽度时，脉冲宽度检测信号输出为0，否则输出为1；
步骤2，采集DCC逻辑控制电路输出的DCC锁定信号，当DCC锁定时，DCC锁定信号输出为1，否则为0；
步骤3，将脉冲宽度检测信号和DCC锁定信号进行逻辑或处理，得到en_dll输入到DLL逻辑控制电路，从而对DLL延迟链进行控制。
优选的，设定脉冲宽度由固定延时单元设定的固定延时产生，当反馈时钟的脉冲宽度小于固定延时单元产生的固定延迟时，脉冲宽度检测信号输出为0，否则输出为1。
优选的，将dll_reset和得到的en_dll进行逻辑与处理，得到dll_work输入到DLL逻辑控制电路控制其是否保持上电状态；当dll_work为1时，DLL逻辑控制电路上电工作，当dll_work为0时，DLL逻辑控制电路断电待机。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种延迟锁相环，通过设置的脉冲宽度检测电路能够将错误的反馈时钟进行过滤并产生相应的检测信号，并通过逻辑或电路将其余DCC锁定信号进行或逻辑处理，能够在避免了由于反馈时钟丢失导致鉴相器输出错误的增加或减少，从而导致DLL逻辑控制电路错误的工作的同时；保证当DCC已经锁定后，DLL的正常工作，结构简单，设计合理，能够提高电路工作性能。
本发明所述的方法在上电以后，DLL逻辑控制电路不是立即开始工作而是处于等待状态。当脉冲宽度检测信号和DCC锁定信号都为0，DLL逻辑控制电路保持上电状态。随着DCC开始工作并增加了DCC延迟链，组合时钟的脉冲宽度增加，当反馈时钟的脉冲宽度大于设定的脉冲宽度后，脉冲宽度检测信号变为1或者DCC锁定信号为1，DLL逻辑控制电路开始工作，接受来自DLL鉴相器的输出信号，增加或减少DLL延迟链的长度。避免了由于反馈时钟丢失导致鉴相器输出错误的增加或减少，从而导致DLL逻辑控制电路错误的工作。当脉冲宽度检测信号为1时,说明反馈时钟的脉冲宽度大于固定脉冲宽度，dll可以安全的开始工作。当DCC锁定信号为1时，说明DCC已经锁定，脉冲宽度不会继续增加，此时继续等待没有意义，所以DLL开始工作。
附图说明
图1为现有技术中DLL与DCC的连接结构框图。
图2为现有技术中DCC中各时钟的时序图。
图3为本发明实例中所述的延迟锁相环的结构连接框图。
图4为本发明实例中所述的脉冲宽度检测电路的结构示意图。
图5为图4所示电路中输出为0时的时序图。
图6为图4所示电路中输出为1时的时序图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种延迟锁相环，如图3所示，在原有的延迟锁相环电路上增加脉冲宽度检测电路并输出脉冲宽度检测信号，DCC逻辑控制电路输出DCC锁定信号；脉冲宽度检测信号和DCC锁定信号经过或逻辑后输出DLL可以开始工作的使能信号en_dll，en_dll与DLL的上电复位信号dll_reset经过与逻辑后输出DLL逻辑控制电路的使能信号dll_work到DLL逻辑控制电路。反馈时钟输入到DLL鉴相器和脉冲宽度检测电路，脉冲宽度检测电路检测反馈时钟的脉冲宽度。DCC逻辑控制电路输出DCC锁定信号。脉冲宽度检测电路和DCC锁定信号进行逻辑或的运算，输出en_dll信号。en_dll信号和原有的dll_reset进行逻辑与的运算，输出dll_work信号来控制DLL逻辑控制电路。
dll_reset完成以后，dll_reset为1状态，但DLL逻辑控制电路不是立即开始工作而是处于等待状态。当脉冲宽度检测信号和DCC锁定信号都为0，en_dll为0状态，dll_work为DLL逻辑控制电路保持上电状态。随`着DCC开始工作并增加了DCC延迟链，组合时钟的脉冲宽度增加，当反馈时钟的脉冲宽度大于设定的脉冲宽度后，脉冲宽度检测信号变为1或者DCC锁定信号为1，en_dll变为1状态，dll_work也变为1，DLL逻辑控制电路开始工作，接受来自DLL鉴相器的输出信号，增加或减少DLL延迟链的长度。避免了由于反馈时钟丢失导致鉴相器输出错误的增加或减少，从而导致DLL逻辑控制电路错误的工作。
当脉冲宽度检测信号为1时，说明反馈时钟的脉冲宽度大于固定脉冲宽度，DLL可以安全的开始工作。
当DCC锁定信号为1时，说明DCC已经锁定，脉冲宽度不会继续增加，此时继续等待没有意义，所以DLL开始工作。
如图4所示，所述的脉冲宽度检测电路包括固定延迟单元和锁存器，锁存器的一个输入端链接反馈时钟，另一个输入端连接固定延时电路输出端，锁存器的输出端输出脉冲宽度检测信号；固定延时单元输入端连接反馈时钟。如图5所示，当反馈时钟的脉冲宽度小于固定延时单元产生的固定延迟时，锁存器的输出为0；如图6所示，当反馈时钟的脉冲宽度大于固定延时单元产生的固定延迟时，锁存器的输出为1。固定延迟单元的延迟时间可调，一般设为300ps左右。

Claims (7)

1.一种延迟锁相环，包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路和反馈电路；DLL延迟链的输入端连接输入时钟，输出端连接占空比校正电路；反馈电路输入端连接占空比校正电路输出的组合时钟，输出端输出反馈时钟连接DLL鉴相器的一个输入端；DLL鉴相器另一个输入端连接输入时钟，输出端连接DLL逻辑控制电路的输入端；DLL逻辑控制电路的输出端连接DLL延迟链的控制端；其特征在于，还包括脉冲宽度检测电路、逻辑或电路和逻辑与电路；脉冲宽度检测电路的输入端连接反馈时钟，输出端输出脉冲宽度检测信号连接逻辑或电路的一个输入端；逻辑或电路的另一个输入端连接占空比校正电路中DCC逻辑控制电路输出的DCC锁定信号，逻辑或电路的输出端输出en_dll；
逻辑与电路的两个输入端分别连接en_dll和dll_reset，输出端输出dll_work连接DLL逻辑控制电路的输入端；dll_work用于控制DLL逻辑控制电路是否保持上电状态；
所述的脉冲宽度检测电路包括固定延迟单元和锁存器，锁存器的一个输入端连接反馈时钟，另一个输入端连接固定延迟单元输出端，锁存器的输出端输出脉冲宽度检测信号；延时时间能够调整的固定延迟单元输入端连接反馈时钟。
2.根据权利要求1所述的一种延迟锁相环，其特征在于，当反馈时钟的脉冲宽度小于固定延迟单元产生的固定延迟时，锁存器的输出为0。
3.根据权利要求1所述的一种延迟锁相环，其特征在于，当反馈时钟的脉冲宽度不小于固定延迟单元产生的固定延迟时，锁存器的输出为1。
4.根据权利要求1所述的一种延迟锁相环，其特征在于，固定延迟单元的延迟为300ps。
5.一种延迟锁相环的控制方法，其特征在于，包括如下步骤，
步骤1，检测反馈时钟脉冲宽度是否大于设定脉冲宽度，并得到脉冲宽度检测信号；当反馈时钟的脉冲宽度小于设定脉冲宽度时，脉冲宽度检测信号输出为0，否则输出为1；
步骤2，采集DCC逻辑控制电路输出的DCC锁定信号，当DCC锁定时，DCC锁定信号输出为1，否则为0；
步骤3，将脉冲宽度检测信号和DCC锁定信号进行逻辑或处理，得到en_dll输入到DLL逻辑控制电路，从而对DLL延迟链进行控制。
6.根据权利要求5所述的一种延迟锁相环的控制方法，其特征在于，设定脉冲宽度由固定延迟单元设定的固定延迟产生，当反馈时钟的脉冲宽度小于固定延迟单元产生的固定延迟时，脉冲宽度检测信号输出为0，否则输出为1。
7.根据权利要求5所述的一种延迟锁相环的控制方法，其特征在于，将dll_reset和得到的en_dll进行逻辑与处理，得到dll_work输入到DLL逻辑控制电路控制其是否保持上电状态；当dll_work为1时，DLL逻辑控制电路上电工作，当dll_work为0时，DLL逻辑控制电路断电待机。
CN201610532417.1A 2016-07-06 2016-07-06 一种延迟锁相环及其控制方法 Active CN106209076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610532417.1A CN106209076B (zh) 2016-07-06 2016-07-06 一种延迟锁相环及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610532417.1A CN106209076B (zh) 2016-07-06 2016-07-06 一种延迟锁相环及其控制方法

Publications (2)

Publication Number Publication Date
CN106209076A CN106209076A (zh) 2016-12-07
CN106209076B true CN106209076B (zh) 2018-05-08

Family

ID=57472541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610532417.1A Active CN106209076B (zh) 2016-07-06 2016-07-06 一种延迟锁相环及其控制方法

Country Status (1)

Country Link
CN (1) CN106209076B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934655B (zh) * 2020-07-28 2023-03-28 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873131A (zh) * 2009-04-21 2010-10-27 三星电子株式会社 延迟锁相环和驱动延迟锁相环的方法
CN103856187A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体装置及其占空比校正方法
CN104242921A (zh) * 2014-09-30 2014-12-24 山东华芯半导体有限公司 一种高频延迟锁相环及其时钟处理方法
CN205811988U (zh) * 2016-07-06 2016-12-14 西安紫光国芯半导体有限公司 一种延迟锁相环

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933805B1 (ko) * 2008-06-30 2009-12-24 주식회사 하이닉스반도체 듀티비 보정회로 및 그를 포함하는 지연고정루프회로
KR101685630B1 (ko) * 2010-03-02 2016-12-13 삼성전자주식회사 2상 딜레이 라인과 듀티 교정회로를 갖는 지연 동기 루프 및 그의 듀티 교정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873131A (zh) * 2009-04-21 2010-10-27 三星电子株式会社 延迟锁相环和驱动延迟锁相环的方法
CN103856187A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体装置及其占空比校正方法
CN104242921A (zh) * 2014-09-30 2014-12-24 山东华芯半导体有限公司 一种高频延迟锁相环及其时钟处理方法
CN205811988U (zh) * 2016-07-06 2016-12-14 西安紫光国芯半导体有限公司 一种延迟锁相环

Also Published As

Publication number Publication date
CN106209076A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN103546151B (zh) 一种高速延迟锁相环
CN104009618B (zh) 同步驱动并联功率模块变流器的均流控制方法及控制器
US8536910B2 (en) System and method for reducing power consumption in a phased-locked loop circuit
CN104868769B (zh) 基于电网电压过零点和同步调制的pwm载波自同步控制方法
RU2005129253A (ru) Обнаружение и исправление ошибок на ступенях обработки интегральной схемы
CN106209076B (zh) 一种延迟锁相环及其控制方法
CN101789784A (zh) 用于延时锁定环的可配置鉴相器
CN105515456B (zh) 一种直流无刷电机根据负载自动调整效率的方法及控制系统
CN203352842U (zh) 带有频率跟踪电路的感应加热设备
CN104242921B (zh) 一种高频延迟锁相环及其时钟处理方法
CN205231983U (zh) 一种能根据负载自动调整效率的直流无刷电机
CN105978539A (zh) 一种结构精简的快速时钟拉伸电路
CN107482590A (zh) 一种igbt模块的驱动与故障保护电路
JP5398233B2 (ja) インバータの単独運転検出装置および単独運転検出方法
KR101202682B1 (ko) 위상고정루프
CN106301357A (zh) 一种全数字锁相环
CN205811988U (zh) 一种延迟锁相环
CN103197754A (zh) 一种降低芯片功耗的方法和装置
CN110048374A (zh) 一种输出短路保护电路、变换器的控制方法及变换器
CN105134486B (zh) 风电机组功率控制方法、装置及系统
CN217216525U (zh) 占空比校正电路
CN104702270B (zh) 一种延迟锁相环及其更新控制方法
CN201290092Y (zh) 异步电动机调压节能控制器
CN107733402B (zh) 面向近阈值低电压的时序监测单元及监测系统
CN104702273A (zh) 一种防止错锁的延迟锁相环及其锁相方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant