CN217216525U - 占空比校正电路 - Google Patents

Abstract

本实用新型公开了一种占空比校正电路。其中，该占空比校正电路包括信号接入端；信号调整电路，与信号接入端电性连接，接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号；占空比检测电路，与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；数控延迟电路，分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。

Description

占空比校正电路

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种占空比校正电路。

背景技术

现代高速大规模集成电路中对时钟信号的质量要求越来越高。时钟信号的质量除了传统的时钟抖动外，时钟占空比也越来越成为影响高速集成电路性能的关键因素，其中占空比为50％的时钟信号在高速大规模集成电路中尤为重要。在存储器中，占空比达到50％能够最大限度地提高时钟电平的利用效率，从而保障系统的正常运作和效能的最佳发挥。目前，在占空比校准电路中，其占空比检测电路由于设计时电容已经固定，不同的工艺角参数就会有不同的充放电速度，会导致占空比检测电路中电容元件过早过快或过晚过慢进行放电操作，实际工作中时钟电路占空比往往会偏离50％，在当前射频和通信领域中，很多电路都要求输入的时钟信号拥有较高精度的50％占空比。但是随着频率的提升，为了确保频率精确和低相噪，锁相环输出通常很难保证占空比在50％附近一个较小的范围内。

实用新型内容

本实用新型的目的在于提供一种占空比校正电路，以解决占空比难以稳定在50％范围附近的问题。

为了解决上述问题，本实用新型提供了一种占空比校正电路，其包括：

信号接入端和信号输出端；

信号调整电路，分别与信号接入端、信号输出端电性连接，接收信号接入端输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号后从信号输出端输出；

占空比检测电路，与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；

数控延迟电路，分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。

可选的，信号调整电路包括第一触发器、第二触发器和与非门，第一触发器的CK端与信号接入端电性连接，第一触发器的Q端分别与信号输出端、与非门的一端电性连接，第二触发器的CK端与数控延迟电路的电性连接，第二触发器的Q端与与非门的一端电性连接，与非门的另一端分别与第一触发器和第二触发器的复位端电性连接。

可选的，占空比检测电路包括反相器、滤波器、比较器和有限状态机，反相器的两端分别与第一触发器的Q端、滤波器的输入端电性连接，滤波器的输出端与比较器的输入端电性连接，比较器的输出端与有限状态机电性连接，有限状态机与数控延迟电路电性连接。

可选的，反相器还包括两级反相器和一级反相器，两级反相器的两端分别与第一触发器的Q端、滤波器的正向输入端电性连接，一级反相器的两端与第一触发器的Q端、滤波器的负向输入端电性连接。

可选的，有限状态机包括表决器和计数器，比较器的输出端与表决器的一端电性连接，表决器的另一端与计数器的一端电性连接，计数器的另一端与数控延迟电路的一端电性连接。

可选的，有限状态机还配置有增益配置位。

可选的，数控延迟电路包括选择器和多个反相器组串联的延迟链，延迟链的输入端与信号接入端电性连接，每个反相器组的输出端与选择器的输入端电性连接，选择器的输出端与信号调整电路电性连接。

可选的，反相器组包括至少两个串联的反相器。

与现有技术相比，本实用新型通过信号调整电路接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号，占空比检测电路与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果，数控延迟电路分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。

附图说明

图1为本实用新型占空比校正电路一种实施例的结构示意图。

图2为本实用新型占空比校正电路一种实施例的结构示意图。

图3为本实用新型占空比校正电路一种实施例的仿真图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用来限定本实用新型。

图1展示了本实用新型占空比校正电路的一种实施例。在本实施例中，该占空比校正电路包括信号接入端1、信号输出端5、信号调整电路2、占空比检测电路3和数控延迟电路4。

其中，信号调整电路2，分别与信号接入端1、信号输出端5电性连接，接收信号接入端1输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号后从信号输出端5输出；

占空比检测电路3，与信号调整电路2电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；

数控延迟电路4，分别与占空比检测电路3、信号调整电路2、信号接入端 1电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。

本实施例中，现代高速大规模集成电路中对时钟信号的质量要求越来越高。时钟信号的质量除了传统的时钟抖动外，时钟占空比也越来越成为影响高速集成电路性能的关键因素，其中占空比为50％的时钟信号在高速大规模集成电路中尤为重要。

具体的，当信号调整电路2接收信号接入端1输入的第一时钟信号的上升沿时，将第一时钟信号转换为第二时钟信号后从信号输出端5输出，占空比检测电路3与信号调整电路2电性连接，从而从信号调整电路2中接收第二时钟信号。当占空比检测电路3接收第二时钟信号时，占空比检测电路3检测第二时钟信号的占空比，并生成反馈结果。数控延迟电路4，分别与占空比检测电路3、信号调整电路2、信号接入端1电性连接，当数控延迟电路4接收到反馈结果时，根据反馈结果进行对信号调整电路2生成的第二时钟信号进行相应的延迟操作，以调整第二时钟信号的占空比，使得其调整在50％左右。

本实施例的占空比校正电路通过信号调整电路接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号，占空比检测电路与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果，数控延迟电路分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。

进一步地，信号调整电路2包括第一触发器21、第二触发器22和与非门 23，第一触发器21的CK端与信号接入端1电性连接，第一触发器21的Q端分别与信号输出端5、与非门23的一端电性连接，第二触发器22的CK端与数控延迟电路的电性连接，第二触发器22的Q端与与非门23的一端电性连接，与非门23的另一端分别与第一触发器21和第二触发器22的复位端电性连接。

本实施例中，第一触发器21的CK端接收信号接入端输入的第一时钟信号的上升沿时，经过第一触发器21将第一时钟信号转换为第二时钟信号，将第二时钟信号从的第一触发器21Q端向信号输出端输出，第二时钟信号经过占空比检测电路之后检测第二时钟信号的占空比，并生成反馈结果，将反馈结果输入数控延迟电路，数控延迟电路根据数反馈结果控制延迟信号输出，第二触发器 22的CK端与数控延迟电路的电性连接，当第二触发器22的CK端接收延迟信号时，第二触发器22的Q端的第二时钟信号经过与非门23，与非门23根据延迟信号将第一触发器21Q端和第二触发器22Q端的第二时钟信号都变成第一时钟信号。

进一步地，占空比检测电路3包括反相器31、滤波器32、比较器33和有限状态机34，反相器31的两端分别与第一触发器21的Q端、滤波器32的输入端电性连接，滤波器的输出端与比较器33的输入端电性连接，比较器33的输出端与有限状态机34电性连接，有限状态机34与数控延迟电路电性连接。

本实施例中，将第二时钟信号从的第一触发器21Q端向信号输出端输出，第二时钟信号经过进入滤波器32，得到第二时钟信号及其反向信号的共模电压，将第二时钟信号和其反向信号的共模电压送入比较器33进行比较，如果比较器33正向输入端电压高于比较器33负向输入端，就输出1，反之输出0，也就是判断当前第二时钟信号的占空比是大于还是小于50％，把多次判断的结果送到有限状态机34，有限状态机34将比较结果进行处理，将处理结果输入数控延迟电路，数控延迟电路会将第一时钟信号的上升沿延迟之后送入第二触发器22，将第二时钟信号变为第一时钟信号。将直接连入环路的运放改为连接数字电路的比较器，避免运放的高增益直接接入导致的环路稳定性问题。

进一步地，反相器31还包括两级反相器311和一级反相器312，两级反相器311的两端分别与第一触发器21的Q端、滤波器32的正向输入端电性连接，一级反相器312的两端与第一触发器21的Q端、滤波器32的负向输入端电性连接。

本实施例中，滤波器32正向输入第二时钟信号经过两级反相器311的同相信号，滤波器32负向输入经过一级反相器312的第二时钟信号的反相信号，滤波器32输出是对应输入的共模电压，也就是高电平占总周期的比例乘上高电平电压值。再将滤波器32正向输出的共模电压输入比较器33的正向输入端，将滤波器32负向输出的共模电压输入比较器33的负向输入端。

进一步地，如图2所示，有限状态机34包括表决器341和计数器342，比较器33的输出端与表决器341的一端电性连接，表决器341的另一端与计数器 342的一端电性连接，计数器342的另一端与数控延迟电路的一端电性连接。

本实施例中，将第二时钟信号从的第一触发器21Q端向信号输出端输出，第二时钟信号经过进入滤波器32，得到第二时钟信号及其反向信号的共模电压，将第二时钟信号和其反向信号的共模电压送入比较器33进行比较，如果比较器33正向输入端电压高于比较器33负向输入端，就输出1，反之输出0，也就是判断当前第二时钟信号的占空比是大于还是小于50％，比较结果由表决器 341进行多数表决，根据表决结果，在一定时间内表决器341表决1多，计数器342就减1，表决器341表决0多计数器342就加1。计数器342的结果会控制数控延迟电路的延迟，进而改变占空比。将滤波功能分在滤波器和表决器两个部分进行，避免滤波器的阻容大小导致的建立时间和环路稳定之间的冲突。加入表决器进行部分滤波功能，从而可以通过简单初始化快速建立模式实现前期快速建立和建立后低占空比抖动。

进一步地，有限状态机34还配置有增益配置位6。

本实施例中，有限状态机34还配置有增益配置位6，用来确定输入的配置的值。

需要说明的是，为了加快有限状态机34建立当前周期的累计数值速度，增益越大建立越快，但是建立完之后如果增益不调小，会导致最后占空比波动很大。所以只在前部分周期把增益调整到合理阈值。

另外一个加快有限状态机34建立当前周期的累计数值速度方法是直接先给一个预估的建立值，减少中间建立时间，由于这个预估值未必准确，因此在不同PVT条件下可能偏差很大。两种不同办法可以联合使用，但是没有比较哪个更快，因为减少的时间不是一个固定值。

进一步地，数控延迟电路4包括选择器42和多个反相器组43串联的延迟链41，延迟链41的输入端与信号接入端1电性连接，每个反相器组43的输出端与选择器42的输入端电性连接，选择器42的输出端与信号调整电路电性连接。

本实施例中，延迟链41用来做延迟，选择器42的输入端接收信号输入端的很多不同延迟，选择器42根据当前反馈结果选择将哪一个延迟信号输出出去。将模拟的压控延迟线改为数控延迟链，避免了在较大频率范围内调整时压控延迟线增益变化带来的环路稳定性问题。

具体地，例如，第一时钟信号的上升沿经过第一触发器21之后，滤波器 32将第二时钟信号和其反向信号的共模电压取出后送入比较器33，比较器33 结果进入有限状态机34之后首先进行0/1判断，确定当前数据是加或减，然后乘上配置好的倍数(1/2/4/8)之后与当前周期的累计数存储的数据进行累加。为了加快建立速度，在初始化后的前512个周期内，输入的配置增益会直接设置为16，在512个周期结束之后再切换为配置位设置的倍数。此外，还可以通过直接设置初始当前周期的累计数的方式来加快建立速度。当前周期的累计数设置的位宽为11位，而最终输出的控制码为当前周期的累计数的位宽的高7 位，这样当前周期的累计数的低4位就会成为表决计数，需要1或0累计净多出现16次才会改变控制码一次。控制码通过7-128选择器42将数控延迟电路上不同位置的信号送入第二触发器22的CK端。该方案的仿真结果如图3所示，其中纵轴为输出第二时钟信号的占空比，横轴为所用时间，可以看出仅需1.6us 即可实现建立且纹波仅为两个反相器的延迟。

进一步地，反相器组43包括至少两个串联的反相器31。

本实施例中，反相器组43包括至少两个串联的反相器31，反相器组43用来做延迟，当第一时钟信号和第二时钟信号的建立时间差不多时，将占空比往 50％调整。

以上对实用新型的具体实施方式进行了详细说明，但其只作为范例，本实用新型并不限制与以上描述的具体实施方式。对于本领域的技术人员而言，任何对该实用新型进行的等同修改或替代也都在本实用新型的范畴之中，因此，在不脱离本实用新型的精神和原则范围下所作的均等变换和修改、改进等，都应涵盖在本实用新型的范围内。

Claims (8)

1.一种占空比校正电路，其特征在于，其包括：

信号接入端和信号输出端；

信号调整电路，分别与所述信号接入端、所述信号输出端电性连接，接收所述信号接入端输入的第一时钟信号，并将所述第一时钟信号转换为第二时钟信号后从所述信号输出端输出；

占空比检测电路，与所述信号调整电路电性连接，用于检测所述第二时钟信号的占空比，并生成反馈结果；

数控延迟电路，分别与所述占空比检测电路、所述信号调整电路、所述信号接入端电性连接，用于根据反馈结果进行对所述信号调整电路生成的第二时钟信号进行相应的延迟操作。

2.根据权利要求1所述的占空比校正电路，其特征在于，所述信号调整电路包括第一触发器、第二触发器和与非门，所述第一触发器的CK端与所述信号接入端电性连接,所述的第一触发器的Q端分别与信号输出端、所述与非门的一端电性连接，所述第二触发器的CK端与所述数控延迟电路的电性连接，所述第二触发器的Q端与所述与非门的一端电性连接，所述与非门的另一端分别与所述第一触发器和所述第二触发器的复位端电性连接。

3.根据权利要求2所述的占空比校正电路，其特征在于，所述占空比检测电路包括反相器、滤波器、比较器和有限状态机，所述反相器的两端分别与所述第一触发器的Q端、所述滤波器的输入端电性连接，所述滤波器的输出端与所述比较器的输入端电性连接，所述比较器的输出端与所述有限状态机电性连接，所述有限状态机与所述数控延迟电路电性连接。

4.根据权利要求3所述的占空比校正电路，其特征在于，所述反相器还包括两级反相器和一级反相器，所述两级反相器的两端分别与所述第一触发器的Q端、所述滤波器的正向输入端电性连接，所述一级反相器的两端与所述第一触发器的Q端、所述滤波器的负向输入端电性连接。

5.根据权利要求3所述的占空比校正电路，其特征在于，所述有限状态机包括表决器和计数器，所述比较器的输出端与所述表决器的一端电性连接，所述表决器的另一端与所述计数器的一端电性连接，所述计数器的另一端与所述数控延迟电路的一端电性连接。

6.根据权利要求3所述的占空比校正电路，其特征在于，所述有限状态机还配置有增益配置位。

7.根据权利要求1所述的占空比校正电路，其特征在于，所述数控延迟电路包括选择器和多个反相器组串联的延迟链，所述延迟链的输入端与所述信号接入端电性连接，每个反相器组的输出端与所述选择器的输入端电性连接，所述选择器的输出端与所述信号调整电路电性连接。

8.根据权利要求7所述的占空比校正电路，其特征在于，所述反相器组包括至少两个串联的反相器。

Images