CN110868212B - 一种高速计数和比较电路及其方法 - Google Patents
一种高速计数和比较电路及其方法 Download PDFInfo
- Publication number
- CN110868212B CN110868212B CN201911215985.9A CN201911215985A CN110868212B CN 110868212 B CN110868212 B CN 110868212B CN 201911215985 A CN201911215985 A CN 201911215985A CN 110868212 B CN110868212 B CN 110868212B
- Authority
- CN
- China
- Prior art keywords
- frequency
- counting
- frequency counter
- low
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000010200 validation analysis Methods 0.000 abstract 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种高速计数和比较电路及其方法，该电路包括低频计数器、高频计数器、使能控制模块、时钟分频器与计数预设值分配模块；当外部计数使能信号启动时，根据所预设的默认输入值，设定低频计数器和高频计数器的预设默认值；当内部计数使能信号有效时，低频计数器开始计数；当低频计数器完成信号有效时，高频计数器开始计数；当高频计数器完成信号有效时，控制使能信号有效、内部计数使能信号无效，同时对低频计数器、高频计数器进行复位。本发明能降低计数器的时钟频率，降低组合逻辑电路的复杂度，从而在低节点的工艺条件下，实现电路的高性能。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种高速计数和比较电路及其方法。
背景技术
在数字集成电路中，经常需要实现这样的功能：对时钟进行计数，当时钟计数达到一定的数值时，输出一个使能控制信号，触发后续电路的功能。这样的电路，传统上是用D触发器组电路、加法逻辑电路和比较器电路实现的，如图1所示。图1电路的工作原理如下：在系统复位时，通过预设默认输入值，得到比较器一端的固定输入。D触发器组的输出，是当前计数器的计数值。D触发器组的输入，是加法器或者寄存器加一的组合逻辑。随着时钟的翻转，D触发器组输出值将会进行加法操作。同时，D触发器组的输出值会与比较器一端的默认值进行比较；当D触发器组的输出值，超过预设默认输入值时，就会对后续电路产生使能控制信号。
在实际的电路实现中，随着计数器(D触发器组)位数的增加，由EDA工具综合所形成的加法器的功耗与面积也会增加。更为重要的是，欲在一个时钟周期内同时实现计数、比较功能，对于位宽较大的电路，在低工艺节点下已经不能满足时序要求。因此，上述传统电路，就成为这一类数字电路设计的瓶颈，直接影响到整个数字电路的性能。
发明内容
本发明为了克服现有电路的上述缺点，提供一种高速计数和比较电路及其方法，以期能降低计数器的时钟频率，降低组合逻辑电路的复杂度，从而在低节点的工艺条件下，实现电路的高性能。
为了实现上述目的，本发明采用的技术方案是：
本发明一种高速计数和比较电路的特点包括：低频计数器、高频计数器、使能控制模块、时钟分频器与计数预设值分配模块；
所述时钟分频器接收外部时钟信号并进行分频处理，产生分频时钟信号，输出到所述低频计数器；
所述使能控制模块接收外部计数使能信号，并在外部计数使能信号有效时，控制所述计数预设值分配模块根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，所述高频预设默认值在高频计数的输出寄存器中的存储形式为所述高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为所述高频计数器的输出寄存器的位宽与所述高频预设默认值之差；
所述计数预设值分配模块完成默认值设置后，所述使能控制模块将内部计数使能信号置为有效；使得所述低频计数器根据所述分频时钟信号从零开始计数，当所述低频计数器达到低频预设默认值时，所述低频计数器完成计数，并产生低频计数完成标志信号，分别输出到所述高频计数器与使能控制模块；
所述高频计数器接收低频计数完成标志信号后，所述高频计数器根据所接收到的外部时钟信号采用移位寄存器的方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示所述高频计数器计数完成，并产生高频计数器完成标志信号，输出到所述使能控制模块；
所述使能控制模块接收所述低频计数完成标志信号和高频计数完成标志信号后，输出有效的使能控制信号到外部电路；并将所述内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
本发明一种高速计数和比较方法的特点是按如下步骤进行：
步骤1、外部的时钟信号进行分频处理后产生分频时钟信号；
步骤2、在外部计数使能信号有效时，根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，所述高频预设默认值在高频计数的输出寄存器中的存储形式为所述高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为所述高频计数器的输出寄存器的位宽与所述高频预设默认值之差；
步骤3、当完成默认值设置时，将内部计数使能信号置为有效；
步骤4、当内部计数使能信号置为有效时，根据所述分频时钟信号，利用所述低频计数器从零开始计数，当所述低频计数器达到低频预设默认值时，表示所述低频计数器完成计数；
步骤5、当所述低频计数器完成计数时，根据所接收到的外部的时钟信号，所述高频计数器采用移位寄存器方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示所述高频计数器计数完成；
步骤6、当所述低频计数器和高频计数器都完成计数时，输出有效的使能控制信号到外部电路；并将所述内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
与现有技术相比，本发明的有益效果体现在：
本发明将传统的基于D触发器组的计数器的功能分成高速计数和低速计数两部分电路来实现，一部分在低频时钟下进行计数，另一部分采用移位计数器的方式，在高频时钟下进行计数，通过使能控制模块对两个计数电路模块的控制，完成了高速多位宽的计数、比较和使能功能，并降低了计数器的时钟频率，降低了组合逻辑电路的复杂度，从而在低节点工艺条件下实现了电路的高性能。
附图说明
图1是传统高速计数和比较电路应用原理图；
图2是本发明高速计数和比较方法的模块电路应用原理图；
图3是本发明高速计数和比较方法的工作流程图。
具体实施方式
本实施例中，如图2所示，一种高速计数和比较电路包括：低频计数器、高频计数器、使能控制模块、时钟分频器与计数预设值分配模块；和传统的应用于该领域的电路相比，该电路将计数器单元分成两个部分实现。其中，低频计数器采用传统方式计数，其时钟采用时钟信号CLK的分频时钟；而对于高频计数器，时钟则采用时钟信号CLK，计数则采用移位的方式来实现，具体地说：
时钟分频器接收外部时钟信号并进行分频处理，并产生分频时钟信号，输出到所述低频计数器；
使能控制模块接收外部计数使能信号，并在外部计数使能信号有效时，控制计数预设值分配模块根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，高频预设默认值在高频计数的输出寄存器中的存储形式为高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为高频计数器的输出寄存器的位宽与高频预设默认值之差；
计数预设值分配模块完成默认值设置后，使能控制模块将内部计数使能信号置为有效；使得低频计数器根据分频时钟信号从零开始计数，当低频计数器达到低频预设默认值时，低频计数器完成计数，并产生低频计数完成标志信号，分别输出到高频计数器与使能控制模块；
高频计数器接收低频计数完成标志信号后，高频计数器根据所接收到的外部的时钟信号采用移位寄存器的方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示所述高频计数器计数完成，产生高频计数器完成标志信号，并输出到所述使能控制模块；
使能控制模块接收低频计数完成标志信号和高频计数完成标志信号后，输出有效的使能控制信号到外部电路；并将内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
本实施例中，如图3所示，一种高速计数和比较方法是按如下步骤进行：
步骤1、外部的时钟信号进行分频处理后产生分频时钟信号；
步骤2、在外部计数使能信号有效时，根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，高频预设默认值在高频计数的输出寄存器中的存储形式为高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为高频计数器的输出寄存器的位宽与高频预设默认值之差；
步骤3、当完成默认值设置时，将内部计数使能信号置为有效；
步骤4、当内部计数使能信号置为有效时，根据分频时钟信号，利用低频计数器从零开始计数，当低频计数器达到低频预设默认值时，表示低频计数器完成计数；
步骤5、当低频计数器完成计数时，根据所接收到的外部的时钟信号，利用高频计数器的移位寄存器方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示高频计数器计数完成；
步骤6、当低频计数器和高频计数器都完成计数时，输出有效的使能控制信号到外部电路；并将内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
步骤7、重复步骤1-步骤5，进入下一轮计数和比较的工作周期。
Claims (2)
1.一种高速计数和比较电路，其特征包括：低频计数器、高频计数器、使能控制模块、时钟分频器与计数预设值分配模块；
所述时钟分频器接收外部时钟信号并进行分频处理，产生分频时钟信号，输出到所述低频计数器；
所述使能控制模块接收外部计数使能信号，并在外部计数使能信号有效时，控制所述计数预设值分配模块根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，所述高频预设默认值在高频计数的输出寄存器中的存储形式为所述高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为所述高频计数器的输出寄存器的位宽与所述高频预设默认值之差；
所述计数预设值分配模块完成默认值设置后，所述使能控制模块将内部计数使能信号置为有效；使得所述低频计数器根据所述分频时钟信号从零开始计数，当所述低频计数器达到低频预设默认值时，所述低频计数器完成计数，并产生低频计数完成标志信号，分别输出到所述高频计数器与使能控制模块；
所述高频计数器接收低频计数完成标志信号后，所述高频计数器根据所接收到的外部时钟信号采用移位寄存器的方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示所述高频计数器计数完成，并产生高频计数器完成标志信号，输出到所述使能控制模块；
所述使能控制模块接收所述低频计数完成标志信号和高频计数完成标志信号后，输出有效的使能控制信号到外部电路；并将所述内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
2.一种高速计数和比较方法，其特征是按如下步骤进行：
步骤1、外部的时钟信号进行分频处理后产生分频时钟信号；
步骤2、在外部计数使能信号有效时，根据所存储的预设默认值以及当前时钟周期，确定低频计数器的低频预设默认值以及高频计数器的高频预设默认值；其中，所述高频预设默认值在高频计数的输出寄存器中的存储形式为所述高频计数器的输出寄存器的前N位置“1”，其余位置“0”，N为所述高频计数器的输出寄存器的位宽与所述高频预设默认值之差；
步骤3、当完成默认值设置时，将内部计数使能信号置为有效；
步骤4、当内部计数使能信号置为有效时，根据所述分频时钟信号，利用所述低频计数器从零开始计数，当所述低频计数器达到低频预设默认值时，表示所述低频计数器完成计数；
步骤5、当所述低频计数器完成计数时，根据所接收到的外部的时钟信号，所述高频计数器采用移位寄存器方式开始计数，当高电平“1”移位到高频计数器的输出级时，表示所述高频计数器计数完成；
步骤6、当所述低频计数器和高频计数器都完成计数时，输出有效的使能控制信号到外部电路；并将所述内部计数使能信号置为无效，不再接收外部的时钟信号；同时对低频计数器和高频计数器进行复位，即相应寄存器组的初始值均置为“0”；从而完成当前时钟周期的计数与比较功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911215985.9A CN110868212B (zh) | 2019-12-02 | 2019-12-02 | 一种高速计数和比较电路及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911215985.9A CN110868212B (zh) | 2019-12-02 | 2019-12-02 | 一种高速计数和比较电路及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110868212A CN110868212A (zh) | 2020-03-06 |
| CN110868212B true CN110868212B (zh) | 2023-03-24 |
Family
ID=69658262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911215985.9A Active CN110868212B (zh) | 2019-12-02 | 2019-12-02 | 一种高速计数和比较电路及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110868212B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111404545B (zh) * | 2020-04-20 | 2022-07-29 | 成都华微电子科技股份有限公司 | 带数字修调功能的振荡器电路和时钟信号生成方法 |
| US11811403B2 (en) | 2022-03-25 | 2023-11-07 | Changxin Memory Technologies, Inc. | Clock counter, method for clock counting, and storage apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071826A (ko) * | 1997-02-27 | 1998-10-26 | 가네꼬 히사시 | 고주파를 카운트하기 위한 카운터 |
| US6618456B1 (en) * | 1999-10-21 | 2003-09-09 | Semtech Corporation | Asynchronous timing oscillator re-synchronizer and method |
| CN101446845A (zh) * | 2008-12-19 | 2009-06-03 | 那微微电子科技（上海）有限公司 | 频率调节装置 |
| CN104993826A (zh) * | 2015-07-22 | 2015-10-21 | 广州润芯信息技术有限公司 | 一种分频方法及其装置 |
-
2019
- 2019-12-02 CN CN201911215985.9A patent/CN110868212B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071826A (ko) * | 1997-02-27 | 1998-10-26 | 가네꼬 히사시 | 고주파를 카운트하기 위한 카운터 |
| US6618456B1 (en) * | 1999-10-21 | 2003-09-09 | Semtech Corporation | Asynchronous timing oscillator re-synchronizer and method |
| CN101446845A (zh) * | 2008-12-19 | 2009-06-03 | 那微微电子科技（上海）有限公司 | 频率调节装置 |
| CN104993826A (zh) * | 2015-07-22 | 2015-10-21 | 广州润芯信息技术有限公司 | 一种分频方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110868212A (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
| CN110868212B (zh) | 一种高速计数和比较电路及其方法 | |
| CN107222189B (zh) | 一种数字脉冲宽度调制器 | |
| TWI407696B (zh) | 非同步乒乓計數器 | |
| US20090238017A1 (en) | Digital dll circuit | |
| CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| US7013404B2 (en) | Semiconductor integrated circuit characterized by timing adjustment of clock switching control | |
| US8786347B1 (en) | Delay circuits for simulating delays based on a single cycle of a clock signal | |
| CN102055465A (zh) | 一种可配置任意整数半整数分频器装置及方法 | |
| CN106452394A (zh) | 一种具有自动复位功能的时钟切换结构 | |
| CN108347245B (zh) | 时钟分频器 | |
| US20020075989A1 (en) | High-speed counter with sequential binary count order and method thereof | |
| CN111262559B (zh) | 具有校正功能的延迟线电路及其校正方法 | |
| CN114400987A (zh) | 占空比校正电路 | |
| JP3764560B2 (ja) | デジタル遅延回路及びデジタルｐｌｌ回路 | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| CN217216525U (zh) | 占空比校正电路 | |
| KR20180043380A (ko) | 고속 프로그래밍 가능 클록 분할기 | |
| CN216531265U (zh) | 宽度可调的数字毛刺滤除电路 | |
| CN201584959U (zh) | 一种消除路径时延的时钟电路 | |
| US9294099B2 (en) | Hybrid synchronous/asynchronous counter | |
| CN202364199U (zh) | 一种时钟信号丢失检测电路 | |
| CN112653427B (zh) | 分频方法、装置以及计算机可读存储介质 | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| JP2778527B2 (ja) | 計数回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240717 Address after: 518057 room A302, Research Institute building, Tsinghua University, South District, high tech Industrial Park, Nanshan District, Shenzhen City, Guangdong Province Patentee after: RESEARCH INSTITUTE OF TSINGHUA University IN SHENZHEN Country or region after: China Patentee after: TSINGHUA University Address before: 518057 Southern District of Nanshan District hi tech Industrial Park, Guangdong, Shenzhen Patentee before: RESEARCH INSTITUTE OF TSINGHUA University IN SHENZHEN Country or region before: China |