CN1170898A - 基于相位匹配的系统切换电路 - Google Patents

基于相位匹配的系统切换电路 Download PDF

Info

Publication number
CN1170898A
CN1170898A CN97112590A CN97112590A CN1170898A CN 1170898 A CN1170898 A CN 1170898A CN 97112590 A CN97112590 A CN 97112590A CN 97112590 A CN97112590 A CN 97112590A CN 1170898 A CN1170898 A CN 1170898A
Authority
CN
China
Prior art keywords
phase
clock
signal
data
act
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97112590A
Other languages
English (en)
Inventor
苅谷浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1170898A publication Critical patent/CN1170898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

系统中提供一主设备和一辅助设备,来自主设备两系统的信号彼此合并而来自主设备ACT系统的信号被辅助设备选择,一系统切换电路,当主设备的系统被从一个切换到另一个时,辅助设备执行数据切换,在辅助设备中,来主主设备ACT系统和SBY系统表示数据段标题的帧脉冲间的相位差被时钟计算,该时钟的频率为主设备时钟频率的n倍(4倍或更多),SBY系统的数据相位与ACT系统的数据相位匹配保证自由切换而不会导致数据跳跃。

Description

基于相位匹配的系统切换电路
本发明涉及系统切换电路，特别涉及系统中配备有具有运行系统和热备用系统的一主设备以及设置有一辅助设备的系统切换电路，来自主设备的两个系统的信号彼此合并且通过辅助设备来选择来自主设备的运行系统的信号。
例如，JP-A-5-2438建议了一种用于切换饲服系统和初级系统的一种系统切换电路，该种电路结构能够保持时钟切换的时钟的连续性。在该种所建议的电路中，将用于伺服系统时钟的相位控制信号固定而同时用于初级系统的时钟的相位控制信号随着从相位比较器传送来的时钟相位差信号产生变化从而初级系统的时钟的相位可以一直与伺服系统时钟的相位相匹配。
尤其是，如图4中所示的这种传统电路具有一个相位比较器电路105，其为模拟电路，被调整用来将伺服系统的时钟的相位与初级系统的时钟的相位进行比较。在相位比较器电路中，通过“0”系统和“1”系统的输入时钟上升沿来设置和复位触发电路从而产生具有与伺服和初级系统的时钟间的相位差相一致的脉冲宽度的脉冲信号，脉冲信号通过积分电路随时间被积分从而被转换成与相位差成比例的电压值，而该电压值通过模拟/数字(A/D)转换器被转换为并行数据时钟相位差信号106。时钟相差信号106被传送到相位控制器107。相位控制器107作用到可编程延迟线(PDL′S)110和111上用于相位调整，延迟线是为伺服和初级系统配备的，从而使得控制器107对伺服系统时钟的PDL110的输出数据被固定，而控制器107对初级系统时钟的PDL111的输出数据根据时钟相位差改变以便将初级系统的时钟与伺服系统的时钟的相位进行比较。选择器115接收“0”系统和“1”系统的时钟112和113以从接收到的“0”系统ACT信号103和“1”系统ACT信号104选择出一个并将其传送出去。由于在相位调整后的“0”系统和“1”系统的时钟112和113被一直保持在同相，从而当伺服和初级系统的时钟间的切换作用时可维持时钟的连续生。
然而，上面现有技术所描述的中心内容仅限于时钟的相位同步而对于在其中串行数据和脉冲表示的数据标题被同时传送的系统的系统切换电路没做描述。
另外，在现有技术中，时钟相位的比较为使用积分电路的模拟型，而该积分电路需要很麻烦地进行调节且不能满足数字的累积。
相应地，本发明的目的即在于消除以上的不足，在系统中的主设备具有双系统结构而辅助设备也具有双结构，来自主设备的两系统的信号彼此合并而来自主设备的ACT系统的信号被辅助设备所选择，当在主设备和辅助设备的系统间发生切换时，能执行不引起数据跳动的切换的系统切换电路切换数据并能增强其可靠性。
本发明的另一个目的是提供一种能简化电路/设备结构的系统切换电路。
为了实现上述目的，根据本发明，在用于设备有具有运行系统(ACT)和热备用系统(SBY)的主设备和辅助设备的系统的系统切换电路中，来自主设备的两系统的信号彼此合并而来自主设备的ACT系统的信号被辅助设备进行选择，辅助设备包含一个源，其用于产生具有与主设备的时钟同步的频率的时钟CLK1，且其是主设备时钟的n倍(4倍或更多)，还包括对n倍时钟敏感的相比较器，其用于比较帧脉冲信号表示的主设备的“0”系统和“1”系统数据段标题位置，“0”系统和“1”系统互补地充当ACT系统或SBY系统，以便于确定一个相位差并用于计算作为与ACT系统的相位相关的SBY系统的相位的相移值的相位差，以传递与ACT和SBY系统相关的相位比较信号，辅助设备还包含状态监控装置，用于监控主设备的ACT系统信息从而产生一个用于锁定相比较器的比较信号和切换信号的锁定定时信号，辅助设备另外还包含用于根据相位比较信号和切换信号从而来使来自主设备的SBY系统的帧脉冲和数据的相位与来自主设备的ACT系统的帧脉冲和数据的相位相匹配的移位装置，从而即使当来自主设备的“0”系统和“1”系统的信号彼此异相时，来自SBY系统的数据的相位仍与来自ACT系统的数据的相位相匹配。
图1为本发明实施例的结构方框图；
图2为显示本发明的实施例中相位比较器的操作的时序图；
图3示出本发明的实施例(在四倍CLK1的情况下)中系统切换的详细的时序图；
图4为现有技术的方框图。
下面将结合附图对本发明的实例进行详细描述。
现在参考图1，其以方框图的形式阐述了本发明的系统切换电路的一个实施例。
根据本发明实施例，系统切换电路包含用于通过使用由图1的辅助设备产生的时钟CLK1来相移帧脉冲FP0和FP1表示的来自主设备(未示出)的ACT系统和SBY系统数据段的标题位置的移相器SFT1和SFT2，对代表后面将要描述的相位比较信号的选择控制信号敏感的选择器SEL3和SEL4，它们用于选择移相器SFT1和SFT2的输出，移位器SFT9和SFT10，它们用于移位来自主设备的“0”系统的数据DATA0和来自主设备的“1”系统的数据DATA1，对时钟CLK1敏感的相比较器5，它用于确定选择器SEL3和SEL4的输出的相位差并用于计算作为与ACT系统的相位相关的SBY系统相位的相移值的相位差，以传递与ACT和SBY系统相关的相位比较信号，状态监控制器6用于根据来自主设备的“0”系统和“1”系统的ACT信号ACT0和ACT1的状态来产生系统切换信号SELACT，并传递用于锁定相位比较输出信号CNT0和CNT1的信号锁定(LATCH)，D-型触发器DF7和DF8对来自状态监控器6的锁定信号LATCH产生响应用以锁定来自相位比较器5的输出信号CNT0和CNT1，并用于将选择信号LCNT0传递给选择器SEL3和SEL11以及将选择信号LCNT125传递给选择器SEL4和SEL12，对来自主设备的切换信号SELACT产生响应的选择器SEL13，用于选择来自选择器SEL11和SEL12的输出信号LDT0和LDAT1的ACT信号状态监控器6及对时钟CLK2的上升发生响应以锁定选择器SEL13的输出的D-型触发器DF14，而时钟CLK2在本实施例中是通过分频器29来将时钟CLK1分频1/4获得的。时钟CLK1具有与主设备的时钟同步的频率，而该频率为主设备时钟频率的n倍(4倍或更多)。
下面将参考图1，2和3对本实施例进行详细描述。图2是用于解释相位比较器5的操作的时序图而图3是用于解释当时钟CLK1的频率是图1中的帧脉冲的频率的四倍时系统切换电路的操作时序图。
现在假设主设备的“0”系统处于运行状态而主设备的“1”系统处于热备用状态(SBY)。
然后，当代表来自主设备的“1”系统的数据标题位置信号的帧脉冲FP1被来自帧脉冲FP0的时钟CLK1相移5个脉冲如图2中所示，其中帧脉冲FP0代表来自主设备的“0”系统的数据标题位置信号，相比较器5计算出此相位差(＝5)并对ACT系统产生输出CNT0，ACT系统在开始计算相位差的时刻保持一个初始值“N”，相比较器5还对SBY系统产生输出CNT1，SBY系统具有初始值“N”和计算出的5个脉冲值“5”的和“N+5”。
然后，对来自ACT系统的信号ACT0或ACT1发生响应的状态监控器6向D型触发器DF7和DF8提供锁定信号LATCH。D-型触发器DF7和DF8对LATCH信号产生响应而将相位比较器5的输出值(CNT0和CNT1)锁定以将锁定输出LCNT0提供到选择器SEL3和SEL11，并将锁定输出LCNT1提供到选择器SEL4和SEL12。锁定输出LCNT0和LCNT1彼此同步。
对选择信号LCNT1发生响应以选择移相器SFT2和SFT10的相移输出的选择器SEL4和SEL12使用此信号LCNT1来将“1”系统的+5相移的脉冲FP1和+5相移的数据DATA1分别传送到相位比较器15和选择器SEL13。
选择器SEL11和SEL12的每个输出LDATA0和LDTA1有时会从时钟CLK1相移±1脉冲。但当时钟CLK1四倍于主设备的时钟时，如图3中所示，即使随着主设备的系统切换随后产生选择路由的切换，通过在频分时钟CLK2的位降处切换能够在没有由数据DATA引起数据的失真的情况下完成。特别是，如图3中所示当状态控制器6的输出SELACT随来自ACT系统的信号ACT0或ACT1而从低向高变化且选择器SEL13被接通时，选择器SEL11和SEL12的输出LDATA0和LDATA1是不确定的，而选择器SEL13的输出按D-型触发器DF14的方式由时钟CLK2的位降被锁定以调整数据，因此防止了在切换中产生数据的失真。
由于通过D-型触发器DF7对“0”系统的“N”进行锁定及通过D-型触发器DF8对“1”系统的“N+5”进行锁定，即使在系统切换结束后，“0”系统的数据信号DATA0也与“1”系统的数据信号DATA1同相，即使当再次发生切换时也不会产生任何问题。
简而言之，图1中的相位比较器5将脉冲信号(图1中的帧脉冲信号FP0和FP1)与n-倍时钟(图1中CLK1)进行比较并计算出SBY系统的相位差，从而由相位比较器产生的比较结果被锁定，时序信号(图1中的LATCH1和LATCH2)在锁定电路中(图1中的DF7和DF8)锁定，锁定时序信号是由状态监控装置(图1中的6)传递出，而状态监控装置被调整用来接收ACT信号(图1中的ACT0和ACT1)从而监控制ACT信息的状态。用于控制主设备的ACT信息的状态监控装置(图1中的6)产生一切换信号(图1中的SELACT)。提供一个移相装置(SET9、SFT10，和SFT1，SFT2)其根据图1中的相位比较器5的比较结果将数据和来自主设备SBY系统的帧脉冲与主设备的ACT系统的相位相匹配。
根据本发明的实施例，当来自主设备的“0”系统和“1”系统的脉冲间的最大相移宽度为±N个时钟脉冲(图1中的CLK1)时，而该时钟同主设备的时钟同步且其频率为主设备时钟频率的四倍，提供用于相移数据(DATA)和脉冲(FP)的移相器(图1中SFT1和SFT2)其具有2N比特(参见图1)的输出比特宽度且在电源被接通后辅助设备具有初始值N。
如在图2的时序图中所示，用时钟CLK1来计算来自热备用系统(SBY)的帧脉冲(FP)和来自运行(ACT)系统的帧脉冲间的相位差，数据的相移宽度由计算值来确定，而仅仅SBY系统的数据被相移。
例如，在时钟(CLK1)具有四倍频率的情况下如图3中所示，在数据信号LDATA0和LDATA1中产生时钟CLK1的±1脉冲宽度的不确定部分，但通过在一确定的部分切换系统，可以毫无问题也地执行切换操作。
如上所述，根据本发明，当来自主设备的2系统的串行数据段彼此异相时，仅通过使用移相器就可实现系统切换，而不必依赖串行/并行转换电路，弹性缓冲器和模拟电路，达到了减小仪器尺寸和消除调节的目的，从而更适用于集成数字电路。

Claims (3)

1.一种系统用的系统切换电路，其特征在于系统中设有一主设备和一辅助设备，主设备具有一运行(ACT)系统和一热备用(SBY)系统，来自主设备的两系统的信号彼此合并而来自主设备的ACT系统的信号被辅助设备选择，
所述的辅助设备包括：
用于产生时钟的时钟源，该时钟的频率与所述主设备时钟的频率同步，且其为所述主设备时钟的一预定的倍数(n倍)；
对n-倍时钟产生响应的相位比较器装置，用于比较表示所述主设备的“0”和“1”系统的数据段标题位置的帧脉冲信号，所述“0”和“1”系统互补地充当所述ACT系统或所述SBY系统，以便于确定一个相位差，并用于与所述ACT系统的相位相关地计算作为所述SBY系统的相位的相移值的相位差，以传递与所述ACT和SBY系统相关的相位比较信号。
用于监控所述主设备ACT系统信息的状态监控装置，它产生一个用于锁定所述相位比较器的相位比较信号和切换信号的锁定信号；及
用来根据相位比较信号和切换信号将来自主设备所述SBY系统的数据和帧脉冲的相位与来自所述主设备ACT系统的数据和帧脉冲的相位进行匹配的移相装置；
从而即使当来自主设备的所述“0”系统和“1”系统的信号彼此异相时，来自所述SBY系统的数据的相位也与来自所述ACT装置的数据的相位匹配。
2.根据权利要求1所述的系统切换电路，其特征在于其中所述辅助设备的所述时钟源产生一具有所述主设备时钟同步频率的时钟，且其为主设备频率的4倍或更多倍。
3.根据权利要求1所述的系统切换电路，其特征在于其中所述的相位比较器装置在频率是主设备时钟频率的一预先设定的倍数的时钟的基础上，计算来自主设备所述“0”系统和“1”系统的帧脉冲信号间的相位差，以传递相位差信号，所述移相装置根据来自所述相位比较器装置的相位差信号相移来自所述主设备SBY系统的帧脉冲和数据，将帧脉冲和数据的相位与来自主设备所述ACT系统的帧脉冲和数据的相位匹配，从而被系统切换信号选择的所述“0”和“1”系统的数据信号被一时钟锁定并被传递，而其中的时钟是通过将时钟信号频分一预先的设定的倍数获得的。
CN97112590A 1996-06-28 1997-06-27 基于相位匹配的系统切换电路 Pending CN1170898A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8188289A JPH1022821A (ja) 1996-06-28 1996-06-28 位相合わせによる系切替方式
JP188289/96 1996-06-28

Publications (1)

Publication Number Publication Date
CN1170898A true CN1170898A (zh) 1998-01-21

Family

ID=16221033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97112590A Pending CN1170898A (zh) 1996-06-28 1997-06-27 基于相位匹配的系统切换电路

Country Status (3)

Country Link
US (1) US5903620A (zh)
JP (1) JPH1022821A (zh)
CN (1) CN1170898A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311317C (zh) * 2002-09-20 2007-04-18 松下电器产业株式会社 相位检测装置、度盘式检测装置及相位检测方法
CN102318192A (zh) * 2009-02-26 2012-01-11 松下电器产业株式会社 相位调整电路
CN101272235B (zh) * 2007-03-22 2012-09-19 日本电气株式会社 数据传送装置、时钟切换电路和时钟切换方法
CN104899165A (zh) * 2014-03-06 2015-09-09 联发科技股份有限公司 对电子装置执行存储接口控制的方法及其装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209051B1 (en) * 1998-05-14 2001-03-27 Motorola, Inc. Method for switching between multiple system hosts
US7221687B2 (en) * 2002-05-17 2007-05-22 Bay Microsystems, Inc. Reference timing architecture
CN100385255C (zh) * 2004-06-30 2008-04-30 上海神开科技工程有限公司 双机热备份的双采集机系统及其双采集方法
CN100428647C (zh) * 2005-05-27 2008-10-22 华为技术有限公司 一种使通讯系统的主备用时钟保持一致的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052438A (ja) * 1991-06-25 1993-01-08 Nec Corp クロツク系切替回路
US5682112A (en) * 1994-05-18 1997-10-28 Nec Corporation Phase locked loop control apparatus
KR0177731B1 (ko) * 1994-09-15 1999-05-15 정장호 망동기용 디지탈 위상동기루프 제어방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311317C (zh) * 2002-09-20 2007-04-18 松下电器产业株式会社 相位检测装置、度盘式检测装置及相位检测方法
CN101272235B (zh) * 2007-03-22 2012-09-19 日本电气株式会社 数据传送装置、时钟切换电路和时钟切换方法
CN102318192A (zh) * 2009-02-26 2012-01-11 松下电器产业株式会社 相位调整电路
CN102318192B (zh) * 2009-02-26 2013-11-20 松下电器产业株式会社 相位调整电路
CN104899165A (zh) * 2014-03-06 2015-09-09 联发科技股份有限公司 对电子装置执行存储接口控制的方法及其装置
US9829914B2 (en) 2014-03-06 2017-11-28 Mediatek Inc. Method for performing signal control of an electronic device, and associated apparatus
CN104899165B (zh) * 2014-03-06 2018-03-13 联发科技股份有限公司 对电子装置执行存储接口控制的方法及其装置

Also Published As

Publication number Publication date
JPH1022821A (ja) 1998-01-23
US5903620A (en) 1999-05-11

Similar Documents

Publication Publication Date Title
EP0346896B1 (en) A parallel-to-serial converter
JPH0799827B2 (ja) 同期装置及びその作動方法
CN1170898A (zh) 基于相位匹配的系统切换电路
EP1653651A2 (de) Modulares numerisches Steuergerät mit Low-Jitter Synchronisation
DE10064928A1 (de) Verfahren, Taktgebermodul und Empfängermodul zur Synchronisierung eines Empfängermoduls
US4754456A (en) Multiplex system for replacing a faulty multiplexer output with an alternating pattern signal
US6219396B1 (en) Jitter resistant clock regenerator
US4369515A (en) Clock synchronization circuit
US11106195B2 (en) Communication unit, control apparatus, field device, communication system and method
US7861105B2 (en) Clock data recovery (CDR) system using interpolator and timing loop module
US7787515B2 (en) Method and apparatus for generation of asynchronous clock for spread spectrum transmission
CN1794618B (zh) 数字时钟滤波器
CN101272235B (zh) 数据传送装置、时钟切换电路和时钟切换方法
US4689577A (en) Circuit for synchronizing an oscillator to a pulse train
GB2151437A (en) Frame aligner for use in telecommunication exchange systems
KR860008672A (ko) 2루프 라인 편향 시스템
US4679188A (en) Digital transmission system
CN1108024C (zh) 一种同步时钟供给系统中的时钟信号切换选择方法及其装置
CN113886300B (zh) 一种总线接口的时钟数据自适应恢复系统及芯片
AU677832B2 (en) Hitless switch arrangement
JP6922576B2 (ja) インバータシステムの同期制御方法及びインバータシステム
CA1292288C (en) Method for generating a correction signal in a digital clock recovery device
US20050151594A1 (en) Programmable bandwidth during start-up for phase-lock loop
EP0176098B1 (en) Digital transmission system
JP2842784B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned