しかしながら、デジタル回路で補正を行う場合でも、パイプラインAD変換回路のようなアナログ回路設計ではデバイスのばらつきや歪み等を考慮して、マージンを持った設計を行うのが通常であり、極度にマージンを取りすぎると、消費電力の増加や面積の増加に起因するコスト増につながる。
例えば、図11の増幅器112において増幅器を構成するMOSトランジスタの閾値は、同じICチップ内やICチップごとに製造ばらつきを有しているため、全てのMOSトランジスタが正常に動作するよう、最も高い閾値を有するMOSトランジスタが正常に動作するような動作電圧を与えることになる。この充分な動作電圧を設定することがマージンを持った設計の一例である。この場合、充分な動作電圧の下では閾値の低いMOSトランジスタには多くの電流が流れ、閾値の高いMOSトランジスタほど流れる電流が小さくなる。従って、動作電圧にマージンを持たせた分、多くの電流が流れるMOSトランジスタを有する回路部分では、消費電力が大きくなる。
上記例の場合に関して、増幅器112を含む2倍増幅回路111の出力電圧Voutのセトリング特性を図示すると、図13のようになる。同図では、2倍増幅回路111で出力電圧を出力するホールドモードの開始からの所定時間t後にどのような出力電圧Voutが得られるかを示している。出力電圧Voutの値は、2倍増幅回路111の製造ばらつきに応じた値となる。所定時間t1後には所定電圧V1にセトリングしている必要があるが、同じ2倍増幅回路111において同じ所定電圧V1を得るのに、曲線c1〜c5で示されるように、セトリング時間が上記増幅器112に流れる電流の大小によって変化する。電流の大きな増幅器112では曲線c1側のように大きなスルーレートで出力電圧Voutが上昇していき、セトリング時間も短い。一方、電流の小さな増幅器112では曲線c4側のように小さなスルーレートで出力電圧Voutが上昇していき、セトリング時間も長い。電流が小さすぎると曲線c5のように所定電圧V1に達しないうちに該所定時間t1が経過してしまい、サンプリング間隔内で正常な出力電圧Voutを得ることができなくなる。出力電圧Voutが所定電圧V1に達してから所定時間t1になるまでのセトリング状態の長さは、前記マージンの大きさに対応している。このように、マージンを大きく持つ回路ほどセトリング時間が短いが、その分、消費電力が大きくなる。なおこの考察では、スイッチのオン抵抗や配線の寄生成分による時定数は考慮していない。
また、サンプリング速度が変動するようなアプリケーションで、同じセトリング特性のアナログ回路を用いた場合には、出力電圧Voutのセトリング時間がサンプリング速度の大小に関わらず同じであるのに対して、セトリングしてから出力電圧Voutを取り出すまでの時間がサンプリング時間の増加に伴う時間分だけ延長されるため、サンプリング時間の長いモードでは不必要に大きなマージンを持たせることとなる。例えば図13に示すように出力電圧VoutがV1に達するのにt1より大きい所定時間t2内でよいようなサンプリング速度である場合には、曲線c5のようなセトリング特性でよいところが、所定時間t1内で出力電圧V1に達するようなMOSトランジスタの電流では、曲線c1〜c4のようにセトリング状態が前述の場合より時間t2−t1だけ延長される。このように、サンプリング速度を変動させて使用したい場合に、アナログ回路の消費電流が一定であるが故に、遅く動作させたときに消費電流が特に必要量以上に過剰になるという問題があった。
これらの解決のためには、増幅器にバイアス電圧を入力するバイアス電圧発生回路を複数用意する、バイアス電圧発生回路の出力電圧を変動可能な構成にする、等が考えられるが、通常製造毎に特性ばらつきのあるアナログ回路では、完成時の特性が予測できず、出力値が変動可能なバイアス電圧発生回路があってもその設定値をどこにするかを決定すること自体が困難であった。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することにある。
本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性を検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電力を調整する制御手段とを備えていることを特徴としている。
上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性を検出し、その特性に応じてアナログ回路の消費電力を調整することによりアナログ回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電力の削減が見込める。これにより、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性を検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電流を調整する制御手段とを備えていることを特徴としている。
上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性を検出し、その特性に応じてアナログ回路の消費電流を調整することによりアナログ回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記所定の特性は、上記電子回路装置の製造時の工程の一部にて得られる特性、および、上記電子回路装置の使用時において得られる特性の少なくとも一方であることを特徴としている。
上記の発明によれば、アナログ回路の所定の特性を、製造毎のばらつきを知るために電子回路装置の製造時にのみ検出する、製造ばらつきに使用状態や経年変化が加味されたものを知るために電子回路装置の使用時にのみ検出する、あるいはそれら両者で検出する、ということが可能になるため、ユーザにとって有益な特性が分かるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記検出手段は、上記アナログ回路の検出の対象を係数として検出することを特徴としている。
上記の発明によれば、アナログ回路の所定の特性や外部状態を含む動作状態を、信号値として処理することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記検出の対象は複数個あり、上記検出手段は上記検出の対象を演算により係数として検出することを特徴としている。
上記の発明によれば、複数個の検出の対象を効率的に検出することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であることを特徴としている。
上記の発明によれば、アナログ回路を含む回路の出力がデジタル値であるときに、アナログ回路を含む回路が係数をデジタル値で出力して検出手段がこのデジタル出力値をデジタル処理することにより、アナログ回路を含む回路のデジタル出力を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路の動作状態はデジタル信号によって調整され、上記制御手段は上記検出結果に応じて上記アナログ回路の動作状態を調整するための信号をデジタル処理により生成して出力する回路であることを特徴としている。
上記の発明によれば、アナログ回路を含む回路の出力がデジタル値であるときに、アナログ回路を含む回路が係数をデジタル値で出力して制御手段がこのデジタル出力値をデジタル値のままで受けてデジタル処理することにより、アナログ回路を含む回路のデジタル出力を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記係数の検出と、上記制御手段による制御とを、IC内で自律的に行うことを特徴としている。
上記の発明によれば、ICの外部から信号処理の指示を与える必要がないという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は増幅器を含んでおり、上記制御手段は、上記増幅器の消費電流を調整することにより上記アナログ回路の消費電流を調整することを特徴としている。
上記の発明によれば、増幅器の消費電流を少なく抑えることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は、上記増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を含んでおり、上記制御手段は、上記バイアス電圧発生回路により発生される上記バイアス電圧を変化させることにより上記アナログ回路の消費電流を調整することを特徴としている。
上記の発明によれば、バイアス電圧発生回路から製造毎にばらつきのある増幅器に与えるバイアス電圧を、必要最低限の電流が流れるように設定することができるため、消費電流を少なく抑えることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力される電流により、発生する上記バイアス電圧が変化することを特徴としている。
上記の発明によれば、入力電流によりバイアス電圧を変化させるバイアス電圧発生回路を用いる場合に、増幅器の消費電流を少なく抑えることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力される電流により、発生する複数の上記バイアス電圧が同時に変化することを特徴としている。
上記の発明によれば、複数のバイアス電圧を使用する増幅器用のバイアス電圧発生回路を用いる場合に、増幅器の消費電流を少なく抑えることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力されるデジタル信号により、発生する上記バイアス電圧が変化するDA変換回路であることを特徴としている。
上記の発明によれば、入力するデジタル信号を変化させることにより、発生するアナログのバイアス電圧を変化させることができるので、AD変換回路から出力されるデジタル値の係数を処理して得られるデジタル信号を用いて効率よくバイアス電圧を制御することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、複数の上記バイアス電圧を発生し、複数の上記バイアス電圧のそれぞれに対して上記DA変換回路を備えていることを特徴としている。
上記の発明によれば、バイアス電圧発生回路は、複数のバイアス電圧のそれぞれを各DA変換回路を用いて個別に変化させることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路が備える上記DA変換回路の数は、上記増幅器に与える上記バイアス電圧の数と一致していることを特徴としている。
上記の発明によれば、バイアス電圧発生回路は増幅器の使用する数だけバイアス電圧を発生するので、効率の良いバイアス電圧の発生を行うことができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって動作可能な状態になることを特徴としている。
上記の発明によれば、バイアス電圧を再設定する必要がある時にのみ、バイアス電圧発生回路を動作可能とすることができるので、消費電力を削減することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記制御手段は上記係数が予め設定された収束値になるまで再帰的に上記バイアス電圧発生回路の発生するバイアス電圧を変化させることにより、上記アナログ回路の消費電流を調整することを特徴としている。
上記の発明によれば、増幅器に与えるバイアス電圧を、必要な補正値に収束するまで変化させて決定することができ、増幅器に常に最適なバイアス電圧を与えることができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路の動作状態に応じた出力結果を上記係数に応じて補正する補正手段を備えていることを特徴としている。
上記の発明によれば、アナログ回路を含む回路の出力誤差を補正することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は、アナログ入力信号をデジタル値に変換して出力するAD変換回路に含まれていることを特徴としている。
上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性に応じてアナログ回路の動作状態を調整することによりAD変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたAD変換回路のアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記AD変換回路によるAD変換によって得られるデジタル値を上記係数に応じて補正する補正手段を備えていることを特徴としている。
上記の発明によれば、AD変換回路のAD変換誤差を補正することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記AD変換回路はパイプラインAD変換回路であることを特徴としている。
上記の発明によれば、変換速度と精度、消費電流のバランスが優れているAD変換回路であるパイプランAD変換回路のアナログ回路の所定の特性や外部状態を含む動作状態を検出して動作状態を調整するので、アナログ回路の補正前の性能もある程度得られ、AD変換回路によるAD変換結果のデジタル出力を行う補正手段を設ける場合に、この補正手段の負荷を減らすことができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記係数は上記AD変換回路のパイプライン各段の増幅器のゲインの指標であることを特徴としている。
上記の発明によれば、係数であるゲインは、AD変換結果を補正して出力する構成の場合には、このようなAD変換を行うために元々求められるものであるため、係数発生用の新たな回路が不要になるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記係数は上記AD変換回路のパイプライン各段の増幅器のゲインエラーの指標であることを特徴としている。
上記の発明によれば、係数であるゲインエラーは、AD変換結果を補正して出力する構成の場合には、このようなAD変換を行うために元々求められるものであるため、係数発生用の新たな回路が不要になるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記パイプラインAD変換回路の増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を、上記パイプラインAD変換回路の複数段に備えることを特徴としている。
上記の発明によれば、複数段のバイアス電圧のそれぞれを設定することができるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧を、上記パイプラインAD変換回路の後段から前段へと順次決定していくことを特徴としている。
上記の発明によれば、各段を最適なバイアス電圧に設定でき、パイプラインAD変換回路の各段を最適な電流値にて動作させることが可能になるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧を、上記増幅器を備える段の最終段から初段まで順次決定していくことを特徴としている。
上記の発明によれば、全段を最適なバイアス電圧に設定でき、パイプラインAD変換回路全体を最適な電流値にて動作させることが可能になるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、上記パイプラインAD変換回路の各段の上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって個別に動作可能な状態になることを特徴としている。
上記の発明によれば、外部からのバイアス電圧設定信号によって、要求に応じた必要な段のバイアス電圧のみを設定することが可能となるという効果を奏する。
本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性や外部状態を含む動作状態を検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電力や消費電流を調整する制御手段とを備えているので、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができるという効果を奏する。
(実施例1)
図1は、本発明であるアナログ回路具備回路1(電子回路装置)の概念図である。アナログ回路具備回路1は、アナログ回路を含む回路1aおよび係数検出/制御回路1bを備えている。アナログ回路を含む回路1aは、アナログの入力信号Vinを処理する。処理した結果、例えば同図に示すようにデジタル出力Doutを出力する。また、アナログ回路を含む回路1aは、該アナログ回路の所定の特性を表す係数s1を出力して係数検出/制御回路1bに入力する。
所定の特性としては、上記アナログ回路の所定箇所における電圧や電流、さらにはそれらを用いて表される値などが挙げられる。所定の特性をアナログ回路の製造時に検出すれば、検出された特性からアナログ回路の製造ばらつきを知ることができる。
また、所定の特性には、アナログ回路の外部状態からの影響を含めた特性も含まれる。所定の特性を、ユーザによるアナログ回路の使用時に検出すれば、検出された特性から、アナログ回路の製造ばらつきにアナログ回路の使用状態や経年変化が加味されたものを知ることができる。アナログ回路の外部状態からの影響としては、該アナログ回路の入力信号のレベルによる影響や、該アナログ回路の温度による影響などが挙げられる。アナログ回路が用意しているダイナミックレンジに比べて、入力信号のレンジが小さければ、該アナログ回路の出力レンジはダイナミックレンジよりも狭くなるので、入力信号のレンジは該アナログ回路の動作状態に影響することになる。また、該アナログ回路の温度が変動した場合、例えば、温度が上昇してMOSトランジスタの閾値が変動した場合には、該アナログ回路の最適な動作状態(電圧・電流状態)も変動するため、温度は該アナログ回路の動作状態に影響することになる。
従って、検出の対象となる所定の特性が、アナログ回路の製造時における特性、および、アナログ回路の使用時における特性の少なくとも一方であれば、ユーザにとって有益な特性が分かる。このことは以下の実施例でも同様である。
係数s1は信号値であり、アナログ信号であってもよいし、デジタル信号であってもよい。なお、図1の構成で述べるデジタル信号は、1ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。係数検出/制御回路1bの係数検出回路(検出手段)は、係数s1を信号値として処理して検出することにより上記アナログ回路の特性を検出する。係数s1がデジタル信号である場合、係数検出/制御回路1bは係数s1のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。係数検出/制御回路1bの制御回路(制御手段)は、得られた係数s1の検出結果に応じた制御信号s2を出力してアナログ回路を含む回路1aに入力する。制御信号s2はアナログ信号であってもよいし、デジタル信号であってもよい。係数検出/制御回路1bはこれにより、上記アナログ回路の動作状態を調整してアナログ回路を含む回路1aの動作を制御する。
アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばアナログ回路を含む回路1aの同じ入力電圧Vinに対して、出力Doutの値など、アナログ回路を含む回路1aによる処理の結果に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにアナログ回路を含む回路1aを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図1の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。
なお、検出手段がアナログ回路の外部状態からの影響を含めた特性を検出する状況においては、制御手段は例えば次のような制御を行うことになる。例えばアナログ回路が用意しているダイナミックレンジに比べて入力信号のレンジが小さければ出力信号のレンジが小さくなるので、出力信号のレンジを検出することにより、アナログ回路が用意していた全レンジのうち動作させる必要がない領域の電流分を削減するという制御を行う。また、アナログ回路の温度が上昇すれば、MOSトランジスタの閾値が変動してMOSトランジスタを流れる電流が変動するので、その電流を検出することにより、MOSトランジスタに印加する電圧を調整する、従って電流を調整するという制御を行う。以下の実施例でも同様である。
なお、本実施例を含む全実施の形態において、消費電流を低減することができるという状況では、アナログ回路の電源電圧は、バラツキの範囲内で一定であるとする。これにより、消費電力が削減される。また、消費電力を削減するには、これに限らず、電流を一定にして電圧を小さくする、電流および電圧を小さくする、という方法でもよい。
このように、図1の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性に応じてアナログ回路の動作状態を調整することによりアナログ回路を含む回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができる。
図2に、AD変換回路具備回路(電子回路装置)2の構成を示す。AD変換回路具備回路2は補正型AD変換回路を構成しており、AD変換回路2a、係数検出/制御回路2b、および補正回路2cを備えている。AD変換回路(アナログ回路を含む回路)2aはアナログの入力信号VinをAD変換してデジタル出力Doutを出力し、補正回路2cに入力する。また、AD変換回路2aは、AD変換回路2aが備えるアナログ回路の所定の特性を表す係数s1を出力して係数検出/制御回路2bおよび補正回路2cに入力する。
係数s1は信号値であり、アナログ信号であってもよいし、デジタル信号であってもよい。なお、図2の構成で述べるデジタル信号は、1ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。
係数検出/制御回路2bの係数検出回路(検出手段)は、係数s1を信号値として処理して検出することにより上記アナログ回路の特性を検出する。係数s1がデジタル信号である場合、係数検出回路は係数s1のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そして係数検出/制御回路2bの制御回路(制御手段)は、得られた係数s1の検出結果に応じた制御信号s2を生成出力してAD変換回路2aに入力する。制御信号s2はアナログ信号であってもよいし、デジタル信号であってもよい。制御回路はこれにより、上記アナログ回路の動作状態を調整してAD変換回路2aの動作を制御する。
補正回路(補正手段)2cは、この制御結果に基づいて得られたAD変換回路2aのデジタル出力Doutを、AD変換回路2cから入力される係数s1に応じて補正し、デジタル出力Dout´として出力する。AD変換回路2aのアナログ回路の特性ばらつきによりAD変換の入出力関係が所望の関係からずれていればAD変換誤差が生じるが、このAD変換誤差は補正回路2cで補正される。
アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばAD変換回路2aの同じ入力電圧Vinに対してデジタル出力Doutの値に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにAD変換回路2aを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図2の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。
このように、図2の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じてアナログ回路の動作状態を調整することによりAD変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできるAD変換回路具備回路(電子回路装置)を実現することができる。
図3に、AD変換回路具備回路3の構成を示す。AD変換回路具備回路(電子回路装置)3は補正型AD変換回路を構成しており、パイプラインAD変換回路3a、デジタル係数検出/制御回路3b、およびデジタル補正回路3cを備えている。パイプラインAD変換回路(アナログ回路を含む回路、AD変換回路)3aはアナログの入力信号VinをAD変換してデジタル出力Doutを出力し、デジタル補正回路3cに入力する。また、パイプラインAD変換回路3aは、パイプラインAD変換回路3aが備えるアナログ回路の所定の特性を表す係数s1を出力してデジタル係数検出/制御回路3bおよびデジタル補正回路3cに入力する。
係数s1は信号値であり、デジタル信号である。なお、図3の構成で述べるデジタル信号は、1ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。パイプラインAD変換回路3aには最終段を除いた各ステージに増幅器が設けられており、上記アナログ回路の所定の特性としてこれら増幅器の特性が挙げられる。
デジタル係数検出/制御回路3bのデジタル係数検出回路(検出手段)は、係数s1を信号値として処理して検出することにより上記アナログ回路の特性を検出する。デジタル係数検出回路は係数s1のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そしてデジタル係数検出/制御回路2bのデジタル制御回路(制御手段)は、得られた係数s1の検出結果に応じた制御信号s2をデジタル処理により生成出力してパイプラインAD変換回路3aに入力する。制御信号s2はデジタル信号である。デジタル制御回路はこれにより、上記アナログ回路の動作状態を調整してパイプラインAD変換回路3aの動作を制御する。
デジタル補正回路(補正手段)3cは、この制御結果に基づいて得られたパイプラインAD変換回路3aのデジタル出力Doutを、パイプラインAD変換回路3aから入力される係数s1に応じて補正し、デジタル出力Dout´として出力する。パイプラインAD変換回路3aのアナログ回路の特性ばらつきによりAD変換の入出力関係が所望の関係からずれていればAD変換誤差が生じるが、このAD変換誤差はデジタル補正回路3cで補正される。
アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばパイプラインAD変換回路3aの同じ入力電圧Vinに対してデジタル出力Doutの値に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにパイプラインAD変換回路3aを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図3の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。
このように、図3の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じてアナログ回路の動作状態を調整することによりパイプラインAD変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできるAD変換回路具備回路(電子回路装置)を実現することができる。
また、図3の構成におけるAD変換回路は複数段のステージからなるパイプラインAD変換回路であり、変換速度、変換精度、および、消費電流のバランスが優れているAD変換回路である。従って、このようなパイプランAD変換回路のアナログ回路の所定の特性や外部状態を含む動作状態を検出して動作状態を調整する場合には、アナログ回路の補正前の性能もある程度得られ、デジタル補正回路3cの負荷を減らすことができる。
また、図3の構成では、デジタル係数検出/制御回路3bは係数s1のデジタル処理を行う回路であり、さらには、係数s1の検出結果に応じて制御信号s2をデジタル処理により生成して出力する回路である。また、デジタル補正回路3cは、パイプラインAD変換回路3aからのデジタル出力Doutを係数s1により補正してデジタル出力Dout´を出力するデジタル処理回路である。パイプラインAD変換回路3aを始め、AD変換回路の出力は一般にデジタル値であることから、AD変換回路からの出力を処理する回路がデジタル処理回路であれば、AD変換回路のデジタル出力値を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなる。
なお、前記パイプラインAD変換回路3aには最終段を除いた各ステージにアナログ回路としての増幅器が設けられているが、特性の検出および動作状態の調整の対象となるステージは全部であってもよいし、この中の幾つかのみであってもよいのは言うまでもない。
図4に、本実施例に係るアナログ回路具備回路(電子回路装置)でアナログ回路をAD変換回路とした構成を示す。AD変換回路具備回路4は補正型AD変換回路を構成しており、パイプラインAD変換回路4a、デジタル係数検出/制御回路4b、およびデジタル補正回路4cを備えている。
パイプラインAD変換回路(アナログ回路を含む回路、AD変換回路)4aはN段のステージ(STAGE1〜STAGEN)4e〜4hおよびバイアス電圧発生回路4dを備えている。k(k=1〜N−1)段目のステージ(STAGEk)はアナログの入力信号Vres(k−1)をAD変換してデジタル出力Dkを出力してデジタル補正回路4cに入力する。また、入力信号Vres(k−1)とデジタル出力DkのDA変換値との差分をアナログ回路としての増幅器により増幅して次段のアナログ入力信号となる信号Vreskを出力する。初段のステージ(STAGE1)4eの入力信号Vres0は、パイプラインAD変換回路4aの入力信号でもある。最終段のステージ(STAGEN)4hは入力信号Vres(N−1)をAD変換してデジタル出力DNを出力し、デジタル補正回路4cに入力する。ステージ(STAGE1〜STAGEN)4e〜4hの構成は、図11を用いて前述した構成と基本的に同じである。バイアス電圧発生回路4dはk(k=1〜N−1)段目のステージ(STAGEk)が入力信号Vres(k−1)とデジタル出力DkのDA変換値との差分を増幅する2倍増幅回路4iに含まれる増幅器4jに与えるバイアス電圧Vbを発生する。
また、パイプラインAD変換回路4aのk(k=1〜N−1)段目のステージ(STAGEk)は、後述するデジタル係数検出/制御回路4bから制御信号s0kの指示に従って、該ステージが備えるアナログ回路としての2倍増幅回路4iの所定の特性を表す係数s1kを出力してデジタル係数検出/制御回路4bおよびデジタル補正回路4cに入力する。制御信号s0kが入力されて係数s1kを出力するステージはk=1〜N−1の少なくとも1つであればよいが、同図のようにk=1〜N−1の全てとすれば、後述するように所定の特性が所望の特性から最も大きくずれているステージがいずれであっても、これを検出して対応することができる。所定の特性としては、後述するように2倍増幅回路4iのゲインやゲインエラーが挙げられる。一般に、所定の特性としては、上記2倍増幅回路4iの所定箇所における電圧や電流、さらにはそれらを用いて表される値などが挙げられる。
係数s1kは信号値であり、デジタル信号である。なお、図4の構成で述べるデジタル信号は、1ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。バイアス電圧発生回路4dは、後述するように入力される制御信号s2に従って発生するバイアス電圧Vbを変化させる。
デジタル係数検出/制御回路4bのデジタル係数検出回路(検出手段)は、係数s1kを信号値として処理して検出することにより上記2倍増幅回路4iの特性を検出する。デジタル係数検出回路は係数s1kのデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そしてデジタル係数検出/制御回路4bのデジタル制御回路(制御手段)は、得られた係数s1kの検出結果に応じた制御信号s2をデジタル処理により生成出力してパイプラインAD変換回路4aのバイアス電圧発生回路4dに入力する。制御信号s2はデジタル信号である。デジタル制御回路はこれにより、上記2倍増幅回路4iの動作状態を調整してパイプラインAD変換回路4aの動作を制御する。
デジタル補正回路(補正手段)4cは、この制御結果に基づいて得られたパイプラインAD変換回路4aのデジタル出力D1〜DNからなるデジタル出力Doutを、パイプラインAD変換回路4cから入力される係数s1kに応じて補正し、デジタル出力Dout´として出力する。パイプラインAD変換回路4aのアナログ回路の特性ばらつきによりAD変換の入出力関係が所望の関係からずれていればAD変換誤差が生じるが、このAD変換誤差はデジタル補正回路4cで補正される。
図11および図13を用いた前記説明のように、バイアス電圧発生回路4dから各ステージの増幅器4jに与えるバイアス電圧Vbを変化させると、増幅器4jを流れる電流の値が変化する。前述の図13において、増幅器112を構成するMOSトランジスタを流れる電流が変化すると上記2倍増幅回路111の出力電圧Voutのセトリング時間が変化することを述べたが、所定時間t1までに所定電圧V1に安定していればよいという状態では、同図の曲線c4のように所定時間t1で所定電圧V1に達するのが最も小さな電流で済む。従って、図4の構成では増幅器4jに与えるバイアス電圧Vbを変化させて図13の曲線c1〜c5のように2倍増幅回路4iの出力電圧Voutのセトリング特性がどのように変化するかを調べ、曲線c4となる条件を求める。
次に、各ステージの2倍増幅回路4iに含まれる増幅器4j、およびバイアス電圧発生回路4dの構成例について説明する。なお、これらはあくまでも一構成例である。図5に示す増幅器4jは、各ステージに増幅器として設けられるテレスコーピック型増幅器である。増幅器4jは、トランジスタQ1〜Q9およびコモンモードフィードバック回路12を備えている。トランジスタQ1〜Q4およびQ9はNチャネル型のMOSトランジスタであり、トランジスタQ5〜Q8はPチャネル型のMOSトランジスタである。
トランジスタQ1のソースとトランジスタQ2のソースとは互いに接続されており、これらはさらにトランジスタQ9のドレインに接続されている。トランジスタQ9のソースはGNDに接続されている。トランジスタQ1のドレインとトランジスタQ3のソースとは互いに接続されている。トランジスタQ2のドレインとトランジスタQ4のソースとは互いに接続されている。トランジスタQ3のゲートとトランジスタQ4のゲートとは互いに接続されている。トランジスタQ3のドレインとトランジスタQ5のドレインとは互いに接続されている。トランジスタQ4のドレインとトランジスタQ6のドレインとは互いに接続されている。トランジスタQ5のゲートとトランジスタQ6のゲートとは互いに接続されている。トランジスタQ6のソースとトランジスタQ7のドレインとは互いに接続されている。トランジスタQ6のソースとトランジスタQ8のドレインとは互いに接続されている。トランジスタQ7のソースとトランジスタQ8のソースとは電源VDDに接続されている。トランジスタQ7のゲートとトランジスタQ8のゲートとは互いに接続されている。
増幅器4jは差動入力構成であり、トランジスタQ2のゲートに一方の入力電圧Vinmが入力され、トランジスタQ1のゲートに他方の入力電圧Vinpが入力される。また、増幅器4jは差動出力構成であり、トランジスタQ3のドレインとトランジスタQ5のドレインとの接続点から一方の出力電圧Voutmが出力され、トランジスタQ4のドレインとトランジスタQ6のドレインとの接続点から他方の出力電圧Voutpが出力される。
また、トランジスタQ9のゲートにはコモンモードフィードバック回路12が接続され、このコモンモードフィードバック回路12にバイアス電圧Vb1が入力される。コモンモードフィードバック回路12はバイアス電圧Vb1によって差動信号のコモン電圧を決定する。また、トランジスタQ3のゲートおよびトランジスタQ4のゲートにはバイアス電圧Vb3が入力される。また、トランジスタQ5のゲートおよびトランジスタQ6のゲートにはバイアス電圧Vb4が入力される。また、トランジスタQ7のゲートおよびトランジスタQ8のゲートにはバイアス電圧Vb5が入力される。バイアス電圧Vb1・Vb3・Vb4・Vb5はバイアス電圧発生回路4dから入力され、入力電圧Vinm・Vinpは、図11で説明した増幅器112の入力電圧のように、バイアス電圧発生回路4dから出力されたバイアス電圧Vb2を用いて生成される、バイアス電圧Vb2付近の電圧である。
次に、図6に、バイアス電圧発生回路4dの一構成例を示す。バイアス電圧発生回路4dは、電流制御回路4k、抵抗RおよびトランジスタQ11〜Q34を備えている。トランジスタQ11〜Q11・Q16・Q17・Q19・Q20・Q22・Q23・Q25〜Q27・Q30〜Q32はNチャネル型のMOSトランジスタであり、トランジスタQ15・Q18・Q21・Q24・Q28・Q29・Q33・Q34はPチャネル型のMOSトランジスタである。
抵抗Rはバイアス電圧発生回路4dのバイアス電圧制御端子BIASを電源にプルアップしており、この抵抗Rを流れる電流の値で出力するバイアス電圧Vb1〜Vb5を同時に変化させる。トランジスタQ11のソースはGNDに接続されている。トランジスタQ11のドレインとトランジスタQ12のソースとは互いに接続されている。トランジスタQ12のドレインはバイアス電圧制御端子BIASに接続されている。トランジスタQ13のソースはGNDに接続されている。トランジスタQ13のドレインとトランジスタQ14のソースとは互いに接続されている。トランジスタQ11のゲートおよびドレインとトランジスタQ13のゲートとは互いに接続されている。トランジスタQ12のゲートおよびドレインとトランジスタQ14のゲートとは互いに接続されている。トランジスタQ14のドレインとトランジスタQ15のドレインとは互いに接続されている。トランジスタQ15のソースは電源VDDに接続されている。
トランジスタQ16のソースはGNDに接続されている。トランジスタQ16のドレインとトランジスタQ17のソースとは互いに接続されている。トランジスタQ17のドレインとトランジスタQ18のドレインとは互いに接続されている。トランジスタQ18のソースは電源VDDに接続されている。
トランジスタQ19のソースはGNDに接続されている。トランジスタQ19のドレインとトランジスタQ20のソースとは互いに接続されている。トランジスタQ20のドレインとトランジスタQ21のドレインとは互いに接続されている。トランジスタQ21のソースは電源VDDに接続されている。
トランジスタQ15のゲートと、トランジスタQ18のゲートと、トランジスタQ21のゲートとは互いに接続されている。
トランジスタQ22のソースはGNDに接続されている。トランジスタQ22のドレインとトランジスタQ23のソースとは互いに接続されている。トランジスタQ23のドレインとトランジスタQ24のドレインとは互いに接続されている。トランジスタQ24のソースは電源VDDに接続されている。
トランジスタQ25のソースはGNDに接続されている。トランジスタQ25のドレインと、トランジスタQ26のソースと、トランジスタQ30のソースと、トランジスタQ31のソースとは互いに接続されている。
トランジスタQ19のゲートと、トランジスタQ20のドレインと、トランジスタQ22のゲートと、トランジスタQ25のゲートと、トランジスタQ30のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Vb1として出力される。
トランジスタQ16のゲートと、トランジスタQ17のゲートと、トランジスタQ20のゲートと、トランジスタQ23のゲートと、トランジスタQ26のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Vb2として出力される。
トランジスタQ26のドレインとトランジスタQ27のソースとは互いに接続されている。トランジスタQ30のドレインと、トランジスタQ27のドレインと、トランジスタQ28のドレインとは互いに接続されている。トランジスタQ31のドレインとトランジスタQ32のソースとは互いに接続されている。トランジスタQ27のゲートと、トランジスタQ31のゲートと、トランジスタQ32のゲートと、トランジスタQ32のドレインと、トランジスタQ33のソースとは互いに接続されており、これらの接続点の電圧がバイアス電圧Vb3として出力される。
トランジスタQ24のゲートと、トランジスタQ28のゲートと、トランジスタQ33のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Vb4として出力される。
トランジスタQ28のソースとトランジスタQ29のドレインとは互いに接続されている。トランジスタQ29のソースは電源VDDに接続されている。トランジスタQ33のソースとトランジスタQ34のドレインとは互いに接続されている。トランジスタQ34のソースは電源VDDに接続されている。トランジスタQ29のゲートとトランジスタQ34のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Vb5として出力される。
以上の構成のバイアス電圧発生回路4dは、抵抗Rを流れる電流というアナログの入力から、バイアス電圧Vb1〜Vb5という複数のアナログの出力を同時に得る回路である。抵抗Rを流れる電流値はデジタル制御回路からの制御信号s2にて決定される。また外部からの制御信号s3によっても電流値を任意に決定できる構成である。バイアス電圧発生回路4dは、図7に示すようにDA変換回路で構成するようにしてもよい。
図7に示すバイアス電圧発生回路4dは、デコーダ4lにて制御信号s2をDA変換回路に入力するのに適当なデジタル制御信号に変換し、この制御信号を各DA変換器でアナログのバイアス電圧Vbに変換する構成である。入力するデジタル信号を変化させることにより、発生するアナログのバイアス電圧を変化させることができるので、パイプラインAD変換回路4aから出力されるデジタル値の係数s1kを処理して得られるデジタル信号を用いて効率よくバイアス電圧を制御することができる。また、DA変換器の数はバイアス電圧Vbの数に一致させて用意すればよく、例えば各ステージの増幅器が図5で示したように5つのバイアス電圧Vbを用いる場合、発生するバイアス電圧Vb1〜Vb5のそれぞれに対応したDA変換器DAC11〜DAC15を備えるとよい。バイアス電圧発生回路4dは、複数のバイアス電圧Vbのそれぞれを各DA変換器を用いて個別に変化させる。そして、増幅器の使用する数だけバイアス電圧Vbを発生するので、効率のよいバイアス電圧Vbの発生を行うことができる。
次に、図8に各段のバイアス電圧Vbを設定するフローを示す。S1で初期バイアス電圧Vbを設定すると増幅器4jの初期電流値が決定される。S2では、デジタル係数検出/制御回路4bが各ステージから設定したバイアス電圧Vbでの係数s1k、すなわちパイプラインAD変換回路4aの2倍増幅回路4iの特性を検出する。特性の一例としては2倍増幅回路4iのゲインがあり、バイアス電圧Vbを設定した結果得られる2倍増幅回路4iのゲインを補正値と呼ぶ。2倍増幅回路4iのゲインの詳細な求め方は後述する。S3では、補正値が収束値に達しているか否かを判定する。収束していなければS4で、係数s1kを検出した結果に応じた制御信号s2を生成し、補正値が収束値に近づくようにバイアス電圧Vbを変更して増幅器4iの電流値を変更し、S2に戻る。新たなバイアス電圧Vbで補正値を再度求めて、S3に進む。S3で補正値が収束値に達していればS5へ進んでバイアス電圧Vbの設定を終了する。この繰り返し操作を補正値が予め設定された収束値に収束するまで行うことで、突発的に発生するエラーを吸収し最適バイアス電圧Vbを得ることができる。
ここで、補正値が収束値に達しているか否かを判定するには、例えば図13で最初にセトリング特性が曲線c1であったとして、増幅器の電流を減少させる余地があるので電流を次第に減少させる場合に、曲線が、所定時間t1に出力電圧Voutが所定電圧V1に安定する曲線c4となっているかどうかを判定すればよい。曲線c1から曲線c4までは所定時間t1までに出力電圧Voutが所定電圧V1に安定しているが、それよりも電流を減少させると曲線c5のように所定時間t1で所定電圧V1に達しないため、再び電流を増加させ、曲線c4となる電流の条件、すなわちバイアス電圧Vbの条件が求まったところで補正値が収束値に達したと判定する。
また、例えば図13で最初にセトリング特性が曲線c5であったとして、増幅器の電流を増加させる必要がある場合も、曲線が、所定時間t1に出力電圧Voutが所定電圧V1に安定する曲線c4となっているかどうかを判定すればよい。曲線c5から曲線c4までは、補正値が変化し続けるが、曲線c3以降(曲線c5から、曲線c3あるいはc2あるいはc1まで)の補正値は変化しないはずであり、曲線c4となる電流の条件、すなわちバイアス電圧Vbの条件が求まったところで補正値が収束値に達したと判定する。
従って、図8のフローチャートでは、何回か補正値を変化させるように繰り返しのステップを実行する。これにより、必要最低限の電流が流れるようにバイアス電圧Vbを設定することができるため、消費電流を少なく抑えることができる。
なお、AD変換回路のアナログ回路の特性を表す係数を、AD変換回路からのデジタル値を加工して得られる値とする場合には、前記2倍増幅回路4iの特性として、段のゲインやゲインエラーなどを用いることができる。図4の構成の場合、係数s1kそのものがゲインやゲインエラーを表していてもよいが、係数s1kをデジタル係数検出/制御回路4bで加工してゲインやゲインエラーを表す係数を演算することもできる。デジタル係数検出/制御回路4bが最終的に2倍増幅回路4iの特性として認識する係数をゲインとした場合には、2や2に非常に近い値を収束値に設定し、該係数をゲインエラーとした場合には0を収束値に設定することが適当である。ゲインやゲインエラーを求める回路は、AD変換回路具備回路4のようにAD変換結果Dkを補正する構成においては、該補正のために元々備えられているものである。AD変換回路具備回路4の場合には、デジタル係数検出/制御回路4bに、ゲインやゲインエラーを求める回路が備えられている。従って、ゲインやゲインエラーを表す係数を発生するための新たな回路は不要である。なお、パイプラインAD変換回路では、各段のデジタル出力数に応じて、ゲインを2以外(例えば4や8)に取る場合もあるが、これらの場合にも本件は適用できる。
なお、ここではデジタル係数検出/制御回路4bが最終的に2倍増幅回路4iの特性として認識する係数(補正値)を、ゲインそのものやゲインエラーそのもので表しているが、これに限らず、ゲインやゲインエラーの関数や演算結果などをも含めた、ゲインの指標やゲインエラーの指標であればよい。
段の2倍増幅回路4iのゲインの求め方の一例は、非特許文献2に詳細が述べられているが、図4および図12を用いて要点のみを説明する。k段目のステージ(STAGEk)の増幅器の入出力特性が図12(b)に示す状態であるとして、アナログ入力値Vres(k−1)にゼロを入力し、ステージ中のsubDA変換器のデジタル値を外部から強制的に『D=0』と『D=1』とする。各々の場合でアナログ出力値Vres(k)は同図のOUT1、OUT2となり、この差『OUT1−OUT2』がゲインとなる。理想的な場合は2が得られるが、実際に製造したデバイスでは2以下となることが多い。また非特許文献3では、アナログ入力値にゼロだけでなく2種類の値を用い、各々で『OUT1−OUT2』と同様の計算を行うことにより2種類のゲインが得られる算出方法もある。前記係数s1kは、OUT1−OUT2を表す値としてデジタル係数検出/制御回路4bに入力されてもよいし、OUT1・OUT2を個別に表す係数として順次デジタル係数検出/制御回路4bに入力され、デジタル係数検出/制御回路4bでOUT1−OUT2が演算されるようになっていてもよい。
また、変換速度が変動するようなアプリケーションで、パイプラインAD変換回路4aの各段の2倍増幅回路4iの電流を変えたい場合、例えばパイプラインAD変換回路4aを遅く動作させるときに電流を減らしたい場合には、図4に示すように外部からのバイアス電圧設定信号s3によってデジタル係数検出/制御回路4bを動作させ、図8に示した収束処理のフローに従って新たなバイアス電圧Vbを設定し、各増幅器の電流を調整する。このとき、バイアス電圧発生回路4dはバイアス電圧設定信号s3によって動作可能な状態になる。これにより、図13のように所定時間t1までに所定電圧V1に達している必要がある場合と、所定時間t2までに所定電圧V1に達している必要がある場合とのそれぞれに対して低消費電力となる最適な電流を設定することができる。また、バイアス電圧Vbを再設定する必要がある時にのみ、デジタル係数検出/制御回路4bおよびバイアス電圧発生回路4dを動作可能とすることができるので、消費電力を削減することができる。
AD変換回路具備回路4では、以上のようにして、増幅器に与えるバイアス電圧Vbを、特性が必要な補正値に収束するまで変化させて決定することができ、増幅器に常に最適なバイアス電圧Vbを与えることができる。
図4の構成では、アナログ回路である2倍増幅回路4iの動作状態を調整することにより、2倍増幅回路4iの所定の特性が所望の特性となる状態を保ったまま、例えばパイプラインAD変換回路4aの同じ入力電圧Vinに対してデジタル出力Doutの値に影響を与えない状態のまま、2倍増幅回路4iでの消費電力が極力小さくなるようにパイプラインAD変換回路4aを制御することができる。すなわち、2倍増幅回路4iの特性に製造毎のばらつきがあっても、製造された個々の2倍増幅回路4iの特性に合わせた低消費電力化を図ることができる。また、増幅器4jの設計においてマージンを大きく取り過ぎないようにするために、増幅器4jのパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、2倍増幅回路4iの製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図4の構成によれば2倍増幅回路4iの完成後の特性を自動的又は必要に応じた指示により検出するので、製造後の2倍増幅回路4iに必要以上のマージンを持たず精度よく使用することができる。
このように、図4の構成によれば、製造毎にばらつきのある2倍増幅回路4iの所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じて2倍増幅回路4iの動作状態を調整することによりパイプラインAD変換回路を制御できるため、増幅器4jのパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造された2倍増幅回路4iを精度よく使用することができ、かつ、該増幅器4jの消費電力および回路規模を低減することのできるAD変換回路具備回路(電子回路装置)を実現することができる。
また、図4の構成におけるAD変換回路は複数段のステージからなるパイプラインAD変換回路であり、変換速度、変換精度、および、消費電流のバランスが優れているAD変換回路である。従って、このようなパイプランAD変換回路の2倍増幅回路4iの所定の特性や外部状態を含む動作状態を検出して動作状態を調整する場合には、2倍増幅回路4iの補正前の性能もある程度得られ、デジタル補正回路4cの負荷を減らすことができる。
また、図4の構成では、デジタル係数検出/制御回路4bは係数s1kのデジタル処理を行う回路であり、さらには、係数s1kの検出結果に応じて制御信号s2をデジタル処理により生成して出力する回路である。また、デジタル補正回路4cは、パイプラインAD変換回路4aからのデジタル出力D1〜DNを係数s1kにより補正してデジタル出力Dout´を出力するデジタル処理回路である。パイプラインAD変換回路4aを始め、AD変換回路の出力は一般にデジタル値であることから、AD変換回路からの出力を処理する回路がデジタル処理回路であれば、AD変換回路のデジタル出力値を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなる。
なお、前記パイプラインAD変換回路4aには最終段を除いた各ステージにアナログ回路としての2倍増幅回路4iが設けられているが、特性の検出および動作状態の調整の対象となるステージは全部であってもよいし、この中の幾つかのみであってもよいのは言うまでもない。
(実施例2)
図9に、本実施例に係るAD変換回路具備回路(電子回路装置)5の構成を示す。AD変換回路具備回路5は補正型AD変換回路を構成しており、実施例1のAD変換回路具備回路4(図4参照)のバイアス電圧発生回路4dをパイプラインAD変換回路4aの1段目〜N−1段目までの全段に備えている。従って、各段で最適なバイアス電圧Vbを設定することが可能になる。以下、各バイアス電圧発生回路を5dk(k=1〜N−1)とする。
1段目〜N−1段目までの全段にバイアス電圧発生回路を備えた場合の制御方法は、各段別個にバラバラな順序で設定しても構わないが、図10に示すフローチャートに従って設定すると効率が良い。
一般に補正型AD変換回路では、N−1段目での係数はN段目のデジタル出力を用いて求め、またN−2段目の係数は既に係数が求まっているN−1段目とN段目のデジタル出力を用いて求めるように、後段から前段へと順に補正される。よって、バイアス電圧もこれに従って設定する。複数段からなるパイプラインAD変換回路全体の電流値を最適にするには、図10においてS11でk=N−1とした後、S12でまずk段目すなわちN−1段目の電流値を決めるためにN−1段目の補正値を用いてN−1段目のバイアス電圧Vbを設定する。各段のバイアス電圧の設定方法の詳細は図8で前述している。次にS13でk=1となっているか否かを判定する。k=1でなければS14へ進んでk=k−1とし、S12へ戻る。S12ではk段目すなわちN−2段目の電流値を決めるためにN−2段目の補正値を用いてN−2段目のバイアス電圧Vbを設定する。この時には既にバイアス電圧Vbが決定してパイプライン動作しているN−1段目のデジタル出力も用いてN−2段目の係数を求める。こうして後段から前段へと各ステージのバイアス電圧Vbを設定していく。S13でk=1となって最上位の1段目まで各段で最適な電流となるバイアス電圧Vbを決定したら、S15へ進んで全段のバイアス電圧Vbの設定が終了する。これにより、パイプラインAD変換回路4a全体を最適電流値で動作させることができる。
また、バイアス電圧発生回路をパイプラインAD変換回路4aの増幅器を備える段の全てに備えた場合、バイアス設定信号s3はパイプラインAD変換回路4aの各段に個別に設定できる構成にして、要求に応じて必要な段のみバイアス電圧Vbを設定することもできる。
以上のように、本実施例によれば、バイアス電圧発生回路をパイプラインAD変換回路4aの2倍増幅回路4iを備える各段に備えているので、要求に応じた必要な段のバイアス電圧Vbのみを設定することができる。
また、バイアス電圧Vbを、パイプラインAD変換回路4aの後段から前段へと順次決定していくので、各段を最適なバイアス電圧Vbに設定でき、パイプラインAD変換回路4aの各段を最適な電流値にて動作させることが可能になる。
また、バイアス電圧Vbを、パイプラインAD変換回路4aの2倍増幅回路4iを備える段の最終段から初段まで順次決定していくので、全段を最適なバイアス電圧Vbに設定でき、パイプラインAD変換回路4a全体を最適な電流値にて動作させることが可能になる。
また、パイプラインAD変換回路4aの各段のバイアス電圧発生回路は、外部からのバイアス電圧設定信号s3によって個別に動作可能な状態になるので、該バイアス電圧設定信号s3によって、要求に応じた必要な段のバイアス電圧Vbのみを設定することが可能となる。
以上、各実施例について述べた。なお、以上に述べた電子回路装置はアナログ回路でもアナログ・デジタル混在回路でもよく、デバイスユニットとしてのカメラモジュールや、商品としての携帯電子機器(携帯電話など)も含まれる。
また、電子回路装置は、係数検出回路や制御回路、補正回路が、アナログ回路やAD変換回路と共にICとして1パッケージ化されていてもよいが、これに限らず、上記各回路ごとに形成された個別のICパッケージがピンを介して相互接続されたものであってもよい。
また、所定の特性の検出対象となるアナログ回路と、該アナログ回路を制御する制御手段とは、1対1、1対多、多対1のいずれで組み合わされていてもよいものである。
また、検出対象となる所定の特性が複数個存在している場合に、検出手段は検出の対象を演算により係数として検出するようにしてもよい。これにより、複数個の検出の対象を効率的に検出することができる。
また、係数の検出と、制御手段による制御とを、IC内で自律的に行うようにすれば、ICの外部から信号処理の指示を与える必要がない。