KR102176863B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102176863B1
KR102176863B1 KR1020140118846A KR20140118846A KR102176863B1 KR 102176863 B1 KR102176863 B1 KR 102176863B1 KR 1020140118846 A KR1020140118846 A KR 1020140118846A KR 20140118846 A KR20140118846 A KR 20140118846A KR 102176863 B1 KR102176863 B1 KR 102176863B1
Authority
KR
South Korea
Prior art keywords
signal
enable signal
internal
test
counting
Prior art date
Application number
KR1020140118846A
Other languages
English (en)
Other versions
KR20160029385A (ko
Inventor
정춘석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140118846A priority Critical patent/KR102176863B1/ko
Priority to US14/567,853 priority patent/US9435851B2/en
Publication of KR20160029385A publication Critical patent/KR20160029385A/ko
Application granted granted Critical
Publication of KR102176863B1 publication Critical patent/KR102176863B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내부 커맨드, 내부 클럭 및 내부 클럭 인에이블 신호를 디코딩하여 내부 제어 신호를 생성하는 명령 디코딩부; 제 1 테스트 신호에 응답하여 예비 클럭 인에이블 신호를 상기 내부 클럭 인에이블 신호로서 출력하거나 상기 내부 클럭 인에이블 신호를 인에이블 상태로 유지시키는 클럭 인에이블 신호 제어부; 상기 제 1 테스트 신호에 응답하여 상기 예비 클럭 인에이블 신호 및 제 2 테스트 신호 중 하나를 카운팅 인에이블 신호로서 출력하는 인에이블 신호 선택부; 및 상기 카운팅 인에이블 신호의 인에이블 구간동안 카운팅 동작을 수행하여 카운팅 코드를 출력하는 카운팅부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 외부 제어 장치로부터 제어 신호들을 입력 받고, 입력 받은 제어 신호들에 따라 동작하도록 구성된다.
웨이퍼 상태의 반도체 장치는 프로빙 테스트를 이용하여 테스터가 원하는 내부 회로에 대한 테스트를 수행할 수 있다.
하지만, 패키지된 반도체 장치는 프로빙 테스트를 진행할 수 없고, 외부 제어 장치로부터 인가되는 제어 신호들에 의존해서만 테스트를 수행할 수 있어, 테스트에 대한 제약이 발생된다.
본 발명은 테스터가 원하는 타이밍에 테스트에 관련된 내부 회로들을 동작시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 내부 커맨드, 내부 클럭 및 내부 클럭 인에이블 신호를 디코딩하여 내부 제어 신호를 생성하는 명령 디코딩부; 제 1 테스트 신호에 응답하여 예비 클럭 인에이블 신호를 상기 내부 클럭 인에이블 신호로서 출력하거나 상기 내부 클럭 인에이블 신호를 인에이블 상태로 유지시키는 클럭 인에이블 신호 제어부; 상기 제 1 테스트 신호에 응답하여 상기 예비 클럭 인에이블 신호 및 제 2 테스트 신호 중 하나를 카운팅 인에이블 신호로서 출력하는 인에이블 신호 선택부; 및 상기 카운팅 인에이블 신호의 인에이블 구간동안 카운팅 동작을 수행하여 카운팅 코드를 출력하는 카운팅부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 제 1 외부 신호를 버퍼링하여 제 1 내부 신호를 생성하는 제 1 버퍼; 제 2 외부 신호를 버퍼링하여 제 2 내부 신호를 생성하는 제 2 버퍼; 제 3 외부 신호를 버퍼링하여 예비 신호를 생성하는 제 3 버퍼; 제 1 테스트 신호에 응답하여 상기 예비 신호를 제 3 내부 신호로서 출력하거나 상기 제 3 내부 신호를 인에이블시키는 신호 제어부; 상기 제 1 내부 신호, 상기 제 2 내부 신호 및 상기 제 3 내부 신호를 디코딩하여 내부 제어 신호를 생성하는 디코딩부; 상기 제 1 테스트 신호에 응답하여 상기 예비 신호 또는 제 2 테스트 신호를 인에이블 신호로서 출력하는 인에이블 신호 선택부; 및 상기 인에이블 신호에 응답하여 테스트 동작을 수행하는 테스트 회로부를 포함한다.
본 발명에 따른 반도체 장치는 테스터가 원하는 타이밍에 테스트에 관련된 내부 회로들을 동작시킬 수 있어, 테스트 기간 단축 및 비용 절감에 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 클럭 인에이블 신호 제어부의 구성도,
도 3은 도 1의 카운팅부의 구성도,
도 4는 도 3의 오실레이터의 구성도,
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 제 1 내지 제 3 버퍼(10, 20, 30), 명령 디코딩부(40), 클럭 인에이블 신호 제어부(100), 인에이블 신호 선택부(200), 및 카운팅부(300)를 포함한다.
상기 제 1 버퍼(10)는 외부 커맨드(CMD_ext)를 버퍼링하여 내부 커맨드(CMD_int)로서 출력한다.
상기 제 2 버퍼(20)는 외부 클럭(CLK_ext)을 버퍼링하여 내부 클럭(CLK_int)으로서 출력한다.
상기 제 3 버퍼(30)는 외부 클럭 인에이블 신호(CKE_ext)를 버퍼링하여 예비 클럭 인에이블 신호(CKE_pre)로서 출력한다.
상기 클럭 인에이블 신호 제어부(100)는 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 클럭 인에이블 신호(CKE_pre)를 내부 클럭 인에이블 신호(CKE_int)로서 출력하거나 상기 내부 클럭 인에이블 신호(CKE_int)를 인에이블 상태로 유지시킨다. 예를 들어, 상기 클럭 인에이블 신호 제어부(100)는 상기 제 1 테스트 신호(TM_1)가 디스에이블되면 상기 예비 클럭 인에이블 신호(CKE_pre)를 상기 내부 클럭 인에이블 신호(CKE_int)로서 출력하고, 상기 제 1 테스트 신호(TM_1)가 인에이블되면 상기 내부 클럭 인에이블 신호(CKE_int)를 상기 예비 클럭 인에이블 신호(CKE_pre)와는 무관하게 상기 내부 클럭 인에이블 신호(CKE_int)를 인에이블시킨다.
상기 명령 디코딩부(40)는 상기 내부 커맨드(CMD_int), 내부 클럭(CLK_int), 및 상기 내부 클럭 인에이블 신호(CKE_int)를 디코딩하여 내부 제어 신호(CTRL_dec)를 생성한다. 이때, 상기 내부 제어 신호(CTRL_dec)는 반도체 장치의 동작을 제어하는 신호로서 이용된다.
상기 인에이블 신호 선택부(200)는 상기 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 클럭 인에이블 신호(CKE_pre) 및 제 2 테스트 신호(TM_2) 중 하나를 카운팅 인에이블 신호(ROD_EN)로서 출력한다. 예를 들어, 상기 인에이블 신호 선택부(200)는 상기 제 1 테스트 신호(TM_1)가 인에이블되면 상기 예비 클럭 인에이블 신호(CKE_pre)를 상기 카운팅 인에이블 신호(ROD_EN)로서 출력하고, 상기 제 1 테스트 신호(TM_1)가 디스에이블되면 상기 제 2 테스트 신호(TM_2)를 상기 카운팅 인에이블 신호(ROD_EN)로서 출력한다. 이때, 상기 인에이블 신호 선택부(200)는 멀티 플렉서로 구성될 수 있다.
상기 카운팅부(300)는 상기 카운팅 인에이블 신호(ROD_EN)의 인에이블 구간동안 카운팅 동작을 수행하여 카운팅 코드(CNT_code<0:n>)를 생성한다.
상기 클럭 인에이블 신호 제어부(100)는 도 2에 도시된 바와 같이, 신호 선택부(110)를 포함한다.
상기 신호 선택부(110)는 상기 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 클럭 인에이블 신호(CKE_pre) 및 외부 전압(VDD) 중 하나를 상기 내부 클럭 인에이블 신호(CKE_int)로서 출력한다. 예를 들어, 상기 신호 선택부(110)는 상기 제 1 테스트 신호(TM_1)가 디스에이블되면 상기 예비 클럭 인에이블 신호(CKE_pre)를 상기 내부 클럭 인에이블 신호(CKE_int)로서 출력하고, 상기 제 1 테스트 신호(TM_1)가 인에이블되면 외부 전압(VDD)를 상기 내부 클럭 인에이블 신호(CKE_int)의 레벨로서 출력한다. 상기 신호 선택부(110)는 멀티 플렉서로 구성될 수 있다.
상기 카운팅부(300)는 도 3에 도시된 바와 같이, 오실레이터(310), 및 카운터(320)를 포함한다.
상기 오실레이터(310)는 상기 카운팅 인에이블 신호(ROD_EN)가 인에이블되면 오실레이터 신호(OSC)를 생성한다. 이때, 상기 오실레이터(310)는 외부 전압(VDD)과 접지 전압(VSS)을 구동 전압으로서 인가 받아 동작한다. 상기 외부 전압은 반도체 장치가 외부로부터 인가 받아 구동 전압으로서 이용하는 전압이다.
상기 카운터(320)는 상기 카운팅 인에이블 신호(ROD_EN)가 인에이블되면 상기 오실레이터 신호(OSC)가 특정 레벨로 천이할 때마다 상기 카운팅 동작을 수행하여 상기 카운팅 코드(CNT_code<0:n>)를 생성한다. 예를 들어, 상기 카운터(320)는 상기 카운팅 인에이블 신호(ROD_EN)가 인에이블되면 상기 오실레이터 신호(OSC)가 하이 레벨로 천이할 때마다 상기 카운팅 코드(CNT_code<0:n>)를 카운팅한다.
상기 오실레이터(310)는 직렬로 연결된 복수개의 인버터(IV_1~IV_M), 및 낸드 게이트(ND1)를 포함한다.
상기 직렬로 연결된 복수개의 인버터(IV_1 ~ IV_M) 각각은 외부 전압(VDD)과 접지 전압(VSS) 각각 인가 받아 동작한다. 상기 낸드 게이트(ND1)는 상기 직렬로 연결된 복수개의 인버터(IV_1 ~ IV_M) 중 최종 인버터(IV_M)의 출력 신호와 상기 카운팅 인에이블 신호(ROD_EN)를 입력 받는다. 상기 낸드 게이트(ND1)의 출력 신호는 상기 직렬로 연결된 복수개의 인버터(IV_1 ~ IV_M) 중 최초 인버터(IV1)의 입력 신호로서 입력된다. 이때, 상기 직렬로 연결된 복수개의 인버터(IV_1 ~ IV_M) 중 최종 인버터(IV_M)의 출력 신호가 상기 오실레이터 신호(OSC)이다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 동작한다.
일반적으로 웨이퍼 상태의 반도체 장치는 프로빙 테스트를 이용하여 테스터가 원하는 내부 회로에 대한 테스트를 수행할 수 있다. 하지만, 패키지된 반도체 장치는 프로빙 테스트를 진행할 수 없고, 외부 제어 장치로부터 인가되는 제어 신호들에 의존해서만 테스트를 수행할 수 있어, 테스트에 대한 제약이 발생된다. 특히, 패키지된 반도체 장치와 같은 경우, 모드 레지스터 셋(mode register set)에 설정된 값을 저장하고 이를 이용하여 테스트를 수행하여야 한다.
패키지된 반도체 장치는 모드 레지스터 셋에 저장된 값을 이용하여 테스트 모드로 진입시키고, 테스트 신호를 생성하여 테스트를 수행한다. 이러한 경우 테스터가 원하는 타이밍에 테스트 신호를 천이시키기 어렵다. 또한, 반도체 장치가 테스트 동작이 아닌 노멀 동작을 수행할 때, 특정 전압, 전류등을 모니터링하는 테스트 회로를 작동시키지 못하는 어려움이 있다. 첫번째, 테스트가 원하는 타이밍에 테스트 신호를 천이시키기 어려운 이유는 모드 레지스터 셋을 제어하여 테스트 신호를 제어하여야 하기 때문이고, 두 번째, 노멀 동작시 테스트 회로를 동작시키지 못하는 이유는 테스트 회로를 동작시키는 테스트 모드 신호 및 테스트 신호는 모드 레지스터 셋의 출력 신호이기 때문에 노멀 동작을 수행시키고 이후 모드 레지스서터 셋을 제어하게 되면 노멀 동작의 수행이 중지되기 때문이다.
본 발명은 이러한 문제점을 해결하기 위하여 도 1과 같이 구성되어 동작한다.
제 1 내지 제 3 버퍼(10, 20, 30)은 외부 장치(예를 들어, 컨트롤러)로부터 입력되는 외부 커맨드(CMD_ext), 외부 클럭(CLK_ext), 및 외부 클럭 인에이블 신호(CKE_ext)를 입력 받아 버퍼링하여 내부 커맨드(CMD_int), 내부 클럭(CLK_int), 및 예비 클럭 인에이블 신호(CKE_pre)를 출력한다.
클럭 인에이블 신호 제어부(100)는 모드 레지스터 셋의 출력 신호인 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 클럭 인에이블 신호(CKE_pre)를 내부 클럭 인에이블 신호(CKE_int)로서 출력하거나, 상기 예비 클럭 인에이블 신호(CKE_pre)와는 무관하게 상기 내부 클럭 인에이블 신호(CKE_int)를 인에이블시킨다.
인에이블 신호 선택부(200)는 상기 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 클럭 인에이블 신호(CKE_pre) 및 제 2 테스트 신호(TM_2)를 카운팅 인에이블 신호(ROD_EN)로서 출력한다.
상기 카운팅부(300)는 상기 카운팅 인에이블 신호(ROD_EN)의 인에이블 구간동안 카운팅 코드(CNT_code<0:n>)를 생성한다. 이때, 상기 카운팅부(300)는 반도체 장치의 구동 전압인 외부 전압(VDD)을 이용하여 오실레이터 신호(OSC)를 생성하는 오실레이터(310)와 상기 오실레이터 신호(OSC)를 카운팅하는 카운터(320)를 포함한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 노멀 동작시 반도체 장치의 구동 전압인 외부 전압(VDD)의 전압 강하를 모니터링하기 위한 것으로, 실시예를 구성한 것이다.
먼저, 모드 레지스터 셋을 제어하여 상기 제 1 테스트 신호(TM_1)를 인에이블시켜, 인에이블 상태를 유지시킨다.
상기 제 1 테스트 신호(TM_1)가 인에이블되면 상기 클럭 인에이블 신호 제어부(100)는 외부에서 입력되는 상기 예비 클럭 인에이블 신호(CKE_pre) 즉, 상기 외부 클럭 인에이블 신호(CKE_ext)와는 무관하게 상기 내부 클럭 인에이블 신호(CKE_int)를 인에이블시킨다.
상기 내부 클럭 인에이블 신호(CKE_int)가 인에이블된 상태에서 외부 장치에서 입력되는 상기 외부 커맨드(CMD_ext)는 버퍼링되어 상기 내부 커맨드(CMD_int)로, 상기 외부 클럭(CLK_ext)은 상기 내부 클럭(CLK_int)로 상기 명령 디코딩부(40)에 입력된다.
상기 명령 디코딩부(40)는 상기 내부 커맨드(CMD_int), 상기 내부 클럭(CLK_int), 및 인에이블된 상기 내부 클럭 인에이블 신호(CKE_int)에 응답하여 내부 제어 신호(CTRL_dec)를 생성한다. 상기 내부 제어 신호(CTRL_dec)는 반도체 장치의 동작을 제어한다. 따라서, 반도체 장치는 외부 장치에 제어에 따라 동작을 제어 받는다.
상기 인에이블 신호 선택부(200)는 상기 제 1 테스트 신호(TM_1)가 인에이블되면 상기 예비 클럭 인에이블 신호(CKE_pre)를 상기 카운팅 인에이블 신호(ROD_EN)로서 출력한다.
상기 카운팅부(300)는 상기 카운팅 인에이블 신호(ROD_EN)의 인에이블 구간에서 상기 카운팅 코드(CNT_code<0:n>)를 생성한다.
본 발명의 실시예에 따른 반도체 장치는 외부 장치에서 입력되는 외부 커맨드, 외부 클럭, 및 외부 클럭 인에이블 신호 중 외부 클럭 인에이블 신호를 이용하여 카운팅부를 동작시킴으로써, 외부 장치가 직접 반도체 장치의 노멀 동작(내부 클럭 인에이블 신호가 인에이블된 상태에서 내부 커맨드에 따라 동작)을 제어하는 동안 카운팅부를 동작시켜 반도체 장치가 이용하는 외부 전압의 전압 레벨을 모니터링하는 테스트를 수행할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 제 1 테스트 신호(TM_1)가 디스에이블되면 외부 커맨드(CMD_ext), 외부 클럭(CLK_ext), 및 외부 클럭 인에이블 신호(CKE_ext) 즉, 외부 장지로부터 입력되는 외부 신호들에 응답하여 명령 디코딩부(40)가 동작하고, 모드 레지스터 셋에서 출력되는 제 2 테스트 신호(TM_2)에 응답하여 카운팅부(300)를 동작시킬 수 있다.
결국, 본 발명의 실시예에 따른 반도체 장치는 외부 장치로부터 입력되는 외부 신호들로 명령 디코딩부(40), 및 카운팅부(300)를 동작시킬 수도 있고, 외부 장치들로부터 입력되는 외부 신호들로는 명령 디코딩부(40)만을 동작시키고, 모드 레지스터 셋의 출력 신호로 카운팅부(300)를 동작시킬 수도 있다.
본 발명의 실시예에 따른 반도체 장치는 도 5에 도시된 바와 같이, 제 1 내지 제 3 버퍼(11, 21, 31), 디코딩부(41), 신호 제어부(101), 인에이블 신호 선택부(201), 및 테스트 회로부(301)를 포함한다.
상기 제 1 버퍼(11)는 제 1 외부 신호(Sig_ext1)를 버퍼링하여 제 1 내부 신호(Sig_int1)를 출력한다.
상기 제 2 버퍼(21)는 제 2 외부 신호(Sig_ext2)를 버퍼링하여 제 2 내부 신호(Sig_int2)를 출력한다.
상기 제 3 버퍼(31)는 제 3 외부 신호(Sig_ext3)를 버퍼링하여 예비 신호(Sig_pre)를 출력한다.
상기 신호 제어부(101)는 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 신호(Sig_pre)를 제 3 내부 신호(Sig_int3)로서 출력하거나, 상기 제 3 내부 신호(Sig_int3)를 인에이블시킨다. 상기 신호 제어부(101)는 입력되고 출력되는 신호만 다를 뿐 도 2의 구성과 동일하다.
상기 디코딩부(41)는 상기 제 1 내지 제 3 내부 신호(Sig_int1, Sig_int2, Sig_int3)를 디코딩하여 내부 제어 신호(CTRL_dec)를 생성한다.
상기 인에이블 신호 선택부(201)는 상기 제 1 테스트 신호(TM_1)에 응답하여 상기 예비 신호(Sig_pre) 및 제 2 테스트 신호(TM_2) 중 하나를 인에이블 신호(Sig_EN)로서 출력한다. 상기 인에이블 신호 선택부(201)은 멀티 플렉서로 구성될 수 있다.
상기 테스트 회로부(301)는 상기 인에이블 신호(Sig_EN)가 인에이블되면 테스트 동작을 수행한다. 예를 들어, 상기 테스트 회로부(301)는 상기 인에이블 신호(Sig_EN)가 인에이블되면 반도체 장치가 구동 전압으로 이용하는 전압을 모니터링하는 구성을 포함할 수도 있다. 상기 테스트 회로부(301)는 도 3에 도시된 바와 같이, 반도체 장치의 구동 전압(VDD)으로 동작하는 오실레이터(310), 및 상기 오실레이터(310)의 출력 신호를 카운팅하는 카운터(320)를 포함할 수도 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 외부에서 입력되는 외부 신호만으로 내부 제어 신호(CTRL_dec)를 생성하여 반도체 장치를 동작시키면서 동시에 테스트 회로부를 동작시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 내부 커맨드, 내부 클럭 및 내부 클럭 인에이블 신호를 디코딩하여 내부 제어 신호를 생성하는 명령 디코딩부;
    제 1 테스트 신호에 응답하여 예비 클럭 인에이블 신호를 상기 내부 클럭 인에이블 신호로서 출력하거나 상기 내부 클럭 인에이블 신호를 인에이블 상태로 유지시키는 클럭 인에이블 신호 제어부;
    상기 제 1 테스트 신호에 응답하여 상기 예비 클럭 인에이블 신호 및 제 2 테스트 신호 중 하나를 카운팅 인에이블 신호로서 출력하는 인에이블 신호 선택부; 및
    상기 카운팅 인에이블 신호의 인에이블 구간동안 카운팅 동작을 수행하여 카운팅 코드를 출력하는 카운팅부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    외부 커맨드를 버퍼링하여 상기 내부 커맨드로서 출력하는 제 1 버퍼,
    외부 클럭을 버퍼링하여 상기 내부 클럭으로서 출력하는 제 2 버퍼,
    외부 클럭 인에이블 신호를 버퍼링하여 상기 예비 클럭 인에이블 신호로서 출력하는 제 3 버퍼를 더 포함하는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2 항에 있어서,
    상기 클럭 인에이블 신호 제어부는
    상기 제 1 테스트 신호가 디스에이블되면 상기 예비 클럭 인에이블 신호를 상기 내부 클럭 인에이블 신호로서 출력하고, 상기 제 1 테스트 신호가 인에이블되면 상기 예비 클럭 인에이블 신호와는 무관하게 상기 내부 클럭 인에이블 신호를 인에이블시키는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 클럭 인에이블 신호 제어부는
    상기 제1 테스트 신호가 디스에이블되면 상기 예비 클럭 인에이블 신호를 상기 내부 클럭 인에이블 신호로서 출력하고, 상기 제 1 테스트 신호가 인에이블되면 외부 전압을 상기 내부 클럭 인에이블 신호의 레벨로서 출력하는 신호 선택부를 포함하는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 인에이블 신호 선택부는
    상기 제 1 테스트 신호가 디스에이블되면 상기 제 2 테스트 신호를 상기 카운팅 인에이블 신호로서 출력하고, 상기 제 1 테스트 신호가 인에이블되면 상기 예비 클럭 인에이블 신호를 상기 카운팅 인에이블 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 카운팅부는
    상기 카운팅 인에이블 신호가 인에이블되면 오실레이터 신호를 생성하는 오실레이터, 및
    상기 카운팅 인에이블 신호가 인에이블되면 상기 오실레이터 신호가 특정 레벨로 천이할 때마다 상기 카운팅 동작을 수행하여 상기 카운팅 코드를 생성하는 카운터를 포함하는 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 오실레이터는
    외부 전압을 구동 전압으로서 인가 받아 상기 오실레이터 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  8. 제 1 외부 신호를 버퍼링하여 제 1 내부 신호를 생성하는 제 1 버퍼;
    제 2 외부 신호를 버퍼링하여 제 2 내부 신호를 생성하는 제 2 버퍼;
    제 3 외부 신호를 버퍼링하여 예비 신호를 생성하는 제 3 버퍼;
    제 1 테스트 신호에 응답하여 상기 예비 신호를 제 3 내부 신호로서 출력하거나 상기 제 3 내부 신호를 인에이블시키는 신호 제어부;
    상기 제 1 내부 신호, 상기 제 2 내부 신호 및 상기 제 3 내부 신호를 디코딩하여 내부 제어 신호를 생성하는 디코딩부;
    상기 제 1 테스트 신호에 응답하여 상기 예비 신호 또는 제 2 테스트 신호를 인에이블 신호로서 출력하는 인에이블 신호 선택부; 및
    상기 인에이블 신호에 응답하여 테스트 동작을 수행하는 테스트 회로부를 포함하는 것을 특징으로 하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 신호 제어부는
    상기 제 1 테스트 신호가 인에이블되면 상기 제 3 내부 신호를 상기 예비 신호와는 무관하게 인에이블시키고, 상기 제1 테스트 신호가 디스에이블되면 상기 예비 신호를 상기 제 3 내부 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 인에이블 신호 선택부는
    상기 제1 테스트 신호가 인에이블되면 상기 예비 신호를 상기 인에이블 신호로서 출력하고, 상기 제 1 테스트 신호가 디스에이블되면 상기 제 2 테스트 신호를 상기 인에이블 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 테스트 회로부는
    반도체 장치가 구동 전압으로서 이용하는 외부 전압의 전압 레벨에 대응하는 코드를 생성하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 테스트 회로부는
    상기 인에이블 신호가 인에이블되면 오실레이터 신호를 생성하는 오실레이터, 및
    상기 인에이블 신호가 인에이블되면 상기 오실레이터 신호가 특정 레벨로 천이할 때마다 상기 코드를 카운팅하는 카운터를 포함하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 오실레이터는
    직렬로 연결된 복수개의 인버터, 및
    상기 직렬로 연결된 복수개의 인버터 중 최종 인버터의 출력 신호와 상기 인에이블 신호를 입력 받는 낸드 게이트를 포함하며,
    상기 낸드 게이트의 출력 신호는 상기 직렬로 연결된 복수개의 인버터 중 최초 인버터에 입력되는 것을 특징으로 하는 반도체 장치.
KR1020140118846A 2014-09-05 2014-09-05 반도체 장치 KR102176863B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140118846A KR102176863B1 (ko) 2014-09-05 2014-09-05 반도체 장치
US14/567,853 US9435851B2 (en) 2014-09-05 2014-12-11 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118846A KR102176863B1 (ko) 2014-09-05 2014-09-05 반도체 장치

Publications (2)

Publication Number Publication Date
KR20160029385A KR20160029385A (ko) 2016-03-15
KR102176863B1 true KR102176863B1 (ko) 2020-11-10

Family

ID=55438477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118846A KR102176863B1 (ko) 2014-09-05 2014-09-05 반도체 장치

Country Status (2)

Country Link
US (1) US9435851B2 (ko)
KR (1) KR102176863B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130246873A1 (en) 1996-08-30 2013-09-19 Texas Instruments Incorporated Selectively accessing test access ports in a multiple test access port environment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974222B1 (ko) * 2008-11-13 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101039859B1 (ko) * 2009-07-03 2011-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
US8990648B2 (en) * 2012-03-28 2015-03-24 International Business Machines Corporation Optimized synchronous scan flip flop circuit
KR20130129785A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US8868989B2 (en) * 2012-07-12 2014-10-21 Freescale Semiconductor, Inc. System for testing error detection circuits
KR20140038737A (ko) 2012-09-21 2014-03-31 삼성전자주식회사 반도체 장치 및 그에 따른 동작 클럭 게이팅 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130246873A1 (en) 1996-08-30 2013-09-19 Texas Instruments Incorporated Selectively accessing test access ports in a multiple test access port environment

Also Published As

Publication number Publication date
US9435851B2 (en) 2016-09-06
US20160072479A1 (en) 2016-03-10
KR20160029385A (ko) 2016-03-15

Similar Documents

Publication Publication Date Title
US9123406B2 (en) Semiconductor memory device capable of selectively enabling/disabling a first input unit and a second input unit in response to a first and second internal clock in a gear-down mode
JP5518348B2 (ja) 接続接点を介するデータのシリアル送信のための回路配置、装置およびプロセス
KR101839884B1 (ko) 반도체 장치
US9235255B2 (en) Semiconductor integrated circuit and information processing apparatus
JP2011055462A (ja) 半導体装置
KR101883652B1 (ko) 반도체 장치 및 그 구동방법
KR100974222B1 (ko) 반도체 메모리 장치
KR102176863B1 (ko) 반도체 장치
KR100996176B1 (ko) 반도체 메모리 장치 및 그에 구비되는 지연 고정 루프의 제어 방법
US9171596B2 (en) Short asynchronous glitch
KR100842759B1 (ko) 반도체메모리소자 및 그의 구동 방법
KR102256556B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
KR20160018098A (ko) 반도체 장치의 테스트 회로 및 테스트 방법
US20150035575A1 (en) Data output circuits
US9404964B2 (en) Semiconductor integrated circuit
US8027213B2 (en) Mechanism for measuring read current variability of SRAM cells
KR20160026526A (ko) 입력 장치 및 입력 시스템
KR20140052417A (ko) 직병렬변환기
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
US9257202B2 (en) Semiconductor devices
KR20150078012A (ko) 반도체 메모리 장치 및 이를 이용한 테스트 방법
JP2011066317A (ja) 半導体装置
KR20160017423A (ko) 반도체 메모리 장치
US10180661B2 (en) Frequency division circuit, method of controlling frequency division circuit, and analog electronic timepiece
US20180275197A1 (en) Test circuit capable of measuring pll clock signal in atpg mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant