JPS5990139A - アナログ入力の変換回路 - Google Patents

アナログ入力の変換回路

Info

Publication number
JPS5990139A
JPS5990139A JP20016982A JP20016982A JPS5990139A JP S5990139 A JPS5990139 A JP S5990139A JP 20016982 A JP20016982 A JP 20016982A JP 20016982 A JP20016982 A JP 20016982A JP S5990139 A JPS5990139 A JP S5990139A
Authority
JP
Japan
Prior art keywords
data
outputs
circuit
digital data
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20016982A
Other languages
English (en)
Other versions
JPS6310447B2 (ja
Inventor
Kenichi Watanabe
賢一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP20016982A priority Critical patent/JPS5990139A/ja
Publication of JPS5990139A publication Critical patent/JPS5990139A/ja
Publication of JPS6310447B2 publication Critical patent/JPS6310447B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数データの変換回路に関するものである。
近来、マイクロコンピュータが多方面にわたって使用さ
れてきており、これに伴ってアナログ入力をデジタルデ
ータに変換するインターフェイスとしてA−D変換回路
の需要が急速に増大してきている。ところが複数種類の
アナログ入力をデジタルデータに変換する場合に、その
数だけA−D変換回路を必要とし、その分だけの出力端
子を必要とするものであった。
そこで本発明は複数種類のアナログ入力を一旦容量素子
に記憶させた後一つのA−D変換回路によって順次時分
割的にデジタルデータに変換し記憶回路に記憶させるよ
うにし、簡単な構成で安価な複数データの変換回路を提
供するものである。
以下本発明の一実施例を図面に基づいて説明する。81
〜S8はスイッチング回路で、それぞれの端子a1〜α
8にアナログ入力が並列的に供給される。C1〜C8は
各アナログ入力を記憶する容量素子、Mはマルチプレク
サ、SEはマルチプレクサMの制御回路である。DEは
A−D変換回路、REはレジスタ、Aυ、Arはそれぞ
れ書込み用および読出し用のアドレス指定回路である。
上記の構成は総て1チツプの集積回路にまとめである。
以上の構成において、端子a1〜α8に供給される8種
類のアナログ入力は端子wrがらの書込み信号によって
それぞれ容量素子C8〜c8に一旦記憶される。制御回
路SEには端子″ctがらクロックパルスが供給されて
おり、その出力によってマルチプレクサMがら容量素子
C8〜c8の各出力が順次時分割的に生じる。この各出
方はA−D変換回路DIDによってデジタルデータに変
換されレジスタRE K 順次供給される。これに同期
してアドレス指定回路A1tPによってアドレス指定が
行なわれ8種類のデジタルデータがレジスタREに書き
込まれる。
読出し用のアドレス指定回路ArKは、例えばマイクロ
コンピュータ(図示せず。)がら端子γ1〜r3VCア
ト1/ス指定データが供給され、これによってレジスタ
RFXから各データが読み出される。
本例では一つのデータを8ビツトで表わし、1データず
つ端子d、〜d8がらマイクロコンピュータに供給され
る。
上記動作が、端子wrに書込み信号が供給されるごとに
行なわれ、その時点での各アナログ入力がデジタルデー
タに変換される。
この実施例では8種類のアナログ入力を同時に取り込む
場合について述べたが、時間なずらして順次取り込むよ
うにしてもよい11例えば、A−D変換回路DEの変換
時間に比べて変化の速いアナログ入力を連続的に変換し
たいという場合に、第2図のようにスイッチング回路S
1〜S8に代えてマルチプレクサM′を用いればよい。
マルチプレクサM′の入力端子a。には連続したアナロ
グ入力が供給され、これが制御回路SF’の出力により
て、クロックパルスの周期にしたがって順次容量素子C
8〜C3にサンプリングされる。この各容量素子C,〜
C8の出力はマルチプレクサMによって順次A−D変換
回路DEに供給され、以下は上記の実施例と同様にして
デジタルデータに変換され記憶される。
これによればアナログ入力を高速でサンプリングでき、
変化が急激なものでも忠実にデジタルデータに変換する
ことができる。
なお上記の各実施例では8種類のアナログ入力のそれぞ
れを8ビツトのデジタルデータに変換したが、これらの
数値に限定されるものではない。
以上詳述したごとく本発明によれば、端子数の少ない簡
単な回路構成で複数のアナログ入力をデジタルデータに
変換することができる。しかも各構成を1チツプのモノ
リシックMOSIC上Vc作るのが容易であり、この場
合部品点数および実装コストの低減が図れる。
また各アナログ入力を同時に取り込んだ後順次デジタル
データに変換することにより同時間での値を順次デジタ
ルデータに変換でき、アナログ入力を時間的にずらして
順次取り込んで変換を行なうことにより高速で変化する
アナログ入力を比較的低速のA−D変換回路で変換する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示したブロック図、第2図
は他の実施例を示したブロック図でアル。 01〜C8・・・容量素子 ト・マルチプレクサ DE・・A−D変換回路 RE・・・レジスタ 以  」ニ

Claims (1)

    【特許請求の範囲】
  1. 複数種類のアナログ入力をそれぞれ記憶する容量素子と
    、この各容量素子の出力を順次時分割的に選択する選択
    回路と、この選択回路からの出力をデジタルデータに変
    換するA−D変換回路と、このA−D変換回路からのデ
    ジタルデータを記憶する記憶回路とからなる複数データ
    の変換回路。
JP20016982A 1982-11-15 1982-11-15 アナログ入力の変換回路 Granted JPS5990139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20016982A JPS5990139A (ja) 1982-11-15 1982-11-15 アナログ入力の変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20016982A JPS5990139A (ja) 1982-11-15 1982-11-15 アナログ入力の変換回路

Publications (2)

Publication Number Publication Date
JPS5990139A true JPS5990139A (ja) 1984-05-24
JPS6310447B2 JPS6310447B2 (ja) 1988-03-07

Family

ID=16419936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20016982A Granted JPS5990139A (ja) 1982-11-15 1982-11-15 アナログ入力の変換回路

Country Status (1)

Country Link
JP (1) JPS5990139A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107815A (ja) * 1984-10-30 1986-05-26 Nec Corp デイジタル符号化装置
JPH03238923A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp A/d変換装置
JPH07297721A (ja) * 1994-07-29 1995-11-10 Hitachi Ltd Ad変換方法
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
JP2006054684A (ja) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd A/d変換装置及びそれを用いた受信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852439A (ja) * 1971-11-05 1973-07-23
JPS50109659A (ja) * 1974-02-04 1975-08-28
JPS5245850A (en) * 1975-10-08 1977-04-11 Nippon Denso Co Ltd Data input equipment
JPS52127136A (en) * 1976-04-19 1977-10-25 Seikosha Kk Data processing system
JPS5313941A (en) * 1976-07-23 1978-02-08 Chino Works Ltd Data collecting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852439A (ja) * 1971-11-05 1973-07-23
JPS50109659A (ja) * 1974-02-04 1975-08-28
JPS5245850A (en) * 1975-10-08 1977-04-11 Nippon Denso Co Ltd Data input equipment
JPS52127136A (en) * 1976-04-19 1977-10-25 Seikosha Kk Data processing system
JPS5313941A (en) * 1976-07-23 1978-02-08 Chino Works Ltd Data collecting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107815A (ja) * 1984-10-30 1986-05-26 Nec Corp デイジタル符号化装置
JPH0588572B2 (ja) * 1984-10-30 1993-12-22 Nippon Electric Co
JPH03238923A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp A/d変換装置
JPH07297721A (ja) * 1994-07-29 1995-11-10 Hitachi Ltd Ad変換方法
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
JP2006054684A (ja) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd A/d変換装置及びそれを用いた受信装置
JP4660138B2 (ja) * 2004-08-12 2011-03-30 三洋電機株式会社 A/d変換装置及びそれを用いた受信装置

Also Published As

Publication number Publication date
JPS6310447B2 (ja) 1988-03-07

Similar Documents

Publication Publication Date Title
JPS5990139A (ja) アナログ入力の変換回路
JPS6334795A (ja) 半導体記憶装置
US5500825A (en) Parallel data outputting storage circuit
JPH06103825B2 (ja) ストレ−ジ回路
JPS58181346A (ja) デ−タ多重化回路
JP2002062316A (ja) 波形記録装置
JP2853203B2 (ja) 音声信号遅延装置
SU842957A1 (ru) Запоминающее устройство
SU1578706A1 (ru) Устройство дл ввода информации от аналоговых датчиков
JP2961219B2 (ja) 半導体集積回路
JPH0570188B2 (ja)
JPS58184188A (ja) デイスプレイデ−タの読み出し・書き込み方式
JPH0337886A (ja) メモリ書込制御回路
JPS62278680A (ja) イメ−ジ情報出力装置
JPH05130566A (ja) コントロール信号の変換回路
SU765881A1 (ru) Аналоговое запоминающее устройство
SU1548799A1 (ru) Устройство дл преобразовани гистограмм ркостей
JP3384213B2 (ja) メモリアクセス装置
JPH05165980A (ja) ワンチップマイコン
JPS62133A (ja) Ad変換器
JPH07234882A (ja) 波形測定器
JPS6249552A (ja) Dma装置
JPH0798695A (ja) マイクロコンピューター
JPS5975491A (ja) メモリ制御回路、並びにそれを内蔵したマイクロプロセッサ、crt制御装置及び集積回路装置
JPH03201297A (ja) 半導体記憶装置