JPH0570188B2 - - Google Patents
Info
- Publication number
- JPH0570188B2 JPH0570188B2 JP63178768A JP17876888A JPH0570188B2 JP H0570188 B2 JPH0570188 B2 JP H0570188B2 JP 63178768 A JP63178768 A JP 63178768A JP 17876888 A JP17876888 A JP 17876888A JP H0570188 B2 JPH0570188 B2 JP H0570188B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- channel
- operation mode
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 71
- 238000005259 measurement Methods 0.000 claims description 22
- 238000013500 data storage Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ記憶装置に関するものであ
り、詳しくは、複数チヤンネルの測定データを格
納するように構成されたデータ記憶装置の改良に
関するものである。
り、詳しくは、複数チヤンネルの測定データを格
納するように構成されたデータ記憶装置の改良に
関するものである。
（従来の技術）
測定器の一種に、複数チヤンネルのアナログ測
定信号をデジタルデータに変換して各チヤンネル
毎に専用に設けられている所定の記憶容量を有す
るメモリに一旦格納しておき、必要に応じて格納
されたデジタルデータを読み出して測定処理を行
うように構成されたものがある。
定信号をデジタルデータに変換して各チヤンネル
毎に専用に設けられている所定の記憶容量を有す
るメモリに一旦格納しておき、必要に応じて格納
されたデジタルデータを読み出して測定処理を行
うように構成されたものがある。
ところで、このようなデジタル型の測定器の一
種であるデジタルオシロスコープでは、表示画面
上の時間軸の単位目盛の分解能（時間／目盛）を
拡大して波形変化の状態を拡大観測したり、長時
間に渡る現象波形データをメモリから読み出して
表示することが行われている。
種であるデジタルオシロスコープでは、表示画面
上の時間軸の単位目盛の分解能（時間／目盛）を
拡大して波形変化の状態を拡大観測したり、長時
間に渡る現象波形データをメモリから読み出して
表示することが行われている。
このようにより時間軸分解能の高い表示を行つ
たり、長時間に渡る現象の波形表示を行うために
は、メモリ容量を増やす必要がある。
たり、長時間に渡る現象の波形表示を行うために
は、メモリ容量を増やす必要がある。
このような観点に基づく従来のデータ記憶装置
として、実願昭59−183322号（実開昭60−99239
号）のマイクロフイルムに開示されているよう
に、複数の入力に対応するメモリ部を単一の入力
に対応させて記録長を長くして記憶させるように
したものが提案されている。
として、実願昭59−183322号（実開昭60−99239
号）のマイクロフイルムに開示されているよう
に、複数の入力に対応するメモリ部を単一の入力
に対応させて記録長を長くして記憶させるように
したものが提案されている。
（発明が解決しようとする問題点）
しかし、このような従来のデータ記憶装置にお
ける各入力に対するメモリの割り当て容量は制御
回路で指定されるものであつて、その最大容量は
メモリ全体の容量により一義的に決まつてしまう
ことになり、容量拡張の自由度はない。
ける各入力に対するメモリの割り当て容量は制御
回路で指定されるものであつて、その最大容量は
メモリ全体の容量により一義的に決まつてしまう
ことになり、容量拡張の自由度はない。
本発明は、このような点に着目したものであ
り、その目的は、比較的簡単な構成で必要に応じ
て特定測定チヤンネルのメモリ容量を増やすこと
ができるデータ記憶装置を提供することにある。
り、その目的は、比較的簡単な構成で必要に応じ
て特定測定チヤンネルのメモリ容量を増やすこと
ができるデータ記憶装置を提供することにある。
（問題点を解決するための手段）
本発明のデータ記憶装置は、
次のＡ〜Ｃで構成される複数のメモリモジユー
ルが複数の測定チヤンネルに対応するようにシス
テムバスに並列接続され、 Ａ Ｍ（＝2x）個のデータを格納する領域を有す
るメモリ、 Ｂ 2n×Ｍのアドレス制御領域を有し、上位ｎビ
ツトの出力がチツプイネーブル信号としてメモ
リに加えられ、下位ｘビツトがアドレスとして
メモリに加えられるアドレスカウンタブロツ
ク、 Ｃ メモリに入力されるデータを動作モードの設
定に応じて選択するデータセレクタ、 前記各アドレスカウンタブロツクは、第１の動
作モード設定時には各メモリのアドレスを2nの範
囲で並列に制御して第２の動作モード設定時には
各メモリ間にわたつてアドレスが2n×Ｍの範囲で
連続するように直列に制御し、 前記各データセレクタは、各メモリに入力され
るデータとして、第１の動作モード設定時には各
メモリに割り当てられた測定チヤンネルのデータ
を出力し、第２の動作モード設定時には特定測定
チヤンネルのデータを出力することを特徴とす
る。
ルが複数の測定チヤンネルに対応するようにシス
テムバスに並列接続され、 Ａ Ｍ（＝2x）個のデータを格納する領域を有す
るメモリ、 Ｂ 2n×Ｍのアドレス制御領域を有し、上位ｎビ
ツトの出力がチツプイネーブル信号としてメモ
リに加えられ、下位ｘビツトがアドレスとして
メモリに加えられるアドレスカウンタブロツ
ク、 Ｃ メモリに入力されるデータを動作モードの設
定に応じて選択するデータセレクタ、 前記各アドレスカウンタブロツクは、第１の動
作モード設定時には各メモリのアドレスを2nの範
囲で並列に制御して第２の動作モード設定時には
各メモリ間にわたつてアドレスが2n×Ｍの範囲で
連続するように直列に制御し、 前記各データセレクタは、各メモリに入力され
るデータとして、第１の動作モード設定時には各
メモリに割り当てられた測定チヤンネルのデータ
を出力し、第２の動作モード設定時には特定測定
チヤンネルのデータを出力することを特徴とす
る。
（作 用）
第１の動作モード設定時には、各メモリモジユ
ールのメモリは、それぞれに割り当てられた測定
チヤンネルのデータを格納する。
ールのメモリは、それぞれに割り当てられた測定
チヤンネルのデータを格納する。
一方、第２の動作モード設定時には、各メモリ
モジユールのメモリは、特定測定チヤンネルのデ
ータを連続的に格納する。
モジユールのメモリは、特定測定チヤンネルのデ
ータを連続的に格納する。
これにより、本発明によれば、必要に応じて全
く同一構成のメモリモジユールを単純に増減する
ことにより特定測定チヤンネルのメモリ容量をメ
モリモジユールのメモリ容量単位で自由に増減で
き、メモリ容量の拡張性について大きな自由度が
得られる。
く同一構成のメモリモジユールを単純に増減する
ことにより特定測定チヤンネルのメモリ容量をメ
モリモジユールのメモリ容量単位で自由に増減で
き、メモリ容量の拡張性について大きな自由度が
得られる。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説
明する。
明する。
第１図は、本発明の一実施例の基本構成を示す
ブロツク図である。第１図において、１はメモリ
モジユールであり、2n系統の各測定チヤンネルch
１〜ch２n毎に設けられてシステムバス２に接続
されている。各メモリモジユール１は、メモリ
３、アドレスカウンタブロツク４およびデータセ
レクタ５によりそれぞれ同一に構成されている。
ブロツク図である。第１図において、１はメモリ
モジユールであり、2n系統の各測定チヤンネルch
１〜ch２n毎に設けられてシステムバス２に接続
されている。各メモリモジユール１は、メモリ
３、アドレスカウンタブロツク４およびデータセ
レクタ５によりそれぞれ同一に構成されている。
各メモリ３は、Ｍ（＝2x）個のデータを格納す
る領域を有し、システムバス２に接続されてい
る。
る領域を有し、システムバス２に接続されてい
る。
各アドレスカウンタブロツク４は、第２図に示
すように2n×Ｍのアドレス制御領域を有するもの
であり、システムバス２に接続され、第１の動作
モード設定時には各メモリのアドレスを2nの範囲
で並列に制御し、第２の動作モード設定時には各
メモリ間にわたつてアドレスが2n×Ｍの範囲で連
続するように直列に制御する。第３図は、アドレ
スカウンタブロツク３の具体例を示すブロツク図
である。６はシステムバス２に接続され2n×Ｍ
（＝2n+x）をカウントするカウンタであり、上位
ｎビツトはアンドゲート７を介してチツプイネー
ブル信号CEとしてメモリ３に加えられ、下位ｘ
ビツトはｘビツトのアドレスとしてメモリ３に加
えられている。このカウンタ６のスタートアドレ
スはシステムバス２を介して図示しない演算制御
部により所望の値に設定される。アンドゲート７
にはシステムバス２を介して演算制御部からメモ
リ３を選択するためのチツプセレクト信号CSも
加えられている。また、システムバス２を介して
演算制御部から出力されるリードイネーブル信号
RDおよびライトイネーブル信号WRをメモリ３
に加えるように構成されている。
すように2n×Ｍのアドレス制御領域を有するもの
であり、システムバス２に接続され、第１の動作
モード設定時には各メモリのアドレスを2nの範囲
で並列に制御し、第２の動作モード設定時には各
メモリ間にわたつてアドレスが2n×Ｍの範囲で連
続するように直列に制御する。第３図は、アドレ
スカウンタブロツク３の具体例を示すブロツク図
である。６はシステムバス２に接続され2n×Ｍ
（＝2n+x）をカウントするカウンタであり、上位
ｎビツトはアンドゲート７を介してチツプイネー
ブル信号CEとしてメモリ３に加えられ、下位ｘ
ビツトはｘビツトのアドレスとしてメモリ３に加
えられている。このカウンタ６のスタートアドレ
スはシステムバス２を介して図示しない演算制御
部により所望の値に設定される。アンドゲート７
にはシステムバス２を介して演算制御部からメモ
リ３を選択するためのチツプセレクト信号CSも
加えられている。また、システムバス２を介して
演算制御部から出力されるリードイネーブル信号
RDおよびライトイネーブル信号WRをメモリ３
に加えるように構成されている。
各データセレクタ５は、各メモリ３に入力され
るデータとして、第１の動作モード設定時には各
チヤンネルのデータを出力し、第２の動作モード
設定時には特定チヤンネルのデータを出力する。
各データセレクタ５にはモード設定信号MSが加
えられるとともに、一方のデータ入力端子にはそ
れぞれの対応する測定チヤンネルch１〜ch２nの
データが加えられ、他方のデータ入力端子には第
１チヤンネルch１のデータが加えられている。
るデータとして、第１の動作モード設定時には各
チヤンネルのデータを出力し、第２の動作モード
設定時には特定チヤンネルのデータを出力する。
各データセレクタ５にはモード設定信号MSが加
えられるとともに、一方のデータ入力端子にはそ
れぞれの対応する測定チヤンネルch１〜ch２nの
データが加えられ、他方のデータ入力端子には第
１チヤンネルch１のデータが加えられている。
このような構成において、第１の動作モードが
選択された場合には各メモリモジユール１はそれ
ぞれに対応する測定チヤンネルch１〜ch２nのデ
ータを格納し、第２の動作モードが選択された場
合には各メモリモジユール１は各メモリ間にわた
つて連続的に第１チヤンネルch１のデータを格
納するように動作する。
選択された場合には各メモリモジユール１はそれ
ぞれに対応する測定チヤンネルch１〜ch２nのデ
ータを格納し、第２の動作モードが選択された場
合には各メモリモジユール１は各メモリ間にわた
つて連続的に第１チヤンネルch１のデータを格
納するように動作する。
すなわち、第１の動作モードでは、各カウンタ
６は第４図に示すように2xのカウンタとして同時
に動作し、最終カウント値に到達した場合には初
期カウント値に戻つて連続カウントを行う。
６は第４図に示すように2xのカウンタとして同時
に動作し、最終カウント値に到達した場合には初
期カウント値に戻つて連続カウントを行う。
これに対し、第２の動作モードでは、後続する
カウンタ６のスタートアドレスを第５図に示すよ
うにそれぞれの前段のカウンタに対して２xずつ
ずらせておく。これにより、各メモリ３は対応す
るカウンタ６のカウント値が０〜2x−１の場合に
のみデータのリード／ライトを行うことになり、
第１チヤンネルの最初のＭ個のデータは第１チヤ
ンネルch１のメモリに格納され、続くＭ個のデ
ータは第２チヤンネルch２のメモリに格納され、
以下データは順次Ｍ個ずつ後続するチヤンネルの
メモリに連続的に格納されることになる。なお、
このような第２の動作モードにおける装置全体の
メモリアドレスは、第１チヤンネルch１のカウ
ンタが管理する。
カウンタ６のスタートアドレスを第５図に示すよ
うにそれぞれの前段のカウンタに対して２xずつ
ずらせておく。これにより、各メモリ３は対応す
るカウンタ６のカウント値が０〜2x−１の場合に
のみデータのリード／ライトを行うことになり、
第１チヤンネルの最初のＭ個のデータは第１チヤ
ンネルch１のメモリに格納され、続くＭ個のデ
ータは第２チヤンネルch２のメモリに格納され、
以下データは順次Ｍ個ずつ後続するチヤンネルの
メモリに連続的に格納されることになる。なお、
このような第２の動作モードにおける装置全体の
メモリアドレスは、第１チヤンネルch１のカウ
ンタが管理する。
このように構成することにより、同一の回路構
成で、特定チヤンネル（例えば第１チヤンネル
ch１）のデータを2n倍の長さで連続的に格納する
ことができる。
成で、特定チヤンネル（例えば第１チヤンネル
ch１）のデータを2n倍の長さで連続的に格納する
ことができる。
第６図は第１図の具体例を示すブロツク図であ
り、第７図は第３図の具体例を示すブロツク図で
あつて、2n＝４の４チヤンネルでそれぞれのメモ
リ３の容量が16Kの例を示している。第２〜第４
チヤンネルch２〜ch４のメモリ３に入力される
データとしては、データセレクタ５によりそれぞ
れのメモリ３に対応した各チヤンネルch２〜ch
４のデータまたは第１チヤンネルch１のデータ
が選択される。カウンタ６としては16ビツトのも
のを用い、上位２ビツト（A15、A14）でチツプ
イネーブル制御を行い、下位14ビツト（A0〜
A13）でメモリアドレスの制御を行う。なお、上
位２ビツトの出力は０にマスクすることができ、
チツプセレクト信号がイネーブルで上位２ビツト
の出力が０の場合にのみチツプイネーブル信号
CEはイネーブルになる。
り、第７図は第３図の具体例を示すブロツク図で
あつて、2n＝４の４チヤンネルでそれぞれのメモ
リ３の容量が16Kの例を示している。第２〜第４
チヤンネルch２〜ch４のメモリ３に入力される
データとしては、データセレクタ５によりそれぞ
れのメモリ３に対応した各チヤンネルch２〜ch
４のデータまたは第１チヤンネルch１のデータ
が選択される。カウンタ６としては16ビツトのも
のを用い、上位２ビツト（A15、A14）でチツプ
イネーブル制御を行い、下位14ビツト（A0〜
A13）でメモリアドレスの制御を行う。なお、上
位２ビツトの出力は０にマスクすることができ、
チツプセレクト信号がイネーブルで上位２ビツト
の出力が０の場合にのみチツプイネーブル信号
CEはイネーブルになる。
このように構成された装置の動作を説明する。
第１の動作モードが選択された場合には各メモ
リモジユール１はそれぞれに対応する測定チヤン
ネルch１〜ch４のデータを格納し、第２の動作
モードが選択された場合には各メモリモジユール
１は各メモリ間にわたつて連続的に第１チヤンネ
ルch１のデータを格納するように動作する。
リモジユール１はそれぞれに対応する測定チヤン
ネルch１〜ch４のデータを格納し、第２の動作
モードが選択された場合には各メモリモジユール
１は各メモリ間にわたつて連続的に第１チヤンネ
ルch１のデータを格納するように動作する。
すなわち、第１の動作モードでは、各カウンタ
６の上位２ビツトを０にマスクして第８図に示す
ように14ビツトのカウンタとして同時に動作させ
る。なお、各カウンタタ６のカウント値は同一と
する。この場合には、入力が４チヤンネルでメモ
リ長が16Kデータのデータ記憶装置として動作す
ることになる。
６の上位２ビツトを０にマスクして第８図に示す
ように14ビツトのカウンタとして同時に動作させ
る。なお、各カウンタタ６のカウント値は同一と
する。この場合には、入力が４チヤンネルでメモ
リ長が16Kデータのデータ記憶装置として動作す
ることになる。
これに対し、第２の動作モードでは、各カウン
タ６は第９図に示すように16ビツトのカウンタと
して動作する。ここで、第２チヤンネルch２〜
第４チヤンネルch４の各カウンタ６のカウント
値を第１チヤンネルch１のカウンタ６のカウン
ト値に対して順次4000Hずつずらせて動作させ
る。装置全体のアドレスは第１チヤンネルch１
のカウンタ６で管理する。すなわち、第１チヤン
ネルch１のカウンタ６のカウント値が0000H〜
3FFFHの場合におけるデータのリード／ライト
は第１チヤンネルch１のチツプイネーブル信号
CEのみがイネーブルになつて第１チヤンネルch
１のメモリ３に対して実行され、第１チヤンネル
ch１のカウンタ６のカウント値が4000H〜
7FFFHの場合におけるデータのリード／ライト
は第２チヤンネルch２のチツプイネーブル信号
CEのみがイネーブルになつて第２チヤンネルch
２のメモリ３に対して実行され、第１チヤンネル
ch１のカウンタ６のカウント値が8000H〜
BFFFHの場合におけるデータのリード／ライト
は第３チヤンネルch３のチツプイネーブル信号
CEのみがイネーブルになつて第３チヤンネルch
３のメモリ３に対して実行され、第４チヤンネル
ch４のカウンタ６のカウント値ががC000H〜
FFFFHの場合におけるデータのリード／ライト
は第４チヤンネルch４のチツプイネーブル信号
CEのみがイネーブルになつて第４チヤンネルch
４のメモリ３に対して実行される。
タ６は第９図に示すように16ビツトのカウンタと
して動作する。ここで、第２チヤンネルch２〜
第４チヤンネルch４の各カウンタ６のカウント
値を第１チヤンネルch１のカウンタ６のカウン
ト値に対して順次4000Hずつずらせて動作させ
る。装置全体のアドレスは第１チヤンネルch１
のカウンタ６で管理する。すなわち、第１チヤン
ネルch１のカウンタ６のカウント値が0000H〜
3FFFHの場合におけるデータのリード／ライト
は第１チヤンネルch１のチツプイネーブル信号
CEのみがイネーブルになつて第１チヤンネルch
１のメモリ３に対して実行され、第１チヤンネル
ch１のカウンタ６のカウント値が4000H〜
7FFFHの場合におけるデータのリード／ライト
は第２チヤンネルch２のチツプイネーブル信号
CEのみがイネーブルになつて第２チヤンネルch
２のメモリ３に対して実行され、第１チヤンネル
ch１のカウンタ６のカウント値が8000H〜
BFFFHの場合におけるデータのリード／ライト
は第３チヤンネルch３のチツプイネーブル信号
CEのみがイネーブルになつて第３チヤンネルch
３のメモリ３に対して実行され、第４チヤンネル
ch４のカウンタ６のカウント値ががC000H〜
FFFFHの場合におけるデータのリード／ライト
は第４チヤンネルch４のチツプイネーブル信号
CEのみがイネーブルになつて第４チヤンネルch
４のメモリ３に対して実行される。
これにより、装置は、第１チヤンネルch１の
測定データを64K個連続的にリード／ライトでき
る記憶装置として動作することになる。
測定データを64K個連続的にリード／ライトでき
る記憶装置として動作することになる。
なお、上記実施例では、第１チヤンネルの測定
データを連続的にリード／ライトする例を説明し
たが、他のチヤンネルであつてもよい。
データを連続的にリード／ライトする例を説明し
たが、他のチヤンネルであつてもよい。
また、本発明は、デジタルオシロスコープに限
るものではなく、その他の各種のデジタル測定器
のデータ記憶装置として好適である。
るものではなく、その他の各種のデジタル測定器
のデータ記憶装置として好適である。
（発明の効果）
以上説明したように、本発明によれば、比較的
簡単な構成で必要に応じて特定測定チヤンネルの
メモリ容量を増やすことができるデータ記憶装置
が実現でき、実用上の効果は大きい。
簡単な構成で必要に応じて特定測定チヤンネルの
メモリ容量を増やすことができるデータ記憶装置
が実現でき、実用上の効果は大きい。
第１図は本発明の一実施例の基本構成を示すブ
ロツク図、第２図は第１図で用いるアドレスカウ
ンタのアドレス領域説明図、第３図は第１図にお
けるアドレスカウンタブロツクの具体例を示すブ
ロツク図、第４図および第５図は第１図における
アドレスカウンタの動作説明図、第６図は第１図
の具体例を示すブロツク図、第７図は第６図にお
けるアドレスカウンタブロツクの具体例を示すブ
ロツク図、第８図および第９図は第６図における
アドレスカウンタの動作説明図である。 １…メモリモジユール、２…システムバス、３
…メモリ、４…アドレスカウンタブロツク、５…
データセレクタ、６…カウンタ、７…アンドゲー
ト。
ロツク図、第２図は第１図で用いるアドレスカウ
ンタのアドレス領域説明図、第３図は第１図にお
けるアドレスカウンタブロツクの具体例を示すブ
ロツク図、第４図および第５図は第１図における
アドレスカウンタの動作説明図、第６図は第１図
の具体例を示すブロツク図、第７図は第６図にお
けるアドレスカウンタブロツクの具体例を示すブ
ロツク図、第８図および第９図は第６図における
アドレスカウンタの動作説明図である。 １…メモリモジユール、２…システムバス、３
…メモリ、４…アドレスカウンタブロツク、５…
データセレクタ、６…カウンタ、７…アンドゲー
ト。
Claims (1)
- 【特許請求の範囲】 １ 次のＡ〜Ｃで構成される複数のメモリモジユ
ールが複数の測定チヤンネルに対応するようにシ
ステムバスに並列接続され、 Ａ Ｍ（＝2x）個のデータを格納する領域を有す
るメモリ、 Ｂ 2n×Ｍのアドレス制御領域を有し、上位ｎビ
ツトの出力がチツプイネーブル信号としてメモ
リに加えられ、下位ｘビツトがアドレスとして
メモリに加えられるアドレスカウンタブロツ
ク、 Ｃ メモリに入力されるデータを動作モードの設
定に応じて選択するデータセレクタ、 前記各アドレスカウンタブロツクは、第１の動
作モード設定時には各メモリのアドレスを2nの範
囲で並列に制御して第２の動作モード設定時には
各メモリ間にわたつてアドレスが2n×Ｍの範囲で
連続するように直列に制御し、 前記各データセレクタは、各メモリに入力され
るデータとして、第１の動作モード設定時には各
メモリに割り当てられた測定チヤンネルのデータ
を出力し、第２の動作モード設定時には特定測定
チヤンネルのデータを出力することを特徴とする
データ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17876888A JPH0228783A (ja) | 1988-07-18 | 1988-07-18 | データ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17876888A JPH0228783A (ja) | 1988-07-18 | 1988-07-18 | データ記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228783A JPH0228783A (ja) | 1990-01-30 |
| JPH0570188B2 true JPH0570188B2 (ja) | 1993-10-04 |
Family
ID=16054278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17876888A Granted JPH0228783A (ja) | 1988-07-18 | 1988-07-18 | データ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228783A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217879A (ja) * | 1985-07-17 | 1987-01-26 | Yokogawa Electric Corp | デ−タ記憶装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199239U (ja) * | 1984-12-03 | 1986-06-25 |
-
1988
- 1988-07-18 JP JP17876888A patent/JPH0228783A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217879A (ja) * | 1985-07-17 | 1987-01-26 | Yokogawa Electric Corp | デ−タ記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228783A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100532A (en) | Digital pattern triggering circuit | |
| US4660181A (en) | Memory system | |
| JPH0570188B2 (ja) | ||
| US5412777A (en) | Display device having a built-in memory | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| US5500825A (en) | Parallel data outputting storage circuit | |
| JPS5876997A (ja) | 信号測定装置 | |
| JP2605896B2 (ja) | デジタルオシロスコープ | |
| JPH04366770A (ja) | 波形解析装置 | |
| JPS58137708A (ja) | 度数分布計数回路 | |
| JP2574871B2 (ja) | 表示装置 | |
| SU842957A1 (ru) | Запоминающее устройство | |
| SU622202A1 (ru) | Устройство преобразовани кодов | |
| JPS608514B2 (ja) | 表示制御方式 | |
| JPS62161193A (ja) | 波形表示装置 | |
| SU1439671A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPH06230084A (ja) | シリアルパターン発生器 | |
| SU717801A1 (ru) | Устройство дл отображени информации | |
| SU955210A1 (ru) | Устройство дл контрол блоков пам ти | |
| SU1693629A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP3384213B2 (ja) | メモリアクセス装置 | |
| SU1508273A1 (ru) | Устройство дл отображени информации | |
| SU813492A2 (ru) | Устройство дл индикации информа-ции HA эКРАНЕ ОСциллОгРАфА | |
| HU181213B (hu) | Elrendezés gyorsított digitális függvényábrázolásra | |
| KR890003234Y1 (ko) | 다이나믹램의 타입에 따른 메모리뱅크 선택변환회로 |