JPH04366770A - 波形解析装置 - Google Patents
波形解析装置Info
- Publication number
- JPH04366770A JPH04366770A JP3142915A JP14291591A JPH04366770A JP H04366770 A JPH04366770 A JP H04366770A JP 3142915 A JP3142915 A JP 3142915A JP 14291591 A JP14291591 A JP 14291591A JP H04366770 A JPH04366770 A JP H04366770A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- screen
- display
- screens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 10
- 230000015654 memory Effects 0.000 claims abstract description 38
- 238000013144 data compression Methods 0.000 claims abstract description 11
- 238000012546 transfer Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007906 compression Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 241000776471 DPANN group Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタルオシロスコ
ープ等の波形解析装置に関する。 【０００２】 【従来の技術】従来、この種の波形解析装置では、ロン
グメモリを用いて長時間にわたりデータを取り込んだ場
合、例えば４画面分のデータを取り込んだ場合は、Ｙ軸
データ（電圧方向）を圧縮し、かつＸ軸データ（時間軸
方向）を間引きして表示することにより、この圧縮表示
波形から詳しく観測したいポイントを探し、拡大波形と
して同時表示することができる。 【０００３】図４はこのような従来の波形解析装置の構
成を示している。図４において、１はＡＤ変換器であり
、変換されたディジタルデータをアクイジションメモリ
２に蓄え、メモリアドレス制御回路３およびメモリ転送
回路４によって表示メモリ５に転送する。６はＣＰＵで
あり、このＣＰＵ６によってＸ軸方向の間引き処理を行
ない、Ｙ軸データ圧縮回路７によってＹ軸データを圧縮
して表示する。この時、圧縮率は×１／４であり、オフ
セットは固定となっている。この圧縮波形から、図５に
示すように、拡大して観測したい部分を選択して、圧縮
率×１で同時に表示することができる。 【０００４】 【発明が解決しようとする課題】しかしながら、上記従
来の波形解析装置では、時間軸方向のデータが間引きに
より圧縮されるため（２画面分では１／２倍、４画面分
では１／４倍）、細かな時間軸方向の変化を一画面の中
で観測することが困難であるという問題があった。また
、時間軸方向の圧縮をＣＰＵが間引き処理により行なっ
ているため、処理時間がかかるという問題があった。 【０００５】本発明は、このような従来の問題を解決す
るものであり、最大４画面分にわたって取り込んだデー
タを時間軸方向に圧縮することなく同一画面上に表示す
ることのできる優れた波形解析装置を提供することを目
的とする。 【０００６】 【課題を解決するための手段】本発明は、上記目的を達
成するために、複数画面分のデータを記憶するメモリと
、記憶されたデータのうち電圧軸方向のデータを１／４
倍または１／２倍または１倍に圧縮するとともにオフセ
ットデータを付加するデータ圧縮回路と、オフセットデ
ータのコントロールおよびメモリのアドレスを管理する
ＣＰＵとを備えたものである。 【０００７】 【作用】したがって、本発明によれば、最大４画面分の
データを時間軸方向に圧縮することなく一画面に表示す
ることができる。またＣＰＵによる処理が低減できるた
め、取り込み速度が向上するという効果を有する。 【０００８】 【実施例】図１は本発明の一実施例の構成を示すもので
ある。１１はＡＤ変換器であり、入力された測定信号を
ディジタル信号に変換する。１２はアクイジションメモ
リであり、変換されたディジタル信号を蓄積する。１３
はメモリアドレス制御回路であり、１４はメモリ転送回
路であり、アクイジションメモリ１２内のデータを表示
メモリ１５に転送する。１６はＣＰＵであり、メモリア
ドレス制御回路１３、メモリ転送回路１４および表示メ
モリ１５を制御するとともに、Ｙ軸データ圧縮回路１７
を制御して表示回路へ出力させる。 【０００９】図２はＹ軸データ圧縮回路１７の構成を示
す。この回路は、Ｙ軸（電圧軸）の圧縮率を×１、×１
／２、×１／４に切りわけ、同時にオフセットビットを
ＣＰＵ１６からコントロールできる回路であり、通常表
示時は×１を選択し、２画面分のデータを同一画面に表
示する時は×１／２を選択する。×１／２を選択した時
は、画面上半分がオフセットビット“１”、下半分がオ
フセットビット“０”に設定される。 【００１０】次に上記実施例の動作について説明する。 ＡＤ変換器１１によりディジタル化された測定信号は、
高速メモリであるアクイジションメモリ１２に記憶され
る。ここでは、入力データ列を８ｂｉｔとする。アクイ
ジションメモリ１２は、６４ｋｂｉｔｅの容量を持ち、
１画面当たりのデータ数を４ｋｂｉｔｅとすると、一度
に１６画面分のデータを記憶することができる。次に、
アクイジションメモリ１２に記憶されたデータは、メモ
リアドレス制御回路１３によりアドレスを制御されなが
ら、メモリ転送回路１４によって表示メモリ１５に転送
される。表示メモリ１５もアクイジションメモリ１２と
同容量のメモリであり、最大６４ｋｂｉｔｅのデータを
記憶することができるが、ここでは、表示メモリ１５に
４画面分のデータ４ｋｂｉｔｅ×４＝１６ｋｂｉｔｅが
転送されているものとする。次に、ＣＰＵ１６の制御に
より、表示メモリ１５からＹ軸データ圧縮回路１７にデ
ータを１画面分ずつ、４回に分割して送り出す。 【００１１】いま、１画面目のデータ群４ｋｂｉｔｅを
Ａ群、２画面目をＢ群、３画面目をＣ群、４画面目をＤ
群とする。このような４群のデータを図３に示すように
１画面上に個別に表示するためには、Ａ，Ｂ，Ｃ，Ｄ群
のデータを８ｂｉｔ→６ｂｉｔ（×１／４）に圧縮し、
同時にＭＳＢから２ｂｉｔ分にそれぞれの表示位置に対
応したオフセットビット“１”または“０”を加える。 以下にこのようなデータ構成例を示す。 【００１２】 Ｍ
ＳＢ ＬＳＢ
データビット列 Ｄ８ Ｄ７ Ｄ６
Ｄ５ Ｄ４ Ｄ３ Ｄ２ Ｄ１ Ａ群のデー
タ １ １ Ｄ８ Ｄ７ Ｄ６ Ｄ
５ Ｄ４ Ｄ３ Ｂ群のデータ
１ ０ Ｄ８ Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３
Ｃ群のデータ ０ １ Ｄ
８ Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３ Ｄ群のデ
ータ ０ ０ Ｄ８ Ｄ７ Ｄ６
Ｄ５ Ｄ４ Ｄ３ 【００１３】このように、上記実施
例によれば、ＡＤ変換器１１によりディジタル化された
入力データをアクイジションメモリ１２および表示メモ
リ１５に蓄積するとともに、そのデータをＹ軸データ圧
縮回路１７を通して１／４倍に圧縮し、同時にＣＰＵ１
６により２ｂｉｔのオフセットデータを加えて表示回路
に出力することにより、４画面長のデータを１画面に表
示することができる。 【００１４】 【発明の効果】本発明は、上記実施例から明らかなよう
に、現状のハードウェアはほとんど変更することなく、
データ処理のシーケンスを変更することによって、最大
４画面分のデータを一画面に表示することができるとい
う新しい機能を安価に実現することができる。また、従
来の方式の利点もそのまま機能として残すことができる
とともに、ＣＰＵによるデータの時間軸方向の間引き動
作がなくなるので、ＣＰＵによる処理を低減することが
でき、取り込み速度を向上させることができるという効
果を有する。
ープ等の波形解析装置に関する。 【０００２】 【従来の技術】従来、この種の波形解析装置では、ロン
グメモリを用いて長時間にわたりデータを取り込んだ場
合、例えば４画面分のデータを取り込んだ場合は、Ｙ軸
データ（電圧方向）を圧縮し、かつＸ軸データ（時間軸
方向）を間引きして表示することにより、この圧縮表示
波形から詳しく観測したいポイントを探し、拡大波形と
して同時表示することができる。 【０００３】図４はこのような従来の波形解析装置の構
成を示している。図４において、１はＡＤ変換器であり
、変換されたディジタルデータをアクイジションメモリ
２に蓄え、メモリアドレス制御回路３およびメモリ転送
回路４によって表示メモリ５に転送する。６はＣＰＵで
あり、このＣＰＵ６によってＸ軸方向の間引き処理を行
ない、Ｙ軸データ圧縮回路７によってＹ軸データを圧縮
して表示する。この時、圧縮率は×１／４であり、オフ
セットは固定となっている。この圧縮波形から、図５に
示すように、拡大して観測したい部分を選択して、圧縮
率×１で同時に表示することができる。 【０００４】 【発明が解決しようとする課題】しかしながら、上記従
来の波形解析装置では、時間軸方向のデータが間引きに
より圧縮されるため（２画面分では１／２倍、４画面分
では１／４倍）、細かな時間軸方向の変化を一画面の中
で観測することが困難であるという問題があった。また
、時間軸方向の圧縮をＣＰＵが間引き処理により行なっ
ているため、処理時間がかかるという問題があった。 【０００５】本発明は、このような従来の問題を解決す
るものであり、最大４画面分にわたって取り込んだデー
タを時間軸方向に圧縮することなく同一画面上に表示す
ることのできる優れた波形解析装置を提供することを目
的とする。 【０００６】 【課題を解決するための手段】本発明は、上記目的を達
成するために、複数画面分のデータを記憶するメモリと
、記憶されたデータのうち電圧軸方向のデータを１／４
倍または１／２倍または１倍に圧縮するとともにオフセ
ットデータを付加するデータ圧縮回路と、オフセットデ
ータのコントロールおよびメモリのアドレスを管理する
ＣＰＵとを備えたものである。 【０００７】 【作用】したがって、本発明によれば、最大４画面分の
データを時間軸方向に圧縮することなく一画面に表示す
ることができる。またＣＰＵによる処理が低減できるた
め、取り込み速度が向上するという効果を有する。 【０００８】 【実施例】図１は本発明の一実施例の構成を示すもので
ある。１１はＡＤ変換器であり、入力された測定信号を
ディジタル信号に変換する。１２はアクイジションメモ
リであり、変換されたディジタル信号を蓄積する。１３
はメモリアドレス制御回路であり、１４はメモリ転送回
路であり、アクイジションメモリ１２内のデータを表示
メモリ１５に転送する。１６はＣＰＵであり、メモリア
ドレス制御回路１３、メモリ転送回路１４および表示メ
モリ１５を制御するとともに、Ｙ軸データ圧縮回路１７
を制御して表示回路へ出力させる。 【０００９】図２はＹ軸データ圧縮回路１７の構成を示
す。この回路は、Ｙ軸（電圧軸）の圧縮率を×１、×１
／２、×１／４に切りわけ、同時にオフセットビットを
ＣＰＵ１６からコントロールできる回路であり、通常表
示時は×１を選択し、２画面分のデータを同一画面に表
示する時は×１／２を選択する。×１／２を選択した時
は、画面上半分がオフセットビット“１”、下半分がオ
フセットビット“０”に設定される。 【００１０】次に上記実施例の動作について説明する。 ＡＤ変換器１１によりディジタル化された測定信号は、
高速メモリであるアクイジションメモリ１２に記憶され
る。ここでは、入力データ列を８ｂｉｔとする。アクイ
ジションメモリ１２は、６４ｋｂｉｔｅの容量を持ち、
１画面当たりのデータ数を４ｋｂｉｔｅとすると、一度
に１６画面分のデータを記憶することができる。次に、
アクイジションメモリ１２に記憶されたデータは、メモ
リアドレス制御回路１３によりアドレスを制御されなが
ら、メモリ転送回路１４によって表示メモリ１５に転送
される。表示メモリ１５もアクイジションメモリ１２と
同容量のメモリであり、最大６４ｋｂｉｔｅのデータを
記憶することができるが、ここでは、表示メモリ１５に
４画面分のデータ４ｋｂｉｔｅ×４＝１６ｋｂｉｔｅが
転送されているものとする。次に、ＣＰＵ１６の制御に
より、表示メモリ１５からＹ軸データ圧縮回路１７にデ
ータを１画面分ずつ、４回に分割して送り出す。 【００１１】いま、１画面目のデータ群４ｋｂｉｔｅを
Ａ群、２画面目をＢ群、３画面目をＣ群、４画面目をＤ
群とする。このような４群のデータを図３に示すように
１画面上に個別に表示するためには、Ａ，Ｂ，Ｃ，Ｄ群
のデータを８ｂｉｔ→６ｂｉｔ（×１／４）に圧縮し、
同時にＭＳＢから２ｂｉｔ分にそれぞれの表示位置に対
応したオフセットビット“１”または“０”を加える。 以下にこのようなデータ構成例を示す。 【００１２】 Ｍ
ＳＢ ＬＳＢ
データビット列 Ｄ８ Ｄ７ Ｄ６
Ｄ５ Ｄ４ Ｄ３ Ｄ２ Ｄ１ Ａ群のデー
タ １ １ Ｄ８ Ｄ７ Ｄ６ Ｄ
５ Ｄ４ Ｄ３ Ｂ群のデータ
１ ０ Ｄ８ Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３
Ｃ群のデータ ０ １ Ｄ
８ Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３ Ｄ群のデ
ータ ０ ０ Ｄ８ Ｄ７ Ｄ６
Ｄ５ Ｄ４ Ｄ３ 【００１３】このように、上記実施
例によれば、ＡＤ変換器１１によりディジタル化された
入力データをアクイジションメモリ１２および表示メモ
リ１５に蓄積するとともに、そのデータをＹ軸データ圧
縮回路１７を通して１／４倍に圧縮し、同時にＣＰＵ１
６により２ｂｉｔのオフセットデータを加えて表示回路
に出力することにより、４画面長のデータを１画面に表
示することができる。 【００１４】 【発明の効果】本発明は、上記実施例から明らかなよう
に、現状のハードウェアはほとんど変更することなく、
データ処理のシーケンスを変更することによって、最大
４画面分のデータを一画面に表示することができるとい
う新しい機能を安価に実現することができる。また、従
来の方式の利点もそのまま機能として残すことができる
とともに、ＣＰＵによるデータの時間軸方向の間引き動
作がなくなるので、ＣＰＵによる処理を低減することが
でき、取り込み速度を向上させることができるという効
果を有する。
【図１】本発明の一実施例における波形解析装置のブロ
ック図
ック図
【図２】同装置におけるＹ軸データ圧縮回路のブロック
図
図
【図３】同装置における画面表示例を示す信号波形図
【
図４】従来の波形解析装置のブロック図
図４】従来の波形解析装置のブロック図
【図５】従来例
における画面表示例を示す信号波形図
における画面表示例を示す信号波形図
１１ ＡＤ変換器
１２ アクイジションメモリ
１３ メモリアドレス制御回路
１４ メモリ転送回路
１５ 表示メモリ
１６ ＣＰＵ
１７ Ｙ軸データ圧縮回路
Claims (1)
- 【請求項１】 複数画面分のデータを記憶するメモリ
と、前記記憶されたデータのうち電圧軸方向のデータを
１／４倍または１／２倍または１倍に圧縮するとともに
オフセットデータを付加するデータ圧縮回路と、前記オ
フセットデータのコントロールおよび前記メモリのアド
レスを管理するＣＰＵとを備えた波形解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142915A JP2673393B2 (ja) | 1991-06-14 | 1991-06-14 | 波形解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142915A JP2673393B2 (ja) | 1991-06-14 | 1991-06-14 | 波形解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04366770A true JPH04366770A (ja) | 1992-12-18 |
| JP2673393B2 JP2673393B2 (ja) | 1997-11-05 |
Family
ID=15326585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3142915A Expired - Fee Related JP2673393B2 (ja) | 1991-06-14 | 1991-06-14 | 波形解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673393B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007327744A (ja) * | 2006-06-06 | 2007-12-20 | Hioki Ee Corp | 波形記録装置 |
| JP2007333391A (ja) * | 2006-06-12 | 2007-12-27 | Yokogawa Electric Corp | 波形解析装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237780U (ja) * | 1985-08-26 | 1987-03-06 | ||
| JPH03274468A (ja) * | 1990-03-26 | 1991-12-05 | Yokogawa Electric Corp | 波形表示装置 |
-
1991
- 1991-06-14 JP JP3142915A patent/JP2673393B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237780U (ja) * | 1985-08-26 | 1987-03-06 | ||
| JPH03274468A (ja) * | 1990-03-26 | 1991-12-05 | Yokogawa Electric Corp | 波形表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007327744A (ja) * | 2006-06-06 | 2007-12-20 | Hioki Ee Corp | 波形記録装置 |
| JP2007333391A (ja) * | 2006-06-12 | 2007-12-27 | Yokogawa Electric Corp | 波形解析装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2673393B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536760A (en) | Signal-envelope display system for a digital oscilloscope | |
| JPH0131143B2 (ja) | ||
| JPH04366770A (ja) | 波形解析装置 | |
| US5216756A (en) | Luminance interspersion type waveform display apparatus | |
| US5644757A (en) | Apparatus for storing data into a digital-to-analog converter built-in to a microcontroller | |
| JPH0812208B2 (ja) | 波形表示装置 | |
| JP3084729B2 (ja) | デジタルオシロスコープ | |
| JP3057275B2 (ja) | 波形表示装置 | |
| JPH01130188A (ja) | 波形表示装置 | |
| JPH08220145A (ja) | デジタルオシロスコープの波形表示方法 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| SU1444878A1 (ru) | Устройство дл вывода информации на экран телевизионного индикатора | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JPS5870276A (ja) | ビデオメモリの書込み，読出し方法 | |
| JPH0755843A (ja) | 電気信号表示装置 | |
| JPH04324196A (ja) | 音声信号処理装置 | |
| JPH01318968A (ja) | Ｘ−ｙ表示装置 | |
| JPH06230084A (ja) | シリアルパターン発生器 | |
| JPH04305161A (ja) | 波形観測装置 | |
| JPS615283A (ja) | 画像表示方式 | |
| JPH06102288A (ja) | 電気信号測定器 | |
| JPS6337222A (ja) | ブラウン管波形表示用輝度補間装置 | |
| JPS6230297A (ja) | ドット式波形表示装置用ドット表示信号発生回路 | |
| JPS6198385A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |