JP5205942B2 - ゼロ点補正回路 - Google Patents
ゼロ点補正回路 Download PDFInfo
- Publication number
- JP5205942B2 JP5205942B2 JP2007309593A JP2007309593A JP5205942B2 JP 5205942 B2 JP5205942 B2 JP 5205942B2 JP 2007309593 A JP2007309593 A JP 2007309593A JP 2007309593 A JP2007309593 A JP 2007309593A JP 5205942 B2 JP5205942 B2 JP 5205942B2
- Authority
- JP
- Japan
- Prior art keywords
- zero point
- offset voltage
- setting means
- correction circuit
- point correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
Vo=Vm−Vz
として計算されるが、これだとアナログ部分のオフセット電圧が大きい場合に、測定可能範囲を定格より大きくとらなくてはならなくなるため、その分、測定の分解能が低下せざるを得なくなるという問題点があり、また、ノイズの影響も大きくなる。
入力信号をA/D変換するA/D変換器を備え、この入力信号を測定する測定装置のゼロ点補正回路において、
入力信号のオフセット電圧を多段階に出力するオフセット電圧設定手段と、
入力信号を前記オフセット電圧設定手段から出力された電圧に基づいてオフセットすることにより前記A/D変換器に入力される信号を所定の範囲内にする加算器と、
前記オフセット電圧設定手段を制御する制御手段と、
を備え、
前記制御手段は、
入力信号をゼロとし、前記オフセット電圧設定手段から出力される前記オフセット電圧をゼロとした状態において、前記加算器から出力される電圧を取得する第1の処理と、
前記第1の処理により取得された前記電圧のみに基づいて、本測定時に前記オフセット電圧設定手段から出力される前記オフセット電圧を設定する第2の処理と、
を実行する。
前記オフセット電圧設定手段が、基準電圧をアッテネートするATTとこのATTでアッテネートされた基準電圧を多段階に減衰するSWとで構成される。
Vz2=Vz1−Vs
の計算式で求められる。
Vo=Vm−Vz2
の計算式で求められ、この値が真の測定値となる。
測定可能範囲32 ±1V
定格範囲33 ±0.8V
の場合、
アナログのオフセットが0.2V以上になると定格範囲が測定可能範囲を外れてしまう。
+0、 ±0.1V、 ±0.2V
とし、ゼロ点の測定値が0〜0.1Vとすると、 オフセット電圧設定手段25の設定値は「0」となる。
ゼロ点の測定値 0.1〜0.2 ATT −0.1
ゼロ点の測定値 0.2〜0.3 ATT −0.2
ゼロ点の測定値 −0.1〜0 ATT 0
ゼロ点の測定値 −0.1〜−0.2 ATT 0.1
ゼロ点の測定値 −0.2〜−0.3 ATT 0.2
0<vz1<0.1
となるのでATT20出力は「0」、つまりVs=0となる。従って、補正後のゼロ点は、
Vz2=Vz1=0.05
となる。
0.1<Vz1<0.2
となるのでATT出力は「−0.1」、つまりVs=−0.1となる。従って、補正後のゼロ点は、
Vz2=Vz1−0.1=0.01
となる。
0.2<Vz1<0.3
となるのでATT出力は「−0.2」、つまりVs=−0.2Vとなる。従って、補正後のゼロ点は、
Vz2=Vz1−0.2=0.05
となり、測定範囲が定格範囲に入る。
21 SW
22 加算器
23 ADC
24 制御部
25 オフセット電圧設定手段
Claims (2)
- 入力信号をA/D変換するA/D変換器を備え、この入力信号を測定する測定装置のゼロ点補正回路において、
入力信号のオフセット電圧を多段階に出力するオフセット電圧設定手段と、
入力信号を前記オフセット電圧設定手段から出力された電圧に基づいてオフセットすることにより前記A/D変換器に入力される信号を所定の範囲内にする加算器と、
前記オフセット電圧設定手段を制御する制御手段と、
を備え、
前記制御手段は、
入力信号をゼロとし、前記オフセット電圧設定手段から出力される前記オフセット電圧をゼロとした状態において、前記加算器から出力される電圧を取得する第1の処理と、
前記第1の処理により取得された前記電圧のみに基づいて、本測定時に前記オフセット電圧設定手段から出力される前記オフセット電圧を設定する第2の処理と、
を実行することを特徴とするゼロ点補正回路。 - 前記オフセット電圧設定手段は、基準電圧をアッテネートするアッテネータとこのアッテネータでアッテネートされた基準電圧を多段階に減衰するスイッチとで構成されることを特徴とする請求項1記載のゼロ点補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309593A JP5205942B2 (ja) | 2007-11-30 | 2007-11-30 | ゼロ点補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309593A JP5205942B2 (ja) | 2007-11-30 | 2007-11-30 | ゼロ点補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009133698A JP2009133698A (ja) | 2009-06-18 |
JP5205942B2 true JP5205942B2 (ja) | 2013-06-05 |
Family
ID=40865721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007309593A Active JP5205942B2 (ja) | 2007-11-30 | 2007-11-30 | ゼロ点補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5205942B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5752695B2 (ja) * | 2009-09-29 | 2015-07-22 | ボルボ トラック コーポレイション | 電子コントロールされる駐車・ブレーキ・システム |
JP6846180B2 (ja) * | 2016-11-25 | 2021-03-24 | 日置電機株式会社 | 波形記録装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123161A (ja) * | 1987-11-06 | 1989-05-16 | Sharp Corp | 電圧測定器のゼロオフセット補正装置 |
JP3791743B2 (ja) * | 1999-05-31 | 2006-06-28 | 株式会社アドバンテスト | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 |
-
2007
- 2007-11-30 JP JP2007309593A patent/JP5205942B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009133698A (ja) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5261349B2 (ja) | 補償済センサ出力のための装置及び方法 | |
JP2004274157A (ja) | A/d変換出力データの非直線性補正方法及び非直線性補正装置 | |
US8760332B2 (en) | Digital-analog conversion apparatus and method | |
JP5205942B2 (ja) | ゼロ点補正回路 | |
WO2020024174A1 (zh) | 获取伺服系统频率特性的方法、电子装置和存储装置 | |
KR20060048895A (ko) | 수직 블랭킹 인터럽트를 이용하여 온도 변화를 조정하는adc 캘리브레이션 | |
US20100004888A1 (en) | Measurement apparatus | |
JPH08122166A (ja) | 温度測定方法および装置 | |
JP4774794B2 (ja) | 表示装置 | |
JP7023251B2 (ja) | レゾルバ信号処理装置、ドライブ装置、レゾルバ信号処理方法、設計支援方法及びプログラム | |
JP2006165737A (ja) | アナログ信号処理装置 | |
JP2015154352A (ja) | 感度調整回路 | |
JPH0225126Y2 (ja) | ||
JP6389161B2 (ja) | センサインタフェースキャリブレーション装置 | |
WO2021005828A1 (ja) | Ad変換装置、ad変換方法および信号処理装置 | |
WO2018078823A1 (ja) | アナログデジタル変換装置及びアナログデジタル変換方法 | |
JP3874116B2 (ja) | 光ディスク再生装置及びオフセット調整方法 | |
JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
JP5038176B2 (ja) | 光学機器 | |
JP2021004843A (ja) | 角度検出回路 | |
JP3154311B2 (ja) | 入力変換表示装置 | |
JPH10164612A (ja) | ランディング補正装置 | |
JPH0223721A (ja) | A/d変換器のレンジ切換方法 | |
JPH05100751A (ja) | 圧力制御装置 | |
JP2005143256A (ja) | モータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5205942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |