CN102386918A - 多通道的时间交错adc中的减损校准 - Google Patents

多通道的时间交错adc中的减损校准 Download PDF

Info

Publication number
CN102386918A
CN102386918A CN2011102492666A CN201110249266A CN102386918A CN 102386918 A CN102386918 A CN 102386918A CN 2011102492666 A CN2011102492666 A CN 2011102492666A CN 201110249266 A CN201110249266 A CN 201110249266A CN 102386918 A CN102386918 A CN 102386918A
Authority
CN
China
Prior art keywords
adc
value
input
correction
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102492666A
Other languages
English (en)
Inventor
桑德·S·奇达比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Intersil Americas LLC
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/077,471 external-priority patent/US20120075129A1/en
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102386918A publication Critical patent/CN102386918A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明揭示用于校正一M通道时间交错模拟/数字转换器(ADC)中的分量失配的技术。若干个,即M个时脉信号根据选定的多个不同时脉相位来驱动对应数目个主ADC元件。该些ADC中的每一者具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者。使由该些ADC输出的M个数字值交错以形成输入信号的一数字表示。亦提供一参考ADC,该参考ADC以一次回应于该M个时脉信号中至少一者的方式输出参考数字值。将该参考ADC的输出与来自该些主ADC中的一选定者的输出进行比较及/或加以组合,以提供偏移、增益或相位的一估计。累积误差以判定偏移、增益或相位的一对应校正,接着将偏移、增益或相位的对应校正馈送回到该对应主ADC的相应输入。

Description

多通道的时间交错ADC中的减损校准
技术领域
本发明通常与多通道的时间交错ADC有关,且更特别与多通道的时间交错ADC中的减损较准有关。
相关申请案的交互参照
本申请案关于2010年1月21日申请的美国专利申请案第12/691,449号(律师档案号码:3575.1049-001),且为2011年3月31日申请的美国申请案第13/077,471号的接续申请案,该案主张2010年8月27日申请的美国临时申请案第61/377,756号的权利。上述申请案的完整教示以引用方式并入本文中。
背景技术
提供极高样本速率(不能由单一模拟/数字转换器(ADC)提供的速率)的有效方式为使用以时间交错方式操作的较慢ADC的并行连接。此所谓的M通道时间交错ADC(MCTIADC)包含M个ADC,其各自在以整个系统样本速率的1/M的样本速率下操作。在该些ADC之间不存在任何减损或失配误差的情况下,亦即在假定所有ADC为理想或具有完全相同特性下,输出样本以对在系统样本频率下操作的单一ADC产生无缝影像的方式而等距间隔地出现。
然而,实务上,在使MCTIADC系统的效能严重降级的不同ADC之间存在分量失配。通常所发生的失配为偏移、增益及样本瞬时。换言之,所有ADC的偏移及增益并不相同,且该些ADC并不在系统样本频率的均一样本瞬时下进行取样。此等失配引起信号的频谱中的不必要的频率载频调或杂波,其显著减少MCTIADC系统的效能。
在图1中展示信杂比(SNR)的典型变化,其中针对各种失配误差,载频调自低频拂掠至模拟MCTIADC系统的样本速率的几乎一半。如自该图可见,四通道ADC的效能归因于此等误差而被严重阻碍。因此,估计及校正此等误差以改良MCTIADC系统的效能变得势在必行。
发明内容
额外ADC(称为参考ADC)可用以藉由适应性方式适当估计及校正此等误差而将MCTIADC中的偏移、增益及样本时间失配的影响最小化。另外,可在盲(blind)模式中使用适应性方法,其中阻止任何特定校准信号的使用。换言之,输入信号自身充当估计及校正失配误差的校准信号。
更特定言之,在一较佳具体实例中,藉由使用用作参考ADC的额外ADC来实现M通道时间交错模拟/数字转换器(MCTIADC)中的偏移、增益及时序误差的估计及校正。为达成实务目的,在此具体实例中,假定该额外ADC的字组长度小于或等于MCTIADC系统中的ADC的字组长度。
该概念是基于图2中所展示的模型。存在M个ADC,其各自以MCTIADC系统样本频率的样本速率的1/M进行操作。存在具有字组长度等于(R≤N)的单一参考ADC(ADCr),其中N为MCTIADC中的ADC的字组长度。亦将对任何ADCk(其中k=1、2,...M)的经校准的输入连接至ADCr。以此方式,相对于ADCr的减损来执行ADCk的减损的估计及校正。
为了获得每一ADCk中的偏移误差,亦使传递通过ADCk的信号传递通过ADCr。根据ADCk与ADCr两者的输出而对总共No个样本求平均(或求和)。将来自ADCk的信号的总和或平均值称为Xk,且将来自ADCr的信号的总和或平均值称为Xr。偏移误差的正负号(亦即,sign(Xr-Xk))是用以驱动适应性演算法以将此误差最小化,以使得ADCk的偏移值尽量接近ADCr的偏移值。针对每一k重复此程序,其中k=1、2,...M。因此,MCTIADC系统中的所有ADC中的偏移误差将相对于ADCr的偏移误差而最小化。
为估计每一ADCk中的增益误差,采用与上文所提及的相同组态。将ADCk与ADCr两者的输出进行平方,且获得Ng个样本的平均值(或总和)。假设来自ADCk的信号的平方值的总和或平均值为Yk,且来自ADCr的信号的平方值的总和或平均值为Yr。增益误差的正负号(亦即sign(Yr-Yk)是用以驱动适应性演算法以将此误差最小化,以使得ADCk的增益尽量接近ADCr的增益。针对每一k重复此程序,其中k=1、2,...M。因此,MCTIADC系统中的所有ADC中的增益误差将相对于ADCr的增益误差而最小化。
为获得每一ADCk中的样本时间误差,首先获得关于Np个样本的来自ADCk的输出与来自ADCr的输出之间的相关性。接着使用基于此相关性的斜率的适应性演算法以将ADCr与ADCk之间的取样误差驱动至最小值。又,针对每一k重复此程序,其中k=1、2,...M。因此,MCTIADC系统中的所有ADC中的样本时间误差将相对于ADCr的样本时间误差而最小化。
附图说明
前述内容业已自本发明中如随附图式所说明的实例具体实例的上述更特定描述而为显而易见,在随附图式中,贯穿不同视图的相同参考字符指代相同部件。图式未必按比例绘制,代之以强调说明本发明的具体实例。
图1说明针对各种失配误差的典型先前技术四通道时间交错模拟/数字转换器的输入频率的信杂比(SNR)变化。
图2为根据一具体实例的使用额外ADC作为参考的M通道时间交错ADC的方块图等级模型。
图3说明在四通道时间交错ADC中在校正之前具有偏移失配误差的单一载频调信号的频谱图。
图4A为说明如何估计偏移误差的示意图。
图4B为表示用于实现偏移校正的递归结构的示意图。
图5说明在四通道时间交错ADC中在校正之后具有偏移失配误差的单一载频调信号的频谱图。
图6说明在四通道时间交错ADC中在校正之前具有增益失配误差的单一载频调信号的频谱图。
图7A为说明如何估计增益误差的示意图。
图7B为表示用于实现增益校正的递归结构的示意图。
图8说明在四通道时间交错ADC中在校正之后具有增益失配误差的单一载频调信号的频谱图。
图9说明在四通道时间交错ADC中在校正之前具有相位失配误差的单一载频调信号的频谱图。
图10A为说明如何估计相位误差的示意图。
图10B为表示用于实现相位校正的递归结构的示意图。
图11说明在四通道时间交错ADC中在校正之后具有相位失配误差的单一载频调信号的频谱图。
图12说明在四通道时间交错ADC中在校正之前具有偏移、增益及相位失配误差的单一载频调信号的频谱图。
图13说明在四通道时间交错ADC中在校正之后具有偏移、增益及相位失配误差的单一载频调信号的频谱图。
图14说明在四通道时间交错ADC中在校正之前具有偏移、增益及相位失配误差的宽频带信号的频谱图。
图15说明在四通道时间交错ADC中在校正之后具有偏移、增益及相位失配误差的宽频带信号的频谱图。
图16为可使用ADC系统的数字接收器的高阶示意图。
附图标记说明:
104-分配器;
108-换向器;
120-选择器;
401-正负号;
406-舍位;
140-选择器;
701-正负号;
708-舍位;
170-选择器;
1000-正负号;
1006-舍位;
506-RF转译器;
510-模拟/数字转换器;
511-数字本地振荡器;
520-数字低通滤波器。
具体实施方式
以下为实例具体实例的描述。虽然仅藉由在本文件结尾处所呈现的申请专利范围来界定本发明,且因此本发明可易受不同形式的具体实例的影响,但在诸图中展示且将在本文中详细描述一或多个特定具体实例,条件是本发明仅被视为本发明的原理的一个例证。亦应理解,并不意欲将本发明限于本文中特定说明且描述的内容。因此,可在本文件中出现对本「发明」的任何参考将仅被解释为对所主张本发明的仅一态样的一特定实例具体实例的参考。
在较佳具体实例中,在M通道时间交错模拟/数字(MCTIADC)系统中提供偏移、增益及/或样本时序或相位失配误差的估计及校正。此处,在数字域中进行估计,而在模拟域中执行校正。藉由对所有ADC(包括参考ADC(即,ADCr))的输出执行信号处理操作而估计各种误差,同时经由数字/模拟转换器(DAC)将对应校正值传达至所有ADC。DAC提供适当电压或电流,且直接或间接地控制针对不同失配误差对ADC中的每一者的校正。
图2展示MCTIADC系统100的高阶示意图,其中每一「主」ADC 102-1、102-2,...,102-M正以Fs/M取样速率操作,且以适当相位φ来计时。施加至不同ADC的不同相位视ADC 102的数目M而定。在一较佳实施中,施加至每一ADC的相位之间的增量为2π/M。例如:若M=4且施加至第一ADC 102-1的相位为Ω,则施加至ADC 102-2、102-3及102-4的相位分别为Ω+90度、Ω+180度及Ω+270度。
计时操作是由分配器电路104来控制,分配器电路104使输入信号x(t)循环穿过MCTIADC系统中的所有ADC 102。亦将至该些「主」ADC 102中的所选者(假定ADCk(102-k))的输入输入至「参考」ADC 102-r(亦即,ADCr)。来自ADCk 102-k及ADCr 102-r的输出是用以估计及校正ADCk的偏移、增益及样本时间失配。换向器108以样本速率Fs操作,且循环穿过每一ADC 102-1、102-2,...102-k,...102-M的输出以提供在Fs下的输出y(n)。如可注意,换向器108执行分配器104的相反功能。以适当方式将来自每一ADC 102-1、102-2,...102-k,...102-M的输出及来自参考ADC 102-r的输出输入至数字信号处理器(DSP)110。该DSP 110执行对所有误差的估计且提供由Ok、Gk及Pk所表示对应于偏移、增益及相位校正的信号,接着将该些信号分别馈送至所有ADC 102-1、102-2,...102-k,...102-M。经由数字/模拟连接器(DAC)112的集合将此等校正值转递至ADC。下文中吾人将描述由DSP 110使用每一ADC的输出结合参考ADC的输出以对偏移、增益及相位失配误差的估计,及使用在DSP内执行的适应性演算法对其的校正。典型地存在与Ok、Gk及Pk校正输入(针对k=l至m)中每一者相关联的一DAC 112(例如,典型地存在总共3乘M个DAC 112)。
偏移校正
归因于ADC 102的不同偏移值,偏移杂波以kFs/M频率出现。图3展示由以1GHz进行取样的四通道时间交错ADC系统中的110MHz载频调的模拟而产生的频谱,其中在DC、250MHz及500MHz下出现偏移杂波。如较早所提及,在每一ADC的样本频率的倍数(亦即,在此状况下,250MHz的倍数)下发生偏移杂波。为了使此等杂波的振幅最小化,必须判定每一ADC的偏移。获得每一ADC的偏移失配误差所包含的过程如下。亦将对选定ADCk的输入输入至参考ADC 102-r(亦即,ADCr)。来自此等ADC(102-k、102-r)两者的输出将归因于此两个ADC的不同偏移而为不同。就此而言,必须提及,没有必要将MCTIADC系统中的所有ADC 102的偏移减少至零。唯一重要的是使MCTIADC系统中的每一ADC 102-1、102-2,...102-M的偏移相对于参考ADC 102-r的偏移之间的差最小化。以此方式,所有ADC将在校正之后大致具有相同偏移。
请注意,以下论述详述如何导出各种校正值,且使用如在以多第一人称论述数学推导时具有典型性的代词「吾人」。然而,本文中代词「吾人」的使用并不意谓暗示存在本特定专利的一个以上发明人。
为了估计每一ADC的偏移误差,吾人将ADCk的输出的平均值定义为:
X k = 1 N o Σ n = 0 N o - 1 x k ( n ) - - - ( 1 )
其中xk(n)表示来自ADCk的样本,且No是获得平均值Xk所收集的样本数目,且k=1、2,...M。亦将输入至ADCk的信号输入至ADCr,且因此,吾人将ADCr的输出的平均值定义为:
X r = 1 N o Σ n = 0 N o - 1 x R ( n ) - - - ( 2 )
吾人将ADCk的偏移误差定义为:
E k offset = X r - X k - - - ( 3 )
(k=1、2,…M)。
可藉由图4A中所展示的电路估计此偏移误差。选择器120选择在任何时间点上M个ADC输出中哪一者为ADCk。接着自ADCr 102-r减去(122)所选定ADCk以获得差。接着藉由求和器124及延迟126累积关于No个样本的差以获得
Figure BDA0000086568730000073
接着藉由其他电路(图中未示)重设累积以获得
Figure BDA0000086568730000074
的下一个估计。
应注意,以上方程式中所指定且图4A中未展示的除以No运算为不必要。此是由于(如将理解为)事实上仅为用于校正的结果的正负号。
吾人现提供适应性演算法以基于(k=1、2,...M)而校正每一ADCk中的偏移误差。在图4B中展示该演算法的一实施。
为进行介绍,假设ODACk为将偏移校正提供至ADCk的DAC 112-O-k(图2)。假设Ro为ODACk的范围。例如:对于8位元ODACk,Ro=28=256。针对在第i迭代处的ADCk
Figure BDA0000086568730000076
来表示控制该适应性演算法的收敛的步长。将
Figure BDA0000086568730000077
的值约束在范围
Figure BDA0000086568730000078
中。假设
Figure BDA0000086568730000079
为输入ODACk的值。例如:对于8位元ODACk的值可在[-128,127]之间或在[0,255]之间变化。常数Obias为允许进行关于某一偏置的校正的值。例如:当至ODACk的输入处于范围[0,255]时,Obias=Ro/2=128。另一方面,当ODACk输入值的范围在[-128,127]中时,Obias可假定为零的值。假设
Figure BDA00000865687300000711
表示向与在第i迭代处的ADCk相关联的ODACk输入
Figure BDA00000865687300000712
提供校正的变数。吾人现在可将用于偏移校正的适应性演算法撰写为:
O k i = O bias + round ( α k i ) - - - ( 4 )
α k i + 1 = α k i + sign ( E k offset ) μ k i - - - ( 5 )
μ k i + 1 = max ( μ k i 2 , μ k offset min ) , i = r k - - - ( 6 )
其中
Figure BDA0000086568730000083
且rk为任何任意正数。可由
Figure BDA0000086568730000084
藉由改变其在每一第rk迭代处的值来控制收敛。
在图4B中,描绘执行偏移校正的适应性演算法的示意图。每一
Figure BDA0000086568730000085
的正负号401乘以(402)适应步长,且由求和器404及延迟405累积。将每一迭代中的所累积值舍位(406)至最接近的整数值,且将其加(408)至偏移偏置Obias,以向ODACk提供偏移校正值
Figure BDA0000086568730000086
来自ODACk 112-o-k的输出直接或间接地控制对ADCk的偏移设置,如图2中所描绘。此适应性过程收敛至使ADCk中的偏移相对于ADCr中的偏移为最小化的最佳值。
图5展示图3中所提及的模拟载频调在校正之后的频谱。如自该图可见,显著减少在250MHz及500MHz下的偏移杂波。在此模拟中,必须提及,每一ADCk的字组长度为14个位元,而ADCr的字组长度为10个位元。
增益校正
ADC 102-1、102-2,...102-k,...102-M的增益差在±Fin+kFs/M频率下产生增益杂波,其中Fin为输入频率的集合,且k=1、2,...M。图6展示以1GHz进行取样的四通道时间交错ADC中的模拟110MHz载频调的模拟频谱,其中在140MHz、360MHz及390MHz下出现增益杂波。为了使此等杂波的振幅最小化,必须判定来自每一ADC 102-1、102-2,...102-k,...102-M的信号的功率,且将该些信号的功率与参考ADC的功率作比较。又,如在偏移失配估计的状况下,亦使对ADCk的输入传递通过ADCr。来自此等ADC的输出将归因于该两个ADC(ADCk及ADCr)的增益的差而为不同。在使不同ADC之间的增益的差最小化的过程中,吾人比较每一ADCk的增益与ADCr的增益,且使用适应性演算法以使该差最小化。以此方式,所有ADC最终将被调整为具有大致相同增益。
为了使所有ADC的增益的差最小化,吾人定义:
Y k = 1 N g Σ n = 0 N g - 1 x k 2 ( n ) - - - ( 7 )
其中xk(n)表示来自ADCk的样本,Ng是获得Yk所收集的样本的数目,且k=1、2,...M。由于将相同输入传递通过ADCr,因此吾人定义:
Y r = 1 N g Σ n = 0 N g - 1 x r 2 ( n ) - - - ( 8 )
吾人现将每一ADCk的增益误差定义为:
E k gain = Y r - Y k - - - ( 9 )
(k=1、2,…M)。
下文中吾人概述适应性演算法以基于
Figure BDA0000086568730000093
(k=1、2,...M)而校正每一ADCk中的增益误差。
在图7A中展示用以判定
Figure BDA0000086568730000094
的一实施的流程图。此实施利用以下事实:可藉由首先采取平方且接着采取差来判定如由方程式(7)、(8)及(9)所指定的平方的总和的差。选择器140选择ADC输出中之一者作为ADCk,接着将其进行平方(142)。接着在144处将ADCk的输出进行平方。藉由减法器146来判定该些平方的差,且接着藉由求和器147及延迟148来累积该差。所累积的输出提供
Figure BDA0000086568730000095
关于增益判定,在此实施中除以Ng为不必要的,此是因为仅结果的正负号被用于校正。
一旦已判定增益误差,接下来的步骤就将判定校正的量。返回参看图2,假设GDACk为向ADCk提供增益校正的DAC 112-G-k。假设RG为GDACk的范围。针对在第i迭代处的ADCk来表示控制与增益校正相关联的适应性演算法的收敛的步长。
Figure BDA0000086568730000097
的值处于范围
Figure BDA0000086568730000098
中。假设
Figure BDA0000086568730000099
为输入GDACk的值。又,若RG=256,则的值可在[-128,127]之间或在[0,255]之间变化。常数Gbias为允许进行关于某一偏置的校正的值。针对在Gbias=RG/2=128时的状况,对GDACk的输入处于范围[0,255]中。另一方面,当GDACk输入值的范围在[-128,127]中时,Gbias=0。假设
Figure BDA00000865687300000911
表示向与在第i迭代处的ADCk相关联的GDACk输入
Figure BDA00000865687300000912
提供校正的变数。吾人现可将用于增益校正的适应性演算法撰写为:
G k i = G bias + round ( β k i ) - - - ( 10 )
β k i + 1 = β k i + sign ( E k gair ) v k i - - - ( 11 )
v k i + 1 = max ( v k i 2 , v k gain min ) , i = s k - - - ( 12 )
其中
Figure BDA0000086568730000101
Figure BDA0000086568730000102
且sk为任何任意正数。可由
Figure BDA0000086568730000103
藉由改变其在每一第sk迭代处的值来控制收敛。
在图7B中,展示用以执行增益校正的适应性演算法的示意图。每一的正负号700乘以(702)适应步长,且将其累积(704、706)。将每一迭代中的所累积值舍位(708)至最接近的整数值,且将其加(710)至增益偏置Gbias,以向GDACk 112-G-k提供增益校正值。GDACk的输出直接或间接地控制对选定ADCk的增益设置。上述适应性方法收敛至使每一ADCk中的增益误差最小化的最佳值。
图8展示图6中所提及的模拟载频调在增益失配校正之后的频谱。如自该图可见,已使在140MHz、360MHz及390MHz下的增益杂波最小化。正如在偏移失配估计及校正的模拟中一样,每一ADCk的字组长度为14个位元,而ADCr的字组长度为10个位元。
相位校正
由于所有ADC 102-1、102-2,...102-k,...102-M不具有关于MCTIADC的取样频率的均一样本瞬时,所以时序或相位杂波在与归因于增益误差而出现的彼等增益杂波的频率相同的频率下出现。一个差别在于增益杂波正交于相位杂波。另外,如自图1可见,杂波视输入信号的频率而定。图9展示在以1GHz进行取样的四通道时间交错ADC中具有相位杂波的110MHz载频调的模拟频谱。如可见,在与图6中所展示的彼等频率相同的频率下发生相位杂波。为了使此等杂波的振幅最小化,比较每一ADCk 102-1、102-2,...102-k,...102-M的相位与ADCr 102-r的相位,且使差最小化。如在偏移及增益的状况下,亦将对选定ADCk的输入输入至参考ADC(亦即,ADCr)。将在下文中解释使此两个ADC的样本时序的差最小化的概念。
吾人定义:
Z k = 1 N p Σ n = 0 N p - 1 ( x r ( n ) - x k ( n ) ) 2 - - - ( 13 )
其中Np是获得平均值Zk所收集的样本的数目,且k=1、2,...M。应观测到,关于相位的Zk的变化遵循二次曲线。因此,获得Zk的最小值作为二次曲线的最小值。为了达成此目标,吾人将关于ADCk的相位误差定义为:
E k phase = 1 N p Σ n = 1 N p - 1 ( x r ( n ) - x k ( n ) ) ( x k ( n ) - x k ( n - 1 ) ) - - - ( 14 )
,其是藉由对来自方程式(13)的Zk进行微分而获得。
图10A为说明如何可在一实施中判定相位误差的流程图。在172处,自ADCr减去由选择器170所输出的ADCk。亦将ADCk馈送至延迟174及减法器176。将减法器176的输出与差172的输出彼此相乘,且接着将其由求和器178及延迟179累积。结果提供如同偏移及增益误差量测一样,将仅使用结果的正负号,所以在所展示的实际具体实例中,除以Np为不必要的。
吾人现提供适应性演算法以基于所判定的
Figure BDA0000086568730000113
(k=1、2,...M)而校正每一ADCk中的相位误差。
假设PDACk为向ADCk提供时序或相位校正的DAC 112-P-k。假设RP为PDACk的范围。针对在第i迭代处的ADCk
Figure BDA0000086568730000114
来表示控制与相位校正相关联的适应性演算法的收敛的步长。将的值约束成在范围
Figure BDA0000086568730000116
中。假设
Figure BDA0000086568730000117
为输入PDACk的值。若RP=256,则
Figure BDA0000086568730000118
的值可在[-128,127]之间或在[0,255]之间变化。常数Pbias为允许进行关于某一偏置的校正的值。针对在Pbias=RP/2=128时的状况,至PDACk的输入处于范围[0,255]中。另一方面,当PDACk输入值的范围在[-128,127]中时,Pbias=0。假设
Figure BDA0000086568730000119
表示向与在第i迭代处的ADCk相关联的PDACk输入
Figure BDA00000865687300001110
提供校正的变数。吾人现在可将用于相位校正的适应性演算法撰写为:
P k i = P bias + round ( γ k i ) - - - ( 15 )
γ k i + 1 = γ k i + sign ( E k phase ) ξ k i - - - ( 16 )
ξ k i + 1 = max ( ξ k i 2 , ξ k phase min ) , i = t k - - - ( 17 )
其中
Figure BDA00000865687300001114
Figure BDA00000865687300001115
且tk为任何任意正数。由
Figure BDA00000865687300001116
藉由改变其在每一第tk迭代处的值来控制适应性演算法的收敛。
在图10B中,展示执行相位校正的适应性演算法的示意图。每一
Figure BDA00000865687300001117
的正负号(1000)乘以(1001)适应步长
Figure BDA00000865687300001118
且将其累积(1002、1004)。将每一迭代中的所累积值舍位(1006)至最接近的整数值,且将其加(1010)至相位偏置Pbias,以向PDACk 112-P-k提供相位校正值。来自PDACk的输出直接或间接地控制对ADCk的相位设置。
图11展示图9中所提及的载频调在相位校正之后的模拟频谱。如自该图可见,已使在140MHz、360MHz及390MHz下的相位杂波最小化。又,每一ADCk的字组长度为14个位元,而ADCr的字组长度为10个位元。
目前为止吾人已描述与特定失配误差有关的适应性演算法。在存在所有失配(即,偏移、增益及相位失配)的情况下,适应性演算法针对每一ADCk以循环方式执行(以偏移开始,接着增益且接着相位);或以并行方式执行,其中同时估计及校正所有失配;或以某种混合方法执行,其中同时判定及校正针对给定ADCk的所有调整,或同时判定所有m个偏移,接着同时判定增益,接着同时判定相位,等等。
图12展示具有所有失配误差的模拟载频调的频谱,而图13展示在已使所有失配误差最小化之后的频谱。如自图可见,已使在250MHz及500MHz下的偏移杂波以及在140MHz、360MHz及390MHz下的增益及相位杂波最小化。
迄今为止所描述的适应性演算法已展示成为在输入为单一载频调时的状况工作。可展示,演算法的相同集合将为在输入信号为宽频带时的状况工作。图14展示在存在偏移、增益及相位失配误差的情况下的包含许多正弦波的模拟宽频带信号的频谱。在此模拟中,吾人已选择具有在零与Fs/8之间的100个载频调与在3Fs/8至Fs/2之间的另外100个载频调的信号,以便使填入于Fs/8至3Fs/8之间的频谱的偏移、增益及相位失配杂波直观化。自图15可见,已使失配杂波显著最小化。
高样本速率的时间交错ADC(诸如,上文所描述的高样本速率的时间交错ADC)可应用于许多不同类型的系统中。一个此应用为在数字无线电接收器中。此等接收器历史上已使用模拟调谐器器件以将小部分输入信号频谱降频解调变至低频。相对而言,调谐器输出具有低中心频率及低总频宽,从而允许使用低速模拟/数字转换器以将资料数字化。在使用高速ADC系统100的情况下,可在保留数字系统的灵活性的同时增加总频宽。
ADC系统100的一特定用途为实施数字无线电接收器,如一般在图16中所展示。将射频(RF)信号馈送至射频RF放大器504。在无线应用中,可自天线502接收RF信号;在诸如电缆数据机的其他应用中,可经由电线接收RF信号。接着将经放大的RF信号馈送至RF转译器506,以将该经放大的RF信号降频转换至中间频率(IF)。在RF转译器506(其可为可选的)之后,接着使用ADC 510(其可实施为上述的ADC系统100)以将RF输入数字化成数字样本以用于后续处理。数字本地振荡器511可操作数字混频器512-i及512-q,以提供其同相且正交样本。数字低通滤波器520将所得信号的频率成分限制于所要频宽。解调变器530接着自所使用的所得信号恢复原始经调变的信号。可在数字信号处理器(DSP)550中实施数字本地振荡器511、混频器512、低通滤波器520及/或解调变器530的操作中的一或多者。可接着进一步处理经恢复的信号而将其转换回模拟基频信号或其类似者,此视数字接收器的特定最终用途而定。
虽然已参考本发明的实例具体实例而特别展示并描述本发明,但熟习此项技术者应理解,可在不脱离由附加申请专利范围所包含的本发明的范畴的情况下在本文中作出形式及细节的各种改变。

Claims (25)

1.一种装置,其包含:
一时脉信号产生器,用于产生多个(M个)时脉信号,其中至少一些时脉信号具有偏移由M所判定的一量的选定多个时脉相位中的一不同者;
多个(M个)模拟/数字转换器(ADC),耦接至该时脉信号产生器,该些ADC是用于回应于该M个时脉信号的一相应者而将一输入信号转换成一ADC输出的一集合以作为M个数字值,该些ADC中的每一者具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者;
一多工器,用于使由该些ADC所输出的M个数字值进行交错以形成该输入信号的一数字表示;
至少一参考ADC,耦接至该时脉信号产生器且耦合至该输入信号,且回应于该M个时脉信号中的至少一者而输出一参考数字值;及
一适应性处理器,用于估计在该些ADC的至少一者中的一偏移误差、一增益误差或一相位误差中的至少一者,且予以回应而藉由以下操作来产生一或多个校正信号:
选择该M个数字值中的至少一者作为一选定数字值;
比较该选定数字值与该参考值以产生一比较结果;
藉由累积关于该选定数字值与该参考值的预定数目个样本的比较结果而判定一误差估计;
根据该误差估计,判定对应于一或多个所估计的校正信号的一偏移校正值、一增益校正值或一相位校正值中的至少一者;且
将该些所估计的校正信号连接至该些ADC的偏移校正输入、增益校正输入或相位校正输入中的至少一对应者。
2.如权利要求1的装置,其特征在于,该适应性处理器根据选定数字值的一平均值与经累积的参考值的一平均值之间的一差来判定一偏移误差估计。
3.如权利要求1的装置,其特征在于,该适应性处理器根据该选定数字值的平方与该参考值的平方的一差来判定一增益误差估计。
4.如权利要求1的装置,其特征在于,该适应性处理器根据在累积之前的选定数字值与参考值之间的一差,以及根据该累积之前的选定数字值的两个连续样本之间的一差来判定一相位误差估计。
5.如权利要求1的装置,其特征在于,其另外包含:
一或多个数字/模拟转换器(DAC),经连接以接收该偏移校正值、该增益校正值或该相位校正值中的至少一者,且以产生待应用至该M个ADC中的一选定者的一模拟校正信号。
6.如权利要求5的装置,其特征在于,其另外包含:
多个DAC,其中该些DAC中的M个DAC是与输入至该M个ADC中的每一者的一偏移校正、一增益校正或一相位校正中的每一者相关联。
7.如权利要求1的装置,其特征在于,该适应性处理器进一步以一次一个的方式个别地判定关于该M个ADC中的每一者及一单一参考ADC(ADCr)的偏移校正、增益校正及相位校正,以提供该些参考值以用于在一给定时间时对该M个ADC中的一给定者ADCk的偏移、增益及相位中之一者进行校正。
8.如权利要求1的装置,其特征在于,多个参考ADC提供两个或两个以上参考值,以使得能够在一给定时间时对该M个ADC中的两者或两者以上的偏移的校正、增益的校正及相位进行校正。
9.如权利要求1的装置,其特征在于,该适应性处理器校正偏移误差且将关于ADCk的一偏移误差进一步判定为:
E k offset = X r - X k
其中
X k = 1 N o Σ n = 0 N o - 1 x k ( n )
X r = 1 N o Σ n = 0 N o - 1 x r ( n ) ;
且xk(n)为来自ADCk中的一者的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且No为所收集的样本的一数目,对于至少一k值=1、2,...M;及
根据该偏移误差将关于偏移的一校正判定为:
O k i = O bias + round ( α k i )
其中
α k i + 1 = α k i + sign ( E k offset ) μ k i
μ k i + 1 = max ( μ k i 2 , μ k offset min ) , i = r k
且其中Obias为允许进行关于某一偏置的校正的一常数,
Figure FDA0000086568720000033
为向ODACk输入
Figure FDA0000086568720000034
提供校正的一变数, 且rk为任何任意正数,且其中藉由改变在每一第rk迭代处的的一值来控制收敛,其中将
Figure FDA0000086568720000038
约束在范围
Figure FDA0000086568720000039
中。
10.如权利要求1的装置,其特征在于,该适应性处理器校正增益误差且将关于每一ADCk的一增益误差进一步判定为:
E k gain = Y r - Y k ;
其中
Y k = 1 N g Σ n = 0 N g - 1 x k 2 ( n )
Y r = 1 N g Σ n = 0 N g - 1 x r 2 ( n ) ;
且xk(n)为来自ADCk中的一者的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且Ng为所收集的样本的一数目,对于至少一k值=1、2,...M;及
根据该增益误差将一增益校正判定为:
G k i = G bias + round ( β k i )
其中
β k i + 1 = β k i + sign ( E k gair ) v k i
v k i + 1 = max ( v k i 2 , v k gain min ) , i = s k
且其中Gbias为允许进行关于某一偏置的校正的一常数,
Figure FDA00000865687200000316
为向GDACk输入
Figure FDA0000086568720000041
提供校正的一变数,
Figure FDA0000086568720000042
Figure FDA0000086568720000043
且sk为任何任意正数,且其中藉由改变在每一第sk迭代处的
Figure FDA0000086568720000044
的一值来控制收敛,其中将约束在范围
Figure FDA0000086568720000046
中。
11.如权利要求1的装置,其特征在于,该适应性处理器校正相位误差且将关于ADCk的一相位误差进一步判定为
E k phase = 1 N p Σ n = 1 N p - 1 ( x r ( n ) - x k ( n ) ) ( x k ( n ) - x k ( n - 1 ) )
其中xk(n)为自ADCk中之一者输出的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且Np为所收集的样本的一数目,对于至少一k值=1、2,...M;及
将关于相位误差的一校正判定为:
P k i = P bias + round ( γ k i )
其中
γ k i + 1 = γ k i + sign ( E k phase ) ξ k i
ξ k i + 1 = max ( ξ k i 2 , ξ k phase min ) , i = t k
且其中Pbias为允许进行关于某一偏置的校正的一常数,
Figure FDA00000865687200000411
为向PDACk输入
Figure FDA00000865687200000412
提供校正的一变数,
Figure FDA00000865687200000413
Figure FDA00000865687200000414
且tk为任何任意正数,且其中藉由改变在每一第tk迭代处的
Figure FDA00000865687200000415
的一值来控制收敛,其中将
Figure FDA00000865687200000416
约束在范围
Figure FDA00000865687200000417
中。
12.如权利要求1的装置,其特征在于,其在用于一通信系统的一接收器中实施。
13.一种方法,其包含:
产生多个(M个)时脉信号,其中至少一些时脉信号具有选定的多个时脉相位中的一不同者,其中选定时脉相位之间的一相位差视M的一值而定;
藉由耦合至该M个时脉信号的多个(M个)模拟/数字转换器(ADC)转换一输入信号,以作为M个数字信号提供至ADC输出的一集合,该些ADC中的每一者具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者;
使由该些ADC所输出的M个数字值交错以形成该输入信号的一数字表示;
回应于该M个时脉信号中的至少一者而藉由一参考ADC转换该输入信号以输出参考数字值;及
藉由以下操作来估计关于该些ADC中的至少一者的偏移误差、增益误差及相位误差中的至少一者的一或多个校正信号:
判定关于预定数目个ADC输出样本的来自该M个数字信号中之一者的选定数字值的一集合;
判定关于预定数目个ADC输出样本的参考值的一集合;
比较选定数字值的集合与参考值的集合,以产生一比较结果;
累积该比较结果以提供一误差估计;且
根据该误差估计,判定对应于一或多个校正信号的一偏移校正、一增益校正或一相位校正中的至少一者,该一或多个校正信号将应用来校正该些ADC中的至少一者的偏移误差、增益误差或相位误差中的至少一者。
14.如权利要求13的方法,其特征在于,其进一步包含:
根据累积的数字值的一平均值与累积的参考值的一平均值之间的一差估计一偏移误差。
15.如权利要求13的方法,其特征在于,其进一步包含:
根据一数字值的平方与至少一参考值的平方的一差估计一增益误差。
16.如权利要求13的方法,其特征在于,其进一步包含:
根据数字值与参考值之间的一差,以及根据选定数字值的两个连续样本之间的一差估计一相位误差。
17.如权利要求13的方法,其特征在于,其另外包含:
将偏移校正值、增益校正值或相位校正值中的至少一者进行数字/模拟转换以提供一模拟校正信号,及
将对应的模拟校正信号提供至该些ADC的校正输入中的一选定者。
18.如权利要求17的方法,其特征在于,其另外包含:
将多个偏移校正输入、增益校正输入或相位校正输入提供至该M个ADC的校正输入中的每一者。
19.如权利要求13的方法,其特征在于,其另外包含:
使用一单一参考ADC(ADCr)个别地判定该些ADC中的每一者的偏移校正、增益校正及相位校正,以判定在一给定瞬时时间上待馈送至该些ADC中的一给定者ADCk的偏移校正输入、增益校正输入或相位校正输入中之一者的一信号。
20.如权利要求13的方法,其特征在于,其另外包含:
在一给定时间上将多个参考信号提供至该些ADC中的两者或两者以上的两个或两个以上偏移校正输入、增益校正输入及相位校正输入。
21.如权利要求13的方法,其特征在于,其另外包含藉由以下操作校正偏移误差:
将关于ADCk的一偏移误差判定为:
E k offset = X r - X k
其中
X k = 1 N o Σ n = 0 N o - 1 x k ( n )
X r = 1 N o Σ n = 0 N o - 1 x r ( n ) ;
且xk(n)为来自ADCk中之一者的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且No为所收集的样本的一数目,对于至少一k值=1、2,...M;及
根据该偏移误差将关于偏移的一校正判定为:
O k i = O bias + round ( α k i )
其中
α k i + 1 = α k i + sign ( E k offset ) μ k i
μ k i + 1 = max ( μ k i 2 , μ k offset min ) , i = r k
且其中Obias为允许进行关于某一偏置的校正的一常数,为向ODACk输入
Figure FDA0000086568720000068
提供校正的一变数,
Figure FDA0000086568720000069
Figure FDA00000865687200000610
且rk为任何任意正数,且其中藉由改变在每一第rk迭代处的
Figure FDA0000086568720000071
的一值来控制收敛,其中将
Figure FDA0000086568720000072
约束在范围中。
22.如权利要求13的方法,其特征在于,其另外包含藉由以下操作校正增益误差:
将关于每一ADCk的一增益误差判定为
E k gain = Y r - Y k ;
其中
Y k = 1 N g Σ n = 0 N g - 1 x k 2 ( n )
Y r = 1 N g Σ n = 0 N g - 1 x r 2 ( n ) ;
且xk(n)为来自ADCk中的一者的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且Ng为所收集的样本的一数目,对于至少一k值=1、2,...M;及
根据该增益误差将一增益校正判定为:
G k i = G bias + round ( β k i )
其中
β k i + 1 = β k i + sign ( E k gair ) v k i
v k i + 1 = max ( v k i 2 , v k gain min ) , i = s k
且其中Gbias为允许进行关于某一偏置的校正的一常数,
Figure FDA00000865687200000710
为向GDACk输入
Figure FDA00000865687200000711
提供校正的一变数,
Figure FDA00000865687200000712
Figure FDA00000865687200000713
且sk为任何任意正数,且其中藉由改变在每一第sk迭代处的
Figure FDA00000865687200000714
的一值来控制收敛,其中将
Figure FDA00000865687200000715
约束在范围
Figure FDA00000865687200000716
中。
23.如权利要求13的方法,其特征在于,其另外包含藉由以下操作校正相位误差:
将关于ADCk的一相位误差判定为:
E k phase = 1 N p Σ n = 1 N p - 1 ( x r ( n ) - x k ( n ) ) ( x k ( n ) - x k ( n - 1 ) )
其中xk(n)为来自ADCk中之一者的选定数字值的样本,xr(n)为来自ADCr的参考值的样本,且Np为所收集的样本的一数目,对于至少一k值=1、2,...M;及
将关于相位误差的一校正判定为:
P k i = P bias + round ( γ k i )
其中
γ k i + 1 = γ k i + sign ( E k phase ) ξ k i
ξ k i + 1 = max ( ξ k i 2 , ξ k phase min ) , i = t k
且其中Pbias为允许进行关于某一偏置的校正的一常数,
Figure FDA0000086568720000085
为向PDACk输入
Figure FDA0000086568720000086
提供校正的一变数,
Figure FDA0000086568720000087
Figure FDA0000086568720000088
且tk为任何任意正数,且其中藉由改变在每一第tk迭代处的
Figure FDA0000086568720000089
的一值来控制收敛,其中将
Figure FDA00000865687200000810
约束在范围
Figure FDA00000865687200000811
中。
24.如权利要求13的方法,其特征在于,其被使用作为一通信信号接收过程的部分。
25.一种系统,其包含:
一射频放大器,用于接收一输入射频信号;
一转译器,用于将该输入射频信号降频转换成一所接收的信号;
一M通道时间交错模拟/数字转换器(MCTIADC),连接至该所接收的信号且提供一经数字化的接收的信号,该MCTIADC进一步包含:
多个(M个)模拟/数字转换器(ADC),用于将该所接收的信号转换成ADC输出的一集合作为M个数字值,该些ADC中的每一者具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者;
一多工器,用于使由该些ADC所输出的M个数字值交错以提供该经数字化的所接收的信号;
至少一参考ADC,耦合至该所接收的信号,且输出一参考数字值;和
一适应性处理器,用于根据ADC输出的集合与该参考数字值估计该些ADC中的至少一者的一偏移误差、一增益误差或一相位误差中的至少一者,且产生待应用至该些ADC中的至少一者的偏移校正输入、增益校正输入或相位校正输入中之一者的一或多个校正信号;及
一数字解调变器,连接至该经数字化的所接收的信号,且提供一经数字解调变的信号。
CN2011102492666A 2010-08-27 2011-08-26 多通道的时间交错adc中的减损校准 Pending CN102386918A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37775610P 2010-08-27 2010-08-27
US61/377,756 2010-08-27
US13/077,471 US20120075129A1 (en) 2010-08-27 2011-03-31 Calibration of impairments in a multichannel time-interleaved adc
US13/077,471 2011-03-31

Publications (1)

Publication Number Publication Date
CN102386918A true CN102386918A (zh) 2012-03-21

Family

ID=45825941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102492666A Pending CN102386918A (zh) 2010-08-27 2011-08-26 多通道的时间交错adc中的减损校准

Country Status (1)

Country Link
CN (1) CN102386918A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664627A (zh) * 2012-05-21 2012-09-12 英特格灵芯片(天津)有限公司 双通道模数转换校准方法和装置
CN102904572A (zh) * 2012-09-21 2013-01-30 北京华力创通科技股份有限公司 一种交织型四通道adc的校正方法及装置
CN103513078A (zh) * 2012-06-27 2014-01-15 固纬电子实业股份有限公司 多重交错采样式示波器
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器
CN104205644A (zh) * 2012-04-19 2014-12-10 英特尔公司 用以改善模拟到数字转换器输出的系统、装置及方法
CN105577189A (zh) * 2015-12-16 2016-05-11 上海移为通信技术股份有限公司 一种高精度adc校准方法
CN106603075A (zh) * 2016-11-18 2017-04-26 中国电子科技集团公司第四十研究所 一种多adc高速交叉采样校准装置及校准方法
CN106842996A (zh) * 2017-01-09 2017-06-13 杭州朔天科技有限公司 一种多通道功率校正时间控制装置及方法
CN108028661A (zh) * 2015-06-11 2018-05-11 镁可联通解决方案有限公司 接收器的校准和跟踪
CN109387777A (zh) * 2018-11-09 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种红外处理adc电路性能比测方法
CN110518910A (zh) * 2019-09-02 2019-11-29 电子科技大学 一种基于任务调度的时间交织adc失配优化方法
CN111478702A (zh) * 2019-01-23 2020-07-31 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
CN113016140A (zh) * 2018-11-16 2021-06-22 华为技术有限公司 一种误差校正方法及时间交织模数转换器
CN113708762A (zh) * 2020-05-20 2021-11-26 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292121B1 (en) * 1998-01-09 2001-09-18 Lecroy Corporation Delta sigma-analog-to-digital converter
CN1605193A (zh) * 2001-12-11 2005-04-06 汤姆森许可公司 复用的模数转换器设备
US7030796B2 (en) * 2003-07-18 2006-04-18 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
US20070069937A1 (en) * 2005-07-01 2007-03-29 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292121B1 (en) * 1998-01-09 2001-09-18 Lecroy Corporation Delta sigma-analog-to-digital converter
CN1605193A (zh) * 2001-12-11 2005-04-06 汤姆森许可公司 复用的模数转换器设备
US7030796B2 (en) * 2003-07-18 2006-04-18 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
US20070069937A1 (en) * 2005-07-01 2007-03-29 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205644A (zh) * 2012-04-19 2014-12-10 英特尔公司 用以改善模拟到数字转换器输出的系统、装置及方法
CN104205644B (zh) * 2012-04-19 2018-05-15 英特尔公司 用以改善模拟到数字转换器输出的系统、装置及方法
CN102664627A (zh) * 2012-05-21 2012-09-12 英特格灵芯片(天津)有限公司 双通道模数转换校准方法和装置
CN102664627B (zh) * 2012-05-21 2015-03-11 英特格灵芯片(天津)有限公司 双通道模数转换校准方法和装置
CN103513078A (zh) * 2012-06-27 2014-01-15 固纬电子实业股份有限公司 多重交错采样式示波器
CN103513078B (zh) * 2012-06-27 2016-01-20 固纬电子实业股份有限公司 多重交错采样式示波器
CN102904572A (zh) * 2012-09-21 2013-01-30 北京华力创通科技股份有限公司 一种交织型四通道adc的校正方法及装置
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器
CN104038226B (zh) * 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器
CN108028661A (zh) * 2015-06-11 2018-05-11 镁可联通解决方案有限公司 接收器的校准和跟踪
CN108028661B (zh) * 2015-06-11 2021-07-02 镁可联通解决方案有限公司 接收器的校准和跟踪
CN105577189A (zh) * 2015-12-16 2016-05-11 上海移为通信技术股份有限公司 一种高精度adc校准方法
CN105577189B (zh) * 2015-12-16 2019-09-27 上海移为通信技术股份有限公司 一种高精度adc校准方法
CN106603075A (zh) * 2016-11-18 2017-04-26 中国电子科技集团公司第四十研究所 一种多adc高速交叉采样校准装置及校准方法
CN106842996A (zh) * 2017-01-09 2017-06-13 杭州朔天科技有限公司 一种多通道功率校正时间控制装置及方法
CN106842996B (zh) * 2017-01-09 2019-03-19 杭州朔天科技有限公司 一种多通道功率校准时间控制装置及方法
CN109387777A (zh) * 2018-11-09 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种红外处理adc电路性能比测方法
CN113016140A (zh) * 2018-11-16 2021-06-22 华为技术有限公司 一种误差校正方法及时间交织模数转换器
CN111478702A (zh) * 2019-01-23 2020-07-31 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
CN110518910A (zh) * 2019-09-02 2019-11-29 电子科技大学 一种基于任务调度的时间交织adc失配优化方法
CN113708762A (zh) * 2020-05-20 2021-11-26 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
CN113708762B (zh) * 2020-05-20 2023-10-24 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法

Similar Documents

Publication Publication Date Title
CN102386918A (zh) 多通道的时间交错adc中的减损校准
KR20120042636A (ko) 멀티채널 타임?인터리빙된 adc에서 손상의 캘리브레이션
CN101783683B (zh) 双通道时间交错型模数转换器系统及其误差估计与校正的方法
CN102769465B (zh) 在双通道的时间交替模数转换器中的基于梯度的采样时间失配误差校正的方法
US8144040B2 (en) Randomization of sample window in calibration of time-interleaved analog to digital converter
EP2961072B1 (en) Multi-channel time-interleaved analog-to-digital converter
EP2537255B1 (en) Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal
US7330140B2 (en) Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
US20060017599A1 (en) Method and device for estimating time errors in time interleaved A/D converter system
CN105743834A (zh) 降低ofdm信号的峰均功率比
CN102457277A (zh) 用于时间交错式模拟至数字转换器的稳健增益和相位校准方法
US10536155B1 (en) Histogram-based qualification of data used in background or blind calibration of interleaving errors of time-interleaved ADCS
CN106301365A (zh) 减小模数转换器中的失真
US6272441B1 (en) Method for determining the pulse response of a broad band linear system and a measuring circuit for carrying out the method
US7183953B2 (en) Calibrating automatic test equipment containing interleaved analog-to-digital converters
CN113258930A (zh) 一种数字示波器及时间交织模数转换器的校正方法
WO2001048910A2 (de) Sender zum versenden von signalen über funkkanäle und verfahren zum senden von signalen über funkkanäle
DE19962341C1 (de) Sender zum Versenden von Signalen über Funkkanäle und Verfahren zum Senden von Signalen über Funkkanäle
JP2004328436A (ja) A/d変換装置
DE10224161B4 (de) Restphasenfehlerkorrektur
CN114826456A (zh) 一种针对多陪集采样中通道时钟偏移的校准方法
Uhlmann et al. Energy Efficient ADC for Low Fan-Out MIMO Sub-THz Imaging System in SiGe: BiCMOS Technology
Schmidt et al. Pilot-based TI-ADC mismatch error calibration for IR-UWB receivers
KR20140008713A (ko) 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
CN104205644A (zh) 用以改善模拟到数字转换器输出的系统、装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321