CN108028661B - 接收器的校准和跟踪 - Google Patents

接收器的校准和跟踪 Download PDF

Info

Publication number
CN108028661B
CN108028661B CN201580081349.5A CN201580081349A CN108028661B CN 108028661 B CN108028661 B CN 108028661B CN 201580081349 A CN201580081349 A CN 201580081349A CN 108028661 B CN108028661 B CN 108028661B
Authority
CN
China
Prior art keywords
sub
auxiliary
adc
component
adcs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580081349.5A
Other languages
English (en)
Other versions
CN108028661A (zh
Inventor
摩西·马尔金
塔伦·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magnesium Unicom Solutions Co ltd
Original Assignee
Magnesium Unicom Solutions Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnesium Unicom Solutions Co ltd filed Critical Magnesium Unicom Solutions Co ltd
Publication of CN108028661A publication Critical patent/CN108028661A/zh
Application granted granted Critical
Publication of CN108028661B publication Critical patent/CN108028661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

介绍了校准交错模数转换器(ADC)阵列的技术。收发器包括ADC组件，ADC组件包括交错子ADC阵列以及与辅助子ADC相关联的辅助路径，辅助子ADC用于通过比较辅助路径信号和阵列中的子ADC的信号来促进校准采样阵列。校准组件采用相位插值器和模拟延迟线来调整辅助子ADC，以使辅助子ADC排到采样阵列的任一个采样时刻。校准组件将辅助信号与子ADC信号进行比较，基于比较结果确定子ADC路径之间的路径差异，以及校准子ADC和子ADC路径以减小路径差异以减小通过将阵列中的子ADC产生的数字子流进行组合而产生的数字流中的失真。

Description

接收器的校准和跟踪
技术领域
本公开涉及信息传输。
背景技术
诸如收发器等的通信设备能够用来向其他通信设备发送或从其他通信设备接收语音数据或其他数据。语音数据或其他数据能够经由有线或无线通信连接进行传输。一种趋势是增加能够传输的数据量和数据传输的速率。
随着传输数据速率、速度和带宽的增长，用于发送、处理和接收数据的电路也必须处理高带宽信号。许多使用数字信号处理的系统使用的一个组件是模数转换器(ADC)，其能够用来将模拟信号(例如，语音信号)转换成数字形式以供进一步的数字信号处理。设计能够以高采样速度支持相对高带宽的ADC的一种方法是交错ADC阵列(例如，子ADC阵列)，其中阵列中的每个子ADC都能够以相对低的速度操作。来自阵列的子ADC的较低采样的数字数据样本能够被组合，以产生高速数字数据流。这能够使阵列中的子ADC以较低的速度操作，并且因此能够在当前集成电路处理技术的限制的情况下设计子ADC。这种传统的交错式ADC设计的一个挑战在于子ADC之间的任何处理差异都能够导致组合数字流的失真。这种处理差异或失配能够包括，例如，不同的低频偏移、体积增益、延迟、带宽以及更一般的与阵列中的子ADC相关联的不同的路径传递函数。
系统设计者通常会尝试设计一种ADC阵列，使得这些路径差异能够相对较小。然而，对于用于高速通信系统的更有效的面积和功率设计，可能会产生不期望的功率和面积损失，并且要采用更复杂的电路设计以将这些失真保持在可接受的水平。这些损失可能是显著的，并且会显著地导致系统的功率和面积需求，因此期望避免这样的损失以及功率和面积需求。
同时，在传统的系统中，通常能够使用和/或需要诸如数模转换器(DAC)等的辅助硬件通过产生能够用于校准或校正路径差异的测试/校准信号来校正这些失真。这种传统的设计会增加系统的成本和复杂性和/或使用会受到限制，例如，如果测试信号干扰传输信道的信号传输。因此，这种校准通常只能在实际数据被采样阵列接收之前的特定时间段内执行。
校正与子ADC阵列相关联的这种失真的另一传统方法能够是使用能够对接收到的信号进行过采样的采样阵列。从对接收到的信号进行过采样收集的信息能够用于校准和校正与子ADC相关联的处理路径差异。然而，这种传统方法会使系统设计显著复杂化，并且由于用来获取过采样信道信号的较高采样速率，这种传统方法会导致用于系统设计的不期望的较高功率和面积。
用于校正与子ADC阵列相关联的这种失真的一些其他传统方法可以包括：增加另一接收元件，其能够使用辅助ADC实现与子ADC相关联的路径差异的检测。然而，这样的方法也会依赖于对精确的信号特征的某种形式的了解，并且其使用也会受到限制。另外，这些传统方法也会具有不理想的成本并且会具有复杂和/或低效的系统设计。
发明内容
在一个实施例中，本申请公开了一种包含转换器组件的系统，转换器组件包括转换器子组件集合以及与辅助路径相关联的辅助转换器子组件，其中转换器子组件集合用于将与从远程通信组件接收到的模拟信号相关联的各个时间延迟模拟信号转换为各个数字数据样本，其中转换器子组件集合中的各个转换器子组件与各个路径相关联。系统还能够包含校准组件，校准组件用于至少部分地基于对与辅助路径相关联的辅助信号以及与各个转换器子组件的各个路径相关联的各个信号的分析结果，来确定各个转换器子组件的各个路径之间的路径差异，以促进校准各个转换器子组件以减小路径差异，其中各个信号包括各个数字数据样本。
在另一个实施例中，本申请公开了一种方法，该方法涉及至少部分地基于对与辅助子组件相关联的辅助路径相关联的辅助信号以及与转换器子组件集合中的各个转换器子组件的各个路径相关联的各个信号的分析结果，来确定转换器子组件集合中的各个转换器子组件的各个路径之间的路径差异，以促进校准各个转换器子组件以减小路径差异。该方法还能够涉及调整各个转换器子组件或各个路径以促进减小各个转换器子组件或各个路径之间的路径差异。
在另一个实施例中，本申请公开了一种系统，该系统包含一种装置，该装置用于至少部分地基于对与辅助子组件相关联的辅助路径相关联的辅助信号和与转换器子组件集合中的各个转换器子组件的各个路径相关联的各个信号的比较结果，来确定转换器子组件集合中的各个转换器子组件的各个路径之间的路径差异，以促进校准各个转换器子组件以减小路径差异。该系统还能够包含一种用于校准各个转换器子组件或各个路径以促进减小各个转换器子组件或各个路径之间的路径差异的装置。
附图说明
图1示出了能够促进校准收发器组件的子模数转换器(子ADC)阵列中的子ADC以促进校正或减小子ADC路径差异的示例系统的框图。
图2是示出由辅助子ADC、子ADC阵列中的第一子ADC和第二子ADC进行采样的示例采样时序图的图示。
图3是示出辅助子ADC、子ADC阵列中的第一子ADC和第二子ADC的采样时刻的示例采样时序图的图示。
图4是示出在进行调整以使辅助子ADC与第一子ADC对齐之后，辅助子ADC、子ADC阵列的第一子ADC和第二子ADC的采样时刻的示例采样时序图的图示。
图5描绘了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的系统的实施例的图。
图6示出了收发器组件的实施例的框图。
图7示出了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的方法的实施例的流程图。
图8描绘了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的方法的另一实施例的流程图。
图9是能够将辅助子ADC(和相关联的辅助路径)与子ADC集合(例如，阵列)中的子ADC(和相关联的子ADC路径)对齐或校准的方法的实施例的流程图。
图10示出了示例电子计算环境的框图。
图11示出了示例数据通信网络的框图。
具体实施方式
介绍了校准交错模数转换器(ADC)阵列的技术。收发器组件能够包括ADC组件，ADC组件包括交错ADC子组件(本文也称子ADC)阵列以及与辅助子ADC相关联的辅助路径，辅助子ADC能够用于通过比较辅助路径信号和阵列中的子ADC的信号来促进校准阵列中的子ADC。辅助路径能够被设计为紧密地匹配其他子ADC的处理路径。
收发器组件能够从远程发送器组件(例如，发送器、收发器或另一类型的通信设备)接收包括数据的信号(例如，模拟信号)。当收发器组件接收到模拟信号时，交错器组件能够使接收到的模拟信号在阵列中的子ADC上交错，其中交错器组件或校准组件能够处理模拟信号以在模拟信号被输入到阵列中各个子ADC之前，对模拟信号实施或引入各个时间延迟，以生成一组时间延迟(例如，具有各个时间延迟的)模拟信号。阵列中的子ADC和/或收发器组件的其他组件能够处理(例如，采样、转换、解码和/或以其他方式处理)各个时间延迟模拟信号以促进恢复(例如，促进确定、识别、解码和/或解密等)由远程发送器发送的(例如，数字形式的)数据。
收发器组件能够包括校准组件，该校准组件能够与辅助子ADC和阵列中的子ADC相关联。校准组件能够采用相位插值器和/或模拟延迟线来调整辅助子ADC，以使得辅助子ADC的采样能够排到阵列中的子ADC的采样时刻中的任一个。辅助路径采样率、相位插值器和模拟延迟线能够(通过校准组件或另一组件)被设计为促进在辅助子ADC和阵列中的另一子ADC的各个采样时刻之间建立初始匹配，并且从而能够校准阵列中的子ADC，因为已知辅助路径的采样时钟通过阵列中的子ADC的所有采样点。校准组件还能确定和/或设置用于辅助路径(例如辅助信号或采样路径)的辅助子ADC的操作速率，使得辅助子ADC能够通过来自实际采样阵列的所有期望样本的采样时间，以促进确定辅助子ADC与阵列中的子ADC之间的路径差异。
校准组件能够将辅助信号与子ADC信号进行比较(例如，将在采样时刻的辅助样本与在各个采样时刻的阵列中的子ADC的各个样本进行比较)。校准组件能够至少部分地基于对辅助信号和各个子ADC信号的比较结果，来确定子ADC路径(例如子ADC信号或采样路径)之间的路径差异(例如，时序偏斜、带宽差异或其他路径差异)。校准组件还能够确定应用于子ADC或子ADC路径的校准，并且能够至少部分地基于所确定的校准(例如，校准度量)来校准子ADC和子ADC路径，以校正或减小路径差异，从而减小通过组合由阵列中的子ADC产生的数字子流而产生的数字流中的失真。
由校准组件校准的阵列中的各个子ADC能够促进提供各个数字数据子流作为输出，数字数据子流能够对应于接收到的信号(例如，模拟信号)。ADC组件或另一组件(例如，组合器组件)能够组合、集成或解交错各个子ADC的各个数字数据子流，以生成能够精确地表示包含在接收到的模拟信号中的数据的数字数据流。
图1示出了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的系统100的框图。系统100能够是或能够包括，例如，能够以期望的高速率执行模拟信号的模数转换的高速通信和/或采样系统。系统100能够用于促进以一个或更多个期望的速度(诸如，例如10吉比特每秒(G)、40G、100G和/或更快或不同的通信速率)来进行语音或数据通信。系统100能够结合电收发器、光收发器、无线收发器、背板收发器、芯片到芯片收发器或各种其他类型的收发器中的任何一种来使用。
系统100能够包括能够用来传输业务(例如，语音或数据业务)的收发器组件102(例如，收发器)，其中收发器组件102能够从诸如远程发送器组件104的通信设备接收业务，并且能够向另一通信设备发送业务。收发器组件102能够是能够传输业务的设备，或者能够是能够传输业务的设备的一部分。例如，收发器组件102能够是以下设备或其一部分：调制解调器或路由器(例如，10G调制解调器或路由器(例如，10G-baseT调制解调器或路由器)、40G调制解调器或路由器(例如，40G-baseT调制解调器或路由器)、100G调制解调器或路由器(例如，100G-baseT调制解调器或路由器)或者能够采用另一(例如，更快或不同的)通信速率的调制解调器或路由器)、能够促进业务传输的交换机、能够采用光通信技术和/或无线通信技术的通信设备或另一类型的通信设备。
收发器组件102能够包括能够促进发送和接收语音或数据通信的一个或更多个(例如，1、2、3、4、……)发送器以及一个或更多个(例如，1、2、3、4、……)接收器。在一些实施方式中，收发器组件102能够采用能够允许在两个方向上同时通信的全双工系统。收发器组件还能够采用一个或更多个感测设备，诸如能够促进语音或数据通信的一个或更多个天线。
收发器组件102还能够包括ADC组件106，ADC组件106能够将从另一通信设备(诸如远程发送器组件104)接收到的模拟信号转换为对应的数字信号。ADC组件106能够包括能够用于处理接收到的信号(例如，将接收到的模拟信号转换为对应的数字信号)的ADC子组件(本文中也称为子ADC)集合。例如，ADC子组件集合能够包括ADC子组件1 108、ADC子组件2110直到ADC子组件k 112，其中k实际上能够是任意期望的数字。ADC子组件(例如，108、110、112等)集合能够以能够被交错的ADC子组件阵列的形式来构造，并且能够并行操作以促进支持期望的高带宽以及进行对接收到的信号的高速处理，如本文更充分地公开的。
为了促进交错子ADC，收发器组件102还能够包括交错器组件114(INTLVR COMP.)，其能够用来将接收到的模拟信号交错到阵列中的各个交错的子ADC(例如，108、110、112等)上，其中交错器组件114或校准组件120能够处理模拟信号，以在信号被输入到ADC组件106之前，对模拟信号实施或引入各个时间延迟，以生成时间延迟(例如，具有各个时间延迟的)模拟信号。交错器组件114能够包括期望数量的输出，诸如k个输出，其能够将时间延迟模拟信号(例如，具有各个延迟)提供给各个子ADC(例如，108、110、112等)的各个输入。各个子ADC(例如，108、110、112等)能够以子ADC的指定采样速率或处理速率对各个时间延迟模拟信号进行采样或执行其他处理，以促进确定每个数据样本的模拟值，并将数据样本的模拟值转换为或数字化为对应的数字值，以生成对应的数字数据样本，以促进从各个时间延迟模拟信号中恢复数据。
例如，各个子ADC(例如，108、110、112等)能够以相对较低的速度操作以处理(例如，采样、转换或数字化和/或以其他方式处理)接收到的信号的各个部分，而部分由于子ADC(例如，108、110、112等)的交错和并行操作，各个子ADC(例如，108、110、112等)的组合操作能够使得ADC组件106以期望的高速度处理接收到的信号，以产生对应的数字数据流作为输出。例如，能够(例如，通过组合器组件116(COMB.COMP.))组合由各个子ADC(例如，108、110、112等)以相对较低的速度产生的各个数字数据样本，以生成较高速度的数字数据流，其中所生成的数字数据流的较高速度能够随子ADC的数量和子ADC的采样速度或处理速度的变化而变化。作为一个具体的示例，如果期望ADC组件106以10G的速率将模拟信号转换为数字信号，并且如果期望使用1G子ADC(例如，每个以1G进行采样或处理)来形成ADC组件106，则ADC组件106能够被配置为包括10个能够被交错并且能够并行操作的1G子ADC，以促进处理接收到的模拟信号，其中k＝10。10个子ADC的交错和并行操作能够促进使得ADC组件106以10G的速率处理接收到的模拟信号。
收发器组件102的阵列中的各个子ADC(例如，108、110、112等)和/或其他组件(诸如解码器组件118(DEC.COMP.))能够对模拟信号进行处理(例如，采样、转换或数字化、解码、和/或其他方式处理(例如，解密))，以促进恢复(例如，促进确定、识别等)由收发器组件102从远程发送器组件104接收到的(例如，数字形式的)数据。例如，各个子ADC中的每一个能够对模拟信号进行采样以生成模拟信号的样本，并且该样本能够被转换或数字化以生成数字数据样本。各个子ADC能够将各个数字数据样本提供(例如，传输)给组合器组件116，组合器组件116能够组合或集成各个数字数据样本以生成数字数据流。组合器组件116能够将数字数据流发送(例如，传输)给解码器组件118。解码器组件118能够对包括来自各个子ADC的组合数字数据样本的数字数据流进行解码，以促进从数字数据样本中恢复(例如，生成、确定、识别等)数据。
交错式ADC设计的一个挑战在于子ADC之间的任何处理差异都能够导致组合数字流的失真。当使用交错的子ADC阵列时，阵列中的子ADC的各个路径之间能够存在处理路径差异。当子ADC的数字数据子流被组合时，这种路径差异能够导致数字数据流的失真。这种处理差异或失配能够包括，例如，不同的时序偏斜或延迟、不同的低频偏移、不同的体积增益、不同的带宽以及更一般地阵列中的子ADC的各个路径之间不同的路径传递函数。
为了促进减小这些处理差异并执行其他操作，收发器组件102能够包括校准组件120，校准组件120能够分别校准或调整阵列中的各个子ADC(例如，108、110、112等)和/或与各个阵列相关联的信息或路径(例如，子ADC路径)，以促进校正或减小与各个子ADC相关联的各个子ADC路径差异。这能够促进减小在其它情况下会由于与子ADC相关联的未修正或未减小的路径差异而导致的失真。校准组件120能够在实际上任何期望的时间执行子ADC(例如，108、110、112等)的这种校准或调整，该期望的时间诸如是，例如，ADC组件106或相关联的设备(例如，收发器组件102)启动期间、展示期间、周期性地响应于与收发器组件102、ADC组件106或其他组件相关联的状况的发生(例如，响应于对状况的检测)而进行的与收发器组件102相关联的数据传送期间或与之相关，和/或另一期望的时间。
为了促进校准组件120能够校准或调整阵列中的子ADC(例如，108、110、112等)，ADC组件106还能够包括辅助ADC子组件122(本文中还称为辅助子ADC或校准子ADC，以及附图中的AUX.SUB-ADC)，ADC子组件122能够与ADC组件106的辅助路径相关联(例如，通信地连接到ADC组件106的辅助路径或者作为ADC组件106的辅助路径的一部分)。校准组件120能够采用辅助子ADC 122(和相关联的辅助路径)并且能够控制其操作，以促进校准子ADC(例如，108、110、112等)阵列(本文中还称为采样阵列)，例如通过将辅助路径信号与子ADC(例如，108、110、112等)阵列的其他处理路径的信号进行比较以促进确定并校正子ADC的路径(例如，108、110、112等)之间的路径差异。
为了促进子ADC(例如，108、110、112等)的期望的(例如，最佳的、精确的、可接受的)校正，包括辅助子ADC 122的辅助路径(本文中还称为辅助采样路径或辅助子ADC路径)，能够被设计为紧密地(例如基本上)匹配阵列中的其他子ADC的处理路径。例如，辅助路径能够相对于与ADC组件106的子ADC路径相关联的可编程增益放大器(PGA)、带宽、采样器、缓冲器和/或其他特征或组件，紧密地或基本上匹配与子ADC(例如，108、110、112等)相关联的信号路径。
在一些实施方式中，为了减少与辅助路径有关的辅助子ADC 122消耗的功率量，辅助子ADC 122能够被配置为以能够比全系统速率低(例如，以较低的分辨率操作)的速率操作(运行)(例如，以能够比ADC组件106的其他子ADC(例如，108、110、112等)的速率低的速率操作)。校准组件120还能确定和/或设置用于辅助路径(例如辅助处理器或采样路径)的辅助子ADC 122操作的速率，使得辅助子ADC 122能够经过来自子ADC(例如，108、110、112等)阵列的所有期望样本的采样时间。
与图1一起，图2是示出辅助子ADC 122、子ADC阵列中的第一子ADC(例如，子ADC1108)和第二子ADC(例如，子ADC2 110)进行采样的示例采样时序图200的图示。校准组件120(或另一组件)能够设置各个子ADC(例如，108、110、112等)的各个采样率和时间，使得各个子ADC能够相对于彼此在不同的时间被采样。在系统100中，由辅助子ADC 122执行的第一组采样的各个采样时间能够与由阵列中的第一子ADC(例如，108)执行的第一组采样的各个采样时间一致。由辅助子ADC 122执行的第二组采样的各个采样时间能够与由阵列中的第二子ADC(例如，108)执行的第二组采样的各个采样时间一致，依此类推。
作为一个关于两个子ADC(例如，子ADC1 108、子ADC2 110)的子ADC阵列(加上不携带来自接收到的模拟信号的实际数据的辅助子ADC 122)的说明性示例，校准组件120(或另一组件)能够设置子ADC1 108(或相关联的采样器组件)在时间0t、2t、4t、6t、8t、10t、12t、14t、16t、18t、20t等处，对第一路径上的第一模拟信号进行采样，如图2中附图标记202所示。校准组件120(或另一组件)还能够设置子ADC2 110(或相关联的采样器组件)在时间1t、3t、5t、7t、9t、11t、13t、15t、17t、19t等处，对第二路径上的第二模拟信号进行采样，如图2中附图标记204所示。为了促进辅助子ADC 122能够经过子ADC(例如，108、110)阵列的所有期望样本的各个采样时间进行采样，校准组件120能够将辅助子ADC 122设置为具有能够比用于子ADC(例如，108、110)阵列的全系统速率低的采样速率(诸如，例如每5t进行采样)，使得辅助子ADC 122(或相关联的辅助采样器组件)能够在时间0t、5t、10t、15t、20t等处对辅助信号进行采样，如图2中附图标记206所示。
在时间0t、10t、20t等处，存在针对与子ADC1 108相关联的第一路径的样本和针对与辅助子ADC 122相关联的辅助路径的辅助样本；在时间5t、15t、25t等处，存在针对与子ADC2110相关联的第二路径的样本和针对与辅助子ADC 122相关联的辅助路径的辅助样本。因此，辅助子ADC 122已被设置为经过子ADC(例如，108、110)阵列的所有期望样本的采样时间(例如，至少一些(偶数)-t采样时间、至少一些(奇数)-t采样时间)，这是因为：存在辅助路径上的辅助信号被采样的同时(或基本上接近同时)第一路径上的第一信号也被采样的时间，存在辅助路径上的辅助信号被采样的同时(或基本上接近同时)第二路径上的第二信号也被采样的其他时间，以及阵列中不存在这样的子ADC：当针对子ADC的至少一部分样本采样该子ADC的路径上的信号的同时(或基本上接近同时)，辅助子ADC 122没有对辅助路径上的辅助信号进行采样。
在图1中，校准组件120能够监视和跟踪各个子ADC(例如，108、110、112等)的各个采样以及辅助子ADC 122的采样。校准组件120能够接收、采样、收集或以其他方式获得与例如辅助路径的辅助样本和对应于与辅助样本相同的时间的来自阵列中的各个子ADC(例如，108、110、112等)的各个路径的各个样本有关的信息。例如，关于上述示例，对于在时间0t、10t、20t、30t等处的采样，校准组件120能够获得与辅助样本和在那些采样时间0t、10t、20t、30t等处的第一路径上的第一信号的样本有关的信息。对于在时间5t、15t、25t、35t等处的采样，校准组件120能够获得与辅助样本和在那些采样时间5t、15t、25t、35t等处的第二路径上的第二信号的样本有关的信息。如果存在子ADC阵列中的其他各个子ADC，则校准组件120还能够获取与辅助样本和在其他各个采样时间处其他各个路径上的其他信号的各个样本有关的信息(例如，其中，如果在阵列中存在其他子ADC，则辅助路径的辅助采样时间能够具有不同的速率以使得辅助子ADC 122能够经过针对子ADC阵列中的所有子ADC(例如，108、110、112等)的所有期望样本的采样时间)。
校准组件120能够将所获得的与辅助路径的辅助样本和对应于与辅助样本相同的时间的来自阵列中的各个子ADC(例如，108、110、112等)的各个路径的各个样本有关的信息存储在数据存储器124中用于后续分析，或者能够在将这样的信息存储在数据存储器124中之前对其进行分析。校准组件120能够例如通过将与辅助子ADC 122相关联的辅助样本和与阵列中的各个子ADC(例如，108、110、112等)相关联的各个对应(例如，在采样时间上对应)的样本进行比较，来分析所获得的样本相关信息。例如，如果与辅助子ADC 122的辅助样本以及在那些各个样本出现的各个时间(例如，0t、10t、20t、30t等)处的子ADC1 108的样本有关的信息之间存在任何差异，则校准组件120能够分析所获得的样本相关信息以确定该差异。如果与辅助子ADC 122的辅助样本以及在那些各个样本出现的各个时间(例如，5t、15t、25t等)处的子ADC2 110的样本有关的信息之间存在差异，则校准组件120也能够分析所获得的样本相关信息以确定该差异。
在一些实施方式中，为了确定子ADC(例如，108、110、112等)的路径之间(和/或子ADC的路径与辅助路径之间)的路径差异，对于所有样本或期望的部分样本，校准组件120能够确定(例如，计算)辅助子ADC 122的辅助样本和与子ADC相关联的对应样本之间的平方差异误差，其中，样本是在与辅助样本出现的时刻相同(或基本相同)的时刻出现的、相对于辅助样本的对应样本。例如，对于时间10t处的辅助样本x1和子ADC1 108的在相同时刻10t处的样本y，校准组件120能够确定(例如，计算)辅助子ADC 122的辅助样本x1和与子ADC1 108相关联的样本y之间的平方差异误差(例如，(y,x1)的平方差异误差＝(y-x1)2)。对于时间15t处的辅助样本x2和子ADC2 110的在相同时刻15t处的样本z，校准组件120能够确定辅助子ADC 122的辅助样本x2和与子ADC2 110相关联的样本z之间的平方差异误差(例如，(z,x2)的平方差异误差＝(y-x2)2)。
校准组件120能够至少部分地基于对所得到的样本相关信息的分析结果(例如，至少部分地基于辅助样本和子ADC1 108的对应样本之间的差异、辅助样本和子ADC2 110的对应样本之间的差异和/或与各个样本相关联的各个平方差异误差)来确定子ADC(例如，108、110、112等)的路径之间(和/或辅助子ADC 122和子ADC之间)的路径差异(例如，路径差异度量)。至少部分地基于所确定的路径之间的路径差异，校准组件120还能够确定能够对子ADC(例如，108、110、112等)进行以校正、减轻、减小、或最小化子ADC(例如，108、110、112等)的路径之间(和/或辅助子ADC 122和子ADC之间)的路径差异的校准或调整。
为了促进校正、减轻、减小或最小化路径之间的路径差异，校准组件120能够生成与校准或调整有关的控制信息(例如，控制命令或指令)，能够确定能够由滤波器组件126应用于路径以过滤路径上的数据信号或样本以促进校准或调整子ADC或相关联路径的滤波器(例如，模拟滤波器、数字滤波器)，能够确定能够应用于路径以促进校准或调整子ADC或相关联路径的延迟线(例如，模拟延迟线)，和/或能够做出其他确定或执行其他操作，这些确定或操作能够促进校准或调整子ADC(例如，108、110、112等)或相关的路径。
校准组件120能够将控制信息传输给子ADC(例如，108、110、112等)中的一个或更多个，以更改一个或更多个子ADC的操作、参数等，和/或能够将控制信息传输给滤波器组件126以促进生成或设置能够应用于路径以校正、减轻、减小或最小化子ADC(例如，108、110、112等)的路径之间(和/或辅助子ADC 122和子ADC之间)的路径差异的期望的滤波器。另外或替代地，校准组件120能够将延迟线应用于子ADC路径和/或能够执行其他操作，这些操作可以促进校准或调整子ADC(例如，108、110、112等)和相关联的路径。
校准组件120和/或其他组件(例如采样器组件、处理器组件等)能够并行执行这些操作：收集与辅助子ADC 122的辅助路径以及子ADC(例如，108、110、112等)的路径相关联的样本相关信息；分析样本相关信息；确定子ADC路径之间的路径差异；确定用于子ADC(或相关联的子ADC路径)以减小路径差异的校准；和/或校准子ADC(或相关联的子ADC路径)。而且，校准组件120和其他组件(例如采样器组件、处理器组件、滤波器组件126、相位插值器组件128等)能够执行与校准阵列中的子ADC有关的各种操作，(例如，当ADC组件106执行模拟-数字数据转换时以数据处理模式)作为后台操作或(例如，当ADC组件106未处于数据处理模式时)前台操作的一部分。
为了促进包括校准组件120和ADC组件106的收发器组件102的期望的(例如，最佳的、合适的、可接受的)操作，以及促进接收到的模拟数据流向数字数据流的转换，校准组件120能够根据如本文所公开的定义的对齐算法来促进辅助子ADC 122与子ADC阵列中的子ADC(例如，108、110或112)对齐或校准(例如，初始对齐或校准、重新对齐或重新校准)。在一些实施方式中，校准组件120能够包括相位插值器组件128或能够与相位插值器组件128相关联，相位插值器组件128能够与辅助子ADC 122相关联以促进调整辅助子ADC 122和子ADC之间的相位和/或时间差，以促进将辅助子ADC 122与子ADC对齐或校准。例如，相位插值器组件128能够使得辅助子ADC 122排到子ADC阵列中的子ADC(例如，108、110或112)的采样时刻中的任一个。校准组件120还能够使用延迟线(例如，模拟延迟线)，延迟线能够分别应用于与辅助子ADC 122相关联的辅助路径或与子ADC(例如，108、110或112)相关联的路径来促进辅助信号或信号的延迟，以促进将辅助子ADC 122与子ADC对齐或校准。能够适当地设计或(例如，由校准组件120)控制辅助路径采样速率、相位插值器组件128的相位插值器和模拟延迟线，以促进在辅助子ADC 122的采样时刻和阵列中的其他子ADC(例如，108、110或112)的采样时刻之间建立初始匹配(或至少基本匹配)。
在一些实施方式中，校准组件120能够控制相位插值器组件128以调整用于辅助路径的辅助子ADC 122的相位，和/或能够促进调整或选择与辅助路径相关联的模拟延迟线以促进进行辅助子ADC 122和辅助路径与子ADC和相关联的子ADC路径的对齐(例如，初始对齐)。对于每个相位插值器延迟和模拟延迟线延迟，校准组件120能够针对阵列中的所有其他子ADC(例如，108、110、112等)的模拟延迟线中的每一个来检查(例如，分析、估计)阵列中的所有其他子ADC(例如，108、110、112等)的样本，以确定辅助子ADC 122是否与子ADC对齐。根据定义的对齐算法，如果校准组件120确定辅助子ADC 122还没有适当地与子ADC对齐，则校准组件120能够经由相位插值器组件128和或模拟延迟线对相位插值器延迟应用或作出进一步的调整，并且能够再次沿着阵列中的所有其他子ADC(例如，108、110、112等)的路径相对于阵列中的所有其他子ADC(例如，108、110、112等)的样本来检查辅助子ADC 122的样本，以确定辅助子ADC 122是否与阵列中的子ADC对齐。
图3(与图1一起)是示出辅助子ADC 122、子ADC阵列中的第一子ADC(例如，子ADC1108)和第二子ADC(例如，子ADC2 110)的采样时刻的示例采样时序图300的图示。图4是示出在进行调整以使辅助子ADC 122与第一子ADC(例如，子ADC1 108)对齐之后，辅助子ADC122、子ADC阵列的第一子ADC(例如，子ADC1 108)和第二子ADC(例如，子ADC2 110)的采样时刻的示例采样时序图400的图示。
如图3的采样时序图300所示，初始或在初始化过程中的某一时刻，用于辅助子ADC122的采样时刻302可以与用于子ADC1 108的采样时刻304和用于子ADC2 110的采样时刻306不对齐。例如，如附图标记308所示，对于辅助子ADC 122的采样，采样时刻302被示出为在0.1t处出现；如附图标记310所示，对于子ADC1 108的采样，采样时刻304被示出为在0.0t处出现；如附图标记312所示，对于子ADC2 110的采样，采样时刻306被示出为在-0.1t处出现。校准组件120能够获取并且分析在采样时序图300中呈现的该采样相关信息。根据定义的对齐算法，至少部分地基于分析结果，校准组件120能够确定辅助子ADC 122没有期望地与阵列中的任一子ADC(例如，108、110)对齐，并且能够确定需要对辅助子ADC 122或相关联的路径进行调整，以促进将辅助子ADC 122与阵列中的子ADC对齐。
根据定义的对齐算法，校准组件120能够确定时间调整量，或者能够使用定义的(例如，预定的)时间调整量(例如，-0.1t、+0.1t、或某个其他期望的时间调整量)来应用于辅助采样时间或辅助路径，以促进调整辅助采样时间或辅助路径，以促进将辅助子ADC 122(和相关联的辅助路径)与阵列中的子ADC(和相关联的路径)对齐(或基本(例如，适当地)对齐)。校准组件120能够使用相位插值器组件128和/或模拟延迟线来促进调整在辅助路径上的辅助信号的采样的时序，如本文所公开的。
如图4的采样时序图400所示，对辅助路径进行了采样时序调整之后，用于辅助子ADC 122的采样时刻402可以与子ADC1 108的采样时刻404对齐，但是不与子ADC2 110的采样时刻406对齐。例如，现在，如附图标记408所示，对于辅助子ADC 122的采样，采样时刻402被示出为在时间0.0t处出现；如附图标记410所示，对于子ADC1 108的采样，采样时刻404被示出为在时间0.0t处出现；如附图标记412所示，对于子ADC2 110的采样，采样时刻406被示出为在时间-0.1t处出现。
校准组件120能够获取并且分析在采样时序图400中呈现的该采样相关信息。至少部分地基于分析结果，校准组件120能够识别或确定用于辅助子ADC 122的(例如，在0.0t处出现的)采样时刻402与用于子ADC1 108的(例如，在0.0t处出现的)采样时刻404同时出现。根据定义的对齐算法，由于采样时刻402被确定为与采样时刻404同时出现，因此校准组件120能够确定辅助子ADC 122期望地与子ADC1 108对齐，并且能够确定不需要关于对齐过程对辅助子ADC 122或相关联的路径进行进一步调整。
如另一示例，替代地，如果子ADC阵列中的子ADC(例如，108、110或112)的模拟信号被设置为或确定为在时间(0+0.1)t、(2+0.1)t、(4+0.1)t、(6+0.1)t、(8+0.1)t、(10+0.1)t、……、(18+0.1)t、(20+0.1)t、(22+0.1)t等处进行采样，则校准组件120能够选择辅助采样速率(例如，每5t)，并且能够(例如，例如经由调整)将与辅助子ADC 122相关联的采样时间(例如，(0+0.1)t、(10+0.1)t、(20+0.1)t等)和与该子ADC相关联的采样时间对齐，以使得对与辅助子ADC 122的辅助路径相关联的辅助信号的采样能够在与辅助采样发生的采样时刻发生的与子ADC相关联的采样时间(例如，(0+0.1)t、(10+0.1)t、(20+0.1)t等)的子集相同或至少基本上相同的时间发生。
在图1中，一旦校准组件120确定辅助子ADC 122(和相关联的辅助路径)期望地(例如，最佳地、适当地、可接受地)与子ADC(例如，108、110或112)对齐，则能够完成辅助子ADC122和相关联的辅助路径的对齐，并且辅助子ADC 122和辅助路径准备好用于促进校准阵列中的子ADC(例如，108、110、112等)。随着将辅助子ADC 122与阵列中的子ADC(例如，108、110或112)对齐以及将辅助路径的采样相对于与子ADC阵列相关联的其他路径的采样布置，校准组件120能够由此确定能够对其他子ADC(例如，108、110、122等)进行的校准或调整，并且能够相应地校准或调整其他子ADC，因为已知辅助路径的采样时钟经过其他子ADC的所有采样点。辅助子ADC 122能够在与由阵列中的子ADC(例如，108、110、112等)使用的时钟分离的时钟(例如，辅助时钟)上操作，并且能够以不同于由阵列中的子ADC(例如，108、110、112等)使用的时钟的频率操作。由于辅助子ADC 122是单个、独立的子ADC，因此能够知道，因为辅助子ADC 122仅使用一个时钟(例如，辅助时钟)，所以不存在与辅助子ADC 122相关联的时序偏斜，故不存在能够影响辅助子ADC 122的不同时钟。因此，校准组件120能够使用与辅助子ADC和相关联的辅助路径有关的信息(例如，辅助信号样本相关信息)来与关于阵列中的子ADC(例如，108、110、112等)的信息(例如，信号样本相关信息)相比较。
校准组件120能够为在宽范围的条件下检测与阵列中的子ADC(例如，108、110、112等)相关联的信号路径之间的样本路径差异提供可靠的度量。例如，为了消除由收发器组件102的接收器组件(未示出)接收的信号的任何假设或了解，校准组件120能够通过计算辅助子ADC 122的辅助样本和阵列中的其他子ADC(例如，108、110、112等)的各个对应的样本之间的平方差异误差来确定(例如，计算)或提取子ADC(例如，108、110、112等)阵列的路径之间的路径差异信息，如本文中所更充分地公开的。在一些实施方式中，校准组件120能够确定辅助子ADC 122的期望数量的辅助样本和其他子ADC(例如，108、110、112等)的各个对应的样本的平方差异误差的均值，并且能够使用平方差异误差的均值(或中值或趋势)来确定或提取子ADC阵列的路径之间的路径差异信息，以促进提高阵列中的子ADC(例如，108、110、112等)的路径之间的路径差异的估计精度。这能够允许准确(例如，精确地或基本精确地)计算阵列中的子ADC(例如，108、110、112等)的路径之间的路径差异，而不必对接收器组件的输入统计进行任何基本假设。
例如，关于所公开的系统100的主题，不需要关于与阵列中的子ADC(例如，108、110、112等)相关的信号的统计属性(诸如，静态属性、带宽占用率或符号率、振荡器频率、抖动频谱或这些特性的任何变化)的假设或信息，来使校准组件120期望地确定与阵列中的子ADC相关联的路径之间的路径差异、确定要对阵列中的子ADC进行的校准(例如，调整)以减小或最小化这种路径差异、以及对子ADC执行这种校准。类似地，校准组件120能够确定并执行对子ADC(例如，108、110、112等)的校准，而不需要了解信号本身的特性，诸如信号是宽带信号还是窄带信号，信号是否是随机数据、伪随机数据、多音数据等，或者接收到的信号与接收到的采样阵列之间的任何关系。
在一些实施方式中，校准组件120还能够执行对阵列中的子ADC(例如，108、110、112等)的校准，以进行对子ADC的时序偏斜估计。例如，辅助子ADC 122能够被配置为以高于阵列中的其他子ADC(例如，108、110、112等)的速度操作，以促进最小化子ADC(例如，108、110、112等)中的带宽失配。在较低的速率下，可以放宽对子ADC(例如，108、110、112等)的匹配要求。校准组件120能够校准采样器路径，以便能够提供可靠的信息，该信息能够被校准组件120用来校正或调整与路径相关联的时序偏斜。在一些实施方式中，校准组件120能够使用定义的对齐算法(例如，初始校准算法)来对用于辅助路径的相位插值器组件128和用于子ADC(例如，108、110、112等)的采样器路径的模拟延迟线进行编程或配置，该定义的对齐算法能够促进将辅助路径与数据-路径采样器中的一个(例如子ADC中的一个)对齐。校准组件120还能够控制辅助路径的带宽/频率响应。
在某些实施方式中，校准组件120能够使用模拟延迟线来促进校正路径之间的时序偏斜或校正与子ADC(例如，108、110、112等)阵列相关联的路径之间的其他路径差异。例如，校准组件120能够确定这样的模拟延迟线：其能够应用于子ADC路径以相对于另一子ADC路径或辅助路径来调整该子ADC路径的时序(例如，采样时序)，以促进校正、减小或最小化子ADC路径与由校准组件120检测到的另一子ADC路径或辅助路径之间的时序偏斜。
作为另一示例，为了促进校正路径之间的时序偏斜或校正与子ADC(例如，108、110、112等)阵列相关联的路径之间的其他路径差异，校准组件120能够使用(例如，能够由校准组件120控制的)滤波器组件126，滤波器组件126能够在组合数据流之前对来自阵列的所有或所需的子ADC(例如，108、110、112等)的样本进行操作，其中能够至少部分地基于由校准组件120确定或提取的差异误差度量(平方差异误差或均值(或中值或趋势)平方差异误差)来设计或设置滤波器组件126，如本文所公开的。
滤波器组件126能够使用模拟滤波器，其能够在与子ADC路径中的一个或更多个相关联的一个或更多个模拟信号被子ADC(例如，108、110、112等)转换为数字信号之前应用于那些信号；和/或能够使用数字滤波器，其能够在模拟信号被子ADC(例如，108、110、112等)转换为与子ADC路径中的一个或更多个相关联的一个或更多个数字信号(例如，一个或更多个数字子流)之后应用于这些数字信号。校准组件120能够促进确定要由滤波器组件126使用的滤波器的滤波器参数、滤波器配置、滤波器类型(例如，模拟和/或数字)和/或其他特征，以生成要应用于信号以促进减小子ADC路径之间的路径差异的期望的滤波器。
在一些实例中，由于各种各样的原因(例如，漂移、积分非线性(INL)问题、微分非线性(DNL)问题或其他问题)，可能期望采用包括模拟滤波器和/或模拟延迟线以及数字滤波器的混合方法，以促进减小子ADC阵列的路径差异误差。例如，模拟滤波器和/或模拟延迟线可能能够校正90％的路径差异误差，但不能校正剩余的10％误差，其中，对于高性能系统，可能期望实现100％或几乎100％的误差校正。校准组件120能够促进控制滤波器组件126以产生数字滤波器，其能够应用于路径的数字信号以校正全部或几乎全部剩余的10％误差。
在其他实施方式中，校准组件120能够使用与来自辅助子ADC 122的辅助样本以及来自阵列中的其他子ADC(例如，108、110、112等)的样本有关的信息，来确定与阵列中的子ADC(例如，108、110、112等)相关联的路径之间的传递函数差异。校准组件120能够使用一种或更多种期望的数字或模拟技术(例如，模拟延迟线、模拟滤波器、数字滤波器、迭代或自适应技术)来校正(例如，减小、最小化、消除)与子ADC相关联的路径之间的传递函数差异(例如，传递函数误差)，如本文所公开的。
在另外一些实施方式中，校准组件120(或与系统100相关联的另一组件)能够将用于辅助子ADC 122的采样时钟(图1中未示出)频率锁定到与阵列中的其他子ADC(例如，108、110、112等)相关联(例如，使用的)的采样时钟(图1中未示出)，但具有比与其他子ADC(例如，108、110、112等)相关联的采样时钟的抖动显著地高的抖动。与辅助子ADC 122相关联的采样时钟和/或与其他子ADC(例如，108、110、112等)相关联的采样时钟有时会具有小偏差或误差，使得对路径上的信号的采样可能出现在与期望的(例如，标称的或预定的)时间略微不同的时间(例如，出现在时间(5+0.1)t而不是在时间5t)处，但是平均而言，仍然能够在或几乎在期望的时间处对路径上的信号进行采样。关于与辅助子ADC相关联的采样时钟，如果采样时间偏差最小，使得其平均落在抖动平均值内(其中校准组件120仍然能够期望地(例如，精确地或基本精确地、可接受地、最佳地)确定子ADC路径之间的时序偏斜(例如，定义的时间段内的平均时序偏斜))，则与辅助子ADC 122相关联的采样时钟相关联的抖动能够被放宽，以允许该采样时钟的采样时间偏差达到校准组件120仍然能够根据定义的校准标准期望地确定这样的时序偏差的程度。
在又一些实施方式中，至少部分地基于对样本相关信息的分析结果，校准组件120能够确定针对阵列中的子ADC(例如，108、110、112等)的时序偏移，其能够减小或最小化阵列中的子ADC相对于辅助子ADC 122的平方差异误差度量。校准组件120能够通过时序偏移来调整与子ADC(例如，108、110、112等)相关联的一个或更多个子ADC路径，以减小或最小化子ADC(例如，108、110、112等)相对于辅助子ADC 122的平方差异误差度量。以这种方式，能够知道，所有子ADC路径延迟都被均衡，而校准组件120(或其他组件)不需要执行额外的计算。
并且，至少部分地基于对样本相关信息的分析结果，校准组件120能够确定阵列的每个子ADC(例如，108、110、112等)的估计的路径差异。校准组件120能够使用估计的路径差异来为滤波器组件126，例如，配置校正滤波器(诸如子ADC路径校正数字滤波器或模拟滤波器)，滤波器组件126能够处理所有或所需的子ADC信号，以均衡或至少基本上均衡子ADC(例如，108、110、112等)路径之间的路径差异，以减小或最小化子ADC路径之间的路径差异误差。根据各种实施方式，校准组件120能够使用迭代和/或自适应技术(例如，与信道估计、路径差异和/或滤波相关的最小均方(LMS)或递归最小二乘(RLS)技术或过程)或使用直接计算来配置子ADC路径校正数字滤波器。例如，校准组件120和/或滤波器组件126能够采用能够生成或合成期望的滤波器的迭代或自适应引擎或函数(例如，LMS引擎或函数)，该期望的滤波器能够响应于输入(例如，输入信号)而产生期望的过滤后的输出(例如，过滤后的信号)。在其他实施方式中，关于模拟校正滤波器，校准组件120能够至少部分地基于子ADC(例如，108、110、112等)的估计的子ADC信道来控制模拟校正滤波器，以促进期望地过滤所有或所需的子ADC信号，以均衡或至少基本上均衡子ADC(例如，108、110、112等)的路径之间的路径差异。
阵列中的各个子ADC(例如，108、110、112等)(如由校准组件120校准的)能够促进提供各个数字数据子流作为输出，该各个数字数据子流能够对应于接收到的信号(例如，模拟信号)。组合器组件116能够接收各个数字数据子流，并且能够组合、集成或解交错各个子ADC(例如，108、110、112等)的各个数字数据子流，以便以期望的高速度生成能够期望地(例如，精确地或基本上精确地、最佳地、可接受地)表示包含在由收发器组件102接收到的模拟信号中的数据的数字数据流，其中数字数据流能够没有失真或至少基本上和适当地没有失真。
图5(与图1一起)描绘了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的系统500的实施例的图。系统500能够示出与定义的校准算法有关的方面。
系统500能够包括校准组件502和ADC组件504，ADC组件504包括辅助子ADC 506和子ADC集合(例如，包含k个子ADC的阵列)，子ADC集合包括子ADC1 508直到子ADCk 510，其中在该非限制性示例实施例中，k可以等于8。校准组件502、ADC组件504、辅助子ADC 506和子ADC集合能够与本文已更充分描述的相应组件(例如，相应地命名的组件)相同或相似，和/或能够包括与之相同或相似的功能。
子ADC集合的每个子ADC(例如，508、510等)能够包括PGA、采样器组件(采样器)和转换器组件(例如，诸如逐次逼近寄存器(SAR)ADC等的ADC)以及其他组件或特征。例如，子ADC1 508能够包括PGA1 512、采样器组件1 514和转换器组件1 516，子ADCk 510能够包括PGAk 518、采样器组件k 520和转换器组件k 522。辅助子ADC 506能够被设计为紧密地(例如，基本上)匹配阵列中的其他子ADC(例如，子ADC1 508直到子ADCk 510)的处理路径。例如，辅助子ADC 506能够包括校准PGA 524(CAL PGA)、校准采样器组件526(Cal采样器)和校准转换器组件528(SAR ADC)，其中校准PGA 524、校准采样器组件526和校准转换器组件528能够与子ADC(例如，子ADC1 508直到子ADCk 510)的对应组件相同或相似。子ADC(例如，子ADC1508直到子ADCk 510)和辅助子ADC 506也能够关于其他组件(例如，缓冲器)和特征(例如，带宽)彼此紧密地匹配，这些其他组件和特征能够是子ADC(例如，子ADC1 508直到子ADCk510)和辅助子ADC 506的各个路径的一部分。
可以在辅助子ADC 506以及子ADC 508和510的各个路径中采用各个PGA(例如，512、518、524)以向各个路径提供信号增益(例如，通过放大较低幅度的信号)并且在各个信号被提供给各个转换器组件(例如516、522、528)之前改善(例如，增加)各个路径的动态范围。各个采样器组件(例如，514、520、526)能够根据期望的采样频率，对各个路径上的各个模拟信号进行采样，以促进各个模拟信号模数转换为对应的数字信号(例如，数字样本)。各个转换器组件(例如，516、522、528)能够至少部分地基于与各个转换器组件(例如，516、522、528)相关联的各个时钟(例如，校准时钟530(f_calib_clk))和时钟532(f_clk))，根据与各个转换器组件(例如，516、522、528)相关联的各个采样频率将各个模拟样本转换为对应的数字样本。
校准时钟530的操作频率(例如，2.24GHz，如图5所示)能够不同(高)于时钟532的操作频率(例如，437.5MHz，如图5所示)，以促进使辅助子ADC 506能够具有不同(低)于与ADC组件504的其他子ADC(例如，子ADC1 508直到子ADCk 510)相关联的采样时序的采样时序。这能够使辅助子ADC 506在辅助路径上能够具有不同于其他子ADC(例如，子ADC1 508直到子ADCk 510)的速率的速率的采样时间，以使辅助子ADC 506能够经过用于子ADC阵列中的所有子ADC(例如，子ADC1 508直到子ADCk 510)的所有期望样本的采样时间，并且减小与辅助路径相关联的功耗，如本文更充分公开的。
虽然辅助子ADC 506的组件能够紧密地匹配其他子ADC(例如，子ADC1 508直到子ADCk 510)的对应组件，但是并不是辅助子ADC 506的每一个组件都必须与其他子ADC的对应组件相同。例如，校准转换器组件528能够类似但不同于其他子ADC的转换器组件(例如，516、522)，因为校准转换器组件528不会转换来自接收到的模拟信号的数据，而是用于促进校准其他子ADC(例如，子ADC1 508直到子ADCk 510)，并且因为例如能够期望减少与辅助路径有关的功耗、减小辅助路径使用的区域，和/或减少与辅助路径及其组件相关联的开销。例如，如图5中的系统500所示，虽然其他子ADC的转换器组件(例如，516、522)的每一个都能够包括16x7比特位ADC转换器，但是辅助子ADC 506的校准转换器组件528能够包括1x5比特位ADC转换器。
校准组件502能够分析辅助信号(例如，辅助样本)和子ADC(例如，子ADC1 508直到子ADCk 510)的各个信号(例如，样本)，并且能够确定辅助子ADC 506和子ADC(例如，子ADC1508直到子ADCk 510)的各个路径之间的路径差异(例如，时序偏斜误差、带宽差异和/或其他类型的路径差异)。校准组件502能够至少部分地基于分析结果，确定能够对辅助子ADC506和/或辅助路径上的辅助信号以及子ADC(例如，子ADC1 508直到子ADCk 510)和/或各个子ADC路径上的各个信号进行或应用的校准或调整，以校正或减小路径差异。例如，在图5中，系统500示出校准组件502，校准组件502确定(例如，计算)各个路径之间的时序偏斜误差(在附图标记534处)、确定或生成各个时序偏斜平均块(在附图标记536处)以及将这些各个时序偏斜平均块应用于或提供给控制逻辑和模拟延迟线(在附图标记538处)，以促进使用模拟和/或数字技术来确定要应用于各个子ADC(例如，506、508、510等)和/或各个路径的校准和调整，以校正或减小路径差异。校准组件502能够使用模拟和/或数字技术来将这样的校准或调整应用于各个子ADC(例如，506、508、510等)和/或各个路径，以校正或减小路径差异。
图6示出了收发器组件600的实施例的框图。收发器组件600能够用于发送或接收语音或数据通信。在一些实施方式中，收发器组件600能够是全双工的收发器。
收发器组件600能够包括发送器组件602，发送器组件602能够包括一个或更多个发送器子组件(例如，发送器)，发送器子组件能够促进将语音信息或数据从收发器组件600发送到通信设备，该通信设备经由有线、光学或无线通信连接(例如，通信信道)与收发器组件600通信地连接。在一些实施方式中，发送器组件602能够包括，例如发送器子组件集合(例如，2、3、4、……)。
收发器组件600还能够包括接收器组件604，接收器组件604能够包括一个或更多个接收器子组件(例如，接收器)，接收器子组件能够促进从通信设备接收语音信息或数据，该通信设备经由有线、光学或无线通信连接(例如，通信信道)与收发器组件600通信地连接。在一些实施方式中，接收器组件604能够包括，例如接收器子组件集合(例如，2、3、4、……)。
收发器组件600还能够包括交错器组件606，交错器组件606能够被用于将接收到的模拟信号交错在ADC组件608的子ADC阵列的各个交错的子ADC上。在一些实施方式中，交错器组件606(或校准组件614)能够处理模拟信号，以在信号被输入到ADC组件608之前，对模拟信号实施或引入各个时间延迟，以生成时间延迟(例如，具有各个时间延迟的)模拟信号。
收发器组件600能够包括ADC组件608，ADC组件608能够包括被布置或配置成交错结构以促进将模拟信号转换为数字信号的子ADC 610集合。ADC组件608的集合610的各个子ADC能够接收与从远程通信设备接收的模拟信号相关的各个模拟信号(例如，各个时间延迟模拟信号)，能够(例如，使用采样组件)对各个模拟信号进行采样，并且能够(例如，经由转换器或数字转换器组件)将各个模拟信号转换或数字化为各个数字数据样本，该各个数字数据样本具有能够对应于各个模拟信号的数字值(例如，能够对应于模拟信号样本的模拟值)。
ADC组件608还能够包括与辅助路径相关联的辅助子ADC 612，其中辅助路径能够紧密地匹配子ADC 610的子ADC路径。辅助子ADC 612和相关联的辅助路径能够处理辅助信号，包括采样和将模拟辅助信号转换为数字辅助信号(例如，样本)，以供校准组件614用来促进确定各个子ADC(例如，辅助子ADC 612和集合610的各个子ADC)的路径之间的路径差异。
校准组件614能够分析与辅助子ADC 612相关联的辅助路径上的辅助信号和各个子ADC 610的各个路径上的各个信号，以促进确定和应用能够对集合610中的各个子ADC和/或其各自的子ADC路径(和/或各个信号)进行和应用的校准和调整，以校正或减小各个子ADC的各个路径之间的路径差异(例如，路径差异误差)。这能够促进减小本来会由于未修正或未消除的路径差异而导致的失真。根据各种方面，校准组件614能够包括例如校准管理组件616、监视器组件618、分析器组件620、对齐组件622、相位插值器组件624(PHASEINTER.COMPONENT)、计算器组件626、路径差异确定组件628(PATHDIF.DETERMIN.COMPONENT)、信道估计器组件630、偏移组件632和滤波器组件634。
校准管理组件616能够控制或管理校准管理组件616的各种组件(例如，监视器组件618、分析器组件620、对齐组件622等)的操作、校准管理组件616的各种组件之间的数据流动、校准管理组件616和其他组件(例如，ADC组件608、组合器组件636、处理器组件640、数据存储器642等)之间的数据、和/或校准管理组件616的或与其相关联的其他操作。利用校准管理组件616的各种组件，校准管理组件616还能够分别校准和调整ADC组件608的各个子ADC和/或与各个子ADC相关联的信息或路径(例如，子ADC路径)，以促进校正或减小与各个子ADC相关联的路径之间的各个子ADC路径差异(例如，校正、减小、均衡或基本上均衡子ADC路径之间的路径差异)。
监视器组件618能够监视、感测或检测与收发器组件600相关联的信息，诸如与辅助路径上的辅助样本、各个子ADC路径上的样本、路径之间的路径差异、通信状况有关的信息，与传递特性有关的信息等。例如，监视器组件618能够监视、感测或检测与辅助路径上的辅助样本和各个子ADC路径上的样本有关的信息，其中，这些信息能够促进确定ADC组件608的各个子ADC的路径之间的路径差异。
分析器组件620能够分析、估计或比较与收发器组件600相关联的数据，以促进校准或调整ADC组件308的各个子ADC和/或与各个子ADC相关联的信息或路径(例如，子ADC路径)，以促进校正或减小与各个子ADC相关联的各个子ADC路径差异(例如，均衡或基本上均衡各个子ADC路径)。能够由分析器组件620分析的数据能够涉及，例如，与集合610的各个子ADC相关联的模拟或数字样本、与辅助子ADC 612相关联的数字样本、与接收到的模拟信号相关联(例如，从中获得)的恢复后的数据(例如，数字数据)、能够与各个子ADC相关联的各种类型的传递特性、与信道估计或信道响应有关的信息、由计算器组件626执行的计算产生的信息、与各个子ADC相关联的各个传递函数有关的信息、与各个子ADC之间的各个路径差异有关的信息、和/或与子ADC的校准有关的其他信息。至少部分地基于数据分析，分析器组件620能够生成分析结果，校准器组件616能够使用该分析结果来促进确定对子ADC组件608的各个子ADC和/或与各个子ADC相关联的信息或路径的校准或调整，以促进校正或减小与各个子ADC相关联的路径之间的各个子ADC路径差异。
对齐组件622能够根据定义的对齐算法来将辅助子ADC 612与集合610中的子ADC对齐或校准(例如，初始对齐或校准、重新对齐或重新校准)。在一些实施方式中，校准组件614能够包括相位插值器组件624或能够与相位插值器组件624相关联，相位插值器组件624能够与辅助子ADC 612相关联以促进调整辅助子ADC 612和集合610中的子ADC之间的时间差或相位差，以促进将辅助子ADC 612与集合610中的子ADC对齐或校准。
例如，相位插值器组件624能够使辅助子ADC 612排到集合610中的子ADC的采样时刻中的任一个。对齐组件622还能够使用模拟延迟线，该模拟延迟线能够分别应用于与辅助子ADC 612相关联的辅助路径(和相关联的辅助信号)或与集合610中的子ADC相关联的路径(和相关联的信号)以促进延迟辅助信号或信号，以促进将辅助子ADC 612与子ADC对齐或校准。能够适当地设计或(例如，由对齐组件622和/或校准管理组件616)控制辅助路径采样速率、相位插值器组件624的相位插值器以及模拟延迟线，以促进在辅助子ADC 612和集合610中的子ADC的采样时刻之间建立初始匹配(或至少基本上匹配)。
在一些实施方式中，对齐组件622和/或校准管理组件616能够控制相位插值器组件624以调整与辅助路径有关的辅助子ADC 612的相位，和/或能够促进调整或选择能够应用于辅助路径(和相关联的辅助信号)的模拟延迟线以促进执行辅助子ADC 612和辅助路径与集合610中的子ADC和相关联的子ADC路径的对齐(例如，初始对齐)。对于每个相位插值器延迟和模拟延迟线延迟，对齐组件622能够针对集合610的所有子ADC的模拟延迟线或路径中的每一个来检查(例如，分析、估计)集合610的所有子ADC的样本，以确定辅助子ADC 612是否与集合610中的子ADC对齐。当确定辅助子ADC 612的对齐实现时，对齐组件622能够结束对齐过程，并且能够向校准管理组件616发送对齐指示符，其中对齐指示符能够表示辅助子ADC 612与集合610中的子ADC的期望对齐已经实现。
计算器组件626能够使用等式(包括本文所公开的等式)和/或矩阵来对数据值进行计算(例如，数学计算)以生成计算结果。例如，计算器组件626能够计算辅助子ADC 612的辅助样本(或辅助样本的均值、中值或趋势值)和与集合610中的子ADC相关联的对应样本(或对应样本的均值、中值或趋势值)的平方差异误差或均值(或中值或趋势)平方差异误差。校准管理组件616能够使用计算结果来促进校准或调整ADC组件608的各个子ADC和/或与各个阵列相关联的信息或路径(例如，子ADC路径)，以促进校正或减小与集合610的各个子ADC相关联的各个子ADC路径差异。
路径差异确定组件628能够用于至少部分地基于来自分析器组件620的分析结果、来自计算器组件626的计算结果(例如，平方差异误差结果或其他结果)或其他信息，来确定集合610中的子ADC的各个路径之间的差异以及辅助子ADC 612的辅助路径和集合610中的子ADC的路径之间的差异。例如，路径差异确定组件628能够至少部分地基于与对辅助子ADC612相关联的辅助信号和集合610的各个子ADC相关联的各个信号的比较有关的结果(例如，分析或计算结果)，来确定集合610的子ADC的各个路径之间的差异和/或辅助子ADC 612的辅助路径与集合610中的子ADC的路径之间的差异。
信道估计器组件630能够例如使用期望的信道估计技术，来执行信道估计或确定，以促进确定与ADC组件608的各个子ADC的各个路径相关联的各个传递函数和/或ADC组件608的各个子ADC的各个路径之间的传递函数差异。信道估计器组件630能够使用多种信道估计技术中的任一种来促进确定这样的传递函数。例如，信道估计器组件630能够使用最小二乘信道估计技术、数据互相关技术、迭代信道估计技术(例如，LMS信道估计、RLS信道估计、盲信道估计等)或另一期望的信道估计技术，以促进确定这样的传递函数或传递函数差异。
偏移组件632能够被校准管理组件616用来，例如，促进调整与子ADC路径相关联的偏移(诸如时序偏移)，以促进(例如，基于平方差异误差度量)减小或最小化集合610的各个子ADC的各个路径之间的路径差异和/或集合610中的子ADC的路径和与辅助子ADC 612相关联的辅助路径之间的路径差异。例如，至少部分地基于对样本相关信息的分析结果，校准管理组件616或偏移组件632能够确定能够应用于子ADC阵列中的子ADC的时序偏移，其能够减小或最小化与子ADC相关联的关于辅助子ADC 612的平方差异误差度量。校准管理组件616或偏移组件632能够通过时序偏移来调整与ADC组件608的一个或更多个子ADC相关联的一个或更多个子ADC路径，以减小或最小化关于子ADC的路径相对于辅助子ADC 122确定的平方差异误差度量。以这种方式，能够知道，所有子ADC路径延迟都被均衡，而校准组件120(或其他组件)不需要执行额外的计算。
在一些实施方式中，偏移组件632能够用来实施或引入一个或更多个时序偏移，以促进(例如，由信道估计组件630)测量、确定或估计各个子ADC路径在一个或多个偏移处的各个信道响应，和/或促进校正或减小集合610中的子ADC之间的路径差异。在其他实施方式中，偏移组件632能够被校准管理组件616用来促进调整与子ADC路径相关联的时序偏移，以促进调整集合610的各个子ADC的各个传递函数，直到各个子ADC的各个传递函数相同或至少基本上相同为止。
滤波器组件634能够包括一个或更多个模拟或数字滤波器，其能够过滤或处理信息，诸如模拟信号(例如，模拟数据样本)或数字信号(例如，数字数据样本)，以促进校正、减小或均衡(或至少基本上均衡)ADC组件608的子ADC的各个路径之间的子ADC路径差异。滤波器组件634能够至少部分地基于与ADC组件608的每个ADC子组件的所估计或确定的信道响应有关的信息，来促进配置滤波器(例如，模拟校正滤波器或数字校正滤波器)。滤波器组件634能够使用所配置的滤波器来促进处理(例如，过滤)各个子ADC的各个子ADC信号，以促进校正、减小或均衡ADC组件608的各个子ADC之间的路径差异。根据实施方式，滤波器组件634能够使用迭代或自适应技术(例如，LMS或RLS技术)或使用直接计算(例如，由计算器组件626促进)，来配置滤波器(例如，子ADC路径校正数字滤波器)。在某些实施方式中，滤波器组件634能够采用校正滤波器，其能够是模拟滤波器，其中校准管理组件616能够至少部分地基于各个ADC子组件的所估计或确定的信道响应的信息，来促进控制或配置模拟校正滤波器，以促进处理各个子ADC信号，以促进均衡或至少基本上均衡ADC组件608的各个ADC子组件之间的路径差异。
收发器组件600还能够包括组合器组件636，组合器组件636能够组合、集成或解交错ADC组件608的各个子ADC的各个数字数据子流，以生成能够精确地表示包含在接收到的模拟信号中的数据的数字数据流。组合器组件636能够与ADC组件608相关联(例如，通信地连接)，以促进从ADC组件608的子ADC接收数字数据子流。组合器组件636还能够与校准组件614相关联，以促进将各个数字数据子流(例如，各个数字数据样本)提供给校准组件614，以供校准组件614进行分析以促进校准或调整ADC组件608的各个子ADC和/或与各个子ADC相关联的信息或路径，以促进校正或减小与ADC组件608的各个子ADC相关联的各个子ADC路径差异(例如，均衡或基本上均衡各个子ADC路径)。
收发器组件600还能够包括解码器组件638，解码器组件638能够根据期望的解码和/或纠错技术，来解码和/或纠错包括从ADC组件608的子ADC输出的数字数据子流的组合或集成的数字数据样本的数字数据流，以促进确定或恢复以模拟信号的形式发送给收发器组件600的数据(例如，确定数据的数据值)。解码器组件638能够采用例如Reed-Solomon算法、汉明码、Bose、Ray-Chaudhuri、Hocquenghem(BCH)算法、前向纠错(FEC)算法或其他解码算法或纠错算法等，来促进解码和/或纠正与数字数据子流的各个数字数据样本相关联的误差，以促进确定或恢复模拟信号的数据。
收发器组件600还能够包括处理器组件640，处理器组件640能够与其他组件(例如，发送器组件602、接收器组件604、交错器组件606、ADC组件608、校准组件614等)协同操作，以促进执行收发器组件600的各种功能，如本文所公开的。处理器组件640能够使用能够处理诸如与由收发器组件600执行的操作有关的信息(例如语音或数据信息)等数据的一个或更多个处理器(例如，中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)等)、微处理器或控制器等，以促进发送信号、接收信号、生成辅助信号、校准或调整子ADC集合610和辅助子ADC 612、校准或调整与集合610中的子ADC和辅助子ADC 612相关联的信息或路径、执行信道估计、执行计算、配置滤波器、过滤信号和/或执行其他操作；并且能够控制收发器组件600和与收发器组件600相关联(例如，相连接)的其他组件之间的数据流动，并且能够控制收发器组件600的各个组件之间的数据流动。
在另一方面，收发器组件600还能够包括数据存储器642，数据存储器624能够存储数据结构(例如，语音信息、数据、元数据)；代码结构(例如，模块、对象、类、过程)、命令或指令；与发送信号、接收信号、生成辅助信号、校准或调整子ADC集合610和辅助子ADC 612、校准或调整与子ADC集合610和辅助子ADC 612相关联的信息或路径、执行信道估计、执行计算、配置滤波器、过滤信号和/或执行其他操作有关的信息；参数数据；与算法(例如，与校准子ADC有关的算法、与配置模拟或数字滤波器有关的算法、与将辅助子ADC 612与集合610中的子ADC对齐有关的算法(例如，定义的对齐算法)、与信道估计有关的算法等)有关的信息；定义的路径校正标准；等等。在一方面，处理器组件640能够在功能上耦合到(例如，通过存储器总线)数据存储器642以便至少部分地存储和检索期望操作的信息和/或赋予功能，耦合到发送器组件602、接收器组件604、交错器组件606、ADC组件608、校准组件614等，和/或基本上耦接到收发器组件600的任何其他操作方面。收发器组件600的各种组件能够根据需要在彼此之间和/或与收发器组件600相关联的其他组件之间传递信息，以执行收发器组件600的操作。根据需要，收发器组件600的各个组件(例如，发送器组件602、接收器组件604、交错器组件606、ADC组件608、校准组件614等)均能够是独立单元，均能够被包括在收发器组件600内(如图示的)，均能够并入收发器组件600的另一组件或与收发器组件600分离的组件和/或实质上其任何合适的组合中。
参考图7-9的流程图可以更好地理解这些方法。为清楚起见，方法示出为一系列的框，而由于一些框可以以与本文所描绘和描述的其他框不同的顺序发生和/或同时发生，所以所要求保护的主题不受框的顺序限制。此外，可能并不需要所有示出的框来实现下文描述的方法。
图7示出了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的示例方法700的流程图。例如，方法700能够由诸如收发器组件的通信设备来实现，收发器组件能够包括校准组件和ADC组件。
在框702处，能够至少部分地基于对与各个子ADC相关联的各个信号以及与辅助子ADC相关联的辅助信号的分析结果，来确定子ADC阵列中的各个子ADC之间的路径差异。所述通信设备能够从另一通信设备接收包括数据的模拟信号。能够被交错的ADC组件的子ADC能够对模拟信号进行采样和数字化，其中各个子ADC能够接收具有各个时间延迟的模拟信号。能够(例如，在数字化的数据样本被解码器组件解码后)从数字化的数据信号中恢复数据(例如，数字数据)。
除能够将模拟数据信号转换为数字数据信号的子ADC之外，ADC组件还能够包括辅助子ADC，其中辅助信号能够经由与辅助子ADC相关联的辅助路径来路由。校准组件能够分析(例如，估计、比较)与各个子ADC相关联的各个信号和与辅助子ADC相关联的辅助信号。例如，至少部分地基于分析结果，校准组件能够确定子ADC阵列中的各个子ADC之间的路径差异。路径差异能够涉及，例如，各个子ADC路径之间的时序偏斜、各个子ADC路径之间的路径信道或带宽失配或各个子ADC之间的其他类型的路径差异或误差，该其他类型的路径差异或误差能够导致由ADC组件响应于接收到的模拟信号而生成的恢复后的数字数据流的失真。
在框704处，能够至少部分地基于各个子ADC之间的路径差异来校准子ADC阵列中的各个子ADC，以促进减小或最小化子ADC阵列中的各个子ADC之间的路径差异。校准组件能够至少部分地基于所确定的子ADC阵列中的各个子ADC之间的路径差异来确定能够应用于子ADC阵列中的各个子ADC中的一个或更多个子ADC的一个或更多个校准或调整，以促进减小、最小化、校正或减轻子ADC阵列中的各个子ADC之间的路径差异。例如，校准器组件能够至少部分地基于所确定的各个子ADC之间的路径差异来确定能够应用于各个子ADC中的一个或更多个子ADC的时序调整、带宽调整、传递函数或其他类型的校准，以校准各个子ADC。子ADC的校准能够促进减小或减轻本来会由于未校正或未消除的路径差异而导致的数字数据流的失真。
通信设备还包括组合器组件，组合器组件能够组合或集成来自各个子ADC的各个数字数据子流，以生成能够对应于来自接收到的模拟信号的数据的数字数据流。根据需要，能够(例如，使用均衡器组件和/或解码器组件)对数字数据流进行进一步处理，或者能够将其提供(例如，呈现或显示)为输出。
图8示出了能够促进校准收发器组件的子ADC阵列中的子ADC以促进校正或减小子ADC路径差异的另一示例方法800的流程图。例如，方法800能够由诸如收发器组件的通信设备来实现，该收发器组件能够包括插值器组件、包括辅助子ADC和子ADC集合的ADC组件、校准组件、解码器组件和组合器组件。
在框802处，能够将辅助子ADC与子ADC集合中的子ADC对齐。校准组件能够将辅助子ADC与子ADC集合中的子ADC对齐或校准(例如，初始对齐或校准、或者重新对齐或重新校准)。校准组件能够将辅助子ADC与子ADC集合中的子ADC对齐或校准，以使辅助子ADC的采样能够与子ADC集合中的该子ADC对齐。校准组件能够包括相位插值器组件或与相位插值器组件相关联，和/或能够使用延迟线(例如，模拟延迟线)，延迟线能够用于促进将辅助子ADC与子ADC对齐或校准。例如，校准组件能够选择辅助采样速率，并且能够将与辅助子ADC相关联的采样时间和与子ADC相关联的采样时间对齐，以使与辅助子ADC的辅助路径相关联的辅助信号的采样能够在与子ADC相关联的采样时间的子集相同或至少基本上相同的时间处发生。
在框804处，能够接收包括数据的模拟信号。通信设备能够经由有线或无线通信信道或媒介从另一通信设备接收模拟信号。
在框806处，能够将模拟信号交错在子ADC集合(例如，阵列)的各个交错的子ADC上。交错器组件能够促进在各个子ADC上交错模拟信号，其中各个子ADC能够从交错器组件接收具有各个时间延迟的模拟信号。
在框808处，能够对与各个子ADC相关联的各个时间延迟模拟信号和与辅助子ADC相关联的辅助信号进行采样，以生成与各个子ADC相关联的各个模拟数据样本和与辅助子ADC相关联的辅助样本，以促进将各个时间延迟模拟信号数字化，并促进确定各个子ADC之间的路径差异。各个子ADC(或与子ADC相关联的采样器组件)能够对各个时间延迟模拟信号进行采样，以生成各个模拟数据样本，其中能够在各个采样时间处对各个子ADC进行采样(例如，能够在时间0、2t、4t、6t等处对第一子ADC进行采样，而在时间1t、3t、5t、7t等处对第二子ADC进行采样)。能够以一定的采样速率对辅助子ADC(或与辅助子ADC相关联的辅助采样器)进行采样，该采样速率能够使辅助子ADC在定义的时间段内在对应于子ADC集合的每个子ADC的一个或多个采样时间中的各个采样时间的时间处对辅助信号进行采样。
在一些实施方式中，与辅助子ADC相关联的采样速率能够低于与子ADC相关联的采样速率。例如，如果子ADC集合包括被在各个时间处采样的第一子ADC和第二子ADC，如上所述，则校准组件(或另一组件)能够设置与辅助路径(和辅助子ADC)相关联的采样速率为较低的采样速率，诸如每5t，其中辅助子ADC或采样器能够在5t、10t、15t、20t等处对辅助信号进行采样。
在框810处，各个模拟数据样本和辅助样本能够被转换为各个数字数据样本和数字辅助样本。各个子ADC能够分析各个模拟数据样本，并且能够将模拟数据样本数字化为或转换为各个数字数据样本，其中各个数字数据样本能够对应于各个模拟数据样本。辅助子ADC能够分析模拟辅助样本，并且能够将模拟辅助样本数字化为或转换为对应的数字辅助样本。
在框812处，能够对与子ADC相关联的各个信号(例如，模拟或数字样本)和与辅助子ADC相关联的辅助信号(例如，模拟或数字辅助样本)进行分析。校准组件能够分析(例如，估计、比较)与子ADC相关联的各个信号和与辅助子ADC相关联的辅助信号，以促进确定子ADC集合中的各个子ADC之间的路径差异。例如，校准组件能够对与辅助信号相关联的特性和与子ADC相关联的各个信号相关联的各个特性进行估计或比较，以促进确定各个子ADC之间的路径差异。
在框814处，能够至少部分地基于对与各个子ADC相关联的各个信号以及与辅助子ADC相关联的辅助信号的分析结果，来确定子ADC集合中的各个子ADC之间的路径差异。校准组件能够至少部分地基于对与辅助信号相关联的特性和与子ADC相关联的各个信号相关联的各个特性的分析(例如，估计、比较)结果，来确定各个子ADC之间的路径差异。
在框816处，能够至少部分地基于各个子ADC之间的路径差异，来校准子ADC集合中的各个子ADC，以促进减小或最小化各个子ADC之间的路径差异。校准组件能够至少部分地基于所确定的各个子ADC之间的路径差异(例如，时序偏斜、带宽差异、其他路径差异)，来确定能够应用于子ADC集合中各个子ADC中的一个或更多个子ADC的一个或更多个校准或调整，以促进减小、最小化、校正或减轻子ADC阵列中的各个子ADC之间的路径差异。
随着子ADC集合中的子ADC被校准组件校准，各个子ADC能够操作以产生包括各个数字数据样本的各个数字数据子流，其中当各个数字数据子流被组合以生成数字数据流时，数字数据子流的失真和误差能够被减小或最小化。因此，校准组件和方法800能够促进减小本来会由于未校正或未消除的路径差异而导致的失真。
在框818处，能够确定各个数字数据样本的各个数据(例如，数据值)。在一些实施方式中，组合器组件能够组合或集成各个子ADC的各个数字数据子流(例如，各个数字数据样本)，以生成数字数据流，其中数字数据流能够包括能够对应于包含在接收到的模拟信号中的(例如，模拟形式的)数据的数据。解码器组件能够解码包括数字数据样本的数字数据流，以促进从各个数字数据样本中恢复(例如，确定)相应的数据。根据需要，各个数据能够被进一步处理或能够被提供(例如，呈现或展示)为输出。
图9是能够将辅助子ADC(和相关联的辅助路径)与子ADC集合(例如，阵列)的子ADC(和相关联的子ADC路径)对齐或校准的示例方法900的流程图。例如，方法900能够由诸如收发器组件的通信设备来实现，该收发器组件能够包括ADC组件和校准组件。ADC组件能够包括辅助子ADC和子ADC集合，其中子ADC集合能够用于将模拟信号转换为数字信号，辅助子ADC能够用于促进对子ADC集合进行校准。辅助子ADC能够包括或能够与相位插值器组件相关联，并且能够采用相位插值器组件，和/或能够采用延迟线(例如，模拟延迟线)来促进对辅助子ADC与子ADC集合中的子ADC进行对齐或校准。
在框902处，能够为子ADC集合中的各个子ADC中的一个或更多个确定相应的一个或更多个采样时间。在框904处，能够为辅助子ADC确定辅助采样时间。校准组件能够确定与各个子ADC相关联的各个采样时间和与辅助子ADC相关联的辅助采样时间。
在框906处，能够将与各个子ADC相关联的各个采样时间和与辅助子ADC相关联的辅助采样时间进行比较。校准组件能够对各个采样时间和辅助采样时间进行分析。作为分析的一部分，校准组件能够将各个采样时间与辅助采样时间进行比较。
在框908处，能够确定辅助采样时间是否与和各个子ADC相关联的各个采样时间中的任一个对齐(或至少基本上对齐)。至少部分地基于各个采样时间与辅助采样时间的比较结果，校准组件能够确定辅助采样时间是否与各个采样时间中的任一个对齐(或至少基本上对齐)。
如果确定辅助采样时间和与各个子ADC相关联的各个采样时间中的任一个都未对齐(或至少未基本上对齐)，则在框910处，辅助采样时间可以被调整定义的时间量，以促进使辅助子ADC与子ADC集合中的子ADC对齐。例如，如果辅助采样时间以0.2t采样误差或偏移开始，而不是在时间0处采样，并且集合中的子ADC与以0.1t的采样误差或偏移开始的采样时间相关联，则校准组件能够确定辅助采样时间和与该子ADC相关联的采样时间未对齐(或至少未基本上对齐)。校准组件能够确定时间调整量，或者能够使用定义的(例如，预定的)时间调整量(例如，-0.1t、+0.1t、或某个其他期望的时间调整量)来应用于辅助采样时间，以促进调整辅助采样时间，以促进将辅助子ADC与集合中的子ADC对齐(或基本上对齐)。校准组件能够采用相位插值器组件和/或模拟延迟线，以促进将辅助子ADC的辅助采样时间调整期望的时间调整量。此时，由于辅助子ADC与集合中的子ADC未对齐(或未基本上对齐)，则方法900能够返回块902并且能够从该处开始执行。
参考908，如果在框908处，确定辅助采样时间和与子ADC集合中的子ADC相关联的各个采样时间中的一个对齐(或至少基本上对齐)，则在框912处，能够确定辅助子ADC与子ADC集合中的子ADC对齐(例如，适当地或可接受地对齐)。如果至少部分地基于比较结果，校准组件确定辅助采样时间和与集合中的子ADC相关联的各个采样时间中的一个对齐(至少基本上对齐)，则校准组件能够确定辅助子ADC与集合中的子ADC对齐(例如，适当地或可接受地对齐)。辅助子ADC与子ADC的对齐能够使辅助子ADC能够被校准组件使用，以促进确定与各个子ADC相关联的路径之间的路径差异，以及校准各个子ADC以校正、减轻或减小这些路径差异。
作为方法900的一个示例，如果设置为在时间0、2t、4t、6t、8t、10t、……、18t、20t、22t等处对子ADC集合的第一子ADC的第一模拟信号进行采样，则校准组件能够选择辅助采样速率(例如，每5t)并且能够将与辅助子ADC相关联的采样时间(例如，10t、20t、30t等)和与第一子ADC相关联的某些采样时间对齐，以使得与辅助子ADC的辅助路径相关联的辅助信号的采样能够在与第一子ADC相关联的采样时间(例如，10t、20、30t等)的子集相同或基本上相同的时间处发生。作为另一示例，替代地，如果设置为或确定为在时间(0+0.1)t、(2+0.1)t、(4+0.1)t、(6+0.1)t、(8+0.1)t、(10+0.1)t、……、(18+0.1)t、(20+0.1)t、(22+0.1)t等处对子ADC集合的第一子ADC的第一模拟信号进行采样，则校准组件能够选择辅助采样速率(例如，每5t)，并且能够将与辅助子ADC相关联的采样时间(例如，(10+0.1)t、(20+0.1)t、(30+0.1)t等)和与第一子ADC相关联的采样时间对齐，以使得与辅助子ADC的辅助路径相关联的辅助信号的采样能够在与第一子ADC相关联的采样时间(例如，(10+0.1)t、(20+0.1)t、(30+0.1)t等)的子集相同或至少基本上相同的时间处发生。
本文描述的技术能够应用于任何设备和/或网络，其中期望在包括通信设备(例如，收发器组件)的系统中校准ADC组件的ADC子组件。考虑将各种手持式、便携式和其它计算设备以及计算对象与各种非限制性实施例结合使用，例如，在任何情况下，可以期望设备实现对ADC组件的ADC子组件的校准，该ADC组件与通信设备相关联的系统相关联。相应地，以下在图10中描述的通用远程计算机是一个示例，且所公开的主题能够用具有网络/总线互操作性和交互的任何客户端来实现。因此，所公开的主题能够在涉及的客户端资源很少或最少的联网托管服务环境中实现，例如客户端设备仅用作到网络/总线的接口的网络环境，诸如放置在装置中的对象。
图10示出了其中可以实现所公开的主题的一些方面的计算系统环境1000的示例，但是计算系统环境1000仅是用于设备的计算环境的一个示例。
图10是用于实现所公开的主题的示例性设备，其包括计算机1010形式的通用计算设备。计算机1010的组件可以包括处理单元1020、系统存储器1030以及将包括系统存储器的各种系统组件耦接到处理单元1020的系统总线1021。
计算机1010通常包括各种计算机可读介质。系统存储器1030可以包括易失性和/或非易失性存储器形式的计算机存储介质，诸如只读存储器(ROM)和/或随机存取存储器(RAM)。
计算机1010能够使用到一个或更多个其他远程计算机(诸如远程计算机1070，其进而能够具有与设备1010不同的媒介性能)的逻辑连接而在互联或分布式环境中操作。图10中所示的逻辑连接包括网络1071，例如局域网(LAN)或广域网(WAN)，但也能够包括其他有线或无线的网络/总线。当在LAN网络环境中使用时，计算机1010能够通过网络接口或适配器与LAN 1070连接。
图11是示例性的互连或分布式计算环境1100的示意图。分布式计算环境包括计算对象1110、1112等和计算对象或设备1120、1122、1124、1126、1128等以及数据存储器1140，这些计算对象和计算对象或设备可以包括由应用1130、1132、1134、1136、1138表示的程序、方法、数据存储、可编程逻辑等。
每个计算对象1110、1112等以及计算对象或设备1120、1122、1124、1126、1128等都能够直接或间接地通过通信网络1142与一个或更多个其他计算对象1110、1112等以及计算对象或设备1120、1122、1124、1126、1128等通信。在图11中，作为示例，计算对象或设备1120、1122、1124、1126、1128等能够被看作客户端，并且计算对象1110、1112等能够被看作服务器，其中计算对象1110、1112等作为服务器提供数据服务，诸如从客户端的计算对象或设备1120、1122、1124、1126、1128等接收数据，存储数据、处理数据、向客户端的计算对象或设备1120、1122、1124、1126、1128等发送数据，但任何计算机都能够根据情况而被认为是客户端、服务器或二者。
在通信网络1142或总线是因特网的网络环境中，例如，计算对象1110、1112等能够是Web服务器，其他计算对象或设备1120、1122、1124、1126、1128等经由许多已知协议(例如超文本传输协议(HTTP))中的任一协议与Web服务器进行通信。
所公开的主题能够被实现为使用通常的制造、编程或工程技术来生产硬件、固件、软件或其任何适当的组合以控制电子设备实现所公开的主题的方法、装置或制造物品。计算机可读介质能够包括硬件介质、软件介质、非暂时性介质或传输介质。

Claims (10)

1.一种通信系统(100)，包括：
转换器组件(106)，所述转换器组件(106)包括转换器子组件(108、110、112)集合以及与辅助路径相关联的辅助转换器子组件(122)，其中所述转换器子组件(108、110、112)集合用于将各个时间延迟模拟信号转换为各个数字数据样本，所述转换器子组件(108、110、112)集合中的各个转换器子组件(108、110、112)与各个路径相关联，其中所述各个时间延迟模拟信号至少部分地基于对从远程通信组件(104)接收到的模拟信号进行处理来生成的；以及
校准组件(120)，其用于至少部分地基于对与所述辅助路径相关联的辅助信号以及与各个转换器子组件(108、110、112)的所述各个路径相关联的各个信号的分析结果来确定各个转换器子组件(108、110、112)的各个路径之间的路径差异，以及校准各个转换器子组件(108、110、112)以减小所述路径差异，其中所述各个信号包括各个数字数据样本；
其中，在确定所述路径差异以及校准所述各个转换器子组件(108、110、112)以减小所述路径差异之前和开始进行时，所述校准组件(120)控制相位插值器组件(128)来调整与所述辅助路径相关联的所述辅助转换器子组件(122)的相位，以使所述辅助转换器子组件(122)和所述辅助路径分别与所述各个转换器子组件和所述各个路径初始对齐。
2.根据权利要求1所述的通信系统，其中所述校准组件(120)将至少部分地基于所述辅助信号的与辅助样本集合有关的信息和至少部分地基于所述各个信号的与各个数字数据样本集合有关的其他信息进行比较，并且至少部分地基于与所述辅助样本集合有关的信息和与所述各个数字数据样本集合有关的其他信息之间的各个差异来确定所述各个路径之间的所述路径差异。
3.根据权利要求2所述的通信系统，其中作为确定所述路径差异的一部分，所述校准组件(120)至少部分地基于与所述辅助样本集合有关的信息和与所述各个数字数据样本集合有关的其他信息之间的所述各个差异来确定平方差异误差度量。
4.根据权利要求3所述的通信系统，其中所述校准组件(120)至少部分地基于与所述辅助样本集合中的第一辅助样本有关的辅助样本相关信息和与所述各个数字数据样本集合的第一集合中的第一数字数据样本有关的样本相关信息之间的差异来计算所述平方差异误差度量，其中所述第一集合与所述转换器子组件集合中的第一转换器子组件相关联，所述第一辅助样本的辅助采样时间与所述第一数字数据样本的采样时间一致。
5.根据权利要求4所述的通信系统，其中所述校准组件(120)至少部分地基于与所述辅助样本集合中的第二辅助样本有关的第二辅助样本相关信息和与所述各个数字数据样本集合的第二集合中的第二数字数据样本有关的样本相关信息之间的第二差异来计算所述平方差异误差度量，其中所述第二集合与所述转换器子组件集合中的第二转换器子组件相关联，所述第二辅助样本的第二辅助采样时间与所述第二数字数据样本的第二采样时间一致。
6.根据权利要求3所述的通信系统，其中所述平方差异误差度量是平均平方差异误差度量或中值平方差异误差度量中的至少一个，并且所述校准组件至少部分地基于与所述辅助样本集合中的多个辅助样本相关联的均值或中值有关的辅助样本相关信息和与所述各个数字数据样本集合的第一集合中的多个数字数据样本相关联的另一均值或另一中值有关的样本相关信息之间的差异来计算所述平均平方差异误差度量或所述中值平方差异误差度量中的至少一个，其中所述第一集合与所述转换器子组件(108、110、112)集合中的第一转换器子组件相关联，所述多个辅助样本的各个辅助采样时间与所述多个数字数据样本的各个采样时间一致。
7.根据权利要求1所述的通信系统，其中所述校准组件(120)将与所述辅助转换器子组件(122)相关联的辅助路径和与所述各个转换器子组件相关联的各个路径进行对齐，以使所述辅助转换器子组件(122)对所述辅助信号的采样能够与所述各个转换器子组件对信号的采样的一部分相一致。
8.一种信号处理方法，包括：
至少部分地基于对与辅助子组件(122)相关联的辅助路径相关联的辅助信号和与各个转换器子组件(108、110、112)的各个路径相关联的各个信号的分析结果来确定所述转换器子组件(108、110、112)集合中的各个转换器子组件(108、110、112)的各个路径之间的路径差异；
调整所述各个转换器子组件(108、110、112)或所述各个路径以减小所述各个转换器子组件(108、110、112)或所述各个路径之间的所述路径差异，以校准所述各个转换器子组件(108、110、112)；以及
在确定所述路径差异以及调整所述各个转换器子组件(108、110、112)或所述各个路径以减小路径差异之前，控制相位插值器组件(128)来调整与所述辅助路径相关联的所述辅助转换器子组件(122)的相位，以使所述辅助转换器子组件(122)和所述辅助路径分别与所述各个转换器子组件和所述各个路径初始对齐。
9.根据权利要求8所述的方法，
其中，所述分析还包括：
将至少部分地基于所述辅助信号的与辅助样本集合有关的信息和至少部分地基于所述各个信号的与各个样本集合有关的其他信息进行比较，其中，确定所述路径差异还包括至少部分地基于与所述辅助样本集合有关的信息和与所述各个样本集合有关的其他信息之间的各个差异来确定所述各个路径之间的所述路径差异；并且其中，所述方法还包括：
作为确定所述路径差异的一部分，至少部分地基于与所述辅助样本集合有关的信息和与所述各个样本集合有关的其他信息之间的各个差异来确定平方差异误差。
10.一种计算机可读介质，包括可执行指令，所述可执行指令在由处理器执行时使所述处理器执行操作，所述操作包括：
至少部分地基于将与辅助子组件(122)相关联的辅助路径相关联的辅助信号和与转换器子组件(108、110、112)集合中的各个转换器子组件(108、110、112)的各个路径相关联的各个信号进行比较的结果来确定所述转换器子组件(108、110、112)集合中的各个转换器子组件(108、110、112)的各个路径之间的路径差异；
校准所述各个转换器子组件(108、110、112)或所述各个路径以减小所述各个转换器子组件(108、110、112)或所述各个路径之间的所述路径差异；以及
在确定所述路径差异以及校准所述各个转换器子组件(108、110、112)或所述各个路径以减小路径差异之前，控制相位插值器组件(128)来更改与所述辅助路径相关联的所述辅助转换器子组件(122)的相位，以使所述辅助转换器子组件(122)和所述辅助路径分别与所述各个转换器子组件和所述各个路径初始对齐。
CN201580081349.5A 2015-06-11 2015-07-30 接收器的校准和跟踪 Active CN108028661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/736,874 2015-06-11
US14/736,874 US9485039B1 (en) 2015-06-11 2015-06-11 Calibration and tracking of receiver
PCT/US2015/042795 WO2016200409A1 (en) 2015-06-11 2015-07-30 Calibration and tracking of receiver

Publications (2)

Publication Number Publication Date
CN108028661A CN108028661A (zh) 2018-05-11
CN108028661B true CN108028661B (zh) 2021-07-02

Family

ID=57189597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081349.5A Active CN108028661B (zh) 2015-06-11 2015-07-30 接收器的校准和跟踪

Country Status (7)

Country Link
US (1) US9485039B1 (zh)
EP (1) EP3308466B1 (zh)
JP (1) JP6697007B2 (zh)
KR (1) KR20180036953A (zh)
CN (1) CN108028661B (zh)
CA (1) CA2988710C (zh)
WO (1) WO2016200409A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774364B2 (en) * 2015-09-04 2017-09-26 Futurewei Technologies, Inc. Interference phase estimate system and method
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
CN108365997B (zh) * 2017-01-26 2021-12-14 华为技术有限公司 一种信息传输方法和装置
EP3844879A1 (en) * 2018-08-31 2021-07-07 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
CN109412706B (zh) * 2018-11-09 2021-06-08 成都九华圆通科技发展有限公司 一种测向天线仿真模拟方法及系统
CN114257220B (zh) * 2020-09-11 2022-11-04 集益威半导体(上海)有限公司 相位插值器的非线性度校准方法
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
KR20220111774A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 타이밍 스큐를 보상하도록 구성되는 전자 회로 및 그것의 동작 방법
CN112564707B (zh) * 2021-02-22 2021-05-07 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法
US11677409B2 (en) * 2021-03-19 2023-06-13 Microsoft Technology Licensing, Llc Cloud assisted calibration of analog-to-digital converters
US11387838B1 (en) * 2021-03-19 2022-07-12 Microsoft Technology Licensing, Llc SAR analog-to-digital converter calibration
CN113746571B (zh) * 2021-08-25 2022-05-10 成都飞机工业（集团）有限责任公司 一种载机天线阵的校准以及测向检验方法
US11621717B1 (en) * 2021-11-05 2023-04-04 Infineon Technologies Ag Non-linear inter-ADC calibration by time equidistant triggering
US11929756B2 (en) 2022-03-14 2024-03-12 Avago Technologies International Sales Pte. Limited System and method for offset calibration in a successive approximation analog to digital converter
US11863198B2 (en) * 2022-03-21 2024-01-02 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter with reduced data path latency

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976235A (zh) * 2005-11-28 2007-06-06 日立通讯技术株式会社 时间交错ad转换器
CN102301602A (zh) * 2009-02-11 2011-12-28 瑞典信号处理设备公司 用于使信号数字化的装置和方法
CN102386918A (zh) * 2010-08-27 2012-03-21 英特希尔美国公司 多通道的时间交错adc中的减损校准
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615024B1 (en) 1998-05-01 2003-09-02 Arraycomm, Inc. Method and apparatus for determining signatures for calibrating a communication station having an antenna array
US7336729B2 (en) * 2001-03-01 2008-02-26 Broadcom Corporation Digital signal processing based de-serializer
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7321621B2 (en) 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
US7463864B2 (en) 2004-04-09 2008-12-09 Broadcom Corporation Modified dual band direct conversion architecture that allows extensive digital calibration
US7778320B2 (en) * 2005-10-03 2010-08-17 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
US8195103B2 (en) 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
US7477191B2 (en) 2006-03-03 2009-01-13 Cisco Technology, Inc. System and method for performing time difference of arrival location without requiring a common time base or clock calibration
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
US7592938B2 (en) 2007-07-23 2009-09-22 Mediatek Inc. Analog-to-digital converter and method of gain error calibration thereof
US8587460B2 (en) * 2009-12-11 2013-11-19 Nec Corporation A/D conversion device and compensation control method for A/D conversion device
JP5242618B2 (ja) 2010-03-29 2013-07-24 アンリツ株式会社 周波数変換装置及び周波数変換方法
US8792008B2 (en) * 2011-09-08 2014-07-29 Maxlinear, Inc. Method and apparatus for spectrum monitoring
US8873677B1 (en) 2013-05-01 2014-10-28 Samsung Electronics Co., Ltd. Apparatus and method for enveloping tracking calibration
US9071262B1 (en) * 2014-01-24 2015-06-30 Applied Micro Circuits Corporation Calibration of high-speed interleaved arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976235A (zh) * 2005-11-28 2007-06-06 日立通讯技术株式会社 时间交错ad转换器
CN102301602A (zh) * 2009-02-11 2011-12-28 瑞典信号处理设备公司 用于使信号数字化的装置和方法
CN102386918A (zh) * 2010-08-27 2012-03-21 英特希尔美国公司 多通道的时间交错adc中的减损校准
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法

Also Published As

Publication number Publication date
EP3308466B1 (en) 2021-09-01
EP3308466A4 (en) 2018-12-19
CN108028661A (zh) 2018-05-11
US9485039B1 (en) 2016-11-01
JP6697007B2 (ja) 2020-05-20
CA2988710A1 (en) 2016-12-15
EP3308466A1 (en) 2018-04-18
KR20180036953A (ko) 2018-04-10
CA2988710C (en) 2023-01-03
JP2018524874A (ja) 2018-08-30
WO2016200409A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
CN108028661B (zh) 接收器的校准和跟踪
KR102570800B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
CN111149308B (zh) 多线路时偏的测量和校正方法
US9270291B1 (en) High speed time-interleaved ADC gain offset and skew mitigation
US11316726B2 (en) Calibration for mismatch in receiver circuitry with multiple samplers
CN113472708B (zh) 用于并行数字均衡器的眼图监测器
US9041571B2 (en) Flexible ADC calibration technique using ADC capture memory
US11627022B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
US9071262B1 (en) Calibration of high-speed interleaved arrays
CN110351066B (zh) 时钟相位恢复装置、方法和芯片
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
CN115378566B (zh) 时间偏差校正方法、fpga和通信接收设备
US10917130B1 (en) Signal receiving apparatus and method having anti-RFI mechanism
US11451250B1 (en) Signal-to-noise and interference ratio (SNAIR) aware analog to digital converter (ADC)-based receiver and a method thereof
KR20180034441A (ko) 고속 인터리빙형 어레이의 캘리브래이션
KR20210136129A (ko) 정적 아날로그 캘리브레이션 회로를 사용하는 클로킹된 데이터 샘플러의 동적 적분 시간 조정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant