KR20180034441A - 고속 인터리빙형 어레이의 캘리브래이션 - Google Patents

고속 인터리빙형 어레이의 캘리브래이션 Download PDF

Info

Publication number
KR20180034441A
KR20180034441A KR1020187002515A KR20187002515A KR20180034441A KR 20180034441 A KR20180034441 A KR 20180034441A KR 1020187002515 A KR1020187002515 A KR 1020187002515A KR 20187002515 A KR20187002515 A KR 20187002515A KR 20180034441 A KR20180034441 A KR 20180034441A
Authority
KR
South Korea
Prior art keywords
component
adc
subcomponent
converter
sub
Prior art date
Application number
KR1020187002515A
Other languages
English (en)
Inventor
모쉐 말킨
Original Assignee
매콤 커넥티비티 솔루션즈, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매콤 커넥티비티 솔루션즈, 엘엘씨 filed Critical 매콤 커넥티비티 솔루션즈, 엘엘씨
Publication of KR20180034441A publication Critical patent/KR20180034441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Transmission System (AREA)

Abstract

고속 인터리빙형 아날로그-디지털 컨버터(ADC) 어레이의 캘리브래이션을 위한 기법이 제시된다. 트랜시버는 고속 데이터 통신을 용이하게 하도록 인터리빙될 수 있는 서브 ADC의 어레이를 포함하는 ADC 컴포넌트를 포함한다. ADC 컴포넌트는 수신된 데이터를 회복하는 것을 용이하게 하도록 원격 전송기로부터 수신된 신호를 처리한다. 트랜시버는 회복된 데이터에 기초하여 트랜시버 및 원격 전송기 간의 통신 채널 또는 매체의 전달 특성 및 어레이의 서브 ADC 각각으로의 원격 전송기의 전달 특성을 결정하는 캘리브래이션 컴포넌트를 포함한다. 캘리브래이션 컴포넌트는, 각 전달 특성에 기초하여 서브 ADC 경로차를 수정하는 것을 용이하게 하여 경로차로 기인되었을 왜곡을 완화하는 것을 용이하게 하도록 어레이의 서브 ADC를 캘리브래이팅하고, 여기서 캘리브래이션 컴포넌트는 채널 추정을 이용하여 어레이의 서브 ADC의 전달 함수를 결정할 수 있다.

Description

고속 인터리빙형 어레이의 캘리브래이션
본 개시는 일반적으로 정보 통신에 관련되며, 특히 고속 인터리빙형 어레이의 캘리브래이션에 관한 것이다.
트랜시버와 같은 통신 장치는 다른 통신 장치로부터 음성 데이터 또는 기타 데이터를 전송 또는 수신하는 데 이용될 수 있다. 음성 데이터 또는 기타 데이터는 유선 또는 무선 통신 연결을 통하여 통신될 수 있다. 통신될 수 있는 데이터의 양과 데이터의 통신의 속도를 증가시키는 경향이 있어 왔다.
통신 데이터율(communication data rate), 속도 및 대역폭이 성장함에 따라, 데이터를 전송하고 처리하고 수신하는 데 이용되는 회로는 또한 높은 대역폭 신호를 처리해야 한다. 디지털 신호 처리를 이용하는 많은 시스템에 의해 이용되는 하나의 컴포넌트는 아날로그 신호(예컨대, 음성 신호)를 추가적인 디지털 신호 처리를 위한 디지털 형태로 변환하는 데 이용될 수 있는 아날로그-디지털 컨버터(ADC)이다. 높은 샘플링률로 비교적 높은 대역폭을 지원할 수 있는 ADC를 설계하기 위한 하나의 접근법은 ADC의 어레이(예컨대, 서브 ADC의 어레이)를 인터리빙(interleaving)하는 것이며, 여기서, 어레이의 각 서브 ADC는 비교적 낮은 속도로 동작할 수 있다. 어레이의 서브 ADC로부터의 보다 낮은 샘플링 디지털 데이터 샘플은 결합되어 고속의 디지털 데이터 스트림을 생성할 수 있다. 이는 어레이의 서브 ADC가 보다 낮은 속도로 동작할 수 있게 하고 따라서 서브 ADC는 전류 집적 회로 처리 기술의 제한을 가지고 설계될 수 있다. 그러한 종래 인터리빙형 ADC 설계가 가지는 도전은 서브 ADC 사이에서의 어떠한 처리 차이가 결합된 디지털 스트림의 왜곡에 기여할 수 있다는 점이다. 그러한 처리 차이 또는 미스매치는 예컨대, 상이한 저주파 오프셋, 벌크 이득, 딜레이(delay) 및, 보다 일반적으로는, 어레이의 서브 ADC와 연관된 상이한 경로 전달 함수를 포함할 수 있다.
시스템 설계자는 종종 이들 경로차가 비교적 작을 수 있도록 ADC 어레이를 설계하려고 시도할 수 있다. 그러나, 고속 통신 시스템에 대한 보다 효율적인 영역 및 전력 설계를 위하여, 요구되지 않는 전력 및 영역 불이익이 발생될 수 있고, 보다 복잡한 회로 설계가 이러한 왜곡을 수용 가능한 수준으로 유지하도록 사용될 수 있다. 이러한 불이익은 유의미할 수 있으며 시스템의 전력 및 영역 요구사항에 상당히 기여할 수 있고, 따라서 그러한 불이익 및 전력과 영역 요구사항을 회피하도록 요구가능 할 수 있다.
또한, 종래 시스템에서, 디지털-아날로그 컨버터(DAC)와 같은 보조 하드웨어는 종종, 경로차를 캘리브래이팅 또는 수정하는 데 이용될 수 있는 테스트/캘리브래이션 신호를 생성함으로써 이러한 왜곡을 수정하도록 이용 (예컨대, 및/또는 요구)될 수 있다. 그러한 종래 설계는 시스템의 비용 및 복잡도를 증가시킬 수 있고/있거나, 예컨대, 테스트 신호가 통신 채널의 신호 전송을 방해하는 경우, 사용이 제한될 수 있으며, 따라서, 결과적으로, 그러한 캘리브래이션은 데이터가 통신 체널 상에서 실제로 전송되기 전에 특정 기간 동안 수행되도록 허용될 수 있다.
서브 ADC의 어레이와 연관된 그러한 왜곡을 수정하기 위한 다른 종래 방법은 수신된 신호를 오버샘플링할 수 있는 샘플링 어레이를 이용하는 것일 수 있으며, 여기서, 수신된 신호를 오버샘플링하는 것으로부터 획득된 정보는 서브 ADC와 연관된 처리 경로차를 캘리브래이팅 및 수정하는 데 이용될 수 있다. 그러나, 그러한 종래 접근법은 시스템 설계를 상당히 복잡하게 할 수 있으며 오버샘플링된 채널 신호를 획득하는 데 이용되는 보다 높은 샘플링률로 인하여 결과적으로 시스템 설계를 위해 이용되는 요구되지 않는 보다 높은 양의 전력 및 영역이 될 수 있다.
서브 ADC의 어레이와 연관된 그러한 왜곡을 수정하기 위한 일부 다른 종래 방법은 다른 ADC 또는 실제 채널 신호를 처리하는 데 이용될 수 있는 어레이의 다른 서브 ADC의 경로를 캘리브래이팅하는 데 이용될 수 있는 하나 이상의 서브 ADC를 추가하는 것을 포함할 수 있다. 그러나, 이러한 종래 방법은 또한 바람직하지 않게 비싸고 비효율적인 시스템 설계를 사용할 수 있다.
일 예시적인 실시예에서, 원격 통신 컴포넌트로부터 수신된 아날로그 신호와 연관된 각각의 시간 딜레이된 아날로그 신호를 각각의 디지털 데이터 샘플로 전환하기 위한 컨버터 서브 컴포넌트의 세트를 포함하는 컨버터 컴포넌트를 포함하는 시스템이 여기에서 개시된다. 시스템은 각각의 디지털 데이터 샘플과 연관된 각각의 데이터에 적어도 부분적으로 기초하여 컨버터 서브 컴포넌트의 세트의 각각의 컨버터 서브 컴포넌트와 연관된 각각의 전달 함수를 결정하고 각각의 컨버터 서브 컴포넌트 사이의 경로차를 완화하는 것을 용이하게 하도록 각각의 전달 함수에 적어도 부분적으로 기초하여 각각의 컨버터 서브 컴포넌트를 캘리브래이팅하기 위한 캘리브래이션 컴포넌트를 더 포함한다.
다른 예시적인 실시예에서, 원격 통신 장치로부터 수신된 아날로그 신호와 연관된, 각각의 시간 딜레이된 아날로그 신호에 적어도 부분적으로 기초하는 각각의 디지털 데이터와 연관된 각각의 데이터에 적어도 부분적으로 기초하여 컨버터 서브 컴포넌트의 세트의 각각의 컨버터 서브 컴포넌트와 연관된 각각의 전달 함수를 결정하는 단계를 포함하는 방법이 여기에서 개시된다. 각각의 컨버터 서브 컴포넌트 간의 경로차를 완화하는 것을 용이하게 하도록 각각의 전달 함수에 적어도 부분적으로 기초하여 각각의 컨버터 서브 컴포넌트를 조정하는 단계를 더 포함한다.
또 다른 예시적인 실시예에서, 각각의 시간 딜레이된 아날로그 신호에 대응하는 각각의 디지털 데이터 샘플을 생성하도록 원격 통신 장치로부터 수신된 아날로그 신호와 연관된 각각의 시간 딜레이된 아날로그 신호를 디지털화하기 위한 수단을 포함하는 시스템이 여기에서 개시되며, 디지털화하기 위한 수단은 디지털화하기 위한 서브 수단의 세트를 포함한다. 시스템은 또한, 각각의 디지털 데이터 샘플과 연관된 각각의 데이터에 적어도 부분적으로 기초하여 디지털화하기 위한 서브 수단의 세트의 각각의 디지털화하기 위한 서브 수단과 연관된 각각의 전달 함수를 결정하기 위한 수단을 포함한다. 시스템은 각각의 디지털화하기 위한 서브 수단 간의 경로차를 감소하는 것을 용이하게 하도록 각각의 전달 함수에 적어도 부분적으로 기초하여 각각의 디지털화하기 위한 서브 수단을 캘리브래이팅하기 위한 수단을 더 포함한다.
도 1은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정하거나 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 아날로그-디지털 컨버터(서브 ADC)를 캘리브래이팅하는 것을 용이하게 할 수 있는 예시적이고 비제한적인 시스템의 블록도를 예시한다.
도 2는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 시스템의 예시적이고 비제한적인 실시예의 도면을 도시한다.
도 3은 개시된 대상의 다양한 양상 및 실시예에 따라, 트랜시버 컴포넌트의 예시적이고 비제한적인 실시예의 블록도를 예시한다.
도 4는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 방법의 예시적이고 비제한적인 실시예의 흐름도를 예시한다.
도 5는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 방법의 다른 예시적이고 비제한적인 실시예의 흐름도를 도시한다.
도 6은 개시된 대상의 다양한 양상 및 실시예에 따라, 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 보다 큰 (예컨대, 명목상을 넘는) 대역폭 또는 샘플링 주파수 상에서 서브 ADC의 각각의 서브 경로를 결정하거나 추정할 수 있는 방법의 예시적이고 비제한적인 실시예의 흐름도를 나타낸다.
도 7은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 어레이의 ADC 서브 컴포넌트의 경로 수정을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 클럭 회복(clock recovery)을 포함할 수 있는 방법의 예시적이고 비제한적인 실시예의 흐름도를 도시한다.
도 8은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 타이밍 오프셋(timing offset)을 이용하는 서브 ADC 어레이의 ADC 서브 컴포넌트의 서브 ADC 경로를 조정할 수 있는 예시적이고 비제한적인 실시 방법의 흐름도를 나타낸다.
도 9는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 필터(예컨대, 디지털 필터 또는 아날로그 필터)를 구성할 수 있는 예시적이고 비제한적인 실시 방법의 흐름도를 예시한다.
도 10은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 각각의 추정된 서브 ADC 채널의 각각의 함수를 결정할 수 있는 예시적이고 비제한적인 실시 방법의 흐름도를 나타낸다.
도 11은 여기에서 설명된 하나 이상의 양상과 함께 구현될 수 있는 예시적인 전자 컴퓨팅 환경의 블록도를 예시한다.
도 12는 여기에서 설명된 다양한 양상과 함께 동작 가능할 수 있는 예시적인 데이터 통신 네트워크의 블록도를 예시한다.
고속 인터리빙형 아날로그-디지털 컨버터(ADC) 어레이의 캘리브래이션에 대한 기법이 제시된다. 트랜시버 컴포넌트는 고속 데이터 통신을 용이하게 하도록 인터리빙될 수 있는 서브 ADC의 어레이를 포함할 수 있는 ADC 컴포넌트를 포함할 수 있다. 트랜시버 컴포넌트는 원격 전송기 컴포넌트(예컨대, 전송기, 트랜시버, 다른 유형의 통신 장치)로부터 데이터를 포함하는 신호(에컨대, 아날로그 신호)를 수신할 수 있다. 아날로그 신호가 트랜시버 컴포넌트에 의해 수신되는 경우, 인터리버 컴포넌트는 어레이의 서브 ADC 전반에 걸쳐 수신된 아날로그 신호를 인터리빙할 수 있으며, 인터리버 컴포넌트 또는 캘리브래이션 컴포넌트는 각각의 시간 딜레이를 아날로그 신호에 구현 또는 도입하여 어레이의 각 서브 ADC로 입력되기 전에 (예컨대, 각각의 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호의 세트를 생성하도록 아날로그 신호를 처리할 수 있다. 어레이의 서브 ADC 및/또는 트랜시버 컴포넌트의 다른 컴포넌트는, 원격 전송기에 의해 송신된 (예컨대, 디지털 형태의) 데이터를 회복하는 것을 용이(예컨대, 결정, 식별, 디코딩 및/또는 복호화하는 것, 등을 용이)하게 하도록 각각의 시간 딜레이된 아날로그 신호를 처리(예컨대, 샘플링, 전환, 디코딩 및/또는 다른 처리)할 수 있다.
트랜시버 컴포넌트는 또한, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 어레이의 서브 ADC를 완화 또는 조정할 수 있는 캘리브래이션 컴포넌트를 포함할 수 있다. 캘리브래이션 컴포넌트는 예컨대, ADC 컴포넌트 또는 연관된 장치(예컨대, 트랜시버 컴포넌트)의 개시(start-up) 동안, 상영 동안, 트랜시버 컴포넌트와 연관된 데이터 전송에 관하여 또는 데이터 전송 동안, 주기적으로, 조건의 발생에 응답(예컨대, 조건의 검출에 응답)하여, 및/또는 다른 요구되는 시간에서와 같이 사실상 임의의 요구되는 시간에 서브 ADC의 그러한 캘리브래이션 또는 조정을 수행할 수 있다.
캘리브래이션 컴포넌트는, 회복된 데이터의 분석에 적어도 부분적으로 기초하여, 트랜시버 컴포넌트와 원격 전송기 컴포넌트 사이의 통신 채널 또는 매체의 전달 특성 및 어레이의 서브 ADC 각각에 관한 원격 전송기 컴포넌트의 전달 특성을 결정할 수 있다. 예컨대, 캘리브래이션 컴포넌트는 서브 ADC에 의해 출력되는 디지털 데이터 스트림이 서브 ADC와 연관된 서브 ADC 경로의 채널 특징 및 원격으로 전송되는 데이터의 함수일 수 있으므로, 각각의 전달 특성을 결정할 수 있다. 어레이의 각 서브 ADC에 대하여, 캘리브래이션 컴포넌트는 또한, 샘플을 생성하는 데 이용되는 원격으로 전송되는 데이터 및 특정 서브 ADC로부터 오는 수신된 신호의 샘플을 알 수 있다. 샘플을 생성하는 데 이용되는 원격으로 전송되는 데이터 및 특정 서브 ADC에 대한 샘플을 아는 것에 적어도 부분적으로 기초하여 캘리브래이션 컴포넌트는 예컨대, 채널 추정을 이용하여 특정 서브 ADC의 전달 함수를 결정할 수 있다. 캘리브래이션 컴포넌트는, 수정되지 않거나 완화되지 않은 경로차의 결과로 인하여 달리 기인되었을 왜곡을 완화하는 것을 용이하게 하도록 각각의 전달 특성 또는 전달 함수에 적어도 부분적으로 기초하여, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 어레이의 각 서브 ADC를 캘리브래이팅 할 수 있다. 캘리브래이션 컴포넌트에 의해 캘리브래이팅되는 어레이의 각각의 서브 ADC는 수신된 신호(예컨대, 아날로그 신호)에 대응할 수 있는 각각의 디지털 데이터 서브스트림을 출력으로서 제공하는 것을 용이하게 할 수 있다. ADC 컴포넌트 또는 다른 컴포넌트 (예컨대, 결합기 컴포넌트)는 수신된 아날로그 신호에 포함된 데이터를 정확하게 나타낼 수 있는 디지털 데이터 스트림을 생성하도록 각각의 서브 ADC의 각 디지털 데이터 서브스트림을 결합, 통합 또는 디인터리빙(deinterleave)할 수 있다.
도 1은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 예시적이고 비제한적인 시스템(100)의 블록도를 예시한다. 시스템(100)은 예컨대, 바람직하게는 고속으로 아날로그 신호의 아날로그-디지털 전환을 수행할 수 있는 고속 통신 및/또는 샘플링 시스템을 포함할 수 있다. 시스템(100)은 예컨대, 초당 10 기가비트(G), 40G, 100G 및/또는 보다 빠르거나 상이한 통신 속도와 같은 하나 이상의 요구되는 속도로 음성 또는 데이터 통신을 용이하게 하는 데 이용될 수 있다. 시스템(100)은 전기 트랜시버, 광학 트랜시버, 무선 트랜시버, 백플레인(backplane) 트랜시버, 칩투칩(chip-to-chip) 트랜시버 또는 다양한 상이한 유형의 트랜시버 중 임의의 것과 관련되어 사용될 수 있다.
시스템(100)은 트래픽(예컨대, 음성 또는 데이터 트래픽)을 통신하는 데 사용될 수 있는 트랜시버 컴포넌트(102)(예컨대, 트랜시버)를 포함할 수 있고, 트랜시버 컴포넌트(102)는 원격 전송기 컴포넌트(104)와 같은 통신 장치로부터 트래픽을 수신할 수 있으며, 다른 통신 장치로 트래픽을 전송할 수 있다. 트랜시버 컴포넌트(102)는 트래픽을 통신할 수 있는 장치이거나 장치의 일부일 수 있다. 예컨대, 트랜시버 컴포넌트(102)는 모뎀 또는 라우터[예컨대, 10G 모뎀 또는 라우터(예컨대, 10G 기반 T 모뎀 또는 라우터), 40G 모뎀 또는 라우터(예컨대, 40G 기반 T 모뎀 또는 라우터), 100G 모뎀 또는 라우터(예컨대, 100G 기반 T 모뎀 또는 라우터), 또는 다른 (예컨대, 보다 빠르거나 상이한) 통신 속도를 사용할 수 있는 모뎀 또는 라우터)], 트래픽의 통신을 용이하게 할 수 있는 스위치, 광학 통신 기술 및/또는 무선 통신 기술을 용이하게 할 수 있는 통신 장치 또는 다른 유형의 통신 장치일 수 있거나 그 일부일 수 있다.
트랜시버 컴포넌트(102)는 음성 또는 데이터 통신을 전송 및 수신하는 것을 용이하게 할 수 있는 하나 이상(예컨대, 1, 2, 3, 4, ...개)의 전송기 및 하나 이상(예컨대, 1, 2, 3, 4, ...개)의 수신기를 포함할 수 있다. 일부 구현예에서, 트랜시버 컴포넌트(102)는 양 방향으로 동시 통신을 허용할 수 있는 완전 복식 시스템(full-duplex system)을 사용할 수 있다. 트랜시버 컴포넌트는 또한 음성 또는 데이터 통신을 용이하게 할 수 있는 하나 이상의 안테나와 같은 하나 이상의 감지 장치를 사용할 수 있다.
트랜시버 컴포넌트(102)는 또한 원격 전송기 컴포넌트(104)와 같은 다른 통신 장치로부터 수신된 아날로그 신호를 대응하는 디지털 신호로 전환할 수 있는 ADC 컴포넌트(106)를 포함할 수 있다. ADC 컴포넌트(106)는 (예컨대, 수신된 아날로그 신호를 대응하는 디지털 신호로 전환하도록) 수신된 신호를 처리하는 데 사용될 수 있는 ADC 서브 컴포넌트(여기서는, 서브 ADC로도 지칭됨)의 세트를 포함할 수 있다. ADC 서브 컴포넌트의 세트는 예컨대, ADC 서브 컴포넌트1(108), ADC 서브 컴포넌트2(110) 내지 ADC 서브 컴포넌트k(112)를 포함할 수 있으며, 여기서, k는 실질적으로는 임의의 요구되는 숫자일 있다. ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 세트는, 여기에서 보다 충분히 개시되는 바와 같이, 요구되는 높은 대역폭을 지지하고 수신된 신호의 고속 처리를 수행하는 것을 용이하게 하도록 인터리빙 될 수 있고 병렬로 동작할 수 있는 ADC 서브 컴포넌트의 어레이의 형태로 구성될 수 있다.
인터리빙을 용이하게 하기 위하여, 트랜시버 컴포넌트(102)는 또한 어레이의 각 인터리빙된 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 전반에 걸쳐 수신된 아날로그 신호를 인터리빙하는 데 사용될 수 있는 인터리버 컴포넌트를 포함할 수 있고, 여기서 인터리버 컴포넌트(114) 또는 캘리브래이션 컴포넌트(120)는 아날로그 신호를 처리하여 각 신호 딜레이를 아날로그 신호에 구현 또는 도입하여 신호가 ADC 컴포넌트(106)에 입력되기 전에 (각각 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 생성할 수 있다. 인터리버 컴포넌트(114)는 (예컨대, 각 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 입력에 제공할 수 있는 k 출력과 같은 요구되는 수의 출력을 포함할 수 있다. 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)는 각 데이터 샘플의 아날로그 값을 결정하고 데이터 샘플의 아날로그 값을 대응하는 디지털 값으로 전환 또는 디지털화하여 대응하는 디지털 데이터 샘플을 생성하여 각 시간 딜레이된 아날로그 신호로부터 데이터를 회복하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 특정된 샘플링 또는 처리율로 각 시간 딜레이된 아날로그 신호 상에 샘플링 또는 다른 처리를 수행할 수 있다.
예컨대, 각 ADC 서브 컴포넌트(108, 110, 112, 등)는 비교적 느린 속도로 동작하여 수신된 신호의 각 부분을 처리(예컨대, 샘플링, 전환 또는 디지털화 및/또는 기타 처리)할 수 있지만, ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 인터리빙 및 병렬적 동작의 일부로 인하여, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 결합된 동작은 ADC 컴포넌트(106)가 수신된 신호를 바람직하게는 고속으로 처리하여 대응하는 디지털 데이터 스트림을 출력으로서 생산할 수 있게 할 수 있다. 예컨대, 비교적 느린 속도로 생산된 각 ADC 서브 컴포넌트(108, 110, 112, 등)로부터의 각 디지털 데이터 샘플은 [예컨대, 결합기 컴포넌트(116)에 의해] 결합되어 보다 고속의 디지털 데이터 스트림을 생성할 수 있으며, 여기서 보다 고속의 생성된 디지털 데이터 스트림은 ADC 서브 컴포넌트의 수 및 ADC 서브 컴포넌트의 샘플링 또는 처리 속도의 함수일 수 있다. 구체적이지만 비제한적인 예시로서, 10G의 속도로 아날로그 신호를 디지털 신호로 전환하는 ADC 컴포넌트(106)를 가지도록 요구되고 (각각 1G로 샘플링하거나 처리하는) 1G ADC 서브 컴포넌트를 이용하여 ADC 컴포넌트(106)를 형성하도록 요구되는 경우, ADC 컴포넌트(106)는 수신된 아날로그 신호를 처리하는 것을 용이하게 하도록 병렬로 동작할 수 있고 인터리빙 될 수 있는 10개의 1G ADC 서브 컴포넌트를 포함하도록 구성될 수 있으며, 여기서, k=10이다. 10개의 ADC 서브 컴포넌트의 인터리빙 및 병렬 동작은 ADC 컴포넌트(106)가 10G의 속도로 수신된 아날로그 신호를 처리할 수 있게 하는 것을 용이하게 할 수 있다.
각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 및/또는 트랜시버 컴포넌트(102)의 디코더 컴포넌트(118)와 같은 다른 컴포넌트는 원격 전송기 컴포넌트(104)로부터 트랜시버 컴포넌트(102)에 의해 수신된 (예컨대, 디지털 형태의) 데이터를 회복(예컨대, 결정, 식별, 등)하는 것을 용이하게 하도록 아날로그 신호를 처리[예컨대, 샘플링, 전환 또는 디지털화, 디코딩 및/또는 다른 처리(예컨대, 복호화)]할 수 있다. 예컨대, 개별적인 ADC 서브 컴포넌트 각각은 아날로그 신호를 샘플링하여 아날로그 신호의 샘플을 생성할 수 있고 샘플은 전환 또는 디지털화 되어 디지털 데이터 샘플을 생성할 수 있다. 각 ADC 서브 컴포넌트는 각 디지털 데이터 샘플을 결합 또는 통합하여 디지털 데이터 스트림을 생성할 수 있는 결합기 컴포넌트(116)로 각 디지털 데이터 샘플을 제공(예컨대, 통신)할 수 있다. 결합기 컴포넌트(116)는 디지털 데이터 스트림을 디코더 컴포넌트(118)로 전송(예컨대, 통신)할 수 있다. 디코더 컴포넌트(118)는 디지털 데이터 샘플로부터 데이터를 회복(예컨대, 생성, 결정, 식별, 등)하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트로부터 결합된 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩할 수 있다.
트랜시버 컴포넌트(102)의 적절한 연결 동작에서, 트랜시버 컴포넌트(102)[예컨대, 트랜시버 컴포넌트(102)의 수신기]는 보통 원격 전송기 컴포넌트(104)로부터의 신호에서 수신된 데이터에 관하여 비교적 적은 에러를 만들 수 있다. 트랜시버 컴포넌트(102)에 의해 결정된 회복된 데이터가 정확할 수 있거나 적어도 실질적으로 그리고 신뢰 가능하게 정확할 수 있으므로, 원격으로 전송된 데이터가 트랜시버 컴포넌트(102)에서 회복되면, 회복된 데이터는 원격 전송기 컴포넌트(104) 및 트랜시버 컴포넌트(102) 사이의 매체 또는 통신 채널의 전달 특성을 결정하는 것 및/또는 어레이의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 각각에 관하여 원격 전송기 컴포넌트(104)의 각 전달 특성을 결정하는 것을 용이하게 하는 데 이용될 수 있다.
그러한 결정을 하는 것 및 다른 동작을 수행하는 것을 용이하게 하도록, 트랜시버 컴포넌트(102)는, 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 왜곡을 완화하는 것을 용이하게 하도록, 각 어레이와 연관된 경로(예컨대, ADC 서브 경로) 또는 정보 및/또는 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 각각 캘리브래이팅 또는 조정할 수 있는 캘리브래이션 컴포넌트(120)를 포함할 수 있다. 캘리브래이션 컴포넌트(120)는, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 캘리브래이팅 또는 조정할 수 있다. 캘리브래이션 컴포넌트(120)는 예컨대, 트랜시버 컴포넌트(102), ADC 컴포넌트(106) 또는 기타 컴포넌트와 연관된 ADC 컴포넌트(106) 또는 연관된 장치[예컨대, 트랜시버 컴포넌트(102)]의 개시 동안, 상영 동안, 트랜시버 컴포넌트와 연관된 데이터 전송에 관하여 또는 데이터 전송 동안, 주기적으로, 조건의 발생에 응답(예컨대, 조건의 검출에 응답)하여, 및/또는 다른 요구되는 시간에서와 같이 사실상 임의의 요구되는 시간에 및/또는 다른 요구되는 시간에, ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 그러한 캘리브래이션 또는 조정을 수행할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(120)는 캘리브래이션 컴포넌트(120)에 의한 회복된 데이터의 분석에 적어도 부분적으로 기초하여, 트랜시버 컴포넌트(102) 및 원격 전송기 컴포넌트(104) 사이의 통신 채널 또는 매체의 전달 특성 및 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각각에 관한 원격 전송기 컴포넌트(104)의 전달 특성을 결정할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는, 특정 ADC 서브 컴포넌트에 의해 출력되는 디지털 데이터 스트림이 그 특정 ADC 서브 컴포넌트와 연관된 서브 ADC 경로의 채널 특징 및 원격으로 전송된 데이터의 함수일 수 있으므로, 각 전달 특성을 결정하도록 동작할 수 있다. 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대하여, 캘리브래이션 컴포넌트(120)는 또한, 어레이의 특정 ADC 서브 컴포넌트로부터 온 수신된 신호의 샘플 및 그러한 샘플을 생성하는 데 이용되는 (예컨대, 특정 ADC 서브 컴포넌트에 의해 수신된) 원격으로 전송된 데이터를 알 수 있다.
특정 ADC 서브 컴포넌트에 대한 샘플 및 그러한 샘플을 생성하는 데 이용되는 원격으로 전송된 데이터를 아는 것에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 예컨대, 채널 추정을 이용하여 특정 ADC 서브 컴포넌트와 연관된 전달 함수를 결정할 수 있다. 캘리브래이션 컴포넌트(120)는 특정 ADC 서브 컴포넌트와 연관된 전달 함수를 결정하는 것을 용이하게 하도록 다수의 채널 추정 기법 중 임의의 것을 사용할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는, 어레이의 특정 ADC 서브 컴포넌트와 연관된 전달 함수를 결정하는 것을 용이하게 하도록, 최소 제곱 채널 추정 기법, 데이터 상호 상관 기법, 반복적 채널 추정 기법[예컨대, LMS(least-mean-square) 채널 추정, RLS(recursive least square) 채널 추정, 등], 블라인드 채널 추정 또는 다른 요구되는 채널 추정 기법을 이용할 수 있다.
어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 전달 특성(예컨대, 전달 함수)에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120는) 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 경로차(예컨대, 서브 ADC 처리 경로차)를 결정할 수 있다. 다양한 구현예에 따르면, 캘리브래이션 컴포넌트(120)는 캘리브래이션 컴포넌트(120)가 트랜시버 컴포넌트(102)의 디코더 컴포넌트(118) 또는 균등기(equalizer)의 출력(예컨대, 균등기 컴포넌트 또는 균등화 필터 컴포넌트의 출력)으로부터 획득할 수 있는 정보를 이용하여 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 경로차(예컨대, 서브 ADC 처리 경로차)를 결정 또는 추정할 수 있다. 예컨대, 디코더 출력에 관하여, 캘리브래이션 컴포넌트(120)는 트랜시버 컴포넌트(102)로 데이터를 송신한 원격 전송기 컴포넌트(104)에 의해 도입된 에러 정정 코드에 관련된 정보 또는 에러 정정 코드의 정보를 이용할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는 트랜시버 컴포넌트(102)의 디코더 컴포넌트(118) 또는 균등기의 출력으로부터 획득된 정보에 적어도 부분적으로 기초하여 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 전달 함수 또는 각 전달 특성을 결정 또는 추정하는 것을 용이하게 할 수 있다.
캘리브래이션 컴포넌트(120)는 또한 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 경로차에 적어도 부분적으로 기초하여, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 캘리브래이팅 또는 수정하는 데 이용될 수 있는 각 캘리브래이션 또는 수정을 결정할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 서브 ADC 경로를 균등화 또는 실질적으로 균등화하는 것 및/또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 서브 ADC 경로 간의 차이를 감소 또는 완화하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 경로차를 분석하고 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 상에 이루어지거나 수행될 수 있는 캘리브래이션, 조정 또는 수정을 결정할 수 있다.
캘리브래이션 컴포넌트(120)는, 각 전달 특성 또는 전달 함수에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 왜곡을 완화하는 것을 용이하게 하도록 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 캘리브래이팅 또는 조정할 수 있다. 예컨대, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대하여 캘리브래이션 컴포넌트(120)에 의해 결정된 각각의 캘리브래이션 또는 수정 정보를 이용하여, 캘리브래이션 컴포넌트(120)는, 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 경로차 관련 왜곡을 완화하는 것을 용이하게 하도록, 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 캘리브래이팅 또는 조정할 수 있다.
캘리브래이션 컴포넌트(120)에 의해 캘리브래이팅되거나 조정되는 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)는 출력으로서, 수신된 아날로그 신호에 대응할 수 있는 각 디지털 데이터 서브스트림을 제공하는 것을 용이하게 할 수 있다. 결합기 컴포넌트(116)는 디지털 데이터 서브스트림을 수신할 수 있으며 수신된 아날로그 신호에 포함된 데이터를 정확하게 나타낼 수 있는 디지털 데이터 스트림을 바람직하게 고속으로 생성하도록, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 디지털 데이터 서브스트림을 결합, 통합 또는 디인터리빙할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(120)는, ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 명목상 ADC 샘플링 주파수 또는 대역폭보다 비교적 큰 대역폭 또는 샘플링 주파수 상에서 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대한 채널을 추정 또는 결정하도록 요구되는 채널 추정 기법을 이용하여 채널 추정을 수행할 수 있다. 캘리브래이션 컴포넌트(120)는 요구되는 수의(예컨대 2 이상의) 샘플링 오프셋을 이용하여 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 각각의 채널 응답을 측정함으로써 그러한 채널 추정을 부분적으로 수행할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)가 예컨대, 캘리브래이션 컴포넌트(120)에 의해 의도적으로 도입된, 정의된 제1 오프셋 값(예컨대, 0)의 타이밍 오프셋으로 ADC 서브 컴포넌트의 채널을 측정, 및 추정 또는 결정하고 정의된 제2 오프셋 값[예컨대, T/2 - 여기서 T는 ADC 컴포넌트(106)와 연관된 샘플링 타이밍일 수 있음 -]의 타이밍 오프셋으로 ADC 서브 컴포넌트의 채널을 측정, 및 추정 또는 결정하는 경우, 캘리브래이션 컴포넌트(120)는 ADC 컴포넌트(106)의 샘플링 타이밍(예컨대, T) 대신, 정의된 제2 오프셋 값(예컨대, T/2)의 샘플링 타이밍에 대한 ADC 서브 컴포넌트의 그 채널을 결정 또는 재구성하고, 대응하여, 1/2T 대신 1/T의 양의 대역폭(positive bandwidth)으로의 ADC 서브 컴포넌트의 채널을 알거나, 배우거나 또는 결정할 수 있다. 캘리브래이션 컴포넌트(120)는, 캘리브래이션 컴포넌트(120)가 이제 ADC 컴포넌트(106)와 연관된 명목상의 샘플링 속도보다 높은 샘플링 속도로 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대하여 연관된 경로 정보를 가질 수 있음에 따라, 캘리브래이션 컴포넌트(120)로 하여금 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 사이의 경로 처리차의 더 정확한 결정을 가질 수 있게 하도록 그러한 오버샘플링을 통하여 ADC 서브 컴포넌트의 채널 각각을 측정하는 것으로부터 도출되거나 결정되는 채널 정보를 이용할 수 있다.
다른 구현예에서, 캘리브래이션 컴포넌트(120)는 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 경로 수정 알고리즘에 클럭 회복을 포함시킬 수 있으며, 여기서, 캘리브래이션 컴포넌트(120)는 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대한 타이밍 회복 연산(timing-recovery computation)을 수행(예컨대, 타이밍 회복을 결정)하여, 결과적으로, 동일하거나 실질적으로 동일한 회복된 위상이 되도록 결과적으로 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두가 경로차 관점에서 서로 근접하고, 따라서 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 서브 ADC 경로 딜레이를 균등화 또는 적어도 실질적으로 균등화할 수 있다. 이는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 사이의 경로차의 수정 및 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 의해 생산되는 각 디지털 데이터 서브스트림으로부터의 ADC 컴포넌트(106)에 의해 생산된 결합된 디지털 데이터 스트림 내 왜곡의 감소를 용이하게 할 수 있다.
캘리브래이션 컴포넌트(120)는 트랜시버 컴포넌트(102)에서 또는 트랜시버 컴포넌트(102)에 의해 구현되는 (예컨대, 동기화 시스템을 위한) 동기화 또는 회복 (예컨대, 일반적인 타이밍 회복)을 위해 캘리브래이션 컴포넌트(120)에 의하여 수행되는 결정 또는 연산으로부터 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 서브 ADC 타이밍 차이를 결정 또는 도출할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는 수정이 요구되는 특정 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 해당할 수 있는 일반적인 타이밍 회복 블록으로부터 데이터를 결정 또는 선택하며, 캘리브래이션 컴포넌트(120)는, 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 서브 ADC 타이밍 차이를 결정 또는 유도하는 것을 용이하게 하도록, 일반적인 타이밍 회복 블록에 관하여 그러한 데이터를 이용할 수 있다. 캘리브래이션 컴포넌트(120)는, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 상에서 수행될 캘리브래이션, 조정 또는 수정을 용이하게 하여 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 서브 ADC 경로를 균등화 또는 실질적으로 균등화하는 것 및/또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 서브 ADC 경로 간의 차이를 감소하거나 완화하는 것을 용이하게 하도록, 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 서브 ADC 타이밍 차이에 관한 정보를 이용할 수 있다.
또 다른 구현예에 따르면, 캘리브래이션 컴포넌트(120)는 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두가 동일하거나 적어도 실질적으로 동일한 채널 전달 함수를 가질 때까지 ADC 서브 컴포넌트와 연관된 타이밍 오프셋을 변경 또는 조정할 수 있다. 이렇게 함으로써, 캘리브래이션 컴포넌트(120)는 캘리브래이션 컴포넌트(120)가 추가적인 연산을 수행 (및 추가적인 리소스를 이용)해야 하지 않으면서, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 서브 ADC 경로 딜레이를 균등화할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트는, 각 서브 ADC 신호를 처리하는 것을 용이하게 하여 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 간의 경로차를 균등화하는 데 이용될 수 있는 예컨대, 서브 ADC 경로 디지털 수정 필터와 같은 수정 필터를 구성하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 추정되거나 결정된 채널의 정보를 이용할 수 있다. 캘리브래이션 컴포넌트(120)는 반복적/적응적 기법 또는 직접적 연산을 이용하여 서브 ADC 경로 수정 디지털 필터를 구성할 수 있다. 일부 구현예에서, 캘리브래이션 컴포넌트(120)는 아날로그 필터일 수 있는 수정 필터를 사용할 수 있으며, 여기서 캘리브래이션 컴포넌트(120)는, 각 서브 ADC 신호를 처리하는 것을 용이하게 하여 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 간의 경로차를 균등화하도록, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 추정되거나 결정된 채널의 정보에 적어도 부분적으로 기초하여 아날로그 수정 필터를 제어하거나 구성하는 것을 용이하게 할 수 있다.
또 다른 구현예에서, 캘리브래이션 컴포넌트(120)는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대하여 추정된 서브 ADC 채널의 함수를 결정(예컨대, 계산, 연산)할 수 있고, 여기서, 캘리브래이션 컴포넌트(120)는 그 ADC 서브 컴포넌트와 연관된 서브 ADC 채널 딜레이가 균등화될 수 있는 메트릭으로서 ADC 서브 컴포넌트와 연관된 함수를 이용할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는 어레이의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두에 대하여, 예컨대, 가장 큰 2 탭(tap)의 세트와 같은 요구되는 멀티 탭 응답의 세트의 응답을 결정 또는 연산할 수 있다. 캘리브래이션 컴포넌트(120)는 어레이의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두 전반에 걸쳐 멀티 탭 응답을 비교할 수 있다. 캘리브래이션 컴포넌트(120)는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각 멀티 탭 응답과 연관된 하나 이상의 함수, 파라미터 또는 컨트롤 메커니즘을 조정하는 것을 용이하게 하여 각각의 멀티 탭 응답이 각 서브 ADC 경로가 동일하게 만들어질 수 있다는 것을 나타낼 수 있는 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두에 대하여 동일하거나 적어도 실질적으로 동일하도록 하는 것(예컨대, 동일하거나 실질적으로 동일한 값을 가질 수 있음)을 용이하게 하도록 알고리즘(예컨대, 멀티-탭 응답 조정 알고리즘)을 실행할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는, 각각의 멀티 탭 응답이 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 모두에 대하여 동일하거나 적어도 실질적으로 동일하도록 하는 것을 용이하게 하도록, (예컨대, 딜레이 라인을 이용하여) ADC 서브 컴포넌트와 연관된 샘플링 시간, 서브 ADC 수정 필터(예컨대, 서브 ADC 디지털 수정 필터), 등과 같은 컨트롤 메커니즘, 파라미터 또는 함수를 조정할 수 있다. 알고리즘은 예컨대, 반복적일 수 있으며, 캘리브래이션 컴포넌트(120)는 각각의 서브 ADC 경로를 디지털적으로 또는 아날로그에서 조정하는 것을 용이하게 하여 각각의 서브 ADC 경로가 동일하거나 실질적으로 동일하게 하도록 알고리즘을 실행할 수 있다. 캘리브래이션 컴포넌트(120)는 또한, 각각의 서브 ADC 경로를 구성하는 것을 용이하게 하여 각각의 멀티 탭 응답 간의 차이를 감소하거나 최소화하도록 알고리즘을 실행할 수 있다. 알고리즘을 이용하면, 캘리브래이션 컴포넌트(120)는 각각의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 의해 생산되는 디지털 데이터 스트림의 각 부분으로부터의 ADC 컴포넌트(106)에 의해 생산되는 결합된 디지털 데이터 스트림에서의 왜곡을 감소하는 것을 용이하게 할 수 있다.
(도 1과 더불어) 도 2를 참조하면, 도 2는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 시스템(200)의 예시적이고 비제한적인 실시예의 도면을 도시한다. 시스템(200)은 트랜시버 컴포넌트(202), 원격 전송기 컴포넌트(104), ADC 컴포넌트(106), 인터리버 컴포넌트(114), 결합기 컴포넌트(116), 디코더 컴포넌트(118) 및 캘리브래이션 컴포넌트(204)를 포함할 수 있다. ADC 컴포넌트(106)는 ADC 서브 컴포넌트1(서브 ADC1)(108), ADC 서브 컴포넌트2(서브 ADC2)(110) 내지 ADC 서브 컴포넌트k(서브 ADCk)(112)를 포함하는 ADC 서브 컴포넌트의 세트를 포함할 수 있다.
원격 전송기 컴포넌트(104)는 트랜시버 컴포넌트(202)로의 심볼(X_j)(예컨대, 데이터 심볼)의 세트를 포함하는 아날로그 신호를 처리하고 통신할 수 있고, 여기서 아날로그 신호(예컨대, 인코딩된 아날로그 신호)는 원격 전송기 컴포넌트(104)에 의해 통신되는 음성 또는 데이터를 나타낼 수 있는 음성 또는 데이터 트래픽을 포함하거나 나타낼 수 있다. 트랜시버 컴포넌트(202)는 원격 전송기 컴포넌트(104)로부터 음성 또는 데이터 트래픽을 포함하는 아날로그 신호를 수신할 수 있다.
트랜시버 컴포넌트(202)는, 아날로그 신호를 디지털 신호로 전환하는 것 및 수신된 아날로그 신호 상의 다른 처리를 수행하는 것을 용이하게 하도록 아날로그 신호 상에 아날로그 사전 처리를 수행할 수 있다. 일부 구현예에서, 인터리버 컴포넌트(114)는 아날로그 신호를 처리하여 아날로그 신호의 각 시간 딜레이된 아날로그 신호를 생성하고, 여기서, 각각 시간 딜레이된 아날로그 신호는 트랜시버 컴포넌트(202)로 ADC 컴포넌트(106)의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 제공될 수 있다.
각각의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)는 각각의 시간 딜레이된 아날로그 신호를 처리하여 그 각각의 시간 딜레이된 아날로그 신호를 각각의 디지털 신호로 전환할 수 있다. 각각의 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)는 각각의 디지털 신호를 결합기 컴포넌트(116)로 제공(예컨대, 통신)할 수 있고, 결합기 컴포넌트(116)는 각각의 디지털 신호(예컨대, 각각의 디지털 데이터 서브스트림)를 결합 또는 통합하여 디지털 데이터 스트림(예컨대, 통합된 디지털 데이터 스트림)을 생성할 수 있다.
시스템(200)은 또한 결합기 컴포넌트(116)로부터 디지털 데이터 스트림을 수신할 수 있는 균등기 컴포넌트(208)를 포함할 수 있다. 균등기 컴포넌트(208)는, 디지털 데이터 스트림을 균등화는 것 및/또는 디지털 데이터 스트림에 다른 디지털 신호 처리 또는 필터링을 수행하는 것을 용이하게 하도록 디지털 데이터 스트림을 분석 및 처리할 수 있다. 예컨대, 균등기 컴포넌트(208)는, 수신된 디지털 데이터 스트림을 처리하는 것을 용이하게 하도록, 하나 이상의 균등화 기법[예컨대, 디지털 신호 처리(DSP) 기법, 적응적 균등화 기법, 필터링 기법, 등] 또는 기타 처리 기법을 이용할 수 있다.
균등기 컴포넌트(208)에 의해 처리된 바와 같은 디지털 데이터 스트림은 디코더 컴포넌트(118)로 제공(예컨대, 통신)될 수 있다. 디코더 컴포넌트(118)는 균등기 컴포넌트(208)로부터 수신된 처리된 디지털 데이터 스트림을 디코딩하여 디지털 데이터 스트림 내에 포함된 데이터(예컨대, 음성 또는 다른 데이터)를 결정, 생성 또는 회복할 수 있다. 예컨대, 디지털 데이터 스트림은, 균등기 컴포넌트(208)에 의해 처리된 바와 같은 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)로부터 출력된 디지털 데이터 샘플을 포함할 수 있다. 디코더 컴포넌트(118)는, 디지털 데이터 샘플로부터 데이터를 회복(예컨대, 생성, 결정, 식별, 등)을 하는 것을 용이하게 하도록, 각 디지털 데이터 샘플을 디코딩(예컨대, 디지털 데이터 샘플 내 인코딩된 심볼을 디코딩)할 수 있다. 회복된 데이터는, 예컨대, 디지털 데이터 스트림의 디코딩 동안 디코더 컴포넌트(118)에 의해 결정되거나 식별되는 데이터 심볼(예컨대, X_j)일 수 있다.
캘리브래이션 컴포넌트(204)는 디코더 컴포넌트(118)로부터 디코딩된 출력[예컨대, 디코딩된 데이터 심볼(X_j)]을 검출 또는 수신할 수 있다. 캘리브래이션 컴포넌트는 또한 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)로부터 각 디지털 신호(예컨대, 디지털 데이터 서브스트림일 수 있는 서브 ADC 출력)를 검출 또는 수신할 수 있다. 캘리브래이션 컴포넌트(204), 서브 ADC 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 회복된 데이터(예컨대, 디코딩된 데이터) 및 원래 아날로그 신호와 연관된 각 디지털 신호를 분석할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(204)는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 각각에 채널 추정을 수행하여 요구되는 채널 추정 기법[예컨대, 최소 제곱 채널 추정 기법, 데이터 상호 상관 기법, 반복적 채널 추정 기법(예컨대, LMS 채널 추정, RLS 채널 추정, 등), 블라인드 채널 추정 또는 다른 요구되는 채널 추정 기법]을 이용하여 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 대한 각각의 채널을 추정 또는 결정하여 서브 ADC 어레이의 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)와 연관된 각각의 전달 함수를 결정하는 것을 용이하게 할 수 있다. 예컨대, 요구되는 채널 추정 기법을 이용하여, 캘리브래이션 컴포넌트(204)는 ADC 서브 컴포넌트1(108)(서브 ADC1)와 관련하여 채널 추정을 수행하여, 디코더 컴포넌트(118)로부터 검출된 회복된 데이터[예컨대, 디코딩된 데이터 심볼(X_j)] 및 ADC 서브 컴포넌트1(108)로부터 출력된 디지털 데이터 샘플에 (예컨대, 그 함수로서) 적어도 부분적으로 기초하여, (210으로 도시된 바와 같이) ADC 서브 컴포넌트1(108)에 대한 채널을 추정하거나 결정할 수 있다. 요구되는 채널 추정 기법을 이용하여, 캘리브래이션 컴포넌트(204)는 또한 ADC 서브 컴포넌트2(110)(서브 ADC2)와 관련하여 채널 추정을 수행하여, 디코더 컴포넌트(118)로부터 검출된 회복된 데이터 및 ADC 서브 컴포넌트2(110)로부터 출력된 디지털 데이터 샘플에 (예컨대, 그 함수로서) 적어도 부분적으로 기초하여, (212로 도시된 바와 같이) ADC 서브 컴포넌트2(110)에 대한 채널을 추정 또는 결정할 수 있다. 또한, 요구되는 채널 추정 기법을 이용하여, 캘리브래이션 컴포넌트(204)는 ADC 서브 컴포넌트k(112)(서브 ADCk)와 관련하여 채널 추정을 수행하여, 디코더 컴포넌트(118)로부터 검출된 회복된 데이터 및 ADC 서브 컴포넌트k(112)로부터 출력된 디지털 데이터 샘플에 (예컨대, 그 함수로서) 적어도 부분적으로 기초하여, (214로 도시된 바와 같이) ADC 서브 컴포넌트k(112)에 대한 채널을 추정 또는 결정할 수 있다.
캘리브래이션 컴포넌트(204)는, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 전달 함수를 결정하는 것을 용이하게 하여 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 각 ADC 서브 컴포넌트 각의 서브 ADC 경로차를 수정하거나 완화하는 것을 용이하게 하도록, 각 채널 추정[예컨대, 서브 ADC1에 대하여 추정된 채널, 서브 ADC2에 대하여 추정된 채널 및/또는 (내지는) 서브 ADCk에 대하여 추정된 채널]을 분석할 수 있다. 각각의 채널 추정의 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(204)는, 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 상에 또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)에 관하여 사용하기 위한 캘리브래이션을 결정할 수 있다. 예컨대, 캘리브래이션 컴포넌트(204)는, (216으로 도시된 바와 같이) 서브 ADC 타이밍 왜곡 수정(timing skew correction) 및/또는 다른 유형의 캘리브래이션을 결정할 수 있고, 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것 및 정의된 경로 수정 기준에 따라, 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 각 채널 추정[예컨대, 서브 ADC1에 대하여 추정된 채널, 서브 ADC2에 대하여 추정된 채널 및/또는 (내지는) 서브 ADCk에 대하여 추정된 채널]에 적어도 부분적으로 기초하여, 서브 ADC 경로 차를 수정 또는 완화하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 각 데이터 경로(예컨대, 입력 데이터 경로) 또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 전부 또는 일부에 적용될 수 있는 대응하는 수정 또는 캘리브래이션 함수 또는 컨트롤을 생성할 수 있다.
캘리브래이션 컴포넌트(204)는 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것 및 서브 ADC 경로차를 수정하거나 완화하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 각 데이터 경로(예컨대, 입력 데이터 경로) 또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 중 모두 또는 요구되는 부분에 각각의 수정 또는 캘리브래이션 함수 또는 컨트롤을 적용하는 것을 용이하게 할 수 있다. 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 간의 서브 ADC 경로차는, 각 ADC 서브 컴포넌트의 각 데이터 경로(예컨대, 입력 데이터 경로) 또는 각 ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등) 중 모두 또는 요구되는 부분에 각각의 수정 또는 캘리브래이션 함수 또는 컨트롤의 적용에 응답하여, 감소, 최소화 또는 제거될 수 있다.
도 3은 개시된 대상의 다양한 양상 및 실시예에 따라, 트랜시버 컴포넌트(300)의 예시적이고 비제한적인 실시예의 블록도를 예시한다. 트랜시버 컴포넌트(300)는 음성 또는 데이터 통신을 전송 또는 수신하는 데 이용될 수 있다. 일부 구현예에서, 트랜시버 컴포넌트(300)는 완전 복식 트랜시버일 수 있다.
트랜시버 컴포넌트(300)는 유선, 광학 또는 무선 통신 연결(예컨대, 통신 채널)을 통하여 트랜시버 컴포넌트(300)에 통신적으로 연결되는 통신 장치에 트랜시버 컴포넌트(300)로부터 음성 정보 또는 데이터를 전송하는 것을 용이하게 할 수 있는 하나 이상의 전송기 서브 컴포넌트(예컨대, 전송기들)를 포함할 수 있는 전송기 컴포넌트(302)를 포함할 수 있다. 일부 구현예에서, 전송기 컴포넌트(302)는 예컨대, 복수(예컨대, 2, 3, 4, ...개)의 전송기 서브 컴포넌트의 세트를 포함할 수 있다.
트랜시버 컴포넌트(300)는 또한, 유선, 광학 또는 무선 통신 연결(예컨대, 통신 채널)을 통하여 트랜시버 컴포넌트(300)에 통신적으로 연결되는 통신 장치로부터 음성 정보 또는 데이터를 수신하는 것을 용이하게 할 수 있는 하나 이상의 수신기 서브 컴포넌트(예컨대, 수신기들)를 포함할 수 있는 수신기 컴포넌트(304)를 포함할 수 있다. 일부 구현예에서, 수신기 컴포넌트(304)는 예컨대, 복수(예컨대, 2, 3, 4, ...개)의 수신기 서브 컴포넌트의 세트를 포함할 수 있다.
트랜시버는 또한 ADC 컴포넌트(308)의 서브 ADC 어레이의 각 인터리빙된 서브 ADC 전반에 걸쳐 수신된 아날로그 신호를 인터리빙하도록 사용될 수 있는 인터리버 컴포넌트(306)를 포함할 수 있다. 일부 구현예에서, 인터리버 컴포넌트(306)[또는 캘리브래이션 컴포넌트(312)]는 아날로그 신호를 처리하여 신호가 ADC 컴포넌트(308)에 입력되기 전에 (예컨대, 각 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 생성하도록 각 시간 딜레이를 아날로그 신호에 구현 또는 도입할 수 있다.
트랜시버 컴포넌트(300)는 여기에서 보다 충분히 개시된 바와 같이, 아날로그 신호를 디지털 신호로 전환하는 것을 용이하게 하도록 인터리빙된 구조로 배열 또는 구성될 수 있는 ADC 서브 컴포넌트의 세트를 포함할 수 있는 ADC 컴포넌트(308)를 포함할 수 있다. ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트는 원격 통신 장치로부터 수신된 각 아날로그 신호와 관련된 각 아날로그 신호(예컨대, 각각 시간 딜레이된 아날로그 신호)를 수신할 수 있고, (예컨대, 샘플 컴포넌트를 이용하여) 각 아날로그 신호를 샘플링 할 수 있으며, (예컨대, 컨버터 또는 디지타이저 컴포넌트를 통하여) 각 아날로그 신호에 대응(예컨대, 아날로그 신호 샘플의 아날로그 값에 대응)할 수 있는 디지털 값을 가질 수 있는 각 디지털 샘플로 각 아날로그 신호를 전환 또는 디지털화할 수 있다.
트랜시버 컴포넌트(300)는 또한, 요구되는 디코딩 및/또는 에러 수정 기법에 따라 아날로그 신호로 트랜시버 컴포넌트(300)에 송신된 데이터를 결정 또는 회복(예컨대, 데이터의 데이터 값을 결정)하는 것을 용이하게 하도록, ADC 컴포넌트(308)의 ADC 서브 컴포넌트로부터 출력된 디지털 데이터 서브스트림의 결합되거나 통합된 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩 및/또는 에러 수정할 수 있는 디코더 컴포넌트(310)를 포함할 수 있다. 디코더 컴포넌트(310)는, 디지털 데이터 서브스트림의 각 디지털 데이터 샘플과 연관된 에러를 디코딩 및/또는 수정하는 것을 용이하게 하여 아날로그 신호의 데이터를 결정 또는 회복하는 것을 용이하게 하도록, 예컨대, 리드 솔로몬(Reed-Solomon) 알고리즘, 해밍 코드, BCH(Bose, Ray-Chaudhuri, Hocquenghem) 알고리즘, FEC(forward error correction) 알고리즘, 또는 기타 디코딩 알고리즘 또는 에러 수정 알고리즘, 등을 사용할 수 있다.
트랜시버 컴포넌트(300)는, 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 야기되었을 왜곡을 완화하는 것을 용이하게 하도록, 각 어레이와 연관된 정보 또는 경로(예컨대, ADC 서브 경로) 및/또는 ADC 컴포넌트의 각 ADC 서브 컴포넌트를 각각 캘리브래이팅 또는 조정할 수 있는 캘리브래이션 컴포넌트(312)를 포함할 수 있다. 다양한 양상 및 구현예에 따르면, 캘리브래이션 컴포넌트(312)는 예컨대, 캘리브래이션 관리 컴포넌트(314), 모니터 컴포넌트(316), 분석기 컴포넌트(318), 계산기 컴포넌트(320), 채널 추정기 컴포넌트(322), 오프셋 컴포넌트(324) 및 필터 컴포넌트(326)를 포함할 수 있다.
캘리브래이션 관리 컴포넌트(314)는 캘리브래이션 관리 컴포넌트(314)의 다양한 컴포넌트[예컨대, 모니터 컴포넌트(316), 분석기 컴포넌트(318), 계산기 컴포넌트(320), 등]의 동작, 캘리브래이션 관리 컴포넌트(314)의 다양한 컴포넌트 간의 데이터 흐름, 캘리브래이션 관리 컴포넌트(314)와 다른 컴포넌트[예컨대, ADC 컴포넌트(308), 디코더 컴포넌트(310), 프로세서 컴포넌트(330), 데이터 저장 장치(332), 등] 사이의 데이터 및/또는 캘리브래이션 관리 컴포넌트(314)와 연관되거나 캘리브래이션 관리 컴포넌트(314)의 다른 동작을 제어 또는 관리할 수 있다. 캘리브래이션 관리 컴포넌트(314)의 다양한 컴포넌트를 사용하면, 캘리브래이션 관리 컴포넌트(314)는, 여기에서 보다 충분히 개시되는 바와 같이, 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화(예컨대, 각 서브 ADC 경로를 균등화 하거나 실질적으로 균등화)하는 것을 용이하게 하도록, ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트 및/또는 각 어레이와 연관된 정보 또는 경로(예컨대 ADC 서브 경로)를 각각 캘리브래이팅 또는 조정할 수 있다.
모니터 컴포넌트(316)는 트랜시버 컴포넌트(300)와 연관된 전달 특성에 관한 정보, 통신 조건에 관한 정보와 같은 정보를 모니터링, 센싱 또는 검출할 수 있다. 예컨대, 모니터 컴포넌트(316)는 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여, 트랜시버 컴포넌트(300) 및 다른 통신 장치(예컨대, 원격 전송 장치) 사이의 통신 채널 또는 매체의 전달 특성에 관한 정보를 모니터링, 센싱 또는 검출할 수 있다. 모니터 컴포넌트(316)는 또한, 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 ADC 컴포넌트(308)의 ADC 서브 컴포넌트 각각으로의 다른 통신 장치의 전달 특성에 관한 정보를 모니터링, 센싱 또는 검출할 수 있다.
분석기 컴포넌트(318)는, 각각의 어레이와 연관된 정보 또는 경로(예컨대, ADC 서브 경로) 및/또는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트를 캘리브레이팅 또는 조정하는 것을 용이하게 하여 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것(예컨대, 각 서브 ADC 경로를 균등화 또는 실질적으로 균등화하는 것)을 용이하게 하도록, 트랜시버 컴포넌트(300)와 연관된 데이터를 분석, 평가 또는 비교할 수 있다. 분석기 컴포넌트(318)에 의해 분석될 수 있는 데이터는 수신된 아날로그 신호와 연관된 회복된 데이터(예컨대, 디지털 데이터), (예컨대, 여기에서 보다 충분히 개시되는 바와 같은) 다양한 유형의 전달 특성, 채널 추정 또는 채널 응답에 관한 정보, 계산기 컴포넌트(320)에 의해 수행된 계산으로부터 기인한 정보, 각 ADC 서브 컴포넌트와 연관된 각 전달 함수에 관한 정보, 각 ADC 서브 컴포넌트 간의 각 경로에 관한 정보 및/또는 ADC 서브 컴포넌트의 캘리브래이션에 관한 다른 정보에 관련될 수 있다. 데이터 분석에 적어도 부분적으로 기초하여, 분석기 컴포넌트(318)는, 각 어레이와 연관된 정보 또는 경로(예컨대, ADC 서브 경로) 및/또는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트의 캘리브래이션 또는 조정에 관하여 결정하는 것을 용이하게 하여 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로를 수정 또는 완화하는 것을 용이하게 하도록, 캘리브래이션 관리 컴포넌트(314)에 의해 이용될 수 있는 분석 결과를 생성할 수 있다.
계산기 컴포넌트(320)는 여기에서 개시된 수학식을 포함하는 수학식 및/또는 행렬을 이용하여 데이터 값 상의 계산(예컨대, 수학적 계산)을 수행하여 계산 결과를 생성할 수 있다. 캘리브래이션 관리 컴포넌트(314)는, 각 어레이와 연관된 정보 또는 경로(예컨대, ADC 서브 경로) 및/또는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트를 캘리브래이팅 또는 조정하는 것을 용이하게 하여 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 계산 결과를 이용할 수 있다.
채널 추정기 컴포넌트(322)는, 예컨대, 요구되는 채널 추정 기법을 이용하여, ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트와 연관된 각 전달 함수를 결정하는 것을 용이하게 하도록 채널 추정 또는 결정을 수행할 수 있다. 채널 추정기 컴포넌트(322)는 그러한 전달 함수를 결정하는 것을 용이하게 하도록 다수의 채널 추정 기법 중 임의의 것을 사용할 수 있다. 예컨대, 채널 추정기 컴포넌트(322)는 그러한 전달 함수를 결정하는 것을 용이하게 하도록, 최소 제곱 채널 추정 기법, 데이터 상호 상관 기법, 반복적 채널 추정 기법(예컨대, LMS 채널 추정, RLS 채널 추정, 블라인드 채널 추정, 등) 또는 다른 요구되는 채널 추정 기법을 이용할 수 있다.
오프셋 컴포넌트(324)는 하나 이상의 오프셋에서 각 서브 ADC 경로의 [예컨대, 채널 추정기 컴포넌트(322)에 의한] 각 채널 응답을 측정, 결정 또는 추정하는 것을 용이하게 하도록 타이밍 오프셋과 같은 하나 이상의 오프셋을 구현 또는 도입하는 데 사용될 수 있다. 여기에서 보다 충분히 개시되는 바와 같이, 이는, (예컨대, 오프셋에 의해 용이하게 된 오버샘플링의 결과로서의) 보다 정제된 기간 상에 ADC 컴포넌트(308)의 ADC 서브 컴포넌트 각각에 대한 채널을 보다 정확하게 재구성하는 것을 용이하게 할 수 있다. 오프셋 컴포넌트(324)는 또한, 타이밍 오프셋을 조정하는 것을 용이하게 하여 정의된 경로 수정 기준에 따라, 각 ADC 서브 컴포넌트의 각 전달 함수가 동일하거나 적어도 실질적으로 동일할 때까지 각 ADC 서브 컴포넌트의 각 전달 함수를 조정하는 것을 용이하게 하도록, 캘리브래이션 관리 컴포넌트(314)에 의해 이용될 수 있다.
필터 컴포넌트(326)는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 균등화하거나 적어도 실질적으로 균등화하는 것을 용이하게 하도록, 아날로그 신호(예컨대, 아날로그 데이터 샘플) 또는 디지털 신호(예컨대, 디지털 데이터 샘플)와 같은 정보를 필터링 또는 처리할 수 있는 하나 이상의 아날로그 또는 디지털 필터를 포함할 수 있다. 필터 컴포넌트(326)는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트의 추정되거나 결정된 채널 응답에 관한 정보에 적어도 부분적으로 기초하여 필터(예컨대, 아날로그 수정 필터 또는 디지털 수정 필터)를 구성하는 것을 용이하게 할 수 있다. 필터 컴포넌트(326)는, 각 ADC 서브 컴포넌트의 각 서브 ADC 신호를 처리하는 것을 용이하게 하여 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트 간의 경로차를 균등화 또는 적어도 실질적으로 균등화하는 것을 용이하게 하도록 구성된 필터를 이용할 수 있다. 구현예에 따르면, 필터 컴포넌트(326)는 [계산기 컴포넌트(320)에 의해 용이하게 되는 바와 같은] 직접 연산을 이용하거나 반복적 또는 적응적 기법을 이용하여 필터(예컨대, 서브 ADC 경로 수정 디지털 필터)를 구성할 수 있다. 일부 구현예에서, 필터 컴포넌트(326)는 아날로그 필터일 수 있는 수정 필터를 사용할 수 있으며, 여기서, 캘리브래이션 관리 컴포넌트(314)는, 각 서브 ADC 신호를 처리하는 것을 용이하게 하여 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트 간의 경로차를 균등화 또는 적어도 실질적으로 균등화하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트의 추정되거나 결정된 채널 응답의 정보에 적어도 부분적으로 기초하여 아날로그 수정 필터를 제어하거나 구성하는 것을 용이하게 할 수 있다.
트랜시버 컴포넌트(300)는, 여기에서 보다 충분히 개시되는 바와 같이, 수신된 아날로그 신호에 포함된 데이터를 정확히 나타낼 수 있는 디지털 데이터 스트림을 생성하도록 ADC 컴포넌트(308)의 각 서브 ADC의 각 디지털 데이터 서브스트림을 결합, 통합 또는 디인터리빙할 수 있는 결합기 컴포넌트(328)를 포함할 수 있다. 결합기 컴포넌트(328)는, ADC 컴포넌트(308)의 ADC 서브 컴포넌트로부터 디지털 데이터 서브스트림을 수신하는 것을 용이하게 하도록, ADC 컴포넌트(308)와 연관[ADC 컴포넌트(308)에 통신적으로 연결]될 수 있다. 결합기 컴포넌트(328)는, 캘리브래이션 컴포넌트(312)에 의한 분석을 위하여 캘리브래이션 컴포넌트(312)로 각 디지털 데이터 서브스트림(예컨대, 각 디지털 데이터 샘플)을 제공하는 것을 용이하게 하여 각 어레이와 연관된 정보 또는 경로(예컨대, ADC 서브 경로) 및/또는 ADC 컴포넌트(308)의 각 ADC 서브 컴포넌트를 캘리브래이팅 또는 조정하는 것을 용이하게 하여 각 ADC 서브 컴포넌트와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것(예컨대, 각 서브 ADC 경로를 균등화 또는 실질적으로 균등화하는 것)을 용이하게 하도록, 캘리브래이션 컴포넌트(312)와 연관될 수 있다.
트랜시버 컴포넌트(300)는 또한, 여기에서 개시된 바와 같은 트랜시버 컴포넌트(300)의 다양한 기능을 수행하는 것을 용이하게 하도록 다른 컴포넌트[예컨대, 전송기 컴포넌트(302), 수신기 컴포넌트(304), 인터리버 컴포넌트(306), ADC 컴포넌트(308), 디코더 컴포넌트(310), 캘리브래이션 컴포넌트(312), 등]와 함께 동작할 수 있는 프로세서 컴포넌트(330)를 포함할 수 있다. 신호를 전송하는 것, 신호를 수신하는 것, ADC 서브 컴포넌트를 캘리브래이팅 또는 조정하는 것, ADC 서브 컴포넌트와 연관된 정보 또는 경로를 캘리브래이팅 또는 조정하는 것, 채널 추정을 수행하는 것, 계산을 수행하는 것, 필터를 구성하는 것, 신호를 필터링하는 것 및/또는 다른 동작을 수행하는 것을 용이하게 하도록, 트랜시버 컴포넌트(300), 등에 의해 수행된 동작에 관한 정보(예컨대, 음성 또는 데이터 정보)와 같은 데이터를 처리할 수 있는 하나 이상의 프로세서[예컨대, 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 필드 프로그램가능 게이트 어레이(FPGA), 등], 마이크로프로세서 또는 컨트롤러를 사용할 수 있으며, 트랜시버 컴포넌트(300) 및 트랜시버 컴포넌트(300)와 연관[예컨대, 트랜시버 컴포넌트(300)에 연결]된 다른 컴포넌트 사이에서 데이터 흐름을 제어할 수 있고 트랜시버 컴포넌트(300)의 다양한 컴포넌트 간의 데이터 흐름을 제어할 수 있다.
또 다른 양상에서, 트랜시버 컴포넌트(300)는 또한 데이터 구조(예컨대, 음성 정보, 데이터, 메타데이터); 코드 구조(예컨대, 모듈, 오브젝트, 클래스, 절차), 명령 또는 명령어; 신호를 수신하는 것, ADC 서브 컴포넌트를 캘리브래이팅 또는 조정하는 것, ADC 서브 컴포넌트와 연관된 정보 또는 경로를 캘리브래이팅 또는 조정하는 것, 채널 추정을 수행하는 것, 계산을 수행하는 것, 필터를 구성하는 것, 신호를 필터링 하는 것 및/또는 다른 동작을 수행하는 것에 관한 정보; 파라미터 데이터, 알고리즘 (예컨대, ADC 서브 컴포넌트를 캘리브래이팅하는 것에 관한 알고리즘, 아날로그 또는 디지털 필터를 구성하는 것에 관한 알고리즘, 채널 추정에 관한 알고리즘, 등)에 관한 정보; 정의된 경로 수정 기준; 등을 저장할 수 있는 데이터 저장장치(332)를 포함할 수 있다. 일 양상에서, 프로세서 컴포넌트(330)는, 전송기 컴포넌트(302), 수신기 컴포넌트(304), 인터리버 컴포넌트(306), ADC 컴포넌트(308), 디코더 컴포넌트(310), 캘리브래이션 컴포넌트(312), 등 및/또는 트랜시버 컴포넌트(300)의 실질적으로 임의의 다른 동작적 양상에 적어도 부분적으로 기능을 부여 및/또는 동작하도록 요구되는 정보를 저장 및 검색하도록 데이터 저장장치(332)에 (예컨대, 메모리 버스를 통하여) 기능적으로 결합될 수 있다. 트랜시버 컴포넌트(300)의 다양한 컴포넌트는 서로 간의 및/또는 트랜시버 컴포넌트(300)의 동작을 수행하도록 요구되는 트랜시버 컴포넌트(300)와 연관된 다른 컴포넌트 간의 정보를 통신할 수 있다는 점이 인정되고 이해될 것이다. 트랜시버 컴포넌트(300)의 각 컴포넌트[예컨대, 전송기 컴포넌트(302), 수신기 컴포넌트(304), 인터리버 컴포넌트(306), ADC 컴포넌트(308), 디코더 컴포넌트(310), 캘리브래이션 컴포넌트(312), 등]는 각각 독립적인 유닛일 수 있거나, (도시된 바와 같이) 트랜시버 컴포넌트(300) 내에 포함될 수 있거나, 트랜시버 컴포넌트(300) 또는 트랜시버 컴포넌트(300)와 분리된 컴포넌트의 다른 컴포넌트 내에 포함될 수 있거나, 요구되는 바에 따라 이들의 임의의 적절한 조합일 수 있다는 점이 더 인정되고 이해될 것이다.
상술된 예시적인 시스템에 비추어, 설명된 대상에 따라 구현될 수 있는 방법은 도 4-10의 흐름도를 참조하여 보다 잘 인정될 수 있다. 설명의 단순화의 목적을 위하여, 방법은, 일련의 블록으로 도시되고 설명될 것인 한편, 일부 블록이 여기에서 설명되고 도시되는 것과는 다른 블록과 상이한 순서 및/또는 다른 블록과 동시에 일어날 수 있음에 따라 청구된 대상은 블록의 순서로 제한되지 않는다. 또한, 예시된 블록 모두가 이하에서 설명된 방법을 구현하도록 요구되지 않을 수 있다.
도 4는 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 예시적인 방법(400)의 흐름도를 예시한다. 방법(400)은 예컨대, 캘리브래이션 컴포넌트 및 ADC 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 컴포넌트에 의해 구현될 수 있다.
블록(402)에서, 통신 장치(예컨대, 트랜시버 컴포넌트)의 ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트와 연관된 각 전달 함수가 다른 통신 장치로부터 수신된 아날로그 신호로부터 결정된 디지털 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 통신 장치는 다른 통신 장치로부터의 데이터를 포함하는 아날로그 신호를 수신할 수 있다. 인터리빙될 수 있는 ADC 컴포넌트의 ADC 서브 컴포넌트는 아날로그 신호를 샘플링 및 디지털화할 수 있고, 여기서 각 ADC 서브 컴포넌트는 각각의 시간 딜레이를 가지고 아날로그 신호를 수신할 수 있다. 데이터(예컨대, 디지털 데이터)는 (예컨대, 디지털화된 데이터 샘플이 디코더 컴포넌트에 의해 디코딩된 이후에) 디지털화된 데이터 샘플로부터 회복될 수 있다.
캘리브래이션 컴포넌트는, 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여, 통신 장치 및 다른 통신 장치(예컨대, 전송 장치) 간의 통신 채널 또는 매체의 전달 특성을 결정할 수 있다. 캘리브래이션 컴포넌트는 또한 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 세트의 ADC 서브 컴포넌트 각각으로의 다른 통신 장치의 전달 특성을 결정할 수 있다. 캘리브래이션 컴포넌트는, ADC 서브 컴포넌트의 출력 디지털 데이터 서브스트림이 원격으로 전송된 데이터(예컨대, 아날로그 신호의 데이터) 및 ADC 서브 컴포넌트의 각 서브 ADC 경로의 채널 특징의 함수일 수 있으므로 각 전달 특성의 그러한 결정을 할 수 있다. 각각의 ADC 서브 컴포넌트에 대하여, 캘리브래이션 컴포넌트는 ADC 서브 컴포넌트로부터의 샘플 및 샘플이 생성된 원격으로 전송된 데이터를 알 수 있다. 각각의 ADC 서브 컴포넌트에 대하여, 캘리브래이션 컴포넌트는, ADC 서브 컴포넌트로부터의 샘플 및 샘플이 생성된 원격으로 전송된 데이터에 관한 정보에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 전달 함수를 결정하는 것을 용이하게 하도록, 채널 추정을 이용할 수 있다.
블록(404)에서, 각 ADC 서브 컴포넌트는, 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 각 전달 함수에 적어도 부분적으로 기초하여, 캘리브래이팅될 수 있다. 캘리브래이션 컴포넌트는, 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 디지털 데이터 스트림 내 왜곡을 완화하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 각 전달 함수에 적어도 부분적으로 기초하여, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트를 캘리브래이팅 또는 조정할 수 있다. 통신 장치는 또한 수신된 아날로그 신호로부터의 데이터에 대응할 수 있는 디지털 데이터 스트림을 생성하도록 각 ADC 서브 컴포넌트로부터의 각 디지털 데이터 서브스트림을 결합 또는 통합할 수 있는 결합기 컴포넌트를 포함할 수 있다. 요구되는 바와 같이, 디지털 데이터 스트림은 (예컨대, 균등화기 컴포넌트 및/또는 디코더 컴포넌트를 이용하여) 더 처리되거나 출력으로서 제공(예컨대, 제시 또는 디스플레이)될 수 있다.
도 5는, 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 예시적인 방법(500)의 흐름도를 도시한다. 방법(500)은 예컨대, 인터리버 컴포넌트, ADC 컴포넌트, 캘리브래이션 컴포넌트, 디코더 컴포넌트 및 결합기 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(502)에서, 데이터를 포함하는 아날로그 신호가 수신될 수 있다. 통신 장치는 유선 또는 무선 통신 채널 또는 매체를 통하여 다른 통신 장치로부터 아날로그 신호를 수신할 수 있다.
블록(504)에서, 아날로그 신호는 ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각각의 인터리빙된 ADC 서브 컴포넌트 전반에 걸쳐 인터리빙될 수 있다. 인터리버 컴포넌트는 각 ADC 서브 컴포넌트 전반에 걸쳐 아날로그 신호를 인터리빙하는 것을 용이하게 할 수 있고, 각 ADC 서브 컴포넌트는 각각의 시간 딜레이가 있는 아날로그 신호를 인터리버 컴포넌트로부터 수신할 수 있다.
블록(506)에서, 각각 시간 지연된 아날로그 신호는, 각각의 아날로그 데이터 샘플을 생성하여 각각의 시간 딜레이된 아날로그 신호를 디지털화하는 것을 용이하게 하도록, 샘플링될 수 있다. 각 ADC 서브 컴포넌트는 각 아날로그 데이터 샘플을 생성하도록 각각의 시간 딜레이된 아날로그 신호를 샘플링할 수 있다.
블록(508)에서, 각 아날로그 데이터 샘플은 각 디지털 데이터 샘플로 전환될 수 있다. 각 ADC 서브 컴포넌트는 각 아날로그 데이터 샘플을 분석할 수 있으며 아날로그 데이터 샘플을 각 디지털 데이터 샘플로 디지털화 또는 전환할 수 있고, 여기서, 각 디지털 데이터 샘플은 각 아날로그 데이터 샘플에 대응할 수 있다.
블록(510)에서, 각 디지털 데이터 샘플의 각 데이터(예컨대, 데이터 값)가 결정될 수 있다. 일부 구현예에서, 결합기 컴포넌트는 각각의 디지털 데이터 서브스트림(예컨대, 각 디지털 데이터 샘플)을 결합 또는 통합하여 디지털 데이터 스트림을 생성할 수 있다. 각 디지털 데이터 샘플로부터(의) 각 데이터를 회복(예컨대, 결정)하는 것을 용이하게 하도록, 디코더 컴포넌트가 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩할 수 있고/있거나 디지털 데이터 샘플이 (예컨대, 캘리브래이션 컴포넌트에 의하여) 분석될 수 있다.
블록(512)에서, 통신 장치 및 다른 통신 장치(예컨대, 전송 장치) 간의 통신 채널 또는 매체의 제1 전달 특성이 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여, 통신 장치 및 다른 통신 장치(예컨대, 전송 장치) 간의 통신 채널 또는 매체의 제1 전달 특성을 결정할 수 있다.
블록(514)에서, ADC 서브 컴포넌트의 세터의 각 ADC 서브 컴포넌트로의 다른 통신 장치의 각각의 제2 전달 특성이 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는, 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여, ADC 서브 컴포넌트의 세트의 ADC 서브 컴포넌트 각각으로의 다른 통신 장치의 전달 특성을 결정할 수 있다.
블록(516)에서, 각 ADC 서브 컴포넌트의 각 전달 함수가 제1 전달 특성 및 각각의 제2 전달 특성에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 제1 전달 특성 및 각 ADC 서브 컴포넌트의 각 제2 전달 특성을 분석할 수 있다. 캘리브래이션 컴포넌트는 제1 전달 특성(예컨대, 통신 장치와 다른 통신 장치 간의 통신 채널 또는 매체의 전달 특성) 및 각 제2 전달 특성 (예컨대, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트로의 다른 통신 장치의 각 제2 전달 특성)의 분석의 결과에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트의 각 전달 함수를 결정할 수 있다. 예컨대, 각 ADC 서브 컴포넌트에 대하여, 캘리브래이션 컴포넌트는, ADC 서브 컴포넌트로부터의 샘플 및 샘플이 생성된 원격으로 전송된 데이터에 관한 정보에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 전달 함수를 결정하는 것을 용이하게 하도록 채널 추정을 이용할 수 있다.
블록(518)에서, 각 ADC 서브 컴포넌트는, 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 각 전달 함수에 적어도 부분적으로 기초하여 캘리브래이팅될 수 있다. 캘리브래이션 컴포넌트는, 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 왜곡을 완화 하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 각 전달 함수에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트를 캘리브래이팅 또는 조정할 수 있다. 결합기 컴포넌트는 수신된 아날로그 신호에 포함된 (아날로그 형태의) 데이터에 대응할 수 있는 데이터를 포함할 수 있는 디지털 데이터 스트림을 생성하도록 각 ADC 서브 컴포넌트로부터의 각각의 디지털 데이터 서브스트림을 결합 또는 통합할 수 있다. 요구되는 바에 따라, 디지털 데이터 스트림은 더 처리될 수 있거나 출력으로서 제공(예컨대, 제시 또는 디스플레이)될 수 있다.
도 6은 개시된 대상의 다양한 양상 및 실시예에 따라, 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 보다 큰(예컨대, 명목상을 넘는) 대역폭 또는 샘플링 주파수 상에 서브 ADC의 각 서브 경로를 결정 또는 추정할 수 있는 예시적인 방법(600)의 흐름도를 나타낸다. 방법(600)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(602)에서, ADC 서브 컴포넌트(예컨대, 인터리빙된 ADC 서브 컴포넌트)의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트의 각각의 제1 채널 응답이 제1 타이밍 오프셋에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각각의 ADC 서브 컴포넌트에 제1 타이밍 오프셋(예컨대, 0인 타이밍 오프셋)을 의도적으로 도입 또는 구현할 수 있다. 캘리브래이션 컴포넌트는 예컨대, 0인 오프셋과 같은 제1 타이밍 오프셋(예컨대, 제1 샘플링 오프셋)에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트의 각각의 제1 채널 응답을 결정 또는 측정할 수 있다.
블록(604)에서, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트의 각각의 제2 채널 응답이 제2 타이밍 오프셋에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 제2 타이밍 오프셋(예컨대, T/2인 타이밍 오프셋, 여기서 T는 ADC 컴포넌트의 명목상 샘플링 타이밍일 수 있음)을 각각의 ADC 서브 컴포넌트에 의도적으로 도입 또는 구현할 수 있다. 캘리브래이션 컴포넌트는 예컨대, T/2인 오프셋과 같은 제2 타이밍 오프셋(예컨대, 제2 샘플링 오프셋)에 적어도 부분적으로 기초하여 각 각각의 ADC 서브 컴포넌트에 서브 컴포넌트의 각각의 제2 채널 응답을 결정 또는 측정할 수 있다.
블록(606)에서, 각 ADC 서브 컴포넌트의 각 전달 함수가, 각 제1 채널 응답 및 각 제2 채널 응답에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 ADC 서브 컴포넌트의 각 제1 채널 응답 및 각 제2 채널 응답 및/또는 다른 정보를 분석할 수 있다. 캘리브래이션 컴포넌트는 각 제1 채널 응답 및 각 제2 채널 응답의 분석의 결과에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트의 각 전달 함수를 결정할 수 있다.
블록(608)에서, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 각 경로차가 각 제1 채널 응답 및 각 제2 채널 응답에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 제1 채널 응답 및 각 제2 채널 응답을 분석할 수 있다. 캘리브래이션 컴포넌트는 각 제1 채널 응답 및 각 제2 채널 응답의 분석의 결과에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 각 경로차(예컨대, 서브 ADC 경로차)를 결정할 수 있다.
블록(610)에서, 각 ADC 서브 컴포넌트는, 각 ADC 서브 컴포넌트 간의 경로차를 수정 또는 완화하도록 ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 각 경로차에 적어도 부분적으로 기초하여 캘리브래이팅될 수 있다. 캘리브래이션 컴포넌트는, 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 왜곡을 완화하는 것을 용이하게 하도록, ADC 서브 컴포넌트의 각 전달 함수에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 세터의 각 ADC 서브 컴포넌트를 캘리브래이팅 또는 조정할 수 있다.
도 7은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 어레이의 ADC 서브 컴포넌트에 대한 경로 수정을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 클럭 회복(clock recovery)을 포함할 수 있는 예시적인 방법(700)의 흐름도를 도시한다. 방법(700)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(702)에서, 타이밍 회복 결정이 ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트에 대하여 수행될 수 있다. 캘리브래이션 컴포넌트는, ADC 서브 컴포넌트의 각 서브 ADC 경로를 수정하는 것을 용이하게 하여 어레이의 ADC 서브 컴포넌트 각각에 대한 타이밍 회복을 결정 또는 계산하는 것을 용이하게 하도록, (예컨대, 서브 ADC 경로 수정 알고리즘으로) 클럭 회복을 포함할 수 있다.
블록(704)에서, 각 ADC 서브 컴포넌트의 각 서브 ADC 경로는, 각 서브 ADC 경로를 서로에 관하여 균등화 또는 실질적으로 균등화하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트의 타이밍 회복 결정에 적어도 부분적으로 기초하여 조정될 수 있다. 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트는, 각 서브 ADC 경로를 서로에 관하여 균등화 또는 실질적으로 균등화하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 타이밍 회복 결정에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트의 각 서브 ADC 경로를 조정할 수 있다. 각 ADC 서브 컴포넌트의 각 서브 ADC 경로를 균등화 또는 적어도 실질적으로 균등화하는 것은 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 ADC 컴포넌트에 의해 생산되는 디지털 데이터 스트림 내 왜곡을 수정 또는 완화하는 것을 용이하게 할 수 있다.
도 8은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 타이밍 오프셋을 이용하여 서브 ADC 어레이의 ADC 서브 컴포넌트의 서브 ADC 경로를 조정할 수 있는 예시적인 방법(800)의 흐름도를 나타낸다. 방법(800)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(802)에서, 통신 장치(예컨대, 트랜시버 컴포넌트)의 ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트와 연관된 각 전달 함수가 다른 통신 장치로부터 수신된 아날로그 신호로부터 결정되는 디지털 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 통신 장치는 다른 통신 장치로부터 데이터를 포함하는 아날로그 신호를 수신할 수 있다. 인터리빙될 수 있는 ADC 컴포넌트의 ADC 서브 컴포넌트는 아날로그 신호를 샘플링 또는 디지털화할 수 있고, 여기서 각 ADC 서브 컴포넌트는 각각의 시간 딜레이를 가지는 각 아날로그 신호를 수신할 수 있다. 데이터(예컨대, 디지털 데이터)는 (예컨대, 디지털 데이터 스트림이 디코더 컴포넌트에 의해 디코딩된 이후에) 디지털화된 데이터 샘플을 포함하는 디지털 데이터 스트림으로부터 회복될 수 있다.
블록(804)에서, 통신 장치 및 다른 통신 장치(예컨대, 전송 장치) 사이의 통신 채널 또는 매체의 제1 전달 특성이 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는, 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 통신 장치 및 다른 통신 장치 사이의 통신 채널 또는 매체의 제1 전달 특성을 결정할 수 있다.
블록(806)에서, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트로의 다른 통신 장치의 각 제2 전달 특성이 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 ADC 서브 컴포넌트의 세트의 ADC 서브 컴포넌트 각각으로의 다른 통신 장치의 제2 전달 특성을, 신호로부터 회복된 데이터에 적어도 부분적으로 기초하여 결정할 수 있다.
블록(808)에서, ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 사이의 각 경로차가 제1 전달 특성 및 각각의 제2 전달 특성에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 제1 전달 특성 및 각 제2 전달 특성을 분석할 수 있다. 캘리브래이션 컴포넌트는 각 제1 전달 특성 및 각 제2 전달 특성의 분석의 결과에 적어도 부분적으로 기초하여 ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 각 경로차(예컨대, 서브 ADC 경로차)를 결정할 수 있다.
블록(810)에서, 각 ADC 서브 컴포넌트의 각 경로(예컨대, 서브 ADC 경로) 중 하나 이상은, 각 ADC 서브 컴포넌트의 각 전달 함수를 조정하는 것을 용이하게 하여 각 전달 함수가 동일하거나 적어도 실질적으로 동일하도록, 하나 이상의 각 타이밍 오프셋을 이용하여 조정될 수 있다. ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트는, 각 전달 함수가 정의된 경로 수정 기준에 따라, 동일하거나 적어도 실질적으로 동일할 때까지 각 ADC 서브 컴포넌트의 각 전달 함수를 조정하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 하나 이상의 각 경로를 조정하도록 각 ADC 서브 컴포넌트의 각 경로 중 하나 이상으로 하나 이상의 각 타이밍 오프셋을 적용할 수 있다. 이는 추가적인 연산을 수행해야 함 없이, 각 ADC 서브 컴포넌트의 각 경로의 각 서브 ADC 경로 딜레이를 균등화 또는 적어도 실질적으로 균등화하는 것을 용이하게 할 수 있다.
도 9는 개시된 대상의 다양한 양상 및 실시예에 따라 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 필터(예컨대, 디지털 필터 또는 아날로그 필터)를 구성할 수 있는 예시적인 방법(900)의 흐름도를 예시한다. 방법(900)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(902)에서, ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트의 각 채널 응답이, 여기에서 개시된 바와 같이, 요구되는 채널 추정 기법을 이용하여 결정 또는 추정될 수 있다. 캘리브래이션 컴포넌트는, 어레이의 각 ADC 서브 컴포넌트의 각 채널 응답을 결정 또는 추정하는 것을 용이하게 하도록 요구되는 채널 추정 기법을 사용할 수 있다.
블록(904)에서, 각 ADC 서브 컴포넌트의 각 전달 함수는 각 ADC 서브 컴포넌트의 각 채널 응답에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 ADC 서브 컴포넌트의 채널 응답 및/또는 다른 정보를 분석할 수 있다. 캘리브래이션 컴포넌트는 각 채널 응답의 분석의 결과에 적어도 부분적으로 기초하여 각 ADC 서브 컴포넌트의 각 전달 함수를 결정할 수 있다.
블록(906)에서, 각 ADC 서브 컴포넌트의 각 전달 함수는, 필터를 구성하는 것을 용이하게 하도록 평가(예컨대, 비교)될 수 있다. 캘리브래이션 컴포넌트는 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 할 수 있는 필터(예컨대, 디지털 필터 또는 아날로그 필터)를 구성하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 각 전달 함수를 평가할 수 있다.
블록(908)에서, 각 ADC 서브 컴포넌트 간의 각 서브 ADC 경로차를 균등화하는 것을 용이하게 할 수 있는 필터 구성은 각 ADC 서브 컴포넌트의 각 전달 함수의 평가의 결과에 적어도 부분적으로 기초하여 결정될 수 있다. 캘리브래이션 컴포넌트는 전달 함수 평가 결과에 적어도 부분적으로 기초하여 필터 구성을 결정할 수 있다.
블록(910)에서, 필터는 결정된 필터 구성에 적어도 부분적으로 기초하여 구성될 수 있다. 캘리브래이션 컴포넌트는 필터 구성에 적어도 부분적으로 기초하여 필터를 구성할 수 있다. 일부 구현예에서, 필터는 (예컨대, 아날로그 신호가 ADC 컴포넌트에 의해 디지털 신호로 전환된 이후에) ADC 서브 컴포넌트의 디지털 신호(예컨대, 디지털 데이터 서브스트림)를 처리하는 데 사용될 수 있는 디지털 필터일 수 있다. 다른 구현예에서, 필터는 (예컨대, 아날로그 신호가 ADC 컴포넌트에 의해 디지털 신호로 전환되기 전에) ADC 서브 컴포넌트의 수신된 아날로그 신호(예컨대, 아날로그 데이터 서브스트림)를 처리하는 데 사용될 수 있는 아날로그 필터일 수 있다. 캘리브래이션 컴포넌트는 반복적 또는 적응적 필터 구성 기법을 이용하여 또는 필터 구성을 직접적으로 결정하기 위한 연산을 수행함으로써 필터를 생성 또는 구성할 수 있다.
블록(912)은 ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차는 필터에 적어도 부분적으로 기초하여 수정 또는 균등화되거나 적어도 실질적으로 수정 또는 균등화될 수 있다. 캘리브래이션 컴포넌트는 정의된 경로 수정 기준에 따라(예컨대, 정의된 경로 수정 기준을 만족하기 위하여) ADC 서브 컴포넌트의 세트의 각 ADC 서브 컴포넌트 간의 서브 ADC 경로차를 수정 또는 균등화하거나 적어도 실질적으로 수정 또는 균등화하는 것을 용이하게 하도록 필터를 구현 또는 이용할 수 있다. 각 ADC 서브 컴포넌트 간의 각 서브 ADC 경로를 수정 또는 균등화하는 것은 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 ADC 컴포넌트에 의해 생산되는 디지털 데이터 스트림 내 왜곡을 완화하는 것을 용이하게 할 수 있다.
도 10은 개시된 대상의 다양한 양상 및 실시예에 따라, 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 각 추정된 서브 ADC 채널의 각 기능을 결정할 수 있는 예시적인 방법(1000)의 흐름도를 나타낸다. 방법(1000)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(1002)에서, 각 채널 응답(예컨대, 각 추정되거나 결정된 채널 응답)의 각 함수는 ADC 서브 컴포넌트의 세트(예컨대, 어레이)의 각 ADC 서브 컴포넌트에 대하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 ADC 서브 컴포넌트에 대한 각 채널 응답의 각 함수를 결정 또는 연산할 수 있다. 예컨대, ADC 서브 컴포넌트에 대하여, 캘리브래이션 컴포넌트는 ADC 서브 컴포넌트의 채널의 요구되는 멀티 탭 응답의 세트를 결정 또는 계산(예컨대, 가장 큰 2 탭 응답을 결정 또는 계산)할 수 있다.
블록(1004)에서, 각 ADC 서브 컴포넌트에 대한 각 채널 응답의 각 함수는 각 함수 간의 차이를 결정하는 것을 용이하게 하도록 평가될 수 있다. 캘리브래이션 컴포넌트는 서로에 관하여 각 ADC 서브 컴포넌트에 대한 각 채널 응답의 각 함수를 평가 또는 비교할 수 있다. 예컨대, 캘리브래이션 컴포넌트는, 각 ADC 서브 컴포넌트의 각 멀티 탭 응답 간의 차이를 결정하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트의 멀티 탭 응답(예컨대, 가장 큰 2 탭 응답)을 서로 비교할 수 있다.
블록(1006)에서, 각 ADC 서브 컴포넌트에 대한 각 채널 응답의 각 함수 중 하나 이상은, (예컨대, 각 함수가 동일하거나 적어도 실질적으로 동일하도록 만드는 것을 용이하게 하도록) 서로 각 함수를 균등화 또는 적어도 실질적으로 균등화하는 것을 용이하게 하도록, 평가 결과에 적어도 부분적으로 기초하여 조정될 수 있다. 평가 결과에 적어도 부분적으로 기초하여, 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트는 각 함수를 서로 균등화하거나 적어도 실질적으로 균등화하는 것을 용이하게 하도록 각 ADC 서브 컴포넌트의 각 채널 응답의 각 함수 중 하나 이상을 조정할 수 있다. 예컨대, 캘리브래이션 컴포넌트는 각 ADC 서브 컴포넌트의 각 멀티 탭 응답과 연관된 하나 이상의 각 함수, 파라미터 또는 컨트롤 메커니즘을 각각 조정하여 각 멀티 탭 응답으로 하여금 동일하거나 실질적으로 동일하게 하는 것을 용이하게 (예컨대, 각 멀티 탭 응답 간의 차이를 감소 또는 최소화하는 것을 용이하게) 할 수 있으며, 이는 정의된 경로 수정 기준에 따라, 각 ADC 서브 컴포넌트의 각 서브 ADC 경로를 동일하거나 실질적으로 동일하게 만드는 것을 용이하게 할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트는, 각 ADC 서브 컴포넌트의 각 채널 응답의 각 함수를 조정하는 것을 용이하게 하도록, 알고리즘(예컨대, 함수 조정 알고리즘)을 실행할 수 있다. 알고리즘은 반복적 알고리즘 또는 비반복적 알고리즘일 수 있다. 캘리브래이션 컴포넌트는 알고리즘을 실행 및/또는 각 함수로의 조정을 (예컨대, 디지털 영역 또는 아날로그 영역에서) 디지털로 또는 아날로그로 수행할 수 있다. 알고리즘을 사용하면, 캘리브래이션 컴포넌트는 각 멀티 탭 응답 간의 차이를 감소 또는 최소화하는 것을 용이하게 하여 각 ADC 서브 컴포넌트를 캘리브래이팅하는 것 및 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하여 수정되지 않거나 완화되지 않은 경로차의 결과로 달리 기인되었을 ADC 컴포넌트에 의해 생산된 디지털 데이터 스트림 내 왜곡을 완화하는 것을 용이하게 할 수 있다.
예시적인 컴퓨팅 환경
언급된 바와 같이, 유리하게는 여기에서 설명된 기법이 ADC 컴포넌트의 ADC 서브 컴포넌트의 캘리브래이션이 통신 장치(예컨대, 트랜시버 컴포넌트)를 포함하는 시스템에서 요구 가능한 임의의 장치 및/또는 네트워크에 적용될 수 있다. 따라서, 모든 종류의 휴대용, 이동식 및 다른 컴퓨팅 장치 및 컴퓨팅 오브젝트가, 예컨대, 통신 장치와 연관되는 시스템과 연관된 ADC 컴포넌트의 ADC 서브 컴포넌트의 캘리브래이션을 구현하도록 장치에 대하여 요구될 수 있는 어디서든, 다양한 비제한적인 실시예와 관련하여 이용이 고려된다. 따라서, 도 11에서 이하 설명되는 아래의 범용 원격 컴퓨터는 하지만 일 예시이며, 개시된 대상이 네트워크/버스 상호운영성 및 상호작용을 가지는 임의의 클라이언트로 구현될 수 있다. 따라서, 개시된 대상은 매우 작은 또는 최소의 클라이언트 리소스가 내포되는 네트워크화된 호스팅형 서비스의 환경, 예컨대, 클라이언트 장치가 단지 기기에 배치된 오브젝트와 같이 네트워크/버스로의 인터페이스로서 역할하는 네트워크형 환경에서 구현될 수 있다.
도 11은 따라서, 위에서 명확해진 바와 같이, 컴퓨팅 환경(1100)이 장치에 대하여 적합환 컴퓨팅 환경의 일 예시일 뿐이고 개시된 대상의 용도 또는 기능의 범위에 관한 임의의 제한을 제안하도록 의도되지 않음에도 불구하고, 개시된 대상의 일부 양상이 구현될 수 있는 적합한 컴퓨팅 시스템 환경(1100)의 예시를 예시한다. 컴퓨팅 환경(1100)은 예시적인 동작 환경(1100)에서 예시된 컴포넌트 중 임의의 하나 또는 조합에 관한 임의의 의존성 또는 요구사항을 가지는 것으로 해석되어서는 안된다.
도 11을 참조하면, 개시된 대상을 구현하기 위한 예시적인 장치는 컴퓨터(110)의 형태로 범용 컴퓨팅 장치를 포함한다. 컴퓨터(1110)의 컴포넌트는 프로세싱 유닛(1120), 시스템 메모리(1130) 및 시스템 메모리 내지 프로세싱 유닛(1120)을 포함하는 다양한 시스템 컴포넌트에 결합하는 시스템 버스(1121)를 포함할 수 있지만, 이에 제한되지는 않는다. 시스템 버스(1121)는 다양한 버스 아키텍처 중 임의의 것을 이용하는 메모리 버스 또는 메모리 컨트롤러, 주변 버스 및 로컬 버스를 포함하는 다양한 유형의 버스 구조 중 임의의 것일 수 있다.
컴퓨터(1110)는 보통 다양한 컴퓨터 판독가능 매체를 포함한다. 컴퓨터 판독가능 매체는 컴퓨터(1110)에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 예컨대, 제한없이, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위해 임의의 방법 또는 기술로 구현되는 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 포함한다. 컴퓨터 저장 매체는, RAM, ROM, EEPROM, 플래시 메모리 또는 기타 메모리 기술, CDROM, DVD(digital versatile disk) 또는 기타 광학 디스크 저장장치, 자기 카세트, 자기 테이프, 자기 디스크 저장장치, 또는 요구되는 정보를 저장하는 데 이용될 수 있고 컴퓨터(1110)에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있으나, 이에 제한되지 않는다. 통신 매체는 보통 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터를 반송파 또는 기타 수송 메커니즘과 같은 변조된 데이터 신호 내에 구현하며 임의의 정보 전달 매체를 포함한다.
시스템 메모리(1130)는 ROM 및/또는 RAM과 같은 휘발성 및/또는 비휘발성의 형태로의 컴퓨터 저장 매체를 포함할 수 있다. 개시(start-up) 동안과 같이, 컴퓨터(1110) 내 요소 간의 정보를 전송하도록 돕는 기본 루틴을 포함하는 BIOS(basic input/output system)가 메모리(1130)에 저장될 수 있다. 메모리(1130)는 보통 즉시 액세스 가능하고/하거나 프로세싱 유닛(1120)에 의해 현재 동작되는 데이터 및/또는 프로그램 모듈을 또한 포함한다. 예컨대, 메모리(1130)는 또한 운영 체제, 어플리케이션 프로그램, 기타 프로그램 모듈 및 프로그램 데이터를 포함할 수 있으나, 이에 제한되지 않는다.
컴퓨터(1110)는 또한 다른 분리형/비분리형, 휘발성/비휘발성 컴퓨터 저장 매체를 포함할 수 있다. 예컨대, 컴퓨터(1110)는 비분리형, 비휘발성 자기 매체로부터 판독하거나 이로 기록하는 하드 디스크 드라이브, 분리형, 비휘발성 자기 디스크로부터 판독하거나 이로 기록하는 자기 디스크 드라이브 및/또는 CD-ROM 또는 다른 광학 매체와 같이 분리형, 비휘발송 자기 디스크로부터 판독하거나 이로 기록하는 광학 디스크 드라이브를 포함할 수 있다. 예시적인 동작 환경에서 이용될 수 있는 다른 분리형/비분리형, 휘발성/비휘발성 컴퓨터 저장 매체는 자기 테이프 카세트, 플래시 메모리 카드, DVD, 디지털 비디오 테이프, 고체상태 RAM, 고체상태 ROM, 등을 포함하지만 이에 제한되지는 않는다. 하드 디스크 드라이브는 보통 인터페이스와 같은 비분리형 메모리 인터페이스를 통하여 시스템 버스(1121)에 연결되고 자기 디스크 드라이브 또는 광학 디스크 드라이브는 보통 인터페이스와 같은 분리형 메모리 인터페이스에 의해 시스템 버스(1121)에 연결된다.
사용자는 키보드, 보통 마우스, 트랙볼 또는 터치패드로 지칭되는 포인팅 장치와 같은 입력 장치를 통하여 컴퓨터(1110)에 명령 및 정보를 입력할 수 있다. 다른 입력 장치는 마이크, 조이스틱, 게임 패드, 위성 안테나, 스캐너, 무선 장치 키패드, 음성 명령, 등을 포함할 수 있다. 이러한 입력 장치 및 다른 입력 장치는 종종 사용자 입력(1140) 및 시스템 버스(1121)에 결합되는 연관된 인터페이스를 통하여 프로세싱 유닛(1120)에 연결되지만 병렬 포트, 게임 포트, USB(universal serial bus)와 같은 다른 인터페이스 및 버스 구조에 의해 연결될 수 있다. 그래픽 서브시스템은 또한 시스템 버스(1121)에 연결될 수 있다. 프로젝션 디스플레이 장치 내 프로젝션 유닛 또는 시청 장치(viewing device) 내 HUD 또는 다른 유형의 디스플레이 장치는 또한 비디오 메모리와 결국 통신할 수 있는 출력 인터페이스(1150)와 같은 인터페이스를 통하여 시스템 버스(1121)에 연결될 수 있다. 모니터에 더하여, 컴퓨터는 또한 출력 인터페이스(1150)를 통하여 연결될 수 있는 스피커와 같은 다른 주변 출력 장치를 포함할 수 있다.
컴퓨터(1110)는 장치(1110)와는 상이한 매체 능력을 결국 가질 수 있는 원격 컴퓨터(1170)와 같은 하나 이상의 다른 원격 컴퓨터로의 논리적 연결을 이용하여 네트워크형 또는 분산형 환경에서 동작할 수 있다. 원격 컴퓨터(1170)는 개인 컴퓨터, 서버, 라우터, 네트워크 PC, 피어 장치, PDA(personal digital assistant), 휴대 전화기, 휴대 컴퓨팅 장치, 프로젝션 디스플레이 장치, 시청 장치 또는 다른 공통 네트워크 노드 또는 임의의 다른 원격 매체 소비 또는 전송 장치일 수 있고 컴퓨터(1110)에 관하여 상술한 요소 중 임의의 것 또는 모두를 포함할 수 있다. 도 11에서 도시된 논리적 연결은 근거리 통신망(LAN) 또는 원거리 통신망(WAN)과 같은 네트워크(1171)를 포함하지만 또한 유선 또는 무선인 다른 네트워크/버스를 포함할 수 있다. 그러한 네트워킹 환경은 집, 사무실, 전사적 컴퓨터 네트워크(enterprise-wide computer network), 인트라넷 및 인터넷에서 흔하다.
LAN 네트워킹 환경에서 이용되는 경우, 컴퓨터(1110)는 네트워크 인터페이스 또는 어댑터를 통하여 LAN(1171)에 연결될 수 있다. WAN 네트워킹 환경에서 이용되는 경우, 컴퓨터(1110)는 보통 모뎀과 같은 통신 컴포넌트 또는 인터넷과 같은 WAN 상에 통신을 수립하기 위한 다른 수단을 포함할 수 있다. 내부적 또는 외부적일 수 있는 무선 통신 컴포넌트, 모뎀, 등과 같은 통신 컴포넌트는 입력(1140)의 사용자 입력 인터페이스 또는 다른 적절한 메커니즘을 통하여 시스템 버스(1121)에 연결될 수 있다. 네트워크화된 환경에서, 컴퓨터(1110)에 관하여 도시된 프로그램 모듈 또는 그 일부는 원격 메모리 저장 장치에 저장될 수 있다. 도시되고 설명된 네트워크 연결은 예시적인 것이며 컴퓨터 간의 통신 연결을 수립하는 다른 수단이 사용될 수 있다는 점이 인정될 것이다.
예시적인 네트워킹 환경
도 12는 예시적인 네트워크형 또는 분산형 컴퓨팅 환경(1200)의 개략도를 제공한다. 분산형 컴퓨팅 환경은 컴퓨팅 오브젝트(1210, 1212, 등) 및 어플리케이션(1230, 1232, 1234, 1236, 1238) 및 데이터 저장(1240)에 의해 나타난 바와 같이 프로그램, 방법, 데이터 저장, 프로그램 가능 로직, 등을 포함할 수 있는 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)을 포함한다. 컴퓨팅 오브젝트(1210, 1212, 등) 및 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)가 멀티미디어 디스플레이 장치 또는 예시에서 도시된 유사한 장치 또는 이동 전화기, PDA, 오디오/비디오 장치, MP3 플레이어, 개인 컴퓨터, 랩탑, 등과 같은 다른 장치를 포함하는 상이한 장치를 포함할 수 있다는 점이 인정될 수 있다. 데이터 저장 장치(1240)는 하나 이상의 캐시 메모리, 하나 이상의 레지스터, 또는 여기에서 개시된 다른 유사한 데이터 저장장치를 포함할 수 있다.
각 컴퓨팅 오브젝트(1210, 1212, 등) 및 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)는 직접적으로 또는 간접적으로 통신 네트워크(1220)의 방식에 의해, 하나 이상의 다른 컴퓨팅 오브젝트(1210, 1212, 등) 및 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)와 통신할 수 있다. 도 12에서 단일 요소로 예시되지만, 통신 네트워크(1242)는 서비스를 도 12의 시스템에 제공하는 다른 컴퓨팅 오브젝트 및 컴퓨팅 장치를 포함할 수 있고/있거나 도시되지 않은 복수의 상호 연결된 네트워크를 나타낼 수 있다. 각 컴퓨팅 오브젝트(1210, 1212, 등) 또는 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)는 또한, 여기에서 설명된 기법 및 개시의 구현예 또는 통신에 적합한 API 또는 다른 오브젝트, 소프트웨어, 펌웨어 및/또는 하드웨어의 이용을 만들 수 있는 어플리케이션(1230, 1232, 1234, 1236, 1238)과 같은 어플리케이션을 포함할 수 있다.
분산형 컴퓨팅 환경을 지지하는 다양한 시스템, 컴포넌트 및 네트워크 구성이 있다. 예컨대, 컴퓨팅 시스템은 유선 또는 무선 시스템에 의해, 로컬 네트워크 또는 넓게 분산된 네트워크에 의해 함께 연결될 수 있다. 임의의 네트워크 기반구조가 여기 다양한 실시예에서 설명된 바와 같이 시스템 자동 진단 데이터 수집에 따라 만들어진 예시적인 통신을 위해 이용될 수 있음에도 불구하고, 현재, 많은 네트워크가 인터넷에 결합되며, 인터넷은 넓게 분산된 컴퓨팅을 위한 기반구조를 제공하고 많은 상이한 네트워크를 포함한다.
따라서, 클라이언트/서버, 피어투피어, 또는 혼합 아키텍처와 같은 네트워크 토폴로지의 호스트 및 네트워크 기반구조가 이용될 수 있다. "클라이언트"는 관련되지 않은 다른 클래스 또는 그룹의 서비스를 이용하는 클래스 또는 그룹의 맴버다. 클라이언트는 프로세스, 즉, 대략 다른 프로그램 또는 프로세스에 의해 제공되는 서비스를 요청하는 명령어 또는 태스크의 세트일 수 있다. 클라이언트 프로세스는, 다른 프로그램 또는 서비스 그 자체에 관하여 임의의 작업 세부사항을 "알아야"하지 않으면서 일부 경우에 요청된 서비스를 이용할 수 있다.
클라이언트/서버 아키텍처, 특히, 네트워크화된 시스템에서, 클라이언트는 보통 다른 컴퓨터, 예컨대, 서버에 의해 제공된 공유된 네트워크 리소스를 액세스하는 컴퓨터이다. 도 12의 예시에서, 비제한적인 예시로서, 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)는 클라이언트로 생각될 수 있고 컴퓨팅 오브젝트(1210, 1212, 등)는 서버로 생각될 수 있고, 여기서 서버로서 역할하는 컴퓨팅 오브젝트(1210, 1212, 등)는 클라이언트 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)로부터 데이터를 수신하고, 데이터를 저장하고, 데이터를 처리하고, 데이터를 클라이언트 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)로 전송하는 것과 같은 데이터 서비스를 제공하지만, 임의의 컴퓨터가 환경에 따라 클라이언트, 서버, 또는 둘 다로 고려될 수 있다.
서버는 보통 인터넷 또는 무선 네트워크 기반구조와 같이 원격 또는 로컬 네트워크에 액세스 가능한 원격 컴퓨터 시스템이다. 클라이언트 프로세스가 제1 컴퓨터 시스템에서 활성화할 수 있고 서버 프로세스가 제2 컴퓨터 시스템에서 활성화할 수 있어 통신 매체 상에서 서로 통신하고 따라서 분산형 기능을 제공하고 복수의 클라이언트가 서버의 정보 수집 능력의 장점을 취하도록 허용할 수 있다. 여기에서 설명된 기법에 따라 이용되는 임의의 소프트웨어 오브젝트가 독립적이거나 복수의 컴퓨팅 장치 또는 오브젝트 전반에 걸쳐 분산될 수 있다.
통신 네트워크(1242) 또는 버스가 인터넷인 네트워크 환경에서, 예컨대, 컴퓨팅 오브젝트(1210, 1212, 등)는 다른 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)가 하이퍼텍스트 전송 프로토콜(HTTP)와 같은 많은 알려진 프로토콜 중 임의의 것을 통하여 통신하는 웹 서버일 수 있다. 서버로 역할하는 컴퓨팅 오브젝트(1210, 1212, 등)는 또한 분산형 컴퓨팅 환경의 특징일 수 있는 클라이언트, 예컨대, 컴퓨팅 오브젝트 또는 장치(1220, 1222, 1224, 1226, 1228, 등)로서 역할할 수 있다.
예컨대, 메모리 및 프로세서 모두로부터 실행되는 프로세스는 컴포넌트일 수 있다. 다른 예시로서, 아키텍처는 전자 하드웨어의 배열(예컨대, 병렬 또는 직렬 트랜지스터), 처리 명령어 및 전자 하드웨어의 배열에 적합한 방식으로 처리 명령어를 구현하는 프로세서를 포함할 수 있다. 또한, 아키텍처는 단일 컴포넌트(예컨대, 트랜지스터, 게이트 어레이, ...) 또는 컴포넌트의 배열(예컨대, 트랜지스터, 프로그램 회로와 연결되는 게이트 어레이, 전력선, 접지, 입력 신호 라인 및 출력 신호 라인, 등의 직렬 또는 병렬 배열)을 포함할 수 있다. 일 예시적인 시스템은 직교 입력/출력 라인 및 패스 게이트 트랜지스터, 전력 소스, 신호 생성기, 통신 버스, 컨트롤러, I/O 인터페이스, 주소 레지스터, 등을 포함하는 스위칭 블록 아키텍처를 포함할 수 있다.
전술한 바에 더하여, 개시된 대상은, 개시된 대상을 구현하도록 전자 장치를 제어하기 위한 하드웨어, 펌웨어, 소프트웨어 또는 이들의 임의의 적절한 조합을 생산하도록 보통의 제조, 프로그래밍 또는 엔지니어링 기법을 이용하는 방법, 장치, 제품으로 구현될 수 있다. 여기에서 사용되는 "장치" 및 "제품"이라는 용어는 전자 장치, 반도체 장치, 컴퓨터, 또는 임의의 컴퓨터 판독가능 장치, 캐리어 또는 매체로부터 액세스 가능한 컴퓨터 프로그램을 포함하도록 의도된다. 컴퓨터 판독가능 매체는 하드웨어 매체 또는 소프트웨어 매체를 포함할 수 있다. 일 예시에서, 비일시적인 매체는 컴퓨터 판독가능 하드웨어 매체를 포함할 수 있다. 컴퓨터 판독가능 하드웨어 매체의 특정 예시는 자기 저장 장치(예컨대, 하드 디스크, 플로피 디스크, 자기 스트립...), 광학 디스크(예컨대, CD, DVD, ...), 스마트 카드 및 플래시 메모리 장치(예컨대, 카드, 스틱, 키 드라이브, ...)를 포함할 수 있지만 여기에 제한되지는 않는다.

Claims (10)

  1. 원격 통신 컴포넌트로부터 수신된 아날로그 신호와 연관된 각 시간 딜레이된 아날로그 신호를 각 디지털 데이터 샘플로 전환하기 위한 복수의 컨버터 서브 컴포넌트를 포함하는 컨버터 컴포넌트; 및
    상기 각 디지털 데이터 샘플과 연관된 상기 각 데이터에 적어도 부분적으로 기초하여 상기 복수의 컨버터 서브 컴포넌트의 각 컨버터 서브 컴포넌트와 연관된 각 전달 함수를 결정하며, 그리고 상기 각 컨버터 서브 컴포넌트 간의 경로차를 완화하는 것을 용이하게 하도록 상기 각 전달 함수에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트를 캘리브래이팅(calibrating)하기 위한 캘리브래이션 컴포넌트
    를 포함하는 시스템.
  2. 제1항에 있어서,
    상기 캘리브래이션 컴포넌트는, 상기 각 컨버터 서브 컴포넌트와 연관된 상기 각 전달 함수를 결정하는 것을 용이하게 하도록 채널 추정을 이용하고, 상기 채널 추정은 최소 제곱 채널 추정(least-squares channel estimation), 데이터 상호상관(data cross-correlation), 반복적 채널 추정(iterative channel estimation), 최소 제곱 평균 채널 추정(least-mean-square channel estimation), 회귀적 최소 제곱 채널 추정(recursive least squares channel estimation) 또는 블라인드 채널 추정(blind channel estimation)인 것인, 시스템.
  3. 제1항에 있어서,
    상기 캘리브래이션 컴포넌트는 상기 각 데이터에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트에 관한 상기 원격 통신 컴포넌트와 연관된 각 전달 특성을 결정하고;
    상기 캘리브래이션 컴포넌트는 상기 통신 컴포넌트 및 상기 원격 통신 컴포넌트 간의 상기 통신 채널 또는 매체와 연관된 상기 전달 특성 및 상기 각 컨버터 서브 컴포넌트에 관한 상기 원격 통신 컴포넌트와 연관된 상기 각 전달 특성에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트 간의 각 경로차를 결정하며; 그리고
    상기 캘리브래이션 컴포넌트는, 상기 각 컨버터 서브 컴포넌트의 캘리브래이션을 용이하게 하도록 상기 각 컨버터 서브 컴포넌트 간의 상기 각 경로차에 적어도 부분적으로 기초하여, 상기 각 컨버터 서브 컴포넌트에 적용하도록 캘리브래이션을 결정하는 것인, 시스템.
  4. 제1항에 있어서,
    상기 캘리브래이션 컴포넌트는 상기 컨버터 서브 컴포넌트와 연관된 명목상 대역폭 또는 명목상 샘플링 주파수 보다 큰 대역폭 또는 샘플링 주파수 상에서 상기 복수의 컨버터 서브 컴포넌트의 컨버터 서브 컴포넌트와 연관된 채널 응답을 결정하는 것인, 시스템.
  5. 제1항에 있어서,
    상기 캘리브래이션 컴포넌트는 상기 각 컨버터 서브 컴포넌트에 대하여 결정된 각 채널 응답에 적어도 부분적으로 기초하여 수정 필터를 구성하고 상기 각 컨버터 서브 컴포넌트 간의 경로차를 균등화 또는 감소하는 것을 용이하게 하도록 상기 각 컨버터 서브 컴포넌트의 각 신호에 상기 수정 필터를 적용하고;
    상기 수정 필터는 아날로그 필터 또는 디지털 필터이고, 상기 각 신호는 상기 각 시간 딜레이된 아날로그 신호 또는 상기 각 디지털 데이터 샘플을 포함하며; 그리고
    상기 캘리브래이션 컴포넌트는 상기 수정 필터를 구성하는 것을 용이하게 하도록, 반복적 프로세스, 적응적 프로세스 또는 직접 연산 중 적어도 하나를 사용하는 것인, 시스템.
  6. 제1항에 있어서,
    상기 각 시간 딜레이된 아날로그 신호를 생성하도록 상기 아날로그 신호를 처리하고 상기 시간 딜레이된 아날로그 신호를 상기 각 컨버터 서브 컴포넌트에 제공하기 위한 인터리버 컴포넌트,
    상기 각 데이터를 결정하는 것을 용이하게 하도록 상기 각 디지털 데이터 샘플을 디코딩하기 위한 디코더 컴포넌트,
    상기 아날로그 신호에 대응하는 디지털 데이터 스트림을 생성하도록, 상기 각 데이터를 포함하는 디지털 데이터 서브스트림을 결합하기 위한 결합기 컴포넌트
    중 적어도 하나를 더 포함하는 시스템.
  7. 원격 통신 장치로부터 수신된 아날로그 신호와 연관된 각 시간 딜레이된 아날로그 신호에 적어도 부분적으로 기초하는 각 디지털 데이터 샘플과 연관된 각 데이터에 적어도 부분적으로 기초하여 복수의 컨버터 서브 컴포넌트의 각 컨버터 서브 컴포넌트와 연관된 각 전달 함수를 결정하는 단계; 및
    상기 각 컨버터 서브 컴포넌트 간의 경로차를 완화하는 것을 용이하게 하도록 상기 각 전달 함수에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트를 조정하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 각 시간 딜레이된 아날로그 신호를 상기 각 디지털 데이터 샘플로 전환하는 단계; 및
    상기 각 컨버터 서브 컴포넌트와 연관된 상기 각 전달 함수의 결정을 용이하게 하도록 채널 추정을 이용하여 상기 각 컨버터 서브 컴포넌트와 연관된 각 채널 응답을 결정하는 단계
    를 더 포함하는 방법.
  9. 제7항에 있어서,
    상기 원격 통신 장치 및 상기 각 데이터에 적어도 부분적으로 기초한 상기 아날로그 신호를 수신한 통신 장치 간의 통신 채널 또는 매체와 연관된 전달 특성을 결정하는 단계;
    상기 각 데이터에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트로의 상기 원격 통신 장치의 각 전달 특성을 결정하는 단계;'
    상기 원격 통신 컴포넌트 및 상기 통신 장치 간의 상기 통신 채널 또는 매체와 연관된 상기 전달 특성 및 상기 각 컨버터 서브 컴포넌트로의 상기 원격 통신 장치의 상기 각 전달 특성에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트 간의 각 경로차를 결정하는 단계; 및
    상기 각 컨버터 서브 컴포넌트의 조정을 용이하게 하도록 상기 각 컨버터 서브 컴포넌트 간의 상기 각 경로차에 적어도 부분적으로 기초하여 상기 각 컨버터 서브 컴포넌트에 적용하도록 조정을 결정하는 단계
    를 더 포함하는 방법.
  10. 제7항에 있어서,
    제1 오프셋 값에 적어도 부분적으로 기초하여 상기 복수의 컨버터 서브 컴포넌트의 컨버터 서브 컴포넌트와 연관된 제1 채널 응답을 결정하는 단계;
    제2 오프셋 값에 적어도 부분적으로 기초하여 상기 컨버터 서브 컴포넌트와 연관된 제2 채널 응답을 결정하며; 그리고
    상기 제1 채널 응답 및 상기 제2 채널 응답에 적어도 부분적으로 기초하여 상기 복수의 컨버터 서브 컴포넌트의 상기 컨버터 서브 컴포넌트 및 제2 컨버터 서브 컴포넌트 간의 경로차를 결정하는 단계
    를 더 포함하는 방법.
KR1020187002515A 2015-06-25 2015-06-25 고속 인터리빙형 어레이의 캘리브래이션 KR20180034441A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037597 WO2016209231A1 (en) 2015-06-25 2015-06-25 Calibration of high-speed interleaved arrays

Publications (1)

Publication Number Publication Date
KR20180034441A true KR20180034441A (ko) 2018-04-04

Family

ID=57585322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002515A KR20180034441A (ko) 2015-06-25 2015-06-25 고속 인터리빙형 어레이의 캘리브래이션

Country Status (6)

Country Link
EP (1) EP3314832A4 (ko)
JP (1) JP2018520590A (ko)
KR (1) KR20180034441A (ko)
CN (1) CN108028814B (ko)
CA (1) CA2990153A1 (ko)
WO (1) WO2016209231A1 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
US8139630B2 (en) * 2005-10-03 2012-03-20 Clariphy Communications, Inc. High-speed receiver architecture
EP1821413B1 (en) * 2006-02-17 2008-12-10 Sicon Semiconductor AB Time-interleaved analog-to-digital-converter
KR20080077755A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 다중 안테나 시스템에서 신호 보정 장치 및 방법
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
JP4623151B2 (ja) * 2008-06-30 2011-02-02 ソニー株式会社 受信装置、受信方法、および無線通信システム
EP2270986B1 (en) * 2009-01-26 2012-01-25 Fujitsu Semiconductor Limited Sampling
US9036689B2 (en) * 2012-03-29 2015-05-19 Terasquare Co., Ltd. Variable-precision distributed arithmetic multi-input multi-output equalizer for power-and-area-efficient optical dual-polarization quadrature phase-shift-keying system
US8872680B2 (en) * 2012-05-18 2014-10-28 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses
US9030341B2 (en) * 2012-06-27 2015-05-12 Broadcom Corporation Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)
CN103107966B (zh) * 2013-01-16 2016-03-30 华为技术有限公司 射频信号收发和处理的方法、设备及基站系统

Also Published As

Publication number Publication date
WO2016209231A1 (en) 2016-12-29
CA2990153A1 (en) 2016-12-29
EP3314832A4 (en) 2019-01-30
EP3314832A1 (en) 2018-05-02
JP2018520590A (ja) 2018-07-26
CN108028814B (zh) 2021-01-05
CN108028814A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US9485039B1 (en) Calibration and tracking of receiver
CN111149308B (zh) 多线路时偏的测量和校正方法
KR102570800B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
CN110266615B (zh) 低isi比低功率芯片间通信方法和装置
US7696915B2 (en) Analog-to-digital converter having reduced number of activated comparators
CN111868661A (zh) 多线路时偏校正方法和系统
TW200949703A (en) Systems and methods for mitigating latency in a data detector feedback loop
AU2016202048B2 (en) Determining the signal quality of an electrical interconnect
US9071262B1 (en) Calibration of high-speed interleaved arrays
CN113728552B (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
US10911212B2 (en) Skew detection and correction for orthogonal differential vector signaling codes
US10887077B1 (en) Method and apparatus for a one bit per symbol timing recovery phase detector
US20110261873A1 (en) Diversity receiver for processing vsb signal
KR20180034441A (ko) 고속 인터리빙형 어레이의 캘리브래이션
TWI729755B (zh) 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法
Tyagi et al. Performance Bounds of ADC-based Receivers Due to Clock Jitter
WO2008118714A2 (en) Circuits, methods and systems for loss-of-signal detection and equalization
KR102399531B1 (ko) 샘플링 클럭-오프셋 보상 방법 및 장치
KR20210136129A (ko) 정적 아날로그 캘리브레이션 회로를 사용하는 클로킹된 데이터 샘플러의 동적 적분 시간 조정

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application