KR102399531B1 - 샘플링 클럭-오프셋 보상 방법 및 장치 - Google Patents

샘플링 클럭-오프셋 보상 방법 및 장치 Download PDF

Info

Publication number
KR102399531B1
KR102399531B1 KR1020160015236A KR20160015236A KR102399531B1 KR 102399531 B1 KR102399531 B1 KR 102399531B1 KR 1020160015236 A KR1020160015236 A KR 1020160015236A KR 20160015236 A KR20160015236 A KR 20160015236A KR 102399531 B1 KR102399531 B1 KR 102399531B1
Authority
KR
South Korea
Prior art keywords
positive
negative
sample
vector
denominator
Prior art date
Application number
KR1020160015236A
Other languages
English (en)
Other versions
KR20160142756A (ko
Inventor
수짓 조스
키란 바이남
아슈토시 디팍 고어
란드라세카르 데자스위 프스
박창순
홍영준
마노즈 초우드하리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/172,487 priority Critical patent/US9787464B2/en
Publication of KR20160142756A publication Critical patent/KR20160142756A/ko
Application granted granted Critical
Publication of KR102399531B1 publication Critical patent/KR102399531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

샘플링 클럭-오프셋 보상 방법 및 장치가 개시된다. 샘플링 클럭-오프셋 보상 방법은 펄스 형태의 데이터 심볼들의 양의 임계치와 음의 임계치를 계산하는 단계; 수신된 샘플들로부터 양의 합산 비율과 음의 합산 비율을 계산하는 단계; 및 상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같고 상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에, 상기 샘플링 클럭-오프셋을 보상하는 단계를 포함할 수 있다.

Description

샘플링 클럭-오프셋 보상 방법 및 장치{METHOD AND APPARATUS FOR CONPENSATING SAMPLING CLOCK-OFFSET}
아래의 실시예들은 무선 통신에 있어서 샘플링 클럭-오프셋을 보상하는 방법 및 장치에 관한 것이다.
디지털 커뮤니케이션 리시버에서, 이상적인 샘플링 시점과 실제 샘플링 시점간의 불일치가 발생할 수 있다. 이는 컨버터를 피딩하는 클럭에서 발생하는 지터(jitter) 때문에 발생할 수 있다. 이것은 데이터 심볼들의 복조에 있어서 오류 샘플들을 초래한다.
샘플링 클럭-오프셋은 클럭 오프셋의 사인에 따라 다음 심볼 또는 이전 심볼로 임의의 심볼의 샘플들이 오버랩되도록 할 수 있다. 그러므로, 임의의 심볼의 복조는 인접 심볼들의 샘플들의 존재 때문에 오류 결정을 초래할 수 있다. 심볼 복조에서 샘플링 클럭-오프셋은 데이터 길이가 증가함에 따라 누적된다. 이는 SNR(Signal-to-noise ratio)을 높이는 것에 의해서는 극복될 수 없다.
일실시예에 따르면, 디지털 커뮤니케이션 리시버에 의해 샘플링 클럭-오프셋 보상 방법은 펄스 형태의 데이터 심볼들의 양의 임계치와 음의 임계치를 계산하는 단계, 수신된 샘플들로부터 양의 합산 비율과 음의 합산 비율을 계산하는 단계 및 상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같고 상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에, 상기 샘플링 클럭-오프셋을 보상하는 단계를 포함할 수 있다.
상기 양의 임계치는 분자의 양수 항과 분모의 양수 항의 비율로서 획득되고 상기 음의 임계치는 분자의 음수 항과 분모의 음수 항의 비율로서 획득되는 샘플링 클럭-오프셋을 보상할 수 있다.
상기 분자의 양수 항은 샘플의 양의 벡터의 구성요소들의 합이고 상기 분자의 음수 항은 샘플의 음의 벡터의 구성요소들의 합이고, 상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은 분자의 양수 집합과 분자의 음수 집합의 인덱스들을 포함할 수 있다.
상기 분자의 양수 집합과 상기 분자의 음수 집합은 레인지(range) 집합의 부분 집합일 수 있다.
상기 샘플의 양의 벡터는 심볼 수신 펄스의 시작에서 획득되는 첫 번째 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR(Over Sampling Ratio)의 수를 수집함으로써 획득되고, 상기 샘플의 음의 벡터는 상기 심볼 수신 펄스의 끝에서 획득되는 마지막 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득될 수 있다.
상기 심볼 수신 펄스는 어드밴스 시간 구간만큼 끝이 잘려진(truncated) 전송 펄스를 시프팅함으로써 획득될 수 있다.
상기 샘플의 양의 벡터와 상기 샘플의 음의 벡터의 두 인접한 샘플들 사이의 거리는 샘플링 주기일 수 있다.
상기 분모의 양수 항은 상기 샘플의 양의 벡터의 구성요소들의 합이고, 상기 분모의 음수 항은 상기 샘플의 음의 벡터의 구성요소들의 합이고, 상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은 분모의 양수 집합과 분모의 음수 집합의 인덱스들일 수 있다.
상기 분모의 양수 집합은 레인지 집합의 부분 집합이고, 상기 분모의 음수 집합은 레인지 집합의 부분 집합이고, 상기 분모의 양수 집합은 상기 분자의 양수 집합과 다르고, 상기 분모의 음수 집합은 상기 분자의 음수 집합과 다를 수 있다.
상기 샘플링 클럭-오프셋 보상 방법은 상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에 한 샘플 왼쪽으로 결정 윈도우를 시프팅함으로써 수행될 수 있다.
상기 샘플링 클럭-오프셋을 보상하는 단계는 상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같은 경우에 한 샘플 오른쪽으로 결정 윈도우를 시프팅함으로써 수행될 수 있다.
상기 방법은 미리 정해진 수의 샘플들 이후에 연속하는 샘플링 클럭-오프셋을 보상하는 단계를 포함하고, 샘플들의 상기 미리 정해진 수는 최대 단편(fractional) 오프셋에 기초하여 계산될 수 있다.
일실시예에 따르면, 샘플링 클럭-오프셋을 보상하기 위한 디지털 커뮤니케이션 리시버는 상기 디지털 커뮤니케이션 리시버는 컨트롤러를 포함하고, 상기 컨트롤러는, 펄스 형태의 데이터 심볼들의 음의 임계치와 양의 임계치를 계산하고, 수신된 샘플들의 양의 합산 비율과 음의 합산 비율을 계산하고, 상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같고 상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에, 상기 샘플링 클럭-오프셋을 보상할 수 있다.
상기 양의 임계치는 분자의 양수 항과 분모의 양수 항의 비율로서 획득되고 상기 음의 임계치는 분자의 음수 항과 분모의 음수 항의 비율로서 획득될 수 있다.
상기 분자의 양수 항은 샘플의 양의 벡터의 구성요소들의 합이고, 상기 분자의 음수 항의 샘플의 음의 벡터의 구성요소들의 합이고, 상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은 분자의 양수 집합과 분자의 음수 집합의 인덱스들을 포함할 수 있다.
상기 분자의 양수 집합과 상기 분자의 음수 집합은 레인지 집합의 부분 집합일 수 있다.
상기 샘플의 양의 벡터는 심볼 수신 펄스의 시작에서 획득되는 첫 번째 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR(Over Sampling Ratio)의 수를 수집함으로써 획득되고, 상기 샘플의 음의 벡터는 상기 심볼 수신 펄스의 끝에서 획득되는 마지막 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득될 수 있다.
심볼 수신 펄스는 어드밴스 시간 구간만큼 끝이 잘려진 전송 펄스를 시프팅함으로써 획득될 수 있다.
상기 샘플의 양의 벡터와 상기 샘플의 음의 벡터의 두 인접한 샘플들 사이의 거리는 샘플링 주기일 수 있다.
상기 분모의 양수 항은 상기 샘플의 양의 벡터의 구성요소들의 합이고, 상기 분모의 음수 항은 상기 샘플의 음의 벡터의 구성요소들의 합이고, 상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은 분모의 양수 집합과 분모의 음수 집합의 인덱스들일 수 있다.
상기 분모의 양수 집합은 레인지 집합의 부분 집합이고, 상기 분모의 음수 집합은 레인지 집합의 부분 집합이고, 상기 분모의 양수 집합은 상기 분자의 양수 집합과 다르고, 상기 분모의 음수 집합은 상기 분자의 음수 집합과 다를 수 있다.
상기 샘플링 클럭-오프셋 보상 방법은 상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에 한 샘플 왼쪽으로 결정 윈도우를 시프팅함으로써 수행될 수 있다.
상기 샘플링 클럭-오프셋을 보상하는 단계는 상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같은 경우에 한 샘플 오른쪽으로 결정 윈도우를 시프팅함으로써 수행될 수 있다.
상기 방법은 미리 정해진 수의 샘플들 이후에 연속하는 샘플링 클럭-오프셋을 보상하는 단계를 포함하고, 샘플들의 상기 미리 정해진 수는 최대 단편(fractional) 오프셋에 기초하여 계산될 수 있다.
도 1는 일실시예에 따른 샘플링 클럭-오프셋을 보상하기 위한 디지털 커뮤니케이션 리시버의 구성 요소를 도시한 도면이다.
도 2는 일실시예에 따른 디지털 커뮤니케이션 리시버에 의해 샘플링 클럭-오프셋 보상 방법에 대한 순서도를 도시한다.
도 3a와 도 3b는 일실시예에 따른 디지털 커뮤니케이션 리시버에 적용된 가우시안 펄스 파형을 나타낸다.
도 4a, 도 4b 및 도 4c는 일실시예에 따른 오류 복조를 위한 샘플들의 위치를 나타낸다.
도 5a는 일실시예에 따른 "4"의 OSR을 가지는 양의 클럭-오프셋의 경우에 오류 샘플의 보상을 보여주는 파형을 나타낸다.
도 5b는 일실시예에 따른 "4"의 OSR을 가지는 음의 클럭-오프셋의 경우에 오류 샘플의 보상을 보여주는 파형을 나타낸다.
도 6은 일실시예에 따른 샘플들의 수를 가지는 양의 합산 비율의 변화를 보여주는 파형을 나타낸다.
도 7은 일실시예에 따른 샘플링 클럭-오프셋을 보상하는 방법을 구현하기 위한 컴퓨팅 장치를 나타낸다.
아래의 특정한 구조적 내지 기능적 설명들은 단지 실시예들을 설명하기 위한 목적으로 예시된 것으로, 특허출원의 범위가 본 명세서에 설명된 내용에 한정되는 것으로 해석되어서는 안된다. 설명한 분야에 속하는 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 본 명세서에서 "일 실시예" 또는 "실시예"에 대한 언급은 그 실시예와 관련하여 설명되는 특정한 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미하며, "일 실시예" 또는 "실시예"에 대한 언급이 모두 동일한 실시예를 지칭하는 것이라고 이해되어서는 안된다.
본 명세서에 개시되어 있는 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 명세서에 개시되어 있는 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 명세서의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본원의 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서 설명될 실시예들은 동영상 안에 포함된 객체의 움직임을 수학식별하고 그 유형을 결정하는데 적용될 수 있다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1는 일실시예에 따른 샘플링 클럭-오프셋을 보상하기 위한 디지털 커뮤니케이션 리시버의 구성 요소를 도시한 도면이다.
샘플링 클럭-오프셋 보상 방법은 디지털 커뮤니케이션 리시버에 의해 샘플링 클럭-오프셋(sampling clock-offset(샘플링 클럭-오프셋))을 보상할 수 있다. 종래의 시스템들과 달리, 제안된 방법은 상관관계에 기초한 기술들을 피함으로써 낮은 복잡도의 메커니즘을 제공하고, 많은 계산 시간을 절약할 수 있다.
일실시예에 따르면, 디지털 커뮤니케이션 리시버(100)는 AD 컨버터(ADC, Analog to Digital Converter) (102), 컨트롤러(104) 및 복호화부(106)을 포함한다.
먼저, 펄스 형태의 데이터 심볼들의 양의 임계치와 음의 임계치가 계산될 수 있다. 일실시예에 따르면, 양의 임계치는 분자의 양수 항과 분모의 양수항의 비율로서 계산될 수 있다. 분자의 양수 항은 샘플의 양의 벡터의 구성요소들의 합이고, 구성요소들은 분자의 양수 집합의 인덱스들을 가질 수 있다. 또한, 분자의 양수 집합은 레인지 집합의 부분 집합일 수 있다. 레인지 집합은 1에서 OSR -1까지의 모든 정수의 집합이고, 여기서 OSR은 샘플링 주기에 대한 심볼 시간 구간에 대한 비율일 수 있다.
또한, 샘플의 양의 벡터는 심볼 수신 펄스의 시작에서 획득되는 최초의 샘플을 가지는 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득될 수 있다. 샘플의 양의 벡터의 두 개의 인접한 샘플들 사이의 거리는 샘플링 주기일 수 있다. 또한, 심볼 수신 펄스는 어드밴스 시간 구간에 의해 끝이 잘려진 전송 펄스를 시프팅함으로써 획득될 수 있다. 끝이 잘려진 전송 펄스는, 끝이 잘려진 전송 펄스의 시간 구간이 심볼의 시간 구간과 동일하고 끝이 잘려진 전송 펄스의 중앙이 전송 펄스의 피크에 대응되도록 전송 펄스의 끝을 자름으로써 획득될 수 있다. 어드밴스 시간 구간은 전송 펄스의 피크에 대응하는 시점에서 심볼의 시간 구간의 절반을 차감함으로써 획득될 수 있다. 또한, 분모의 양수 집합은 레인지 집합의 부분 집합이고, 여기서 분모의 양수 집합은 분자의 양수 집합과 다르다.
또한, 음의 임계치는 분자의 음수 항과 분모의 음수 항의 비율로서 계산될 수 있다. 분자의 음수 항은 샘플의 음의 벡터의 구성요소들의 합이고, 여기서 구성요소들은 분자의 음수 집합의 인덱스들을 가질 수 있다. 분자의 음수 집합은 레인지 집합의 부분 집합일 수 있다. 또한, 샘플의 음의 벡터는 심볼 수신 펄스의 끝에서 획득되는 마지막 샘플을 가지는 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득될 수 있다. 또한, 분모의 음수 항은 샘플의 음의 벡터의 구성요소들의 합이고, 여기서 구성요소들은 분모의 음수 집합의 인덱스들을 가질 수 있다. 분모의 음수 집합은 레인지 집합의 부분 집합이고, 여기서 분모의 음수 집합은 분자의 음수 집합과 다를 수 있다.
AD 컨버터(102)는 펄스 형태의 데이터 심볼을 수신한다. 각각의 심볼은 복수의 샘플들(즉, 신호들)을 포함할 수 있다. 또한, AD 컨버터(102)는 수신된 샘플들을 아날로그에서 디지털 형태로 변환할 수 있다. 또한, AD 컨버터(102)는 변환된 샘플들을 컨트롤러(104)로 보낼 수 있다.
또한, 컨트롤러(104)는 수신된 샘플들의 양의 합산 비율과 음의 합산 비율을 계산하도록 구성될 수 있다. 일실시예에 따르면, OSR 연속 샘플들을 수집함으로써 샘플의 양의 벡터와 샘플의 음의 벡터를 획득한 후에 컨트롤러(104)는 분자의 양수 항과 분모의 양수 항의 비율로서 양의 합산 비율을 계산할 수 있다. 또한, 컨트롤러(104)는 분자의 음수 항과 분모의 음수 항의 비율로서 음의 합산 비율을 계산할 수 있다.
또한, 양의 합산 비율이 양의 임계치보다 작거나 같고 음의 합산 비율이 음의 임계치보다 작거나 같은 경우에, 컨트롤러(104)는 샘플링 클럭-오프셋을 보상하도록 구성될 수 있다. 일실시예에 따르면, 양의 합산 비율이 양의 임계치보다 작거나 같은 경우에 샘플링 클럭-오프셋을 보상하는 단계는 오른쪽으로 한 샘플만큼 결정 윈도우를 시프팅함으로써 수행될 수 있다. 다른 실시예에 따르면, 음의 합산 비율이 음의 임계치보다 작거나 같은 경우에 샘플링 클럭-오프셋을 보상하는 단계는 왼쪽으로 한 샘플만큼 결정 윈도우를 시프팅함으로써 수행될 수 있다.
또한, 복조화부(106)는 컨트롤러(104)로부터 수신된 샘플들을 복조하도록 구성될 수 있다.
또한, 컨트롤러(104)는 샘플들의 미리 정해진 수 num_samples 이후에 연속하는 샘플링 클럭-오프셋을 보상하도록 구성될 수 있고, 여기서 샘플들의 미리 정해진 수는 최대 단편 오프셋에 기초하여 계산될 수 있다. 일실시예에 따르면, 최초의 보상은 모든 num_samples 이후에 적용될 수 있다. mun_samples는 "1"과 오프셋-항의 합이며, 여기서 오프셋 항은 "1"과 아래 개시된 최대 단편 오프셋의 비율로서 획득될 수 있다. mun_samples는 다음의 수학식 1과 같이 나타낼 수 있다.
Figure 112016012986412-pat00001
도 1는 디지털 커뮤니케이션 리시버(100)의 개관을 보여주지만, 다른 실시예가 도 1에 제한되는 것은 아니다. 또한, 디지털 커뮤니케이션 리시버(100)는 서로 통신하는 다른 하드웨어 또는 소프트웨어 구성요소와 더불어 어떤 수의 구성요소들도 포함할 수 있다.
도 2는 일실시예에 따른 디지털 커뮤니케이션 리시버에 의해 샘플링 클럭-오프셋 보상 방법에 대한 순서도를 도시한다.
도 2는 디지털 커뮤니케이션 리시버(100)에 의해 샘플링 클럭-오프셋을 보상하는 단계를 위한 방법(200)을 설명한다.
단계(202)에서, 방법(200)은 양의 임계치와 음의 임계치를 계산하는 단계를 포함한다. 방법(200)은 컨트롤러(104)가 양의 임계치와 음의 임계치를 계산하도록 허용할 수 있다.
일실시예에 따라, 시간 tm에서 피크를 가지는 대칭적인 펄스 형태 P(t)를 가정한다면, 또한 끝이 잘린 펄스 Pt(t)는 수학식 2에 의해 아래와 같이 정의될 수 있다.
Figure 112016012986412-pat00002
또한, 파형 Ps(t)는 수학식 3에 의해 아래와 같이 정의될 수 있다.
Figure 112016012986412-pat00003
또한, 펄스 Ps(t)가 Ts = 1/fs의 주기로 샘플링된다면, OSR은 Tb/TS이다. 또한, 양의 임계치와 음의 임계치는 아래와 같이 수학식 4에 의해 정의될 수 있다.
Figure 112016012986412-pat00004
여기서, Sn p = Ps(nTs) 이고 n = 1, ... OSR인 n은 샘플의 양의 벡터라고 지칭될 수 있으며, 샘플의 양의 벡터는 도 5b에 도시된 것처럼 Ps(t)의 시작에서 Sn p의 첫 번째 샘플을 위치시킴으로써 획득되고, 예를 들어 OSR = 4일 때 양의 임계치는
Figure 112016012986412-pat00005
로서 획득될 수 있다. 도 5b, 도 6 및 도 7에 대해서 동일한 파라미터들이 적용될 수 있다. 또한, 집합 Np는 Sn p의 구성요소의 인덱스들을 포함하는 분자의 양수 집합이고, 이것은 양의 임계치의 분자의 서메이션(summation)에 포함될 수 있다. 또한, Dp는 Sn p의 구성요소의 인덱스들을 가지는 분모의 양수 집합이고, Sn p는 양의 임계치의 분모의 서메이션에 포함될 수 있다. 유사하게, 음의 임계치에 대하여,
Figure 112016012986412-pat00006
는 도 5c에 도시된 것처럼 Ps(t)의 끝에
Figure 112016012986412-pat00007
의 마지막 샘플을 위치시킴으로써 획득된 샘플의 음의 벡터일 수 있다. 집합 Nm은
Figure 112016012986412-pat00008
의 구성요소들의 인덱스를 가지는 분자의 음수 집합이고,
Figure 112016012986412-pat00009
는 음의 임계치의 분자의 서메이션에 포함되며, Dm은
Figure 112016012986412-pat00010
의 구성요소들의 인덱스들을 가지는 분모의 음수 집합이고,
Figure 112016012986412-pat00011
는 음의 임계치의 분모의 서메이션에 포함될 수 있다. 또한, 분모의 양수 집합(Np)는 분모의 양수 집합(Dp)와 다르고, 분자의 음수 집합(Nm)은 분모의 음수 집합(Dm)과 다르다 (즉,
Figure 112016012986412-pat00012
). 일실시예에 따르면, 집합 Np, Dp, Nm 및 Dm의 크기는 집합 {1, 2, 3, ... , OSR-1}의 어떤 값으로도 가정될 수 있다. 예를 들어, "4"의 오버 샘플링 비율과 Np = Dm = {1, 2}, Nm = Dp = {3, 4}를 가정하면, 양의 임계치와 음의 임계치는 아래 수학식 5에 의해 결정될 수 있다.
Figure 112016012986412-pat00013
단계(204)에서, 방법(200)은 펄스 형태의 데이터 심볼들을 수신하는 단계를 포함하고, 여기서 각각의 심볼은 복수의 샘플들을 포함할 수 있다. 방법(200)은 디지털 커뮤니케이션 리시버(100)가 펄스 형태의 데이터 심볼들을 수신하는 것을 허용하고, 각각의 심볼은 복수의 샘플들을 포함할 수 있다.
단계(206)에서 방법(200)은 샘플 "n"으로부터 샘플 n+OSR-1까지의 샘플들을 포함하는 벡터를 획득하는 단계를 포함할 수 있다. 방법(200)은 컨트롤러(104)가 샘플 "n"으로부터 샘플 n+OSR-1까지의 샘플의 벡터를 획득하도록 허용할 수 있다.
단계(208)에서 샘플 "n"이 nprev(이전 샘플) + num_sampes(샘플들의 수)보다 큰 것으로 결정되는 경우에, 단계(210)에서 방법(200)은 양의 임계치를 포함할 수 있다. 단계(210)에서 양의 합산 비율이 양의 임계치보다 작거나 같은 것으로 결정되는 경우에, 단계(212)에서 방법(200)은 오른쪽으로 한 샘플만큼 수신된 신호를 시프팅하는 단계를 포함할 수 있다.
단계(210)에서 양의 합산 비율이 양의 임계치보다 작거나 같은 것으로 결정되는 경우에, 단계(214)에서 방법(200)은 음의 합산 비율이 음의 임계치보다 작거나 같은지를 결정하는 단계를 포함할 수 있다. 단계(214)에서 음의 합산 비율이 음의 임계치보다 작거나 같은 것으로 결정되는 경우에, 단계(216)에서 방법(200)은 왼쪽으로 한 샘플만큼 수신된 신호를 시프팅하는 단계를 포함할 수 있다. 단계(214)에서 음의 합산 비율이 음의 임계치보다 작거나 같은 것으로 결정된다면, 샘플 "n"을 1만큼 증가하고 방법(200)은 위에서 설명된 대로 단계(206)을 수행할 수 있다.
단계(208)에서 샘플 "n"이 nprev(이전 샘플) + num_samples(샘플들의 수)보다 크지 않은 것으로 결정된다면, 샘플 "n"은 1만큼 증가하고 방법(200)은 위에서 설명된 대로 단계(206)을 수행할 수 있다.
일실시예에 따르면, 양의 합산 비율과 음의 합산 비율은 아래 수학식 6에 의해 결정될 수 있다.
Figure 112016012986412-pat00014
여기서,
Figure 112016012986412-pat00015
는 수신된 심볼
Figure 112016012986412-pat00016
에 대응하는 수신된 벡터이다.
또한, 양의 합산 비율은 양의 오프셋에 대응하고 음의 합산 비율은 음의 오프셋에 대응될 수 있다. 양의 합산 비율과 음의 합산 비율의 계산을 위한 샘플 위치들은 양의 임계치와 음의 임계치의 경우에서와 동일할 수 있다. 양의 임계치의 값이 양의 임계치보다 작거나 같은 경우 또는 음의 합산 비율이 음의 임계치보다 작거나 같은 경우에, 추가적인 오류 샘플의 존재가 결정될 수 있다.
또한, 양의 오프셋의 경우에, 샘플링 클럭-오프셋은 샘플 콜렉션 윈도우를 오른쪽으로 한 샘플만큼 시프팅함으로써 보상될 수 있다. 또한 음의 오프셋의 경우에, 보상은 샘플 콜렉션 윈도우를 왼쪽으로 한 샘플만큼 시프팅함으로써 적용될 수 있다. 또한, 방법(200)은 각각의 교정(correction) 이후 오직 샘플의 num_samples 이후에 샘플링 클럭-오프셋을 보상할 수 있다. 이것은 임의의 교정 이후에 오류 샘플이 진정 샘플(genuine symbol)로 드리프트하기까지 Ts의 시간이 걸린다는 사실 때문이다. 이러한 드리프트를 위해 요구되는 샘플들의 수는 1+1/ε일 수 있다.
도 3a와 도 3b는 일실시예에 따른 디지털 커뮤니케이션 리시버에 적용된 가우시안 펄스 파형을 나타낸다.
일실시예에 따르면, 0.3의 BT 프로덕트(product)를 가지는 가우시안 필터의 임펄스 응답에서 B는 대역폭이고, T는 시간 구간이며, 도 3a에 도시된 바와 같이 ISI(inter-symbol interference)는 6 심볼에 걸쳐있다.
또한, 디지털 커뮤니케이션 리시버(100)에서 가우시안 펄스의 일부는 도 3b에 도시된 바와 같이 전송된 심볼들에 대한 결정을 수행하기 위하여 샘플링될 수 있다.
도 4a, 도 4b 및 도 4c는 일실시예에 따른 오류 복조를 위한 샘플들의 위치를 나타낸다.
노이즈가 없는 오류 복조(erroneous demodulation)의 직전에 샘플들의 위치는 도 4a에 도시되어 있다. 샘플 "S1"과 샘플 "S2"는 진정 샘플들을 나타내고, "S3"와 "S4"는 오류 샘플들을 나타낸다. 또한, 다음 심볼들에 대응하는 심볼들에서, 오류 샘플들(즉, "S3"와 "S4")의 크기는 더 커지고 노이즈가 없는 다음 심볼들의 오류 복조로 이어질 수 있다.
또한, 노이즈가 존재하는 경우에, 복조 성능은 샘플의 강도(strength)와 오퍼레이션의 SNR에 의존하여 하나의 오류 샘플의 존재에 영향을 주기 시작할 수 있다. 또한, 오류 샘플이 복조 과정에서 나타나기 시작하는 시점을 수학식별하는 것이 가능하다. 오프셋이 양의 오프셋인지 음의 오프셋인지에 따라 이전 심볼 또는 다음 심볼에 대응하여 샘플이 심볼 경계를 넘거나 펄스에서 떨어지는(falls) 경우에 심볼에서 진정 샘플은 다음 심볼들에서 오류 샘플이 될 수 있다.
도 4b에 도시된 바와 같이, 양의 클럭-오프셋에 대하여, 첫 번째 샘플 "S1"
은 다음 심볼들에서 오류 샘플이 될 수 있다. 또한, 각각의 샘플의 크기는 펄스 형태 및 OSR에 의존할 수 있다. 도 4C에 도시된 것처럼, 음의 클럭-오프셋에 대하여, 마지막 샘플 "S4"는 다음 심볼들에서 오류 샘플이 될 수 있다. 또한, 도 5b와 도 5c에 도시된 예시에서 (S1+S2)/ (S3+S4)인 양의 임계치와 (S3+S4)/ (S1+S2)인 음의 임계치는 0.74로 동일할 수 있다.
도 5a는 일실시예에 따른 "4"의 OSR을 가지는 양의 클럭-오프셋의 경우에 오류 샘플의 보상을 보여주는 파형을 나타낸다.
도 5a는 본원에 개시된 실시예들에 따라 위에서 언급된 대로 양의 임계치와 음의 임계치와 "4"의 OSR을 가지는 양의 클럭-오프셋의 경우에 오류 샘플의 보상을 나타내는 파형을 도시한다. 더 앞선 심볼의 "S2" 샘플은 이제 현재 심볼의 "S1" 샘플이다.
도 5b는 일실시예에 따른 "4"의 OSR을 가지는 음의 클럭-오프셋의 경우에 오류 샘플의 보상을 보여주는 파형을 나타낸다.
도 5b는 본원에서 개시된 실시예들에 따라 "4"의 OSR을 가지는 음의 클럭-오프셋의 경우에 오류 샘플의 보상을 나타내는 파형을 도시한다. 도 5b에 도시된 음의 클럭-오프셋의 경우에, 오류 샘플은 현재 심볼에 포함된다. 앞선 샘플의 샘플 "S1"의 크기는 이제 현재 심볼의 샘플 "S2"이다.
도 6은 일실시예에 따른 샘플들의 수를 가지는 양의 합산 비율의 변화를 보여주는 파형을 나타낸다.
도 6에 도시된 것처럼, 샘플링 클럭-오프셋의 보상은 양의 합산 비율이 0.74 아래로 떨어질 때 적용될 수 있다. 또한, 변화가 점차적으로 평균에 수렴하는 동안에(while the variation becomes gradual with averaging), 양의 합산 비율은 대략적으로 0.74에서 1.33으로 변화될 수 있다.
도 7은 일실시예에 따른 샘플링 클럭-오프셋을 보상하는 방법을 구현하기 위한 컴퓨팅 장치를 나타낸다.
일실시예에 따른 샘플링 클럭-오프셋 보상 방법을 구현하는 컴퓨팅 장치(702)는 ALU(Arithmetic Logic Unit)(706) 및 컨트롤러(704)가 구비된 적어도 하나의 프로세서(708), 메모리(710), 저장부(712), 복수의 네트워크 장치(716) 및 복수의 입출력부(I/O)(714)을 포함할 수 있다. 프로세서(708)는 알고리즘의 명령을 처리할 수 있다. 프로세서(708)는 도 1 내지 도 6을 통하여 전술한 하나 이상의 동작을 수행할 수 있다. 프로세서(708)는 컨트롤러(704)의 명령을 수신하고 이를 처리할 수 있다. 또한, 명령의 수행에 포함된 논리적 오퍼레이션과 수학적 오퍼레이션은 ALU(706)의 도움으로 계산될 수 있다.
전체 컴퓨팅 장치(702)는 복수의 동종 및/또는 이종의 코어들, 복수의 상이한 종류의 CPU들, 특별한 미디어 및 다른 가속기들(accelerators)로 구성될 수 있다. 프로세서(708)는 알고리즘의 명령을 처리하는 것을 담당할 수 있다. 또한, 복수의 프로세서(708)는 단일 칩 또는 복수의 칩들에 걸쳐 위치할 수 있다.
구현을 위해 요구되는 명령과 코드들을 포함하는 알고리즘은 메모리(710) 또는 저장 장치(712) 또는 그 둘 다에 저장될 수 있다. 메모리(710)는 도 1 내지 도 6을 통하여 전술한 하나 이상의 동작을 수행하기 위한 인스트럭션들(instructions)을 저장하거나 또는 컴퓨팅 장치(702)가 운용되면서 획득된 데이터와 결과를 저장할 수 있다. 수행되는 동안에, 인스트럭션들 및 명령들은 메모리(710) 또는 저장 장치(712)로부터 인출되고, 프로세서(708)에 의해 수행될 수 있다.
임의의 하드웨어 구현에 있어서, 네트워크 장치(716) 또는 외부 I/O 장치(714)는 컴퓨팅 장치와 연결되어 네트워크 장치와 외부 I/O 장치를 통한 구현을 서포트할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 디지털 커뮤니케이션 리시버
102: AD 컨버터
104: 컨트롤러
106: 복호화부

Claims (25)

  1. 디지털 커뮤니케이션 리시버에 의해 수행되는 샘플링 클럭-오프셋 보상 방법에 있어서,
    펄스 형태의 데이터 심볼들의 양의 임계치와 음의 임계치를 계산하는 단계;
    수신된 샘플들로부터 양의 합산 비율과 음의 합산 비율을 계산하는 단계; 및
    상기 양의 합산 비율이 상기 양의 임계치 이하이고, 상기 음의 합산 비율이 상기 음의 임계치 이하인 경우에, 상기 샘플링 클럭-오프셋을 보상하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 양의 임계치는,
    분자의 양수 항과 분모의 양수 항의 비율로서 획득되고,
    상기 음의 임계치는,
    분자의 음수 항과 분모의 음수 항의 비율로서 획득되는
    방법.
  3. 제2항에 있어서,
    상기 분자의 양수 항은,
    샘플의 양의 벡터의 구성요소들의 합이고,
    상기 분자의 음수 항은,
    샘플의 음의 벡터의 구성요소들의 합이고,
    상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은,
    분자의 양수 집합과 분자의 음수 집합의 인덱스들을 포함하는
    방법.
  4. 제3항에 있어서,
    상기 분자의 양수 집합과 상기 분자의 음수 집합은,
    레인지(range) 집합의 부분 집합인
    방법.
  5. 제3항에 있어서,
    상기 샘플의 양의 벡터는,
    심볼 수신 펄스의 시작에서 획득되는 첫 번째 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR(Over Sampling Ratio)의 수를 수집함으로써 획득되고,
    상기 샘플의 음의 벡터는,
    상기 심볼 수신 펄스의 끝에서 획득되는 마지막 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득되는
    방법.
  6. 제5항에 있어서,
    상기 심볼 수신 펄스는,
    어드밴스 시간 구간만큼 끝이 잘려진(truncated) 전송 펄스를 시프팅함으로써 획득되는
    방법.
  7. 제5항에 있어서,
    상기 샘플의 양의 벡터와 상기 샘플의 음의 벡터의 두 인접한 샘플들 사이의 거리는 샘플링 주기인
    방법.
  8. 제2항에 있어서,
    상기 분모의 양수 항은,
    상기 샘플의 양의 벡터의 구성요소들의 합이고,
    상기 분모의 음수 항은,
    상기 샘플의 음의 벡터의 구성요소들의 합이고,
    상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은,
    분모의 양수 집합과 분모의 음수 집합의 인덱스들인
    방법.
  9. 제8항에 있어서,
    상기 분모의 양수 집합은,
    레인지 집합의 부분 집합이고,
    상기 분모의 음수 집합은,
    레인지 집합의 부분 집합이고,
    상기 분모의 양수 집합은,
    상기 분자의 양수 집합과 다르고,
    상기 분모의 음수 집합은,
    상기 분자의 음수 집합과 다른
    방법.
  10. 제1항에 있어서,
    상기 샘플링 클럭-오프셋을 보상하는 단계는,
    상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에 한 샘플 왼쪽으로 결정 윈도우를 시프팅함으로써 수행되는
    방법.
  11. 제1항에 있어서,
    상기 샘플링 클럭-오프셋을 보상하는 단계는,
    상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같은 경우에 한 샘플 오른쪽으로 결정 윈도우를 시프팅함으로써 수행되는
    방법.
  12. 제1항에 있어서,
    미리 정해진 수의 샘플들 이후에 연속하는 샘플링 클럭-오프셋을 보상하는 단계
    를 더 포함하고,
    상기 샘플들의 상기 미리 정해진 수는 최대 단편(fractional) 오프셋에 기초하여 계산되는
    방법.
  13. 디지털 커뮤니케이션 리시버에 있어서,
    적어도 하나의 프로세서; 및
    상기 프로세서에 의해 실행될 인스트럭션들을 저장하는 적어도 하나의 메모리
    를 포함하고,
    상기 인스트럭션들은,
    상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
    펄스 형태의 데이터 심볼들의 음의 임계치와 양의 임계치를 계산하는 동작;
    수신된 샘플들의 양의 합산 비율과 음의 합산 비율을 계산하는 동작; 및
    상기 양의 합산 비율이 상기 양의 임계치 이하이고, 상기 음의 합산 비율이 상기 음의 임계치 이하인 경우에, 샘플링 클럭-오프셋을 보상하는 동작
    을 실행하도록 구성되는 디지털 커뮤니케이션 리시버.
  14. 제13항에 있어서,
    상기 양의 임계치는,
    분자의 양수 항과 분모의 양수 항의 비율로서 획득되고,
    상기 음의 임계치는,
    분자의 음수 항과 분모의 음수 항의 비율로서 획득되는
    디지털 커뮤니케이션 리시버.
  15. 제14항에 있어서,
    상기 분자의 양수 항은,
    샘플의 양의 벡터의 구성요소들의 합이고,
    상기 분자의 음수 항은,
    샘플의 음의 벡터의 구성요소들의 합이고,
    상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은,
    분자의 양수 집합과 분자의 음수 집합의 인덱스들을 포함하는
    디지털 커뮤니케이션 리시버.
  16. 제15항에 있어서,
    상기 분자의 양수 집합과 상기 분자의 음수 집합은,
    레인지 집합의 부분 집합인
    디지털 커뮤니케이션 리시버.
  17. 제15항에 있어서,
    상기 샘플의 양의 벡터는,
    심볼 수신 펄스의 시작에서 획득되는 첫 번째 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR(Over Sampling Ratio)의 수를 수집함으로써 획득되고,
    상기 샘플의 음의 벡터는,
    상기 심볼 수신 펄스의 끝에서 획득되는 마지막 샘플을 가지는 상기 심볼 수신 펄스의 등거리의 샘플들의 OSR 수를 수집함으로써 획득되는
    디지털 커뮤니케이션 리시버.
  18. 제17항에 있어서,
    상기 심볼 수신 펄스는,
    어드밴스 시간 구간만큼 끝이 잘려진 전송 펄스를 시프팅함으로써 획득되는
    디지털 커뮤니케이션 리시버.
  19. 제17항에 있어서,
    상기 샘플의 양의 벡터와 상기 샘플의 음의 벡터의 두 인접한 샘플들 사이의 거리는 샘플링 주기인
    디지털 커뮤니케이션 리시버.
  20. 제14항에 있어서,
    상기 분모의 양수 항은,
    상기 샘플의 양의 벡터의 구성요소들의 합이고,
    상기 분모의 음수 항은,
    상기 샘플의 음의 벡터의 구성요소들의 합이고,
    상기 양의 벡터의 구성요소들과 상기 음의 벡터의 구성요소들은,
    분모의 양수 집합과 분모의 음수 집합의 인덱스들인
    디지털 커뮤니케이션 리시버.
  21. 제20항에 있어서,
    상기 분모의 양수 집합은,
    레인지 집합의 부분 집합이고,
    상기 분모의 음수 집합은,
    레인지 집합의 부분 집합이고,
    상기 분모의 양수 집합은,
    상기 분자의 양수 집합과 다르고,
    상기 분모의 음수 집합은,
    상기 분자의 음수 집합과 다른
    디지털 커뮤니케이션 리시버.
  22. 제13항에 있어서,
    상기 샘플링 클럭-오프셋을 보상하는 동작은,
    상기 음의 합산 비율이 상기 음의 임계치보다 작거나 같은 경우에 한 샘플 왼쪽으로 결정 윈도우를 시프팅함으로써 수행되는
    디지털 커뮤니케이션 리시버.
  23. 제13항에 있어서,
    상기 샘플링 클럭-오프셋을 보상하는 동작은,
    상기 양의 합산 비율이 상기 양의 임계치보다 작거나 같은 경우에 한 샘플 오른쪽으로 결정 윈도우를 시프팅함으로써 수행되는
    디지털 커뮤니케이션 리시버.
  24. 제13항에 있어서,
    상기 인스트럭션들은, 상기 프로세서로 하여금,
    미리 정해진 수의 샘플들 이후에 연속하는 샘플링 클럭-오프셋을 보상하는 동작을 더 실행하도록 구성되고,
    상기 샘플들의 상기 미리 정해진 수는 최대 단편(fractional) 오프셋에 기초하여 계산되는
    디지털 커뮤니케이션 리시버.
  25. 제1항 내지 제12항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록된 컴퓨터에서 판독 가능한 기록 매체.
KR1020160015236A 2015-06-03 2016-02-05 샘플링 클럭-오프셋 보상 방법 및 장치 KR102399531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/172,487 US9787464B2 (en) 2015-06-03 2016-06-03 Method and apparatus for compensating for sampling clock-offset

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN2790/CHE/2015 2015-06-03
IN2790CH2015 2015-06-03

Publications (2)

Publication Number Publication Date
KR20160142756A KR20160142756A (ko) 2016-12-13
KR102399531B1 true KR102399531B1 (ko) 2022-05-19

Family

ID=57575029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160015236A KR102399531B1 (ko) 2015-06-03 2016-02-05 샘플링 클럭-오프셋 보상 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102399531B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112134825B (zh) * 2020-09-21 2021-06-15 易兆微电子(杭州)股份有限公司 一种低复杂度高性能的gfsk基带定时同步方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112291B1 (ko) * 2011-12-01 2020-06-04 삼성전자주식회사 단일 캐리어 블록 전송에서의 톤-별 확산을 이용한 채널 완화를 위한 방법 및 시스템

Also Published As

Publication number Publication date
KR20160142756A (ko) 2016-12-13

Similar Documents

Publication Publication Date Title
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
US9485039B1 (en) Calibration and tracking of receiver
KR101684801B1 (ko) 최적의 비트 에러율과 실시간 적응 등화를 위한 시그마 추적 아이다이어그램 모니터 방법 및 장치
US8422971B2 (en) Spur mitigation for wireless communication systems
US11689233B2 (en) Density function centric signal processing
US9825791B2 (en) Method and device for receiving frequency-shift keying signal
CN103547344A (zh) 一种周跳的检测方法、装置及接收机
US9793928B2 (en) Method and device for measuring the current signal-to-noise ratio when decoding LDPC codes
US20140044222A1 (en) Method and device for detecting received signal using median absolute deviation
KR102399531B1 (ko) 샘플링 클럭-오프셋 보상 방법 및 장치
KR102457566B1 (ko) 데이터 패킷의 버스트의 길이에 기초하여 변복조를 수행하는 변복조기 및 상기 복조기가 수행하는 방법
CN107708145B (zh) 一种同步检测的方法及同步检测设备
CN107347043B (zh) 接收器以及在接收器中补偿载波频率偏移的方法
US8958166B2 (en) Method and system for sliding-window based phase, gain, frequency and DC offset estimation for servo channel
CN116827345A (zh) 一种多通道采样时间误差校正方法、装置、设备及介质
RU175190U1 (ru) Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по двухпозиционным сигналам
US7701374B2 (en) Method and apparatus for automatic optimal sampling phase detection
US8565353B1 (en) Unfolded decision-directed loop, architectures, apparatuses and systems including the same, and methods, algorithms and software for reducing latency in decision-directed loops
CN109150488B (zh) 基于双边沿检测的低复杂度定时同步处理方法及装置
US9787464B2 (en) Method and apparatus for compensating for sampling clock-offset
KR101851079B1 (ko) Fmcw 레이더를 이용한 이동 타겟 탐지 장치 및 방법
US9729361B2 (en) Fractional delay estimation for digital vector processing using vector transforms
US9325551B2 (en) Removal of irrelevance in phase-modulated digital carrier-signals
KR102392938B1 (ko) 초저전력 수신기의 직류 오프셋을 추정하고 보상하는 방법 및 시스템
KR101884228B1 (ko) Ｏｑｐｓｋ 수신 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right