CN108028814A - 高速交织阵列的校准 - Google Patents

高速交织阵列的校准 Download PDF

Info

Publication number
CN108028814A
CN108028814A CN201580081232.7A CN201580081232A CN108028814A CN 108028814 A CN108028814 A CN 108028814A CN 201580081232 A CN201580081232 A CN 201580081232A CN 108028814 A CN108028814 A CN 108028814A
Authority
CN
China
Prior art keywords
adc
subassemblies
data
subassembly
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580081232.7A
Other languages
English (en)
Other versions
CN108028814B (zh
Inventor
摩西·马尔金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magnesium Unicom Solutions Ltd Co
Original Assignee
Magnesium Unicom Solutions Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnesium Unicom Solutions Ltd Co filed Critical Magnesium Unicom Solutions Ltd Co
Publication of CN108028814A publication Critical patent/CN108028814A/zh
Application granted granted Critical
Publication of CN108028814B publication Critical patent/CN108028814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Radio Transmission System (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

提供了用于校准高速交织模数转换器(ADC)阵列的技术。收发机包括ADC部件，其包括可以被交织以利于高速数据传送的子ADC阵列。ADC部件处理从远程发射机接收的信号以便于恢复接收到的数据。收发机可以包括校准部件，用于基于恢复的数据来确定收发机与远程发射机之间的通信信道或介质的传输特性以及远程发射机到阵列中的每个子ADC的传输特性。校准部件基于各传输特性来校准阵列中的子ADC以便于校正子ADC路径差异，以便于减小将由该路径差异引起的失真，其中，校准部件可以使用信道估计来确定阵列中的子ADC的传输函数。

Description

高速交织阵列的校准
技术领域
本公开整体上涉及信息通信，并且更具体地，涉及高速交织阵列的校准。
背景技术
诸如收发机等的通信设备可以用于从其他通信设备传输或接收语音数据或其他数据。语音数据或其他数据可以通过有线或无线通信连接进行通信。趋势是增加可以传送的数据量和数据通信的速度。
随着通信数据率、速度和带宽的增长，用于传输、处理、和接收数据的电路也需要处理高带宽信号。由许多使用数字信号处理的系统使用的一个部件是可以用于将模拟信号(例如，语音信号)转换为数字形式以用于进一步的数字信号处理的模拟-数字转换器(ADC)。用于设计能够以高采样速度支持相对高带宽的ADC的一种方法是交织ADC的阵列(例如，子ADC的阵列)，其中，阵列中的每个子ADC可以以相对较低的速度操作。来自阵列的子ADC的较低采样数字数据样本可被组合以生成高速数字数据流。这样可以使得阵列的子ADC能够在较低的速度操作，因此可以利用当前集成电路处理技术的限制来设计子ADC。这种传统的交织式ADC设计的一个挑战可能是，子ADC之间的任何处理差异都可能导致组合数字流的失真。这样的处理差异或不匹配可以包括例如与阵列的子ADC相关联的不同的低频偏移、体增益、延迟以及更一般地不同的路径传输函数。
系统设计者通常可以尝试设计ADC阵列，使得这些路径差异可以相对较小。然而，对于高速通信系统的更有效的面积和功率设计，可能会产生不希望的功率和面积损失，以及采用更复杂的电路设计来将这些失真保持在可接受的水平。这些损失可能是显著的，并且显著增加系统的功率和面积要求，因此可能期望避免这种损失，功率和面积要求。
而且，在常规系统中，通常可能使用(例如，和/或需要)诸如数-模转换器(DAC)之类的辅助硬件来通过生成用于校准或修正路径差异的测试/校准信号来校正这些失真。这样的常规设计会增加系统的成本和复杂性和/或使用可能受到限制，例如，如果测试信号干扰通信信道的信号传输，并且因此这样的校准通常仅被允许在数据实际在通信信道上传送之前的特时序间段内执行。
用于校正与子ADC的阵列相关联的这种失真的另一常规方法可以是使用能够对接收到的信号进行过采样的采样阵列，其中从对接收到的信号进行过采样所收集的信息可以用于校准和校正与子ADC相关联的处理路径差异。然而，这样的常规方法会使系统设计显着复杂化，并且可能导致用于系统设计的不期望的较高功率和面积，因为用于获得过采样信道信号的采样速度较高。
用于校正与子ADC阵列相关联的这种失真的一些其他常规方法可以包括添加可以用于校准阵列的其他子ADC的路径的另一个ADC或一个或多个子ADC，所述其他子ADC的路径用于处理实际的信道信号。然而，这些常规方法也可能采用不期望的昂贵和低效的系统设计。
发明内容
在示例实施例中，本文共开了一种系统，包括转换器部件，其包括转换器子部件的集合，用于将与从远程通信部件接收的模拟信号相关联的各时间延迟的模拟信号转换成各数字数据样本。系统还包括校准部件，用于至少部分基于与所述各数字数据样本相关联的各数据来确定与所述转换器子部件的集合中的各转换器子部件相关联的各传输函数，以及至少部分基于所述各传输函数来校准所述各转换器子部件，以便于减小所述各转换器子部件之间的路径差异。
在另一个示例实施例中，本文公开了一种方法，包括至少部分基于与各数字数据样本相关联的各数据来确定与转换器子部件的集合中的各转换器子部件相关联的各传输函数，所述各数字数据样本至少部分基于与从远程通信设备接收的模拟信号相关联的各时间延迟的模拟信号。方法还包括至少部分基于所述各传输函数来调整所述各转换器子部件，以便于减小所述各转换器子部件之间的路径差异。
在又一个示例实施例中，本文公开了一种系统，包括用于将与从远程通信设备接收的模拟信号相关联的各时间延迟的模拟信号数字化的装置，以生成与各时间延迟的模拟信号相对应的各数字数据样本，其中，用于数字化的装置包括用于数字化的子装置的集合。系统还包括用于至少部分基于与各数字数据信号相关联的各数据来确定与用于数字化的子装置的集合中的各用于数字化的子装置相关联的各传输函数的装置。系统还包括用于至少部分基于各传输函数来校准各用于数字化的子装置以便于减少各用于数字化的子装置之间的路径差异的装置。
附图说明
图1示出了根据公开的主题的各个方面和实施例的能够利于校准收发机部件的子ADC的阵列的子模数转换器(子ADC)以利于校正或减小子ADC路径差异的示例非限制性系统的框图。
图2描绘了根据所公开的主题的各个方面和实施例的能够利于校准收发机部件的子ADC阵列的子ADC以便于校正或减小子ADC路径差异的示例非限制性系统的图。
图3示出了根据所公开的主题的各个方面和实施例的收发机部件的示例非限制性实施例的框图。
图4示出了根据本公开主题的各个方面和实施例的可以利于校准收发机部件的子ADC阵列的子ADC以便于校正或减小子ADC路径差异的方法的示例非限制性实施例的流程图。
图5描绘了根据所公开的主题的各个方面和实施例的可以利于校准收发机部件的子ADC阵列的子ADC以便于校正或减小子ADC路径差异的方法的另一个示例非限制性实施例的流程图。
图6呈现了根据所公开的主题的各个方面和实施例的可以在更大(例如超标称)带宽或采样频率上确定或估计子ADC的各子路径，以便于校准收发机部件的子ADC的阵列的子ADC，以便于校正或减小子ADC路径差异的方法的示例非限制性实施例的流程图。
图7描绘了根据所公开的主题的各个方面和实施例可以结合时钟恢复以便于对子ADC阵列的ADC子部件进行路径校正以便于校正或减小子ADC路径差异的方法的示例非限制性实施例的流程图。
图8示出了根据所公开的主题的各个方面和实施例的可以使用时序偏移来调整子ADC阵列中的ADC子部件的子ADC路径，以便于校正或减小子ADC路径差异的示例非限制性实施例方法的流程图。
图9示出了根据所公开的主题的各个方面和实施例的可以配置滤波器(例如，数字滤波器或模拟滤波器)以便于校正或减小子ADC路径差异的示例非限制性实施例方法的流程图。
图10呈现了根据所公开的主题的各个方面和实施例的可以确定各估计的子ADC信道的各函数以便于校正或减小子ADC路径差异的示例非限制性方法的流程图。
图11示出了其中可以结合本文公开的一个或多个方面实现的示例电子计算环境的框图。
图12示出了可以结合本文公开的各种方面操作的示例数据通信网络的框图。
具体实施方式
介绍了用于校准高速交织模数转换器(ADC)阵列的技术。收发机部件可以包括ADC部件，ADC部件可以包括可以被交织以便于高速数据通信的子ADC阵列。收发机部件可以从远程发射机部件(例如，发射机、收发机、或其他类型的通信设备)接收包括数据的信号(例如，模拟信号)。当收发机部件接收到模拟信号时，交织器部件可以在阵列的子ADC上使所接收的模拟信号交织，其中交织器部件或校准部件可以处理模拟信号以对该模拟信号实现或引入相应的时间延迟在其被输入到阵列的各子ADC之前生成一组时间延迟的模拟信号(例如，具有相应的时间延迟)。阵列的子ADC和/或收发机部件的另一个(或多个)部件可以处理(例如，采样、转换、解码、和/或以其他方式处理)各时间延迟的模拟信号以便于恢复(例如，便于确定、识别、解码和/或解密等)由远程发射机发送的数据(例如，以数字形式)。
收发机部件还可以包括校准部件，其可以校准或调整阵列的子ADC以便于校正或减小子ADC路径差异。校准部件可以实际上在任何期望的时间执行对子ADC的这种校准或调整，例如，在ADC部件或相关联的设备(例如，收发机部件)的启动期间、在运行时间(showtime)期间、在与和收发机部件相关联的数据传输的连接期间和连接中、响应于条件的发生(例如，响应于条件的检测)、和/或在另一个期望的时间。
校准部件可以至少部分基于对恢复数据的分析来确定收发机部件与远程发射机部件之间的通信信道或介质的传输特性以及远程发射机部件相对于阵列中的每个子ADC的传输特性。例如，校准部件能够确定各传输特性，这是因为由子ADC输出的数字数据流可以取决于远程传输的数据以及与该子ADC关联的子ADC路径的信道特性。对于阵列中的每个子ADC，校准部件还可以知道来自特定子ADC的接收信号的样本以及用于生成该样本的远程传输数据。至少部分地基于了解用于特定子ADC的样本和用于生成样本的远程传输数据，校准部件可以例如使用信道估计来确定特定子ADC的传输函数。校准部件可以校准阵列的各子ADC，以便于至少部分地基于各传输特性或传输函数来校正或减小子ADC路径差异，以便于减小本来将会由于未校正或未减小的路径差异而产生的失真。由校准部件校准的阵列的各子ADC可以利于提供能够与接收到的信号(例如，模拟信号)相对应的各数字数据子流作为输出。ADC部件或另一部件(例如，模拟部件)可以对各子ADC的各数字数据子流进行组合、集成或解交织，以生成可以准确地表示包含在所接收的模拟信号中的数据的数字数据流。
图1示出了根据公开的主题的各个方面和实施例的能够利于校准收发机部件的子ADC的阵列的子ADC以便于校正或减小子ADC路径差异的示例非限制性系统100的框图。系统100可以是或可以包括例如可以以期望的高速率执行模拟信号的模数转换的高速通信和/或采样系统。系统100可以用于以一个或多个期望的速度(例如，10千兆位/秒(G)、40G、100G、和/或更快或不同的传送速率)来利于语音或数据传送。系统100可以结合电收发机、光收发机、无线收发机、背板收发机、芯片到芯片收发机或各种其他类型的收发机中的任一种来使用。
系统100可以包括能够用于传送业务(例如，话音或数据业务)的收发机部件102(例如，收发机)，其中收发机部件102可以从通信设备(例如远程发射机部件104)接收业务，并且可以将业务传输到另一个通信设备。收发机部件102可以是能够传送业务的设备，或者可以是能够传送业务的设备的一部分。例如，收发机部件102可以是或可以是调制解调器或路由器(例如，10G调制解调器或路由器(例如，10G-baseT调制解调器或路由器)、40G调制解调器或路由器(例如，40G-baseT调制解调器或路由器)、100G调制解调器或路由器(例如，100G-baseT调制解调器或路由器)、或能够采用另一种(例如，更快或不同)通信速率的调制解调器或路由器)、能够促进业务传送的交换机、能够采用光通信技术和/或无线通信技术的通信设备、或其他类型的通信设备。
收发机部件102可以包括一个或多个(例如，1,2,3,4,...)发射机和一个或多个(例如，1,2,3,4,...)接收机，其能够促进发射和接收语音或数据传送。在一些实施方式中，收发机部件102可以采用允许双向同时通信的全双工系统。收发机部件还可以采用一个或多个感应设备，例如，能够促进语音或数据传送的一个或多个天线。
收发机部件102还可以包括ADC部件106，其可以将从诸如远程发射机部件104等的另一个通信设备接收的模拟信号转换为相对应的数字信号。ADC部件106可以包括可以用于处理接收到的信号(例如，将接收到的模拟信号转换为相对应的数字信号)的ADC子部件(在本文中也被称为子ADC)的集合。例如，ADC子部件的集合可以包括ADC子部件1108、ADC子部件2110、直到ADC子部件k112，其中k实际上可以是任何期望的数目。ADC子部件(例如，108,110,112等)的集合可以以ADC子部件的阵列的形式来构建，所述ADC子部件可以被交织并且可以并行操作以便于支持期望的高带宽并且对接收的信号执行高速处理，如本文中更充分地公开的。
为了便于交织，收发机部件102还可以包括交织器部件114，该交织器部件114可以对在阵列的各交织的ADC子部件(例如，108、110、112等)上接收的模拟信号进行交织阵列，其中交织器部件114或校准部件120可以处理模拟信号以对该模拟信号实现或引入相应的时间延迟，以在信号被输入到ADC部件106之前产生时间延迟的模拟信号(例如，具有相应的时间延迟)。交织器部件114可以包括期望数目的输出(例如k个输出)，其可以将延迟的模拟信号(例如，具有相应的延迟)提供给各ADC子部件(例如108、110、112等)的各输入。各ADC子部件(例如，108、110、112等)可以以ADC子部件的指定采样或处理速率对各时间延迟模拟信号进行采样或执行其他处理，以便于确定每个数据样本的模拟值并且将数字样本的模拟值转换或数字化成各数字值，以产生各数字数据样本，以便于从各时间延迟的模拟信号中恢复数据。
例如，各ADC子部件(例如，108、110、112等)可以以相对较低的速度操作以处理(例如，采样、转换或数字化、和/或以其他方式处理)接收到的信号的各个部分，但是部分归因于ADC子部件(例如，108、110、112等)的交织和并行操作，各ADC子部件(例如，108、110、112等)的组合操作可以使得ADC部件106能够以期望的高速处理所接收的信号，以产生各数字数据流作为输出。例如，来自以相对较低的速度产生的各ADC子部件(例如，108、110、112等)的各数字数据样本可以被组合(例如，由组合器部件116)以产生更高速度的数字数据流，其中生成的数字数据流的更高速度可以取决于ADC子部件的数量和ADC子部件的采样或处理速度。作为具体的非限制性示例，如果期望ADC部件106以10G的速率将模拟信号转换成数字信号，并且如果希望使用1G ADC子部件(例如，采样或处理1G)以形成ADC部件106，则ADC部件106可以被配置为包括10个1G的ADC子部件，这些子部件可以被交织并且可以并行操作以便于处理接收到的模拟信号，其中k＝10。10个ADC子部件中的交织和并行操作可以便于使得ADC部件106以10G的速率处理所接收的模拟信号。
阵列的各ADC子部件(例如108、110、112等)和/或收发机部件102的另一个部件(诸如解码器部件118)可以处理(例如，采样、转换或数字化、解码和/或以其它方式处理(例如，解密))模拟信号以便于恢复(例如，便于确定，识别等)由收发机部件102从远程发射机部件104接收的数据(例如，数字形式)。例如，各ADC子部件中的每一个都可以对模拟信号进行采样以生成模拟信号的样本，并且可以对样本进行转换或数字化以生成数字数据样本。各ADC子部件可以将各数字数据样本提供(例如，传送)到组合器部件116，该组合器部件116可以组合或者集成各数字数据样本以生成数字数据流。组合器部件116可以将数字数据流发送(例如，传送)到解码器部件118。解码器部件118可以对包括来自各ADC子部件的组合的数字数据样本的数字数据流进行解码，以便于从数字数据样本恢复(例如生成、确定、识别等)数据。
在收发机部件102的正确的链接操作中，收发机部件102(例如，收发机部件102的接收机)通常可能针对在来自远程发射机部件104的信号中接收到的数据做出相对较少的错误。由于由收发机部件102确定的恢复的数据通常可以是正确的或者至少大体上可靠地正确，所以一旦在收发机部件102恢复了远程传输的数据，恢复的数据可以被用来利于确定远程发射机部件104和收发机部件102之间的通信信道或介质的传输特性，和/或确定远程发射机部件104相对于阵列中的每个ADC子部件(例如，108、110、112等)的各传输特性。
为了便于进行这样的确定和执行其他操作，收发机部件102可以包括校准部件120，校准部件120可以分别校准或调整阵列的各ADC子部件(例如，108、110、112等)和/或与各个阵列相关联的信息或路径(例如，ADC子路径)，以便于校正或减小与各ADC子部件相关联的各子ADC路径差异，以便于减小本来将由于未校正或未减小的路径差异而产生的失真。校准部件120可以校准或调整阵列的各ADC子部件(例如，108、110、112等)以便于校正或减小子ADC路径差异。校准部件120可以实际上在任何期望的时间执行对ADC子部件(例如，108、110、112等)的这种校准或调整，例如，在ADC部件106或相关联的设备(例如，收发机部件102)的启动期间、在运行时间期间、在与和收发机部件102相关联的数据传输的连接期间和连接中、定期地、响应于与收发机部件102、ADC部件106、或其他部件相关联的条件的发生(例如，响应于条件的检测)、和/或在另一个期望的时间。
在一些实施方式中，校准部件120可以至少部分地基于由校准部件120对恢复的数据的分析来确定收发机部件102与远程发射机部件104之间的通信信道或介质的传输特性，以及远程发射机部件104相对于阵列中的各ADC子部件(例如，108、110、112等)中的每个的传输特性。例如，校准部件120可以操作以确定各传输特性，因为由特定ADC子部件输出的数字数据流可能取决于远程传输的数据以及与该特定ADC子部件相关联的子ADC路径的信道特性。对于阵列的每个ADC子部件(例如，108、110、112等)，校准部件120还可以了解来自阵列的特定ADC子部件的被接收信号的样本，以及用于生成这些样本的远程发送的数据(例如，由特定ADC子部件接收)。
至少部分基于了解特定ADC子部件的样本和用于生成那些样本的远程传输数据，校准部件120可以例如确定与特定ADC子部件相关联的传输函数，例如，使用信道估计。校准部件120可以使用多种信道估计技术中的任何一种以便于确定与特定ADC子部件相关联的传输函数。例如，校准部件120可以使用最小二乘信道估计技术、数据互相关技术、迭代信道估计技术(例如，最小均方(LMS)信道估计、递归最小二乘(RLS)信道估计等)、盲信道估计、或其他期望的信道估计技术，以利于确定与阵列的特定ADC子部件相关联的传输函数。
至少部分地基于阵列的每个ADC子部件(例如，108、110、112等)的各传输特性(例如，传输函数)，校准部件120可以确定与各ADC子部件(例如，108、110、112等)相关联的各路径差异(例如，子ADC处理路径差异)。根据各种实施方式，校准部件120可以使用校准部件120可以从均衡器(例如均衡器部件或均衡滤波部件的输出)或收发机部件102的解码器部件118的输出获得的信息确定或估计与各ADC子部件(例如，108、110、112等)相关联的各路径差异(例如，子ADC处理路径差异)。例如，关于解码器输出，校准部件120可以使用由发送数据到收发机部件102的远程发射机部件104引入的纠错码的信息或与纠错码有关的信息。例如，校准部件120可以至少部分地基于从收发机部件102的均衡器或解码器部件118的输出获得的信息来利于确定或估计阵列的每个ADC子部件(例如，108、110、112等)的各传输特性或传输函数。
校准部件120还可以至少部分地基于与各ADC子部件(例如，108、110、112等)相关联的各路径差异来确定可以用来校准或校正各ADC子部件(例如，108、110、112等)的各校准或校正。例如，校准部件120可以分析与各ADC子部件(例如，108、110、112等)相关联的各路径差异，并且可以确定可以对各ADC子部件(例如，108、110、112等)执行或进行的校准、调整或校正以便于使与各ADC子部件(例如，108,110,112等)相关联的各子ADC路径均衡或大体均衡和/或减少或减小与各ADC子部件(例如，108、110、112等)相关联的各子ADC路径之间的差异。
校准部件120可以至少部分地基于各传输特性或传输函数校准或调整阵列的各ADC子部件(例如，108、110、112等)以便于校正或减小与各ADC子部件相关联的各子ADC路径差异，以便于减小本来将由于未校正或未减小的路径差异而产生的失真。例如，使用校准部件120针对各ADC子部件(例如，108、110、112等)确定的各校准或校正信息，校准部件120可以校准或调整阵列的各ADC子部件(例如，108、110、112等)以便于校正或减小各子ADC路径差异，以便于减小与路径差异相关的失真。
由校准部件120校准或调整的阵列中的各ADC子部件(例如，108、110、112等)，可以利于提供能够与接收的模拟信号相对应的各数字数据子流作为输出。组合器部件116可以接收数字数据子流，并且可以对各ADC子部件(例如，108、110、112等)的各数字数据子流组合、集成或者解交织，以便以期望的高速度生成可以准确地表示接收到的模拟信号中包含的数据的数字数据流。
在一些实现中，校准部件120可以使用期望的信道估计技术来执行信道估计，以在比与ADC子部件(例如，108、110、112等)相关联的标称ADC采样频率或带宽相对更大的带宽或采样频率上估计或确定ADC子部件(例如，108、110、112等)的信道。校准部件120可以部分地通过使用期望数量(例如，两个或更多)的采样偏移测量每个ADC子部件(例如，108、110、112等)的信道响应来执行这种信道估计。例如，如果校准部件120利用定义的第一偏移值(例如0)的时序偏移(例如，如由校准部件120有意引入)来测量、和估计或确定ADC子部件的信道，并且利用定义的第二偏移值(例如，T/2，其中T可以是与ADC部件106相关联的采样时序)的时序偏移来测量、和估计或确定ADC子部件的信道，则校准部件120可以针对定义的第二偏移值(例如，T/2)的采样时序而不是针对ADC部件106的采样时序(例如，T)来重建或确定ADC子部件的信道，并且相应地可以了解，得知或将ADC子部件的信道确定为1/T的正带宽而不是1/2T。校准部件120可以使用通过这样的过采样测量的每个ADC子部件的信道导出或确定的信道信息，以使得校准部件120能够更准确地确定阵列的各ADC子部件(例如108、110、112等)之间的路径处理差异，因为校准部件120现在可以在比与ADC部件106相关联的标称采样速率更高的采样速率上得到与各ADC子部件(例如，108、110、112等)相关联的路径信息。
在其它实施方式中，校准部件120可将时钟恢复结合到与ADC子部件(例如，108、110、112等)相关联的路径校正算法中，其中校准部件120可以对阵列的每个ADC子部件(例如，108、110、112等)执行时序-恢复计算(例如，可以确时序序恢复)，这可能导致阵列的所有ADC子部件(例如108、110、112等)从路径差异角度彼此接近，从而导致相同或大体相同的恢复相位，并且因此使与各ADC子部件(例如，108、110、112等)相关联的各ADC路径延迟均衡或大体上均衡。这可以利于校正各ADC子部件(例如，108、110、112等)之间的路径差异以及从由各ADC子部件(例如，108、110、112)产生的各数字数据流中减小由ADC部件106产生的组合数字数据流中的失真
校准部件120还可以根据由校准部件120针对时序恢复(例如，一般时序恢复)执行的确定或计算或由收发机部件102实现或在其上实现的同步(例如，针对同步系统)来确定或得出阵列的各ADC子部件(例如，108、110、112等)的子ADC时序差异。例如，校准部件120可以从与期望对其进行校正的特定ADC子部件(例如，108、110、或112)相对应的一般时序恢复块中确定或选择数据，并且校准部件120可以使用与一般时序恢复模块有关的这种数据以便于确定或得出阵列的各ADC子部件(例如，108、110、112等)的子ADC时序差异。校准部件120可以使用与阵列的各ADC子部件(例如，108、110、112等)的子ADC时序差有关的信息以便于确定将要对各ADC子部件(例如，108、110、112等)执行的校准、调整或校正以便于使与各ADC子部件(例如，108,110,112等)相关联的各子ADC路径均衡或大体上均衡，和/或减少或减小与各ADC子部件(例如，108、110、112等)相关联的各子ADC路径之间的差异。
根据其他实施方式，校准部件120可以修改或调整与ADC子部件相关联的时序偏移，直到所有ADC子部件(例如，108、110、112等)具有相同或至少大体相同的信道传输函数。通过这样做，校准部件120可以均衡各ADC子部件(例如，108、110、112等)的各子ADC路径延迟，而校准部件120不必执行额外的计算(以及使用额外的资源)。
在一些实施方式中，校准部件120可以使用每个ADC子部件(例如，108、110、112等)的估计或确定的信道的信息来以便于配置校正滤波器，例如，子ADC路径数字校正滤波器，其能够用于促进处理每个子ADC信号以均衡各ADC子部件(例如，108、110、112等)之间的路径差异。校准部件120可以使用迭代/自适应技术或使用直接计算来配置子ADC路径校正数字滤波器。在某些实施方式中，校准部件120可以采用可以是模拟滤波器的校正滤波器，其中校准部件120可以促进至少部分地基于每个ADC子部件(例如，108、110、112等)的估计或确定的信道的信息来控制或配置模拟校正滤波器，以便于处理每个子ADC信号以均衡各ADC子部件(例如，108、110、112等)之间的路径差异。
在其他实施方式中，校准部件120可以确定(例如，运算，计算)每个ADC子部件(例如，108、110、112等)的估计的子ADC信道的函数，其中校准部件120可以使用与ADC子部件相关联的功能作为度量，通过该度量，可以均衡与该ADC子部件关联的子ADC信道延迟。例如，校准部件120可以针对阵列中的所有ADC子部件(例如，108、110、112)确定或计算一组期望的多抽头响应(例如，一组最大2抽头)的响应。校准部件120可以在阵列的所有ADC子部件(例如，108、110、112等)上比较多抽头响应。校准部件120可以执行算法(例如，多抽头响应调整算法)以便于调整与各ADC子部件(例如，108、110、112等)相关联的各多抽头响应相关联的一个或多个函数、参数或控制机制，以便于使得各个多抽头响应对于所有ADC子部件(例如，108、110、112等)是相同的或至少大体相同的(例如，可具有相同或大体相同的值)，这可以指示各子ADC路径可以是相同的。例如，校准部件120可以(例如，使用延迟线)调整与ADC子部件或子ADC校正滤波器(例如，子ADC数字校正滤波器)等相关联的函数、参数或控制机制(例如采样时间)，以便于使得各个多抽头响应对于所有的ADC子部件(例如，108、110、112等)是相同的或者至少大体相同。例如，该算法可以是迭代的，并且校准部件120可以执行该算法以便于数字地或者模拟地调整各子ADC路径，以使各子ADC路径相同或者至少大体上相同。校准部件120还可以执行该算法以便于配置各子ADC路径以减少或最小化各个多抽头响应之间的差异。采用该算法，校准部件120可以利于从由各ADC子部件(例如，108、110、112)产生的各部分数字数据流中减少由ADC部件106产生的组合数字数据流中的失真。
参考图2(以及图1)。图2描绘了根据所公开的主题的各个方面的可以便于校准收发机部件的子ADC的阵列的子ADC以便于校正或减小子ADC路径差异的系统200的示例性非限制性实施例的图。系统200可以包括收发机部件202、远程发射机部件104、ADC部件106、交织器部件114、组合器部件116、解码器部件118和校准部件204。ADC部件106可以包括一组ADC子部件，其包括ADC子部件1108(子adc1)、ADC子部件2110(子adc2)、直到ADC子部件k112(子adck)。
远程发射机部件104可以处理包括一组符号X_j(例如，数据符号)的模拟信号并将其传送到收发机部件202，其中模拟信号(例如，编码的模拟信号)可以包括或表示语音或可以表示由远程发射机部件104传送的语音或数据的数据业务。收发机部件202可以从远程发射机部件104接收包括语音或数据业务的模拟信号。
收发机部件202可以对模拟信号执行模拟预处理206，以便于将模拟信号转换成数字信号，以及对所接收的模拟信号执行其他处理。在一些实施方式中，交织器部件114可处理模拟信号以生成模拟信号的相应的时间延迟的模拟信号，其中可以将该相应的时间延迟的模拟信号提供给各ADC子部件(例如108、110、112等)。
各ADC子部件(例如，108、110、112等)可以处理相应时间延迟的模拟信号，以将那些相应时间延迟的模拟信号转换为各数字信号。各ADC子部件(例如，108、110、112等)可以将各数字信号提供(例如，传送)到组合器部件116，并且组合器部件116可以组合或集成各数字信号(例如，各数字数据子流)以生成数字数据流(例如，集成数字数据流)。
系统200还可以包括均衡器部件208，其可以从组合器部件116接收数字数据流。均衡器部件208可以分析和处理数字数据流，以便于均衡数字数据流和/或对数字数据流执行其他数字信号处理或滤波。例如，均衡器部件208可使用一个或一个以上均衡技术(例如，数字信号处理(DSP)技术、自适应均衡技术、滤波技术等)或其他处理技术以便于处理所接收的数字数据流。
由均衡器部件208处理的数字数据流可以被提供(例如，传送)到解码器部件118。解码器部件118可以对从均衡器部件208接收到的经处理的数字数据流进行解码，以确定、产生、或恢复包含在数字数据流内的数据(例如，语音或其他数据)。例如，数字数据流可以包括由均衡器部件208处理的，从各ADC子部件(例如，108、110、112等)输出的数字数据样本。解码器部件118可以解码各数字数据样本(例如，解码数字数据样本中的经编码的符号)以便于从数字数据样本恢复(例如，生成、确定、识别等)数据。所恢复的数据可以是例如在数字数据流的解码期间由解码器部件118确定或识别的数据符号(例如，X_j)。
校准部件204可以检测或接收来自解码器部件118的经解码的输出(例如，经解码的数据符号，X_j)。校准部件还可以检测或接收来自各ADC子部件(例如，108、110、112等)的各数字信号(例如，子ADC输出，其可以是数字数据子流)。校准部件204可以分析与原始模拟信号和恢复的数据(例如，经解码的数据)相关联的各数字信号以便于校准子ADC阵列中的各ADC子部件(例如，108、110、112等)，以便于校正或减小子ADC路径差异。
在一些实施方式中，校准部件204可以对各ADC子部件(例如，108、110、112等)中的每一个执行信道估计以使用期望的信道估计技术(例如，最小二乘信道估计技术、数据互相关技术、迭代信道估计技术(例如，LMS信道估计、RLS信道估计等)、盲信道估计、或其他期望的信道估计技术)来估计或确定各ADC子部件(例如，108、110、112等)的各信道，以便于确定与子ADC阵列的各ADC子部件(例如，108、110、112等)相关联的各传输函数。例如，使用期望的信道估计技术，校准部件204可以至少部分地基于(例如，根据)从ADC子部件1108输出的数字数据样本和从解码器部件118检测到的恢复的数据(例如，经解码的数据符号X_j)执行关于ADC子部件1108(子adc1)的信道估计，以估计或确定ADC子部件1108的信道(如在210所示)。使用期望的信道估计技术，校准部件204还可以至少部分地基于(例如，根据)从ADC子部件2110输出的数字数据样本和从解码器部件118检测到的恢复的数据(例如，经解码的数据符号X_j)执行关于ADC子部件2110(子adc2)的信道估计，以估计或确定ADC子部件2110的信道(如在212所示)。此外，使用期望的信道估计技术，校准部件204可以至少部分地基于(例如，根据)从ADC子部件k112输出的数字数据样本和从解码器部件118检测到的恢复的数据(例如，经解码的数据符号X_j)执行关于ADC子部件k112(子adck)的信道估计，以估计或确定ADC子部件k112的信道(如在214所示)。
校准部件204可以分析各信道估计(例如，子ADC1的估计信道、子ADC2的估计信道、和/或、(直到)子ADCk的估计信道)以便于确定各ADC子部件(例如，108、110、112等)的传输函数，以便于校准各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异。至少部分地基于对各信道估计的分析结果，校准部件204可以确定要在各ADC子部件(例如，108、110、112等)上或针对各ADC子部件使用的校准，以便于校准各ADC子部件，以便于校正或减小子ADC路径差异。例如，校准部件204可以确定子ADC时序偏斜校正(如在216所示)和/或其他类型的校准，并且可以生成相对应的校正或校准函数或控制，这些函数或控制可以被应用于各ADC子部件(例如，108、110、112等)或各ADC子部件的各数据路径(例如输入数据路径)的全部或一部分，以便于根据定义的路径校正标准，至少部分地基于各信道估计(例如，各ADC子部件(例如，108、110、112等)的子ADC1的估计信道、子ADC2的估计信道、和/或(直到)子ADCk的估计信道)来校正或减小子ADC路径差异。
校准部件204可以利于将各校正或校准函数或控制应用于各ADC子部件(例如，108、110、112等)或各ADC子部件的各数据路径(例如，输入数据路径)的全部或期望部分，以便于校准各ADC子部件以及校正或减小子ADC路径差异。响应于各个校正或校准函数或控制被应用于各ADC子部件(例如，108、110、112等)或各ADC子部件的各数据路径(例如，输入数据路径)的全部或期望部分，可以减小、最小化或消除各ADC子部件(例如，108、110、112等)之间的子ADC路径差异。
图3示出了根据所公开的主题的各个方面和实施例的收发机部件300的示例性，非限制性实施例的框图。收发机部件300可以用于发送或接收语音或数据传送。在一些实施方式中，收发机部件300可以是全双工收发机
收发机部件300可以包括发射机部件302，发射机部件302可以包括一个或多个发射机子部件(例如，发射机)，其可以利于从收发机部件300向经由有线、光学或无线通信连接(例如，通信信道)与收发机部件300通信地连接的通信设备发送语音信息或数据。在一些实施方式中，发射机部件302可以包括例如多个(例如2,3,4，...)个发射机子部件。
收发机部件300还可以包括接收机部件304，接收机部件304可以包括一个或多个接收机子部件(例如，接收机)，其可以利于从经由有线、光学或无线通信连接(例如，通信信道)与收发机部件300通信地连接的通信设备接收语音信息或数据。在一些实施方式中，接收机部件304可以包括例如多个(例如2,3,4，...)接收机子部件。
收发机还可以包括交织器部件306，交织器部件306可以被用来在ADC部件308的子ADC阵列的各交织的ADC子部件上交织所接收的模拟信号。在一些实施方式中，交织器部件306(或校准部件312)可以处理模拟信号以对该模拟信号实现或引入相应的时间延迟，以在该信号被输入到ADC部件308之前产生时间延迟的模拟信号(例如，具有相应的时间延迟)。
收发机部件300可以包括ADC部件308，ADC部件308可以包括一组ADC子部件，这组ADC子部件可以以交织结构来布置或配置，以便于将模拟信号转换为数字信号，如本文更充分地公开的。ADC部件308的各ADC子部件可以接收与从远程通信设备接收到的模拟信号相关的各模拟信号(例如，分别是时间延迟的模拟信号)、可以对(例如，使用样本部件)各模拟信号进行采样，并且可以将各模拟信号转换或数字化(例如，经由转换器或数字化部件)成各数字数据样本，各数字数据样本可以具有与各模拟信号相对应(例如，可以与模拟信号样本的模拟值相对应)的数字值。
收发机部件300还可以包括解码器部件310，其可以解码和/或纠错数字数据流，所述数字数据流包括从ADC部件308的ADC子部件输出的数字数据子流的组合的或集成的数字数据样本，以便于根据期望的解码和/或纠错技术确定或恢复在模拟信号中发送到收发机部件300的数据(例如，确定数据的数据值)。解码器部件310可以采用例如Reed-Solomon算法，Hamming码、Bose、Ray-Chaudhuri、Hocquenghem(BCH)算法、前向纠错(FEC)算法或其他解码算法或纠错算法等，以便于解码和/或校正与数字数据子流的各数字数据样本相关联的错误，以便于确定或恢复模拟信号的数据。
收发机部件300还可包括校准部件312，校准部件312可分别校准或调整ADC部件308的各ADC子部件和/或与各阵列相关联的信息或路径(例如，ADC子路径)以便于校正或减小与各ADC子部件相关联的各子ADC路径差异，以便于减小本来将由于未校正或未减小的路径差异而产生的失真。根据各个方面和实施方式，校准部件312可以包括例如校准管理部件314、监视部件316、分析器部件318、计算器部件320、信道估计器部件322、偏移部件324、和滤波器部件326。
校准管理部件314可以控制或管理校准管理部件314的各种部件(例如，监视器部件316、分析器部件318、计算器部件320等)的操作、校准管理部件314的各种部件之间的数据流、校准管理部件314与其他部件(例如，ADC部件308、解码器部件310、处理器部件330、数据存储332等)之间的数据、和/或与校准管理部件314相关联的其他操作。使用校准管理部件314的各种部件，校准管理部件314可分别校准或调整ADC部件308的各ADC子部件和/或与各阵列相关联的信息或路径(例如，ADC子路径)，以便于校正或减小与各ADC子部件相关联的各子ADC路径差异(例如，均衡或大体上均衡各子ADC路径)，如本文更全面公开的。
监视器部件316可以监视、感测或检测信息与收发机部件300相关联的信息，例如与通信条件有关的信息，与传输特性有关的信息等。例如，监视器部件316可以至少部分地基于从信号中恢复的数据，来监视、感测或检测与收发机部件300和另一通信设备(例如，远程发送设备)之间的通信信道或介质的传输特性有关的信息。监视器部件316还可以至少部分地基于从信号中恢复的数据，来监视、感测或检测与另一个通信设备到ADC部件308的每个ADC子部件的传输特性有关的信息。
分析器部件318可分析、评估或比较与收发机部件300相关联的数据，以便于校准或调整ADC部件308的各ADC子部件和/或与各阵列相关联的信息或路径(例如，ADC子路径)，以便于校正或减小与各ADC子部件相关联的各子ADC路径差异(例如，均衡或大体均衡各子ADC路径)。可以由分析器部件318分析的数据可能涉及与接收的模拟信号相关联的恢复的数据(例如，数字数据)、各种类型的传输特性(例如，如本文更全面公开的)、与信道估计或信道响应有关的信息、由计算器部件320执行的计算所产生的信息、与各ADC子部件相关联的各传输函数有关的信息、与各ADC子部件之间的各路径差有关的信息、和/或与ADC子部件的校准有关的其他信息。至少部分基于数据分析，分析器部件318可以生成可以由校准管理部件314使用的分析结果，以便于做出与ADC部件308的各ADC子部件和/或与各阵列相关联的信息或路径(例如，ADC子路径)的校准或调整有关的确定，以便于校正或减小与各ADC子部件相关联的各子ADC路径差异。
计算器部件320可以使用方程(包括本文所公开的方程)和/或矩阵来对数据值执行计算(例如，数学计算)以产生计算结果。校准管理部件314可以使用计算结果以便于校准或调整ADC部件308的各ADC子部件和/或与各阵列相关联的信息或路径(例如，ADC子路径)以便于校正或减小与各ADC子部件相关联的各子ADC路径差异。
信道估计器部件322可以执行信道估计或确定，以便于例如使用期望的信道估计技术来确定与ADC部件308的各ADC子部件相关联的各传输函数。信道估计器部件322可以采用多种信道估计技术中的任何一种以便于确定这种传输函数。例如，信道估计器部件322可以使用最小二乘信道估计技术、数据互相关技术、迭代信道估计技术(例如，LMS信道估计、RLS信道估计、盲信道估计等)、或者其他期望的信道估计技术，以便于确定这样的传输函数。
可以采用偏移部件324来实现或引入一个或多个偏移(例如时序偏移)以便于测量，确定或估计各子ADC在一个或多个偏移上的各信道响应(例如，通过信道估计器部件322)。如本文更充分地公开的，这可以利于在更精细的时间段(例如由于偏移促成的过采样)更准确地重构ADC部件308的每个ADC子部件的信道。校准管理部件314还可以使用偏移部件324以便于调整时序偏移，以便于调整各ADC子部件的各传输函数，直到各ADC子部件的各传输函数是相同的或至少大体相同。
滤波器部件326可以包括一个或多个模拟或数字滤波器，其可以对诸如模拟信号(例如，模拟数据样本)或数字信号(例如，数字数据样本)等的信息进行滤波或处理以便于使ADC部件308的各ADC子部件之间的子ADC路径差异均衡或至少大体均衡。滤波器部件326可以利于至少部分地基于与ADC部件308的每个ADC子部件的估计或确定的信道响应有关的信息来配置滤波器(例如，模拟校正滤波器或数字校正滤波器)。滤波器部件326可以使用配置的滤波器以便于处理各ADC子部件的各子ADC信号，以便于使ADC部件308的各ADC子部件之间的路径差异均衡或大体上均衡。根据实施方式，滤波器部件326可以使用迭代或自适应技术或者使用直接计算(例如，如计算器部件320所提供的)来配置滤波器(例如，子ADC路径校正数字滤波器)。在某些实现中，滤波器部件326可以采用可以是模拟滤波器的校正滤波器，其中校准管理部件314可以至少部分地基于各ADC子部件的估计的或确定的信道响应的信息来利于控制或配置模拟校正滤波器，以便于处理各子ADC信号，以便于使得ADC部件308的各ADC子部件之间的路径差异均衡或大体上均衡。
收发机部件300还可以包括组合器部件328，该组合器部件328可以组合、集成、或者解交织ADC部件308的各子ADC的各数字数据子流，以生成可以准确地表示包含在所接收的模拟信号中的数据的数字数据流，如本文更充分地公开的。组合器部件328可以与ADC部件308相关联(例如，通信地连接)以便于从ADC部件308的ADC子部件接收数字数据子流。组合器部件328还可以与校准部件312相关联，以便于将各数字数据子流(例如，各数字数据样本)提供给校准部件312以供校准部件312进行分析以便于校准或调整ADC部件308的各ADC子部件和/或与各阵列相关联的路径(例如，ADC子路径)的信息，以便于校正或减小与各ADC子部件相关联的各子ADC路径差异(例如，均衡或大体上均衡各子ADC路径)。
收发机部件300还可以包括处理器部件330，其可以结合其他部件(例如发射机部件302、接收机部件304、交织器部件306、ADC部件308、解码器部件310、校准部件312等)操作以便于执行收发机部件300的各种功能，例如本文公开的那些功能。处理器部件330可以使用能够处理数据(例如与收发机部件300执行的操作有关的信息(例如，语音或数据信息))的一个或多个处理器(例如，中央处理单元(CPU)，图形处理单元(GPU)，现场可编程门阵列(FPGA)等)、微处理器或控制器，以便于发送信号、接收信号、校准或调整ADC子部件、校准或调整与ADC子部件相关联的信息或路径、执行信道估计、执行计算、配置滤波器、滤波信号、和/或执行其他操作；并且可以控制收发机部件300和与收发机部件300相关联(例如，连接到)的其他部件之间的数据流，并且可以控制收发机部件300的各个部件之间的数据流。
在又一方面中，收发机部件300还可以包括数据存储332，数据存储332可以存储数据结构(例如，语音信息、数据、元数据)；代码结构(例如，模块、对象、类、过程)、命令、或指令；与接收信号、校准或调整ADC子部件、校准或调整与ADC子部件相关联的信息或路径、执行信道估计、执行计算、配置滤波器、对信号进行滤波、和/或执行其他操作有关的信息；参数数据；与算法(例如，与校准ADC子部件有关的算法、与配置模拟或数字滤波器有关的算法、与信道估计有关的算法等)有关的信息；定义的路径修正标准等。在一个方面，处理器部件330可以在功能上耦合(例如，通过存储器总线)到数据存储332，以便存储和取回期望操作的信息，和/或至少部分地将功能赋予发射机部件302、接收机部件304、交织器部件306、ADC部件308、解码器部件310、校准部件312等，和/或接收机部件300的大体上任何其它操作方面。应当理解，根据需要，收机部件300的各种部件可以在彼此之间传送信息和/或与接收机部件300相关联的其他部件之间传送信息，以执行收发机部件300的操作。还应当理解，根据需求，收发机部件300的各个部件(例如发射机部件302、接收机部件304、交织器部件306、ADC部件308、解码器部件310、校准部件312等)每个可以是独立的单元、可以被包括在收发机部件300内(如所描绘的)、可以被并入收发机部件300的另一个部件中、或是与收发机部件300分离的部件、和/或实际上任何合适的组合。
鉴于以上描述的示例系统，参考图4-10的流程图，可以更好地理解可以根据所描述的主题来实现的方法。尽管为了简化解释的目的，将方法示出并描述为一系列块，但是应该理解和认识到，要求保护的主题不受块的顺序的限制，因为一些块可能以不同的顺序发生和/或与本文描绘和描述的其他块并行地发生。而且，并不是所有示出的方框都可能需要实施下文所述的方法。
图4示出了根据本公开主题的各个方面和实施例的可以利于校准收发机部件的子ADC阵列的子ADC以便于校正或减小子ADC路径差异的示例方法400的流程图。方法400可以由通信设备(例如收发机部件)来实现，该通信设备例如可以包括校准部件和ADC部件。
在框402处，可以至少部分地基于根据从另一通信设备接收的模拟信号确定的数字数据来确定与通信设备(例如，收发机部件)的ADC子部件的集合(例如，阵列)中的各ADC子部件相关联的各传输函数。通信设备可以从另一通信设备接收包括数据的模拟信号。可以交织的ADC部件的ADC子部件可以对模拟信号进行采样和数字化，其中各ADC子部件可以接收具有相应时间延迟的模拟信号。数据(例如，数字数据)可以从数字化数据样本中恢复(例如，在数字化数据样本被解码器部件解码之后)。
校准部件可以至少部分地基于从信号中恢复的数据来确定通信设备与另一通信设备(例如发送设备)之间的通信信道或介质的传输特性。校准部件还可以至少部分地基于从信号恢复的数据来确定另一通信设备对ADC子部件集合中的每个ADC子部件的传输特性。校准部件还可以至少部分基于从信号中恢复的数据来确定其他通信设备对ADC子部件的集合中的每个ADC子部件的传输特性。由于ADC子部件的输出数字数据子流可以是远程发送的数据(例如，模拟信号的数据)以及ADC子部件的各子ADC路径的信道特性的函数，因此校准部件能够对各传输特性做出这样的确定。对于每个ADC子部件，校准部件可以知道来自ADC子部件的样本以及从中生成样本的远程发送的数据。对于每个ADC子部件，校准部件可以使用信道估计，以便于至少部分地基于与来自ADC子部件的样本以及从中生成该样本的远程发送的数据有关的信息来确定ADC子部件的传输函数。
在框404处，可以至少部分地基于ADC子部件的各传输函数来校准各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异。校准部件可以至少部分地基于ADC子部件的各传输函数来校准或调整ADC子部件集合中的各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异，以便于减小本来将由于未校正或未减小的路径差异而产生的数字数据流中的失真。通信设备还可以包括组合器部件，其可以组合或集成来自各ADC子部件的各数字数据子流，以生成可以与来自所接收的模拟信号的数据相对应的数字数据流。根据需要，可以进一步处理数字数据流(例如，使用均衡器部件和/或解码器部件)，或者可以提供(例如呈现或显示)数字数据流作为输出。
图5描绘了根据所公开的主题的各个方面和实施例的可以利于校准收发机部件的子ADC阵列的子ADC以便于校正或减小子ADC路径差异的另一示例方法500的流程图。方法500可以由诸如接收机部件等的通信设备实现，接收机部件可以包括交织器部件、ADC部件、校准部件、解码器部件、以及组合器部件。
在框502处，可以接收包括数据的模拟信号。通信设备可以经由有线或无线通信信道或介质从另一个通信设备接收模拟信号。
在框504处，可以在ADC子部件的集合(例如，阵列)中的各交织ADC子部件上交织模拟信号。交织器部件可以利于在各ADC子部件上交织模拟信号，其中各ADC子部件可以从交织器部件接收具有相应时间延迟的模拟信号。
在框506处，可以对各时间延迟的模拟信号进行采样以生成各模拟数据样本以便于数字化相应的时间延迟的模拟信号。各ADC子部件可以对相应时间延迟的模拟信号进行采样以生成各模拟数据样本。
在框508处，可以将各模拟数据样本转换成各数字数据样本。各ADC子部件可以分析各模拟数据样本，并且可以将模拟数据样本数字化或转换成各数字数据样本，其中各数字数据样本可以与各模拟数据样本相对应。
在框510处，可以确定各数字数据样本的各数据(例如，数据值)。在一些实施方式中，组合器部件可以组合或者集成各数字数据子流(例如，各数字数据样本)以生成数字数据流。解码器部件可以对包括数字数据样本的数字数据流进行解码，和/或可以(例如，通过校准部件)分析数字数据样本以便于恢复(例如，确定)各数字数据样本的各数据。
在框512处，可以至少部分地基于从信号中恢复的数据来确定通信设备与另一通信设备(例如，发送设备)之间的通信信道或介质的第一传输特性。校准部件可以至少部分地基于从信号中恢复的数据来确定通信设备与另一通信设备(例如发送设备)之间的通信信道或介质的第一传输特性。
在框514处，可以至少部分地基于从信号恢复的数据来确定另一个通信设备到ADC子部件的集合中的各ADC子部件的各第二传输特性。校准部件可以至少部分地基于从信号恢复的数据来确定另一通信设备到ADC子部件的集合中的每个ADC子部件的传输特性。
在框516处，可以至少部分地基于第一传输特性和各第二传输特性来确定各ADC子部件的各传输函数。校准部件可以分析各ADC子部件的第一传输特性和各第二传输特性。校准部件可以至少部分地基于对第一传输特性(例如，通信设备与另一个通信设备之间的通信信道或介质的传输特性)和各第二传输特性(例如，另一通信设备到ADC子部件的集合中各ADC子部件的各第二传输特性)来确定各ADC子部件的各传输函数。例如，对于每个ADC子部件，校准部件可以使用信道估计以便于至少部分地基于与来自ADC子部件的样本以及从中生成该样本的远程发送数据有关的信息来确定ADC子部件的传输函数。
在框518处，可以至少部分地基于ADC子部件的各传输函数来校准各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异。校准部件可以至少部分地基于ADC子部件的各传输函数来校准或调整ADC子部件集合中的各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异，以便于减小本来将由于未修正或未践行路径差异而产生的失真。组合器部件可以组合或集成来自各ADC子部件的各数字数据子流，以生成数字数据流，该数字数据流可以包括可以与包含在所接收的模拟信号中的数据(例如，模拟形式)相对应的数据。根据需要，数字数据流可以被进一步处理，或者可以被提供(例如，呈现或显示)作为输出。
图6呈现了根据所公开的主题的各个方面和实施例的示例方法600的流程图，该示例方法600可以在更大(例如超标称)带宽或采样频率上确定或估计子ADC的各子路径，以便于校准收发机部件的子ADC的阵列的子ADC，以便于校正或减小子ADC路径差异。方法600可以由通信设备(例如收发机部件)来实现，其例如可以包括ADC部件和校准部件。
在框602处，可以至少部分地基于第一时序偏移(例如，时序偏移0)确定ADC子部件(例如，交织的ADC子部件)的集合(例如，阵列)中的各ADC子部件的各第一信道响应。校准部件可以有意地对各ADC子部件引入或在其上实现第一时序偏移(例如，0的时序偏移)。校准部件可以至少部分基于第一时序偏移(例如，第一采样偏移)，例如偏移0，来确定或测量各ADC子部件的各第一信道响应。
在框604处，可以至少部分地基于第二时序偏移来确定ADC子部件集合中的各ADC子部件的各第二信道响应。校准部件可以有意地对各ADC子部件引入或在其上实现第二时序偏移(例如，T/2的时序偏移，其中T可以是ADC部件的标称采样时间)。校准部件可以至少部分地基于第二时序偏移(例如，第二采样偏移)，例如T/2的偏移，来确定或测量各ADC子部件的各第二信道响应，例如T/2的偏移。
在框606处，可以至少部分地基于各第一信道响应和各第二信道响应来确定各ADC子部件的各传输函数。校准部件可以分析各第一信道响应和各ADC子部件的各第二信道响应和/或其他信息。校准部件可以至少部分地基于各第一信道响应和各第二信道响应的分析结果来确定各ADC子部件的各传输函数。
在框608处，可以至少部分地基于各第一信道响应和各第二信道响应来确定ADC子部件的集合中的各ADC子部件之间的各路径差异。校准部件可以分析各第一信道响应和各第二信道响应。校准部件可以至少部分地基于对各第一信道响应和各第二信道响应的分析结果来确定ADC子部件的集合中的各ADC子部件之间的各路径差异(例如，子ADC路径差异)。
在框610处，可以至少部分地基于ADC子部件集合中的各ADC子部件之间的各路径差异来校准各ADC子部件，以便于校正或减小各ADC子部件之间的路径差异。校准部件可以至少部分地基于ADC子部件的各传输函数来校准或调整ADC子部件的集合中的各ADC子部件，以便于校正或减小各ADC子部件之间的子ADC路径差异，以便于减小本来将由于未修正或未减小的路径差异而产生的失真。
图7描绘了根据所公开的主题的各个方面和实施例的示例方法700的流程图，方法700可以结合时钟恢复以便于对子ADC阵列的ADC子部件进行路径校正以便于校正或减小子ADC路径差异。方法700可以由通信设备(例如收发机部件)来实现，其例如可以包括ADC部件和校准部件。
在框702处，可以对ADC子部件的集合(例如，阵列)中的每个ADC子部件执行时序恢复确定。校准部件可以(例如，在子ADC路径校正算法中)包含时钟恢复以便于校正ADC子部件的各子ADC路径，以便于确定或计算阵列中的每个ADC子部件的时序恢复。
在框704处，可以至少部分地基于各ADC子部件的相应的时序恢复确定来调整各ADC子部件的各子ADC路径，以便于使各子ADC路径彼此均衡或大体均衡。为了便于校准各ADC子部件，校准部件可以至少部分地基于对各ADC子部件的相应的时序恢复的确定来调整各ADC子部件的各子ADC路径，以便于使各子ADC路径相对彼此均衡或大体均衡。使各ADC子部件的各子ADC路径均衡或大体均衡可以利于校正或减小由ADC部件产生的数字数据流中的失真，这样的失真本来将由于未校正或未减小的路径差异所引起。
图8示出了根据所公开的主题的各个方面和实施例的示例方法800的流程图，方法800可以使用时序偏移来调整子ADC阵列中的ADC子部件的子ADC路径，以便于校正或减小子ADC路径差异。例如，方法800可以由诸如收发机部件等的通信设备来实现，其例如可以包括ADC部件和校准部件。
在方框802处，可以至少部分地基于根据从另一通信设备接收的模拟信号确定的数字数据来确定与通信设备(例如，收发机部件)的ADC子部件(例如，收发机部件)的集合(例如阵列)中的各ADC子部件相关联的传输函数。通信设备可以从另一通信设备接收包括数据的模拟信号。可以交织的ADC部件的ADC子部件可以对模拟信号进行采样和数字化，其中，各ADC子部件可以接收具有相应时间延迟的各模拟信号。数据(例如，数字数据)可以从包括数字化数据样本的数字数据流中恢复(例如，在数字数据流被解码器部件解码之后)。
在框804处，可以至少部分地基于从信号恢复的数据来确定通信设备和另一通信设备(例如，发送设备)之间的通信信道或介质的第一传输特性。校准部件可以至少部分地基于从信号恢复的数据来确定通信设备和另一通信设备之间的通信信道或介质的第一传输特性。
在框806处，可以至少部分地基于从信号中恢复的数据来确定另一个通信设备对ADC子部件集合中的各ADC子部件的各第二传输特性。校准部件可以至少部分地基于从信号中恢复的数据来确定另一通信设备对ADC子部件集合中的每个ADC子部件的传输特性。
在框808处，可以至少部分地基于第一传输特性和各第二传输特性来确定ADC子部件集合中的各ADC子部件之间的各路径差异。校准部件可以分析各第一传输特性和各第二传输特性。校准部件可以至少部分地基于对各第一传输特性和各第二传输特性的分析结果来确定ADC子部件集合中的各ADC子部件之间的各路径差异(例如，子ADC路径差异)。
在框810处，可使用一个或多个相应时序偏移来调整各ADC子部件的各路径(例如，子ADC路径)中的一个或多个，以便于调整各ADC子部件的各传输函数，使得各传输函数相同或至少大体相同。为了便于校准ADC子部件集合中的各ADC子部件，校准部件可以将一个或多个相应时序偏移应用于各ADC子部件的各路径中的一个或多个，以调整各ADC子部件的一个或多个相应路径，以便于根据预定的路径校正标准来调整各ADC子部件的各传输函数，直到各传输函数相同或至少大体相同为止。这可以利于使各ADC子部件的各路径的各子ADC路径延迟均衡或至少大体均衡，而不必执行额外的计算。
图9示出了根据所公开的主题的各个方面和实施例的示例方法900的流程图，方法900可以配置滤波器(例如，数字滤波器或模拟滤波器)以便于校正或减小子ADC路径差异。例如，方法900可以由诸如收发机部件等的通信设备来实现，其可以包括ADC部件和校准部件。
在框902处，可使用期望信道估计技术(例如，本文所公开的)来确定或估计ADC子部件的集合(例如，阵列)中的各ADC子部件的各信道响应。校准部件可采用期望的信道估计技术以便于确定或估计阵列的各ADC子部件的各信道响应。
在框904处，可以至少部分地基于各ADC子部件的各信道响应来确定各ADC子部件的各传输函数。校准部件可以分析各ADC子部件的各信道响应和/或其他信息。校准部件可以至少部分地基于对各信道响应的分析结果来确定各ADC子部件的各传输函数。
在框906处，可以评估(例如比较)各ADC子部件的各传输函数以便于配置滤波器。校准部件可以评估各ADC子部件的各传输函数，以便于配置可以利于校正或减小各ADC子部件之间的子ADC路径差异的滤波器(例如，数字滤波器或模拟滤波器)。
在框908处，可以至少部分地基于对各ADC子部件的各传输函数的评估结果来确定可以利于均衡各ADC子部件之间的各子ADC路径差异的滤波器配置。校准部件可以至少部分地基于传输函数评估结果来确定滤波器配置。
在框910处，可以至少部分地基于所确定的滤波器配置来配置滤波器。校准部件可以至少部分基于滤波器配置来配置滤波器。在一些实施方式中，滤波器可以是数字滤波器，其可以用于(例如，在模拟信号已经被ADC部件转换为数字信号之后)处理ADC子部件的数字信号(例如，数字数据子流)。在其它实施方式中，滤波器可以是模拟滤波器，其可以用于(例如，在模拟信号被ADC转换为数字信号之前)处理ADC子部件的接收的模拟信号(例如，模拟数据子流)。校准部件可以使用迭代或自适应滤波器配置技术或通过执行计算直接确定滤波器配置来生成或配置滤波器。
在框912处，可以至少部分基于滤波器来校正或者均衡或者至少大体上校正或者均衡ADC子部件集合中的各ADC子部件之间的子ADC路径差异。校准部件可以实施或使用滤波器，以便于根据(例如，满足)定义的路径校正标准来校正或均衡或大体校正或均衡ADC子部件的集合中的各ADC子部件之间的子ADC路径差异。校正或均衡各ADC子部件之间的各子ADC路径可以利于减小由ADC部件产生的数字数据流中的失真，这样的失真本来将由于未校正或未减小的路径差异所引起。
图10呈现了根据所公开的主题的各个方面和实施例的可以确定各个估计的子ADC信道的各函数以便于校正或减小子ADC路径差异的示例方法1000的流程图。方法1000可以由诸如收发机部件等的通信设备来实现，其例如可以包括ADC部件和校准部件。
在框1002处，可针对ADC子部件的集合(例如，阵列)的各ADC子部件确定各信道响应(例如，各估计或确定的信道响应)的各函数。校准部件可以确定或计算各ADC子部件的各信道响应的各函数。例如，对于每个ADC子部件，校准部件可以确定或计算ADC子部件的信道的一组期望的多抽头响应(例如，确定或计算最大的2抽头响应)。
在框1004处，可以评估各ADC子部件的各信道响应的各函数以便于确定各个函数之间的差异。校准部件可以评估各ADC子部件的各信道响应的各函数或将信道响应的各函数相互比较。例如，校准部件可将各ADC子部件的各多抽头响应(例如，最大2抽头响应)相互比较，以便于确定各ADC子部件的各多抽头响应之间的差异。
在框1006处，可以至少部分地基于评估结果来调整各ADC子部件的各信道响应的各函数中的一个或多个，以便于使各函数彼此均衡或至少大体均衡(例如，以便于使各个函数相同或至少大体相同)。至少部分地基于评估结果，为了便于校准各ADC子部件，校准部件可以调整各ADC子部件的各信道响应的各函数中的一个或多个，以便于使各个函数彼此均衡或至少大体均衡。举例来说，校准部件可以分别调整与各ADC子部件的各多抽头响应相关联的一个或一个以上相应函数、参数、或控制机制，以便于使各个多抽头响应相同或大体相同(例如，以便于减小或最小化各个多抽头响应之间的差异)，这可以利于根据所定义的路径校正标准，使得各ADC子部件的各子ADC路径相同或大体相同。
在一些实施方式中，校准部件可执行算法(例如，函数调整算法)以利于调整各ADC子部件的各信道响应的各函数。该算法可以是迭代算法或非迭代算法。校准部件可以执行算法和/或数字地或模拟地(例如，在数字域或在模拟域中)对各个函数执行调整。采用该算法，校准部件可以利于减小或最小化各个多抽头响应之间的差异，以便于校准各ADC子部件以及校正或减小子ADC路径差异，以便于减小由ADC部件产生的数字数据流中的失真，这样的失真本来将由于未校正或未减小的路径差异所引起。示例计算环境
如所提及的，有利地，本文描述的技术可以应用于任何这样的设备和/或网络，其中，期望在包含通信设备(例如收发机部件)的系统中对ADC部件的ADC子部件进行校准。因此，应该理解的是，手持式、便携式以及其它各种计算设备和计算对象都可以被考虑结合各种非限制性实施例来使用，例如，设备可能希望实现校准的任何地方与与通信设备相关联的系统相关联的ADC部件的ADC子部件。因此，在下文的图11中描述的以下通用远程计算仅是一个示例，并且所公开的主题可以用具有网络/总线互操作性和交互的任何客户端来实现。因此，所公开的主题可以在网络托管服务的环境中实现，其中涉及很少或最小的客户端资源，例如，客户端设备仅用作到网络/总线的接口的网络环境，诸如放置在器具中的物体。
因此，图11示出了其中可以实现所公开的主题的一些方面的合适的计算系统环境1100的示例，但是如上所述，计算系统环境1100仅是对设备合适的计算环境的一个示例，而不是要对所公开的主题的使用范围或功能提出任何限制。计算环境1100也不应被解释为具有与示例性操作环境1100中所示的部件中的任何一个或组合相关的任何依赖性或要求。
参照图11，用于实现所公开的主题的示例性设备包括计算机1110形式的通用计算设备。计算机1110的部件可以包括但不限于处理单元1120、系统存储器1130、和系统总线1121，系统总线1121将包括系统存储器在内的各种系统部件耦合到处理单元1120。系统总线1121可以是多种类型总线结构中的一种，包括存储器总线或存储器控制器、外围总线以及使用各种总线架构中的任何一个的本地总线。
计算机1110通常包括各种计算机可读介质。计算机可读介质可以是可以由计算机1110访问的任何可用介质。作为示例而非限制，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括用于存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息的、以任何方法或技术实现的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储技术；CDROM、数字多功能盘(DVD)或其它光盘存储；磁带盒、磁带、磁盘存储或其他磁存储设备；或可用于存储所需信息并可由计算机1110访问的任何其他介质。通信介质通常包含调制的数据信号(例如，载波或其他传输介质)中的计算机可读指令、数据结构、程序模块、或其他数据，并且包括任何信息传递介质。
系统存储器1130可以包括诸如只读存储器(ROM)和/或随机存取存储器(RAM)等的易失性和/或非易失性存储器形式的计算机存储介质。包含例如在启动期间帮助在计算机1110内的元件之间传输信息的大体例程的大体输入/输出系统(BIOS)可以被存储在存储器1130中。存储器1130通常还包含可以由处理单元1120立即访问和/或当前对其进行操作的数据和/或程序模块。作为示例而非限制，存储器1130还可以包括操作系统、应用程序、其他程序模块、以及程序数据。
计算机1110还可以包括其他可移除/不可移除，易失性/非易失性计算机存储介质。例如，计算机1110可以包括从不可移除、非易失性磁介质进行读取或向其写入的硬盘驱动器，从可移除、非易失性磁盘进行读取或向其写入的磁盘驱动器，和/或从可移除、非易失性光盘(例如CD-ROM或其他光学介质)读取或向其写入的光盘驱动器。可在示例性操作环境中使用的其它可移除/不可移除、易失性/非易失性计算机存储介质包括但不限于磁带盒、闪存卡、数字多功能盘、数字录像带、固态RAM、固态ROM等。硬盘驱动器通常通过诸如接口等的不可移除存储器接口连接到系统总线1121，并且磁盘驱动器或光盘驱动器通常通过可移除存储器接口(例如接口)连接到系统总线1121。
用户可以通过输入设备(例如键盘和通常称为鼠标、轨迹球或触摸板的指示设备)将命令和信息输入到计算机1110中。其他输入设备可以包括麦克风、操纵杆、游戏板、卫星天线、扫描仪、无线设备键盘、、语音命令等。这些和其他输入设备通常通过用户输入1140和耦合到系统总线1121的关联接口连接到处理单元1120，但是可以通过其他接口和总线结构(例如并行端口，游戏端口或通用串行总线(USB)连接。图形子系统也可以连接到系统总线1121。投影显示设备中的投影单元或者观看设备或其他类型的显示设备中的HUD也可以经由接口(例如，输出接口1150)连接到系统总线1121，该接口可以进而与视频存储器通信。除了显示器之外，计算机还可以包括其他外围输出设备，例如可以通过输出接口1150连接的扬声器。
计算机1110可以使用到一个或多个其他远程计算机(例如远程计算机1170)的逻辑连接在网络或分布式环境中操作，远程计算机1170又可以具有与设备1110不同的媒体能力。远程计算机1170可以是个人计算机、服务器、路由器、网络PC、对等设备、个人数字助理(PDA)、蜂窝电话、手持计算设备、投影显示设备、观看设备或其他常见网络节点，或者任何其他远程媒体消费或传输设备，并且可以包括上面参照计算机1110所描述的任何或全部元件。图11中描绘的逻辑链接包括网络1171，例如局域网(LAN)或广域网(WAN)，但也可以包括有线或无线的其他网络/总线。这种网络环境在家庭、办公室、企业范围的计算机网络、内网络和因特网中是常见的。
当在LAN网络环境中使用时，计算机1110可以通过网络接口或适配器连接到LAN1171。当在WAN网络环境中使用时，计算机1110通常可以包括诸如调制解调器等的通信部件或者用于通过诸如因特网之类的WAN建立通信的其他装置。诸如无线通信部件，调制解调器等的通信部件(可以是内部的或外部的通信部件)可以经由输入1140的用户输入接口或其他适当的机制连接到系统总线1121。在网络环境中，参照计算机1110描述的程序模块或其部分可以存储在远程存储器存储设备中。可以理解的是，所示出和描述的网络连接是示例性的，并且可以使用在计算机之间建立通信链路的其他手段。
示例网络环境
图12提供了示例性的网络或分布式计算环境1200的示意图。分布式计算环境包括计算对象1210、1212等，以及计算对象或设备1220、1222、1224、1226、1228等，其可以例如包括由应用程序1230,1232,1234,1236,1238和数据存储1240表示的程序、方法、数据存储、可编程逻辑等。可以理解的是，计算对象1210、1212等以及计算对象或设备1220、1222、1224、1226、1228等可以包括不同的设备，包括图示内描绘的多媒体显示设备或类似设备，或者诸如移动电话、个人数字助理(PDA)、音频/视频设备、MP3播放器、个人计算机、膝上型计算机等的其他设备。还应该理解的是，数据存储器1240可以包括一个或多个高速缓存存储器、一个或多个寄存器、或本文公开的其他类似数据存储。
每个计算对象1210、1212等以及计算对象或设备1220、1222、1224、1226、1228等可以与一个或多个其他计算对象1210、1212等以及计算对象或设备1220、1222、1224、1226、1228等直接或间接地通过通信网络1242进行通信。尽管在图12中被示为单个元件，但通信网络1242可以包括向图12的系统提供服务的其它计算对象和计算设备，和/或可以表示未示出的多个互连网络。每个计算对象1210、1212等，或计算对象或设备1220、1222、1224、1226、1228等，还可以包含诸如应用程序1230、1232、1234、1236、1238等的应用程序，这些应用程序可以利用API或适用于与在此描述的技术和公开的通信或实现的其他对象，软件，固件和/或硬件。
存在支持分布式计算环境的各种系统、部件和网络配置。例如，计算系统可以通过有线或无线系统，通过本地网络或广泛分布的网络连接在一起。目前，许多网络被耦合到互联网，互联网提供用于广泛分布式计算的基础结构，并且包含许多不同的网络，但是任何网络基础结构都可以用于在本文的各个实施例中描述的与系统自动诊断数据收集相关的示例性通信。
因此，可以利用诸如客户端/服务器、对等、或混合架构等的一组网络拓扑和网络基础设施。“客户端”是使用与其无关的其他类或组的服务的类或组的成员。客户端可以是一个进程，即大致上一组指令或任务，它们请求由另一个程序或进程提供的服务。客户段进程利用所请求的服务，在某些情况下，不必“知道”有关其他程序或服务本身的任何工作细节。
在客户端/服务器架构，特别是网络系统中，客户机通常是访问由另一台计算机(例如服务器)提供的共享网络资源的计算机。在图12的图示中，作为非限制性示例，计算对象或设备1220、1222、1224、1226、1228等可以被认为是客户端，并且计算对象1210、1212等可以被认为是服务器，其中，充当服务器的计算对象1210提供数据服务，例如从客户端计算对象或设备1220、1222、1224、1226、1228等接收数据、存储数据、处理数据、将数据传输到客户端计算对象或设备1220、1222、1224、1226、1228等，但是根据情况，任何计算机都可被视为客户端，服务器或两者。
服务器通常是可通过远程或本地网络(例如因特网或无线网络基础设施)访问的远程计算机系统。客户端进程可以在第一计算机系统中活动，并且服务器进程可以在第二计算机系统中活动，通过通信介质彼此通信，从而提供分布式功能并允许多个客户端利用服务器的信息收集功能。根据本文描述的技术使用的任何软件对象可以被独立提供，或分布在多个计算设备或对象上。
在通信网络1242或总线是因特网的网络环境中，例如，计算对象1210、1212等可以是网络服务器，其他计算对象或设备1220、1222、1224、1226、1228等经由诸如超文本传输协议(HTTP)等多种已知协议中的任何一种、利用该网络服务器进行通信。充当服务器的计算对象1210、1212等也可以用作客户端，例如计算对象或设备1220、1222、1224、1226、1228等，这可能是分布式计算环境的特征。
作为说明，从存储器和处理器执行的过程都可以是部件。作为另一个示例，架构可以包括对电子硬件(例如，并行或串行晶体管)、处理指令和处理器的布置，其以适合于电子硬件的布置的方式来实现处理指令。此外，架构可以包括单个部件(例如，晶体管、门阵列等)或部件的布置(例如，晶体管的串联或并联布置、与编程电路连接的门阵列、电源引线、电气接地、输入信号线和输出信号线等)。一个示例性系统可以包括开关块架构，其包括交叉的输入/输出线和传输门晶体管以及电源、信号发生器、通信总线(ses)、控制器、I/O接口、地址寄存器等。
除了上述之外，所公开的主题可以被实现为方法、装置、或制品，其使用典型的制造、编程或工程技术来产生硬件、固件、软件或其任何合适的组合来控制电子设备以实现所公开的主题。本文使用的术语“装置”和“制品”旨在涵盖可从任何计算机可读设备、载体或介质访问的电子设备、半导体设备、计算机、或计算机程序。计算机可读介质可以包括硬件介质或软件介质。另外，介质可以包括非临时性介质或传输介质。在一个示例中，非临时性介质可以包括计算机可读硬件介质。计算机可读硬件介质的具体示例可以包括但不限于磁存储设备(例如，硬盘、软盘、磁条...)、光盘(例如，光盘(CD)、数字多功能盘(DVD)等)、智能卡和闪存设备(例如卡、棒、键驱动器等)。

Claims (10)

1.一种系统，包括：
转换器部件，其包括多个转换器子部件，用于将与从远程通信部件接收的模拟信号相关联的各时间延迟的模拟信号转换成各数字数据样本；以及
校准部件，用于至少部分基于与所述各数字数据样本相关联的各数据来确定与所述多个转换器子部件的各转换器子部件相关联的各传输函数，以及至少部分基于所述各传输函数来校准所述各转换器子部件，以便于减小所述各转换器子部件之间的路径差异。
2.根据权利要求1所述的系统，其中，所述校准部件使用信道估计以便于确定与所述各转换器子部件相关联的各传输函数，所述信道估计是最小二乘信道估计、数据互相关、迭代信道估计、最小均方信道估计、递归最小二乘信道估计、或盲信道估计。
3.根据权利要求1所述的系统，其中
所述校准部件至少部分基于所述各数据来确定与所述远程通信部件相对于所述各转换器子部件相关联的各传输特性；
所述校准部件至少部分基于与所述通信部件与所述远程通信部件之间的通信信道或介质相关联的传输特性以及与所述远程通信部件相对于所述各转换器子部件相关联的各传输特性来确定所述各转换器子部件之间的各路径差异；以及
所述校准部件至少部分基于所述各转换器子部件之间的各路径差异来确定要应用于所述各转换器子部件的校准，以便于对所述各转换器子部件进行校准。
4.根据权利要求1所述的系统，其中，所述校准部件在大于与所述转换器子部件相关联的标称带宽或标称采样频率的带宽或采样频率上确定与所述多个转换器子部件中的转换器子部件相关联的信道响应。
5.根据权利要求1所述的系统，其中
所述校准部件至少部分基于针对所述各转换器子部件确定的各信道响应来配置校正滤波器，并且将所述校正滤波器应用于所述各转换器子部件的各信号，以便于均衡或减少所述各转换器子部件之间的路径差异；
所述校正滤波器是模拟滤波器或数字滤波器，并且所述各信号包括所述各时间延迟的模拟信号或所述各数字数据样本；以及
所述校准部件使用迭代过程、自适应过程、或直接计算中的至少一种，以便于对所述校正滤波器进行配置。
6.根据权利要求1所述的系统，还包括以下中的至少一个：
交织部件，用于处理所述模拟信号以生成所述各时间延迟的模拟信号，以及将所述各时间延迟的模拟信号提供给所述各转换器子部件，
解码器部件，用于解码所述各数字数据样本以便于确定所述各数据，组合器部件，用于对包括所述各数据的数字数据子流进行组合，以生成与所述模拟信号相对应的数字数据流。
7.一种方法，包括：
至少部分基于与各数字数据样本相关联的各数据来确定与多个转换器子部件的各转换器子部件相关联的各传输函数，所述各数字数据样本至少部分基于与从远程通信设备接收的模拟信号相关联的各时间延迟的模拟信号；以及
至少部分基于所述各传输函数来调整所述各转换器子部件，以便于减小所述各转换器子部件之间的路径差异。
8.根据权利要求7所述的方法，还包括：
将所述各时间延迟的模拟信号转换成各数字信号样本；以及
使用信道估计确定与所述各转换器子部件相关联的各信道响应，以便于确定与所述各转换器子部件相关联的各传输函数。
9.根据权利要求7所述的方法，还包括：
至少部分基于所述各数据来确定与所述远程通信设备和接收所述模拟信号的通信设备之间的通信信道或介质相关联的传输特性；
至少部分基于所述各数据确定所述远程通信设备对所述各转换器子部件的各传输特性；
至少部分基于与所述远程通信设备和所述通信设备之间的通信信道或介质相关联的传输特性以及与所述远程通信部件对所述各转换器子部件的各传输特性，来确定所述各转换器子部件之间的各路径差异；以及
至少部分基于所述各转换器子部件之间的各路径差异来确定要应用于所述各转换器子部件的调整，以便于对所述各转换器子部件进行调整。
10.根据权利要求7所述的方法，还包括：
至少部分基于第一偏移值来确定与所述多个转换器子部件中的转换器子部件相关联的第一信道响应；
至少部分基于第二偏移值来计算与所述转换器子部件相关联的第二信道响应；以及
至少部分基于所述第一信道响应和所述第二信道响应来确定所述转换器子部件与所述多个转换器子部件中的第二转换器子部件之间的路径差异。
CN201580081232.7A 2015-06-25 2015-06-25 高速交织阵列的校准 Active CN108028814B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037597 WO2016209231A1 (en) 2015-06-25 2015-06-25 Calibration of high-speed interleaved arrays

Publications (2)

Publication Number Publication Date
CN108028814A true CN108028814A (zh) 2018-05-11
CN108028814B CN108028814B (zh) 2021-01-05

Family

ID=57585322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081232.7A Active CN108028814B (zh) 2015-06-25 2015-06-25 高速交织阵列的校准

Country Status (6)

Country Link
EP (1) EP3314832A4 (zh)
JP (1) JP2018520590A (zh)
KR (1) KR20180034441A (zh)
CN (1) CN108028814B (zh)
CA (1) CA2990153A1 (zh)
WO (1) WO2016209231A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090185613A1 (en) * 2005-10-03 2009-07-23 Agazzi Oscar E High-Speed Receiver Architecture
CN103107966A (zh) * 2013-01-16 2013-05-15 华为技术有限公司 射频信号收发和处理的方法、设备及基站系统
US20130259112A1 (en) * 2012-03-29 2013-10-03 Korea Advanced Institute Of Science And Technology Variable-precision distributed arithmetic multi-input multi-output equalizer for power-and-area-efficient optical dual-polarization quadrature phase-shift-keying system
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
EP1821413B1 (en) * 2006-02-17 2008-12-10 Sicon Semiconductor AB Time-interleaved analog-to-digital-converter
KR20080077755A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 다중 안테나 시스템에서 신호 보정 장치 및 방법
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
JP4623151B2 (ja) * 2008-06-30 2011-02-02 ソニー株式会社 受信装置、受信方法、および無線通信システム
ATE543259T1 (de) * 2009-01-26 2012-02-15 Fujitsu Semiconductor Ltd Abtastung
US8872680B2 (en) * 2012-05-18 2014-10-28 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090185613A1 (en) * 2005-10-03 2009-07-23 Agazzi Oscar E High-Speed Receiver Architecture
US20130259112A1 (en) * 2012-03-29 2013-10-03 Korea Advanced Institute Of Science And Technology Variable-precision distributed arithmetic multi-input multi-output equalizer for power-and-area-efficient optical dual-polarization quadrature phase-shift-keying system
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿
CN103107966A (zh) * 2013-01-16 2013-05-15 华为技术有限公司 射频信号收发和处理的方法、设备及基站系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SANDEEP PONNURU ET AL: "On the convergence of joint channel and mismatch estimation for time-interleaved data converters", 《SIGNALS、SYSTEMS AND COMPUTERS》 *

Also Published As

Publication number Publication date
CA2990153A1 (en) 2016-12-29
WO2016209231A1 (en) 2016-12-29
KR20180034441A (ko) 2018-04-04
EP3314832A4 (en) 2019-01-30
JP2018520590A (ja) 2018-07-26
EP3314832A1 (en) 2018-05-02
CN108028814B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US9485039B1 (en) Calibration and tracking of receiver
CN110266615B (zh) 低isi比低功率芯片间通信方法和装置
CN101106386B (zh) 时域自适应均衡器
CN104281553A (zh) 交叉dfe抽头加权的适配
CN114710254A (zh) 多线路时偏的测量和校正方法及装置
AU2016202048B2 (en) Determining the signal quality of an electrical interconnect
EP3092755A1 (en) Pre-coding in a faster-than-nyquist transmission system
CN111868661A (zh) 多线路时偏校正方法和系统
US9467311B2 (en) Method for sending and receiving signal, and corresponding device and system
US9071262B1 (en) Calibration of high-speed interleaved arrays
US20150131707A1 (en) Testing a decision feedback equalizer ('dfe')
CN112868207A (zh) 正交差分向量信令码的时偏检测和校正
CN104009949A (zh) 一种提高数字基带信号传输质量的解码方法
CN108028814A (zh) 高速交织阵列的校准
US7529296B2 (en) Adaptive equalization method and circuit for continuous run-time adaptation
US10129051B2 (en) Method and apparatus for iterative interference cancellation and channel estimation of system based on FTN communication including pilot
KR20100098215A (ko) 공용 방송 수신기 및 그 수신 신호 처리 방법
CN104579574A (zh) 应用于高速背板芯片间电互连系统的网格编码调制方法
TWI729755B (zh) 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法
Haßlinger et al. Analysis of random and burst error codes in 2-state Markov channels
CN103346822B (zh) 用于解调器的可转换均衡器
CN114793145B (zh) 一种解码方法、接收设备以及存储介质
Grammenos et al. FPGA design considerations for non-orthogonal FDM signal detection
Vaupel et al. Design methodology for a DVB satellite receiver ASIC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant