CN111868661A - 多线路时偏校正方法和系统 - Google Patents

多线路时偏校正方法和系统 Download PDF

Info

Publication number
CN111868661A
CN111868661A CN201980016575.3A CN201980016575A CN111868661A CN 111868661 A CN111868661 A CN 111868661A CN 201980016575 A CN201980016575 A CN 201980016575A CN 111868661 A CN111868661 A CN 111868661A
Authority
CN
China
Prior art keywords
line
time offset
received
signal
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980016575.3A
Other languages
English (en)
Other versions
CN111868661B (zh
Inventor
罗杰·乌尔里克
阿明·塔亚丽
阿里·霍马提
理查德·辛普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Publication of CN111868661A publication Critical patent/CN111868661A/zh
Application granted granted Critical
Publication of CN111868661B publication Critical patent/CN111868661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

所描述的方法和系统用于：经连续的多个信令间隔接收多个码字，每一个码字均以多个符号的形式经多线路总线的各线路被接收，所述多个符号由多个多输入比较器(MIC)接收，其中，每一个符号均由至少两个MIC接收；对于每一个码字，均生成所接收的符号的对应的一组线性组合；经所述连续的多个信令间隔，生成多个复合时偏测量信号，每一个复合时偏测量信号均基于一个或多个线性组合的样本；以及更新所述多线路总线的各线路的线路特定时偏值，其中，一个或多个线路特定时偏值根据与由至少两个不同MIC形成的线性组合相关联的复合时偏测量信号进行更新。

Description

多线路时偏校正方法和系统
相关申请的交叉引用
本申请要求申请号为15/881,512，申请日为2018年1月26日，发明人为RogerUlrich，名称为“多线路时偏校正方法和系统”的美国临时申请的权益，并通过引用将其整体并入本文，以供所有目的之用。
参考文献
以下在先申请通过引用整体并入本文，以供所有目的之用：
公开号为2011/0268225，申请号为12/784,414，申请日为2010年5月20日，发明人为Harm Cronie和Amin Shokrollahi，名称为“正交差分向量信令”的美国专利申请，下称《Cronie 1》；
申请号为13/842,740，申请日为2013年3月15日，发明人为Brian Holden，AminShokrollahi和Anant Singh，名称为“芯片间通信用向量信令码时偏耐受方法和系统以及芯片间通信用向量信令码高级检测器”的美国专利申请，下称《Holden 1》；
申请号为14/926,958，申请日为2015年10月29日，发明人为Richard Simpson，Andrew Stewart及Ali Hormati，名称为“用于向量信令码通信链路的时钟数据对齐系统”的美国专利申请，下称《Simpson 1》；
申请号为14/717,717，申请日为2015年5月20日，发明人为Richard Simpson和Roger Ulrich，名称为“针对向量信令码通信链路的控制回路管理及差分时延检测和校正”的美国专利申请，下称《Simpson 2》；
申请号为14/253,584，申请日为2014年4月15日，发明人为John Fox，BrianHolden，Ali Hormati，Peter Hunt，John D Keay，Amin Shokrollahi，Anant Singh，AndrewKevin John Stewart，Giuseppe Surace和Roger Ulrich，名称为“高带宽通信接口方法和系统”的美国专利申请，下称《Fox 1》；
申请号为14/315,306，申请日为2014年6月25日，发明人为Roger Ulrich，名称为“高速芯片间通信多电平驱动器”的美国专利申请，下称《Ulrich 1》；
申请号为13/895,206，申请日为2013年5月15日，发明人为Roger Ulrich和PeterHunt，名称为“以差和高效检测芯片间通信用向量信令码的电路”的美国专利申请，下称《Ulrich 2》；
申请号为15/641,313，申请日为2017年7月4日，发明人为Roger Ulrich，ArminTajalli，Ali Hormati及Richard Simpson，名称为“多线路时偏的测量和校正方法”的美国专利申请，下称《Ulrich 3》；
申请号为15/582,545，申请日为2017年4月28日，发明人为Ali Hormati和RichardSimpson，名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请，下称《Hormati 1》；
申请号为62/464,597，申请日为2017年2月28日，发明人为Ali Hormati和KiarashGharibdoust，名称为“多线路时偏的测量和校正方法”的美国临时专利申请；
申请号为62/509,714，申请日为2017年5月22日，发明人为Armin Tajalli和AliHormati，名称为“多模式数据驱动型时钟恢复电路”的美国临时专利申请，下称《Tajalli1》；
专利号为9，100，232，授权日为2015年8月4日，发明人为Amin Shokrollahi，AliHormati和Roger Ulrich，名称为“低符号间干扰比低功率芯片间通信方法和装置”的美国专利，下称《Shokrollahi 1》。
技术领域
本发明实施方式总体涉及通信系统电路，尤其涉及对经芯片间通信所用高速多线路接口传输的接收通信信号的差分信号到达时间的测量和缩减。
背景技术
在现代数字系统中，数字信息必须得到高效可靠的处理。在这一背景下，数字信息应理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示，而且还可由有限集合内的数字表示。
为了提高总带宽，大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路当中的每一条或每一对均可称为信道或链路，而且多个信道组成电子器件之间的通信总线。在物理电路层级上，芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外，在高频应用中，还可采用微带或带状PCB线路。
常用总线线路信号传输方法包括单端信令法和差分信令法，这些方法在本文中称为不归零(NRZ)信令法。在需要高速通信的应用中，这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进一步优化。最近提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统将发送器的数字信息转换为向量码字形式这一不同表示空间，并且根据传输信道的特性和通信系统的设计约束选择不同的向量码字，以在功耗、引脚利用率及速度之间做出更优的权衡取舍。这一过程在本申请中称为“编码”。编码后的码字以一组信号的形式从发射器发送至一个或多个接收器，而且这些信号一般基本以并行方式在多条线路或通信信道中传输。接收器将所接收的与码字对应的信号反转为最初的数字信息表示空间。这一过程在本申请中称为“解码”。
无论采取何种编码方法，均须对接收装置所接收的信号进行间隔采样(或者以其他方式记录其信号值)，而且无论传输信道的延迟、干扰及噪声条件如何，该采样间隔均须使得采样值能够以最佳方式表示最初的发送值。这一采样(或称切片)操作的时间安排由相应的时钟数据对齐(CDA)定时系统控制，并由该系统确定合适的采样时间。当一组信号以基本并行的方式经多条线路或通信信道传输时，这些线路或信道中发生的传播延时波动可导致组成该组信号的各元素(即码字)的接收时间彼此不同。当此类“时偏”未得到纠正时，其可使得接收码字失去内部关联性，因此难以解码。
发明内容
为了对经通信系统发送的数据值进行可靠检测，接收器需要在精心选择的时间点上精确测量接收信号值的幅度。对于基本并行传输的向量信令码而言，上述时间选择由以下两个环节组成：对从各条线路或通信信道所接收的各个码字字元进行准确采样；无论整个接收码字的组成码元之间在接收时存在何等时间差异，均能准确解读整个所接收的码字。
向量信令码码字内的传播时间差可由传输路径长度或传播速度差异造成，而且既可为恒定值，也可随时间变化。这一到达时间差，即“时偏”的识别和校正能够增大允许正确接收的时间窗口，从而提高接收信号质量。因此，接收器能否准确测量时偏对后续的时偏校正至关重要。时偏校正的一例为在码字解码前，在各条线路或符号数据路径中引入可变时延。
所描述的方法和系统用于：经连续的多个信令间隔接收多个码字，每一个码字均以多个符号的形式经多线路总线的各线路被接收，所述多个符号由多个多输入比较器(MIC)接收，其中，每一个符号均由至少两个MIC接收；对于每一个码字，均由所述多个多输入比较器生成接收符号的一组对应的线性组合；经所述连续多个信令间隔，生成多个复合时偏测量信号，每一个复合时偏测量信号均基于一个或多个线性组合的样本；以及更新所述多线路总线各线路的线路特定时偏值，其中，一个或多个线路特定时偏值根据与由至少两个不同MIC形成的线性组合相关联的复合时偏测量信号进行更新。
附图说明
图1所示为发送器110经信道120向接收器130发送信息的系统，所述信道包括具有多条线路125的多线路总线。
图2所示为针对ENRZ码的一种接收器实施方式，该ENRZ码使用从接收数据跃迁中获得的接收时钟。
图3所示为图2接收器所使用的时钟恢复子系统的一种实施方式。
图4为根据一些实施方式的时偏检测系统框图。
图5所示为图2接收器所用多线路总线中线路的可调节式延时元件的一种实施方式。
图6为根据一些实施方式可用于提供数据判定结果和早晚指示信息的例示采样器框图。
图7为根据一些实施方式可用于提供数据判定结果和早晚指示信息的另一采样器框图。
图8为根据一些实施方式的代码序列检测电路框图。
图9为根据一些实施方式用于生成线路延时调节使能信号的逻辑电路框图。
图10为根据一些实施方式对线路延时进行组合的电路框图。
图11为在眼图中心进行采样的接收器眼图。
图12为表示具体代码跃迁与线路跃迁之间关系的状态图。
图13为根据一些实施方式的方法框图。
图14为根据一些实施方式的方法框图。
具体实施方式
如《Cronie 1》中所述，向量信令码可用于例如在系统内的两个集成电路装置之间形成极高带宽的数据通信链路。其中，多条数据通信信道通过分别传输向量信令码的各个符号而共同传输该向量信令码的码字。根据所使用的具体向量信令码的不同，组成通信链路的信道数目可少至两条，多至八条或八条以上。此外，各个符号(例如在任何单条通信信道中传输的各符号)可使用多个(通常为三个或三个以上)信号电平。
本申请中描述的实施方式还可应用于任何需要通过多条信道或信道单元的相互协调而生成连贯一致的总结果的通信或存储方法中。
输入采样电路
高速集成电路接收器的传统做法包括，在采样装置内完成每一数据线路的端接(该线路之前已经过放大和频率均衡等所有相关前端处理)。其中，该采样装置同时在时间和幅度两个维度上的约束条件下实施测量。在一种例示实施方式中，所述采样装置由采样保持电路和下游的阈值检测器或数字比较器构成，所述采样保持电路用于约束测量时间间隔，所述阈值检测器或数字比较器用于确定该测量时间间隔内的信号是否高于或低于参考值(或者，在一些实施方式中，是否处于参考值所设定的上下限值范围内)。在另一实施方式中，所述采样装置可类似于边沿触发式触发器，即应时钟信号的跃迁而对输入信号的状态进行采样。在下文中，以“采样装置”或更为精简的“采样器”两词，而非本领域中作为同义词使用但意义不太直观的等同词“切片器”表示接收器的上述输入测量功能。其中，上述两词使用时，暗含同时在时间和幅度两个维度上的约束条件下实施测量之意。
图11所示的示意性接收“眼图”分别示出了能够和不能够通过上述测量产生准确可靠检测结果(即处于采样器时间和幅度测量窗口的上下允许限值范围内)的输入信号值。
上述采样测量中采用时钟数据对准(CDA)电路，其中，该CDA电路从上述数据线路本身或专用的时钟输入信号中提取时间信息，并利用所提取的信息生成对数据线路采样装置所使用的时间间隔进行控制的时钟信号。在实际应用中，可由锁相环(PLL)或延迟锁定环(DLL)等众所周知的电路实施上述时钟提取操作，其中，该电路在其操作过程中还可生成高频内部时钟、多个时钟相位等物，以为接收器的操作提供支持。通常，CDA设置为在待采样信号处于稳定状态时，即在图11中A和D表示的所谓“眼图中心”时间间隔内进行采样，以使得采样时钟与待采样数据“对准”，从而实现采样结果的质量和准确度的优化。
系统环境
图1所示为根据一些实施方式的例示系统。如图所示，该系统包括：发送器110，该发送器接收源数据S0～S2 100和Clk 105；以及编码器112，该编码器编码所述信息，以供线路驱动器118将该信息在含具有多条线路125的多线路总线的信道120中传输。图1系统还包括接收器130，该接收器包括检测器132，而且在一些实施方式中还包括解码器138，该解码器用于应需求而生成接收数据R0～R2 140和接收时钟Rclk 145。
出于描述而非限制目的，以下各例假设了一种含由路径长度基本相同且具有相同传输线路特性的四条线路彼此连接的一个发送集成电路装置和一个接收集成电路装置的通信系统环境，信令速率为25Gb/秒/线路，相应的单位传输时间间隔为40皮秒。其中，使用《Cronie 1》中的阿达玛(Hadamard)4×4向量信令码(该码在《Fox 1》中也称增强型NRZ(ENRZ)码)，在四条线路上传输三个数据值(如下所述，每一个数据值均由所述向量信令码的一个子信道承载)，并且接收时钟从接收数据值的跃迁中获得。其他实施方式可包括经路径长度基本相同且具有相同传输线路特性的六条线路彼此连接的一个发送集成电路装置和一个接收集成电路装置，信令速率为25Gb/秒/线路，相应的单位传输时间间隔为40皮秒。其中，使用《Shokrollahi I》中的透翅(Glasswing)向量信令码(也称5b6w码或和弦型NRZ(CNRZ)码)，在六条线路上传输五个数据值(如下所述，每一个数据值均由所述向量信令码的一个子信道承载)，并且接收时钟从接收数据值的跃迁中获得。
为了使接收器实现足够高的信号质量，其中还假设采用有限脉冲响应滤波以及接收器处的连续时间线性均衡、判定反馈均衡(DFE)等预先增强传输性能的已知方法。
通信信道可例如含有可能因印刷电路板的构成方式或迹线走线方式的差异导致的时偏，但是出于描述目的，此类时偏的大小假设为小于一个单位时间间隔。各时偏量校正实施方式所要解决的总体问题为如何使系统内已部分张开的眼图实现最大程度的水平眼开度。然而，本发明不限于此，信道时偏量更大的其他实施方式可通过《Hormati 2》中描述的训练序列和训练方法实现眼图的“张开”，而时偏量远远大于上述时偏量的其他实施方式可在相应的环境中结合使用上述时偏校正方法和其他已知时偏校正方法。
图2所示为向量信令码通信接收器的一种例示实施方式。在该框图中，来自多线路总线的四个数据线路输入W0～W3均由延迟元件200处理，所得信号随后进入连续时间线性均衡器(CTLE)210，以供其进行选择性放大和/或频率补偿处理。此外，CTLE电路还通常用于提供额外的高频增益(也称高频“峰化”)，以补偿与频率相关的传输介质损耗。所得已处理线路信号提供给多输入比较器(MIC)220，以供其对向量信令码MIC0～MIC2的子信道进行解码。这些子信道输出信号由采样电路230以时钟恢复(CDA)子系统300确定的时间间隔进行采样140，以产生子信道1～子信道3的数据输出。如图2所示，所述接收器可在多个相位上操作，并且可包括用于依次输出每一个相位的采样数据的多路复用器240。在一种替代方案中，由设于CTLE 210下游和MIC 220上游的延时元件200进行上述处理。
在一些实施方式中，一种装置包括：多个多输入比较器(MIC)220，所述多个MIC用于接收多个信令时间间隔的多个码字，所述多个MIC所接收的每一个码字均以多个符号的形式接收，每一个MIC均用于生成针对每一个接收码字的相应的线性组合；时偏校正电路(其一例示于图4)，用于生成多个复合时偏测量信号，每一个复合时偏测量信号均根据所述多个信令时间间隔当中的单个信令时间间隔生成的一个或多个线性组合形成，这些线性组合由形成所接收码字符号的组合的各MIC 220生成；以及多个线路特定性延时元件200，用于存储线路特定性延时值，每一个线路特定性延时值均连至所述多线路总线中的单条线路，所述多个线路特定性延时元件200还用于存储与所述单条线路关联的线路特定性延时值，其中，一个或多个线路特定性延时元件由与在所述连续多个信令时间间隔中由至少两个MIC形成的线性组合相关联的复合时偏测量信号更新。
在一些实施方式中，所述多个复合时偏测量信号当中的至少一个包括来自与给定MIC连接的所有线路的线路特定性时偏分量。在一些实施方式中，所述多个复合时偏测量信号当中的至少一个根据由至少两个MIC生成的线性组合生成。
在一些实施方式中，所述装置还包括用于确定有效码字序列的代码序列检测电路440，其中，所述多个线路特定性延时元件响应所述有效码字序列的确定而更新。在一些此类实施方式中，所述代码序列检测电路还用于确定与所述有效码字序列相关联的线路子组。
在一些实施方式中，给定线路的线路特定性时偏值响应经所述连续多个信令时间间隔生成的复合时偏测量信号的一个子组超过动作阈值而更新。
在一些实施方式中，每一个MIC均用于执行由多个相互正交的子信道向量中的相应的子信道向量确定的相应的线性组合操作。基于子信道向量的线性组合例如见以下式2～式4。
在一些实施方式中，所述线路特定性延时元件用于通过调节与给定线路相关联的电容而调节该给定线路的线路特定性延时值。在一些此类实施方式中，所述线路特定性延时元件包括与所述给定线路相连接的开关电容网络。
在一些实施方式中，所述一个或多个线性组合的样本与预设偏移电压相比较，所述复合时偏测量信号表示早晚指示信号。
在一些实施方式中，部分或全部的子信道输出端还设有额外的采样器，以促进对时序的分析和/或管理。作为一例，此类额外采样器可在时钟早到或晚到时触发，以对信号跃迁进行检测，从而优化CDA的操作。作为另一例，此类额外采样器可设有用于促进垂直眼开度测量的可调节偏移切片电压。如《Hormati1》中所述和图6所示，所述偏移切片电压可进一步含有用于同时提供数据信息和时钟边沿信息的DFE校正因子。图6包括至少一个由两个数据采样器支持的推测式DFE处理级650，所述两个数据采样器以两个不同的幅度阈值同时实施时间采样操作。如图所示，所述数据采样器分别包括比较器620，这些比较器生成对接收自CTLE 210的信号进行切片的比较器输出，并根据采样时钟对所述比较器输出进行采样。其中，根据最为新进的数据判定结果，其中一个比较器的输出选为数据值D，而另一比较器的输出选为早晚指示信息形式的误差信号。该信号在本申请中称为信号时偏特征信号。利用以往的数据值640，模式检测模块670能够识别出含有跃迁的模式，并随即利用时偏测量信号(图示为早晚指示信息E/L)判断出相应跃迁所涉及的线路，进而随即使相应的特定线路的计数器递增或递减。上述数据信号和早晚时偏测量信号的选择操作可由多路复用器630和660完成。《Tajalli 1》中还进一步描述了如何将来自两条或更多条子信道的时钟边沿信息相互组合，以及如何从此类组合结果中滤除来自未发生跃迁的子信道的时偏测量信息，以在时序方面向CDA子系统提供更佳反馈。
图7所示为可在一些实施方式中使用的另一采样机制。如图所示，MIC0 610的输出由CTLE 210按照上述方法处理，而CTLE 210的输出由数据采样器702和跃迁采样器704采样。在此类实施方式中，来自CTLE 210的数据信号可在双倍速率下采样。在至少一种实施方式中，可根据采样时钟模块706提供的采样时钟ck_000和ck_180，对上述数据进行两次采样。在一些实施方式中，可利用相位相差180度的时钟获得复合时偏测量信号形式的早晚指示信息，其中，一个时钟对“眼图中心”进行采样(见图11)，而另一时钟对跃迁区域进行采样。作为一种替代方案，也可在使用全速时钟的同时，将数据发送两次，从而有效地将数据速率减半。在此类实施方式中，可仅使用一个采样器，并将该采样器的输出在数据采样操作和边沿采样操作之间交替切换。在此类实施方式中，可在半速时偏训练时段完成后，开启或恢复全速数据传输。随后，便可利用本申请所述的全速方法和电路进行后续测量和调节。
各线路信号到达时间之间的差异(即“时偏”)可延迟或干扰向量信令码的正确检测时间。该时偏可因传输路径元件的长度或传播速度差异造成，而且既可恒定不变，也可随时间变化。因此，接收器对时偏的准确测量有助于后续的时偏校正。时偏校正的一例为在码字解码前，在符号数据路径中引入可变时延。在另一例中，也可将时偏测量值反馈给发送器，并由发送器通过调节提供给多线路总线的各线路的码字符号的时间实施线路特定性时间调节，从而使得接收器所接收的信号为已预先经过时偏补偿的信号。
时偏调节和补偿
时偏的消除涉及使各条线路的信号在时间上渐进式偏移，以实现对到达时间差异的补偿。某些时偏测量方法，如《Hormati II》所述方法，还在测试和分析过程中进行交互式的线路延时调节。
在接收器处，线路延时实施方式可包括采用可变延时元件、时间可调式采样保持元件、可调FIFO缓冲器等元件的模拟域或数字域中的现有技术方法。
《Hormati II》中描述了一种在接收的每一条线路信号中插入低插损电阻/电容滤波处理的方法，实施该处理的电阻/电容滤波器可用于在引入较小的可调节延时量的同时，最大程度地降低对信号幅度的影响。图5所示为一种此类延时元件200实施方式。虽然图中仅示出针对单条线路的可控延时电路，但是所述多线路总线的每条线路均可设有用于实现可调节信号时偏量的类似电路200。其中，晶体管501，502，503可分别由时偏控制输入B0，B1，B2导通，从而将线路输入节点的对地电容分别提升由电容器C0，C1，C2决定的量。该节点电容的提升量与输入传输线路的源阻抗和终端阻抗共同作用，以在线路信号中引入更大的延时量。在一种替代实施方式中，延迟元件200设置于线路信号路径的其他位置，例如但不限于每一个CTLE处理级的输出端，而非接收机的线路输入端。
在一种具体实施方式中，当C0、C1、C2值分别为5fF、10fF、20fF时，可实现以二进制时偏控制码字使电容以二进制方式递增，最大总电容提升量为35飞法(FemtoFarad)，相当于约5皮秒的延时增大量。在另一实施方式中，也可使用具有相同电容值的电容器，此时相应的控制字为温度计码字，而非二进制码字。作为电容提升的一种副作用，高频响应性能将会发生轻微下降。在上述实施方式中，当所引入的延迟量为最大的5皮秒时，将使得12.5GHz下的回波损耗(也常称为S11)性能发生1.5dB的下降。
在用于校正更大时偏的另一实施方式中，以作为延时元件200的模拟跟踪保持电路或模拟采样保持电路在各线路信号均保持稳定的时偏修正时刻对各线路信号进行采样，而且对所得MIC子信道输出进行的采样操作140中使用的采样时钟由时钟恢复电路150至少延迟至所述时偏修正时刻当中的最晚时刻。为了增加延迟时间或降低采样信号伪影，一些实施方式可在每一条线路上均设置一系列此类采样后延时元件。
如《Ulrich 1》中所述，时偏也可通过调节各线路传输时间的方式消除。在此类方式中，接收器将其收集的各线路相对接收时间等信息发送给发送器，从而使得发送器能够相应地调节其线路传输时间。在一些实施方式中，通过发送其他信息而允许对待识别和校正的包括转置和逆序在内的通信线路映射关系进行调节。这一通信操作既可由接收器驱动，也可由另外的命令/控制处理器进行分配。在此两情形中的每一情形中，均可利用本文范围之外的本领域已知协议和方法，经返回数据信道、带外命令/控制信道或其他通信接口进行通信。
接收器数据检测
如《Holden I》中所述，通过以多输入比较器或混频器(MIC)对多组输入信号进行线性组合的方式，可实现向量信令码的有效检测。其中，通过以三个此类多输入比较器电路对同一组四个输入信号的各种排列组合形式进行操作，便足以检测出所有的ENRZ码字。也就是说，如果假设一种实施如下操作的多输入比较器：
R＝(J+L)-(K+M) (式1)
其中，J、K、L、M为代表所述四个输入信号值的变量，则作为一种非限制性的示例，根据表示阿达玛H4矩阵子信道向量的以下各等式生成三个线性组合结果值R0、R1、R2的输入信号排列组合形式为：
R0＝(W+Y)-(X+Z) (式2)
R1＝(Y+Z)-(W+X) (式3)
R2＝(Y+X)-(Z+W) (式4)
上述线性组合足以明确无误地表示出接收信号输入值W、X、Y、Z所代表的每一个ENRZ码码字。其中，结果值R0、R1、R2通常称为ENRZ子信道，在本例中，每一个ENRZ子信道均由一个比特的数据调制。
如《Ulrich II》中所述，通过将式1～式4重构为使得其均表示两个差值的和，可以获得功能上等效的相应MIC构造。
本申请所述的各种方法和系统从总数据信号中获取早晚指示信息等时偏测量结果，所述总数据信号为多线路总线的各线路数据信号进行线性组合而形成的信号。所述总数据信号在本申请中称为子信道数据信号，并由一种多输入比较器电路(MIC)220，610形成。此类MIC通过根据正交矩阵的行所表示的解码器系数或解码器权重值进行输入信号的组合而实现上述线性组合，所述正交矩阵例如为阿达玛矩阵或本申请所述的其他正交矩阵。由此可见，所述正交矩阵的每一行均定义了子信道码字的码元，这些码元随后通过求和而获得正交码字，该正交码字的每一个码元均为子信道码字的相应码元之和。根据所使用的代码的不同(ENRZ码、CNRZ码或具有多条正交子信道的其他正交码)，每一个子信道数据信号既可使用所有的线路(如ENRZ码的情形)，也可使用部分线路形成的线路子集。在一些实施方式中，部分子信道数据信号可使用所有线路，而其他子信道数据信号仅使用部分线路形成的线路子集(如CNRZ码的情形)。
在通过对线路信号进行组合而实现子信道解码的每种MIC中，受关注的特定子信道数据信号的线路中存在的任何信号时偏均呈现为组合子信道数据信号本身的一定程度的时偏。对于给定的MIC子信道输出，特定线路时偏的影响程度取决于若干因素，这些因素至少包括相应线路发生的信号电平跃迁以及施加于该线路的信号上的相对幅度(由矩阵的子信道行决定，因此最终取决于MIC电路的结构)。虽然MIC为电压域的线性组合器，但是当其用于提取时间信息时，其作用相当于相位插值器。MIC子信道输出的时偏测量结果通常为相对于从CDR子系统接收的时钟是“过早”还是“过晚”的判定结果，并可随后转换成与跃迁所涉及的线路相对应的复合时偏测量信号，而且甚至可根据每一条线路的相对贡献在各条线路中分配，其中，判断线路相对贡献时的考量因素为各条线路的电平跃迁以及MIC的相应子信道解码器系数。随后，可对多个时偏指示信号的结果进行累计，以生成各具体线路的时偏补偿值。在一些实施方式中，可通过判断累计复合时偏测量信号是否超出阈值的方式，或者根据在给定时间长度内被超出的特定阈值，生成线路特定时偏补偿值。
由于时偏测量值源于特定线路的信号电平变化量以及线路特定MIC系数，因此要么需要发送含有已知线路中已知信号电平跃迁类型的训练模式，要么可在接收器中设置用于判断信号电平跃迁类型以及判断识别出的码字跃迁所涉及的相应线路的码字检测电路。其中，模式检测电路670可用于判断具体的跃迁类型以及识别出的相应跃迁所涉及的线路。因此，模式检测电路670还能够判断特定线路上信号电平跃迁的幅度(根据所识别出的代码类型)，并且可相应调节计数器的递增量，以反映相应线路对时偏量的相对贡献。
在一些实施方式中，一种方法包括：在第一和第二信令时间间隔内，通过对从多线路总线的线路中并行接收的线路信号进行线性组合来生成总数据信号，其中，至少部分所述线路信号在所述第一和第二信令时间间隔内发生信号电平跃迁；测量所述总数据信号的信号时偏；以及生成线路特定时偏补偿值，每一个该线路特定时偏补偿值均基于所述信号时偏测量结果。也就是说，如果所述信号时偏测量结果的形式为“过早”指示信息，则可使所述跃迁所涉及的线路的计数器递减，从而减小相应线路的时偏补偿值；如果所述信号时偏测量结果的形式为“过晚”指示信息，则可使所述计数器递增。在一些实施方式中，所述时偏测量结果对应于表示跃迁所涉及的每条线路各自的线路时偏分量的全体组合的复合时偏测量结果。在一些实施方式中，由两个或更多个MIC产生的多个线性组合的测量值可相互组合来形成包含与所述两个或更多个MIC关联的各线路的线路特定时偏分量的复合时偏测量信号。其中，既可将最终计数值用作所述线路特定时偏补偿值，也可将计数值超出阈值的次数用作线路特定的时偏补偿值。在一些实施方式中，通过在接收器处调节相应线路的电容性负载，所述线路特定的时偏补偿值可直接用作延时调节控制信号。在其他实施方式中，也可将所述各时偏补偿值经反向信道发送至发送器，从而使得发送器能够进行时偏预补偿。在一些实施方式中，也可在仅当接收器的时偏校正能力达到极限时，才向发送器发送时偏补偿值。也就是说，当接收器处的电容性负载或其他延时机制能力耗尽时，接收器可将特定线路的时偏校正值发送给发送器。当接收到发送器发回的已调节信号后，接收器可对该值进行补偿，从而将线路时偏调回接收器能够补偿的范围。其中，接收器既可发送针对具体线路的时偏控制信号具体值，也可仅发送针对具体线路且指示渐进式校正量的上调和下调指示信息。
对于具有m个MIC(MICi，i＝0,…,m-1)的实体多线路总线系统而言，在通过对该系统的线路信号进行线性组合而确定的时偏的通用表征法中，每一个MIC可表示为：
MICi＝{aij,ri},j＝0,…,n-1 (式5)
其中，n表示线路数目，aij表示相应解码器系数，ri表示比较参考电平(为了简单起见，通常设置为零)。这一表达式可转换为：
Figure BDA0002661230310000141
其中，VMIC表示对输入信号进行线性组合的MIC电压域运算，aij为表示MIC系数的实数，wj为与每一条线路上的瞬时信号值对应的实数。其中，相对于任意参考时间，如果每一条输入线路均具有特定时偏Δtw(j)，则MICi输出信号s(i)的时偏可计算为：
Figure BDA0002661230310000142
其中，线路j的信号电平跃迁表示为Δwj＝wj[当前]-wj[以往]，而且在一些实施方式中，-1<Δwj<+1表示对线路j上的信号wj的跃迁幅度进行的归一化运算(如无跃迁，则wj＝0)。此外，还可利用电压最大值，对电压摆幅进行归一化。可以看出，MIC输出的时偏取决于数据模式。也就是说，随输入数据模式的不同，该时偏可能在max(tj)和min(tj)之间变动。由于每一个子信道输出的时偏取决于具体数据，因此即使是无任何符号间干扰(ISI)的理想系统，其眼图也会因时偏的存在而发生max(tj)-min(tj)的闭眼量。NRZ或ENRZ等线性编码/解码方案定义的MIC不会发生程度随时偏变化的闭眼现象。但是，CNRZ等部分解码方案会因对确定性或随机共模(CM)噪声的敏感性而发生时偏导致MIC输出“闭眼”的现象。
此处，假设|tj|<<T(T表示数据周期，即信令时间间隔，对应于一个单位时间间隔)，则在跃迁时刻附近，每一条线路在t<<T时的信号值可近似表示为：
wj＝bj(t+tj) (式8)
根据式8和式6，子信道输出的跃迁时刻可由式7近似表示。
从式7可以看出，每一个MIC的作用实际上为时域内的相位插值器。也就是说，MIC处理级输出的跃迁时刻为输入信号跃迁时刻的加权插值结果。因此，如果多线路接收器可表示为[aij,ri]，则MIC输出的交叉时刻可表示为[aij bij]。如果该矩阵为可逆矩阵，可以精确计算出接收器输入的时偏。相反地，如果[aij bij]不可逆，则无法计算所述输入时偏值。此时，如仍想实现时偏计算，必须使用其他算法。
在使用透翅码的一些实施方式中，一些发送器实施方式的时偏模式为T＝[0,0,t1,t1,t2,t2]，对应线路为W＝[w0,…,w5]。这一时偏模式源于发送器的结构。利用式7，接收器子信道输出的时偏可计算为：
Tsubch＝[(t1+t2)/3,t1/2,0,t1/2+t2/2,t2] (式9)
从该式可以看出，子信道5输出的时偏最大，而子信道2输出发生跃迁的时间最早。如图15所示，式9计算结果与实验数据极其吻合。因此，式9可用于计算线路(t1和t2)之间的时偏。
在一种实施方式中，一种使用透翅码的系统的时偏补偿算法可包括：
(1)根据子信道4(仅涉及线路4和线路5)的开眼情况，测量能够确定子信道交叉点的相位插值代码(或者能够用于衡量子信道间时偏的其他信号)；
(2)对其他子信道进行类似测量；
(3)按照式9计算每条线路的相应时偏。
在一些实施方式中，所述测量算法包括：测量每一个接收子信道输出的零交叉点。接收器包括五条子信道(五个MIC)。每一个MIC的输出由与接收器的四分之一速率架构相对应的四个切片器采样(即每一个切片器以四分之一速率运行，以对给定MIC的全速总数据信号进行轮流处理)。一些实施方式的测量过程如下：
(1)在发送器的其中一个相位(也就是说，假设该发送器具有多个相位)上产生一组周期性数据(如16个单位时间间隔数据，其中，8个为高电平，8个为低电平)；
(2)对所述5个MIC的输出进行交叉点测量，其中，每一个输出由4个切片器取样，因此产生20个独立的测量值；
(3)返回步骤1，并在发送器的另一相位上发送新的一组周期性数据。这一流程一直重复，直至获得发送器所有四个相位的数据。
假设M0为接收器的切片器对发送器针对子信道0发送的周期性数据序列进行测量后获得的测量结果。接收信号在接收MIC输出的交叉点可通过以相位插值器对采样时钟进行旋转的方式测量，所述相位插值器由连接于每一个MIC的四个切片器构成。
Figure BDA0002661230310000161
其中，各列为接收时钟不同相位的测量值。例如，列0为源自子信道0切片器的四个独立测量值，而且该切片器受接收时钟相位000(0度)的控制。与此同时，各行表示发送器发送出的四组不同数据。例如，行0为发送相位000产生的周期性数据。
此外，其中：
x：表示接收采样时钟的误差或时偏；
y：表示用于产生输出信号的发送时钟的误差或时偏。例如，y0表示发送时钟相位000的定时误差。
z：表示源自相位插值器(PI)的非线性效应。
可以看出，与子信道0相应的MIC的输出获得的16个测量值可用于计算(或估算)出12个独立参数。
当考虑所有子信道时，则五个MIC存在五组测量值，每组均包括16个测量值，因此共有80个独立测量值。对测量值M0、M1、M2、M3、M4的比较有助于线路之间的时偏测量。在一些实施方式中，可使用最大似然法提取以下项目：
(a)五个线路间时偏数值
(b)接收端的相位间时钟时偏数值
(c)发送端的相位间时钟时偏数值
(d)表示相位插值器非线性度的四个数值。需要注意的是，相位插值器的非线性度数值仅能够在少数的几个数据点上进行测量。
ENRZ编码：在ENRZ方案的一些实施方式中，对于所有的i和j值，|aij|＝0.25。在一些实施方式中，相应电路构造为通过选择特定模式而进行线路时偏测量，而其他一些实施方式采用ENRZ收发器中的跃迁子集，下文中将对此进行进一步描述。
ENRZ中线路和代码之间的关系
从上文及检测表达式2～4可知，接收子信道信号的测量以及该信息向接收线路信号变动量的反向映射本质上难以实现。由于每一个子信道与所有的四个接收线路信号均相关，因此目前还未有能够分割、解析或以其他方式确定各线路信号信息的公认数学方法。
代码 线路0 线路1 线路2 线路3 R<sub>0</sub> R<sub>1</sub> R<sub>2</sub>
7 +1 -1/3 -1/3 -1/3 1 1 1
1 -1/3 +1 -1/3 -1/3 0 0 1
2 -1/3 -1/3 +1 -1/3 0 1 0
4 -1/3 -1/3 -1/3 +1 1 0 0
0 -1 +1/3 +1/3 +1/3 0 0 0
6 +1/3 -1 +1/3 +1/3 1 1 0
5 +1/3 +1/3 -1 +1/3 1 0 0
3 +1/3 +1/3 +1/3 -1 0 1 1
表1
如表1所示，用于编码代码7，1，2，4的线路信号使用一个“+1”信号值和三个“-1/3”信号值(ENRZ为均衡向量信令码，给定码字的所有信号值之和均为零)。类似地，用于编码代码0，6，5，3的线路信号使用一个“-1”信号值和三个“+1/3”信号值。更为重要的一点是，代码7，1，2，4或代码0，6，5，3当中任何代码之间的跃迁仅改变两条线路上的信号。因此，举例而言，对于代码7，1，2，4而言，如果在接收其中的任何一个代码后又接收到该组内的另一不同代码，则此两代码之间的跃迁必然伴随着两条线路上的变化，而且发生变化的此两条线路可根据表1确定。这一情形同样适用于从0，6，5，3这一组代码中相继接收的两个代码。
此类已明确的双线路跃迁必然伴随接收数据“字”R0，R1，R2当中两个值的变化。然而，这一规则本身并不足以用于判断发生变化的两条线路，这是因为，举例而言，虽然代码7和代码1之间或者代码0和代码6之间因线路0和线路1的变化而发生的跃迁仅使得R0，R1发生变化，但是仅R0，R1发生变化的原因也可能在于代码2和代码4之间或代码3和代码5之间因线路2和线路3的变化而发生的跃迁。因此，需要使用算法或电路来甄别与能够确定特定一组代码序列的子信道跃迁相对应的线路对。本例中选用的具体线路顺序和码字值均出于方便描述的目的，绝不构成任何限制。
跃迁时刻的确定
如上所述，本说明书的系统环境根据检测出的子信道数据的跃迁进行接收器的时钟恢复。为了最大程度地获得可用于保持时钟正确对齐的信息量，通常做法为对所有接收子信道进行监测。《Tajalli I》描述了一种此类时钟恢复系统，其中，先由能够感测相应子信道内发生的跃迁的各个鉴相器生成相位误差结果，然后通过将这些相位误差结果相加而生成用于更新时钟PLL相位的总误差信号。在一种此类实施方式中，仅将目标时间间隔内发生有效跃迁的子信道的结果相加；在另一实施方式中，仅利用简单的二进制(Bang-Bang)相位比较器进行加法运算，并不设置上述跃迁过滤功能，并且同时将未发生跃迁的子信道产生的任何异常误差结果按时间均摊。此外，也可使用采用波特率(Baud)时钟边沿检测法或双倍速率时钟边沿采样法的本领域已知实现方式。
图3所示为一些实施方式中使用的时钟恢复电路300。如图3所示，该电路包括多个部分相位比较器310，每一个该部分相位比较器均接收一个相应子信道的输出。在此类实施方式中，当相应子信道发生跃迁时，每一个部分相位比较器仅输出部分相位误差结果。每一个部分相位误差信号均由加和电路320接收，以生成复合相位误差信号。该复合相位误差信号由环路滤波器330(该滤波器可以为生成低频误差信号的低通滤波器(LPF))滤波后，提供给压控振荡器(VCO)340。时钟恢复电路300还可进一步包括分频器350，该分频器将接收的VCO 340的输出分频后将所得信号提供给相位插值器360，以供其向相位比较器310提供插值后的信号。如图所示，所述相位插值器还从时钟/数据相位控制逻辑370中接收相位偏差校正信号。该校正信号可用于补偿系统处理过程中产生的波动。VCO 340的输出可用作多相位系统内的采样时钟，该系统的其中一个相位示于图4。
在本申请所关注的双线路跃迁情形中，除发生电路的随机波动之外，两条子信道的结果基本上同时变化。因此，当发生此类跃迁时，将两个基本上完全相同的相位误差结果加入总误差信号内。下述算法通过获得总误差信号的总体“过早”或“过晚”状态而实现线路时偏的校正。
时偏校正算法
该算法的输入包括接收数据，即检测出的子信道结果R0，R1，R2。出于说明目的，在本申请中，所述数据值称为标识“代码”，即以上结合表1所述的具体线路以及结果组合。其中，在至少两个前后相继的单位时间间隔(此处称为代码(N)和代码(N+1))内接收的信息带有与该时间间隔相对应的时钟相位误差形式的时偏检测值或时偏测量值，该值既可为具有正负属性的值，用于表示所接收的跃迁早于或晚于目标时钟时间的量，或者也可为仅仅表示“过早/过晚”的简单二进制正负符号。因此，当前后相继的两个接收单位时间间隔内的一个或多个子信道检测结果发生跃迁，则此类跃迁将含有用于生成与所述多线路总线内的一条或多条正在经历传输状态变化的线路的总时偏相对应的复合时偏测量信号的信息。
所述信息通过如下任一方式获得：持续监测接收数据流(例如，通过有限状态机)；按统计学方式对数据流进行有效采样(例如，通过运行于控制或管理处理器上的软件处理过程进行采样，其中，所述处理器周期性地请求并接收所接收的数据序列以及相应的时钟相位误差信息，此类采样操作至少跨越两个前后相继的接收单位时间间隔)。
该算法的输出为所述四个线路信号相对到达时间的动态估计结果，该结果可用于即时或周期性地调节线路信号延时元件的线路特定时偏值，或者用于请求或指示待由发送器对每条线路执行的类似时间调整。在一种实施方式中，所述动态估计结果用于即时调节接收器线路延时。在另一实施方式中，所述动态估计结果作为变量保持于存储器中，而且在当该变量的绝对正值或负值超出预设阈值时启动调整，从而滤除小幅波动。
以Verilog语言表示的该算法另一实施方式见附录I。
Figure BDA0002661230310000211
Figure BDA0002661230310000221
其中的“if”语句正好与图12状态图中所示的跃迁状况一一对应，其中，前后相继的代码7(前)和1(后)或1(前)和7(后)与线路0和线路1相对应，代码0和6同样如此。
由于无法确定发生跃迁的两条线路中的哪条线路造成了复合时偏测量信号时间上的“过早”或“过晚”，因此其中同时将两条线路的代表时偏偏移量度值的变量按同一方式更新。如此，举例而言，如果与代码0和5对应的后续跃迁也将线路0和线路2朝同一方向更新，则说明两个测量值共同涉及的线路0可能为所述时间误差的来源。因此，通过以该算法对若干不同采样结果进行处理，可以实现对各线路时间误差的合理估计。如上所述，在至少一种实施方式中，通过在累计时间误差值导致实际发生时间改动之前引入动作阈值，能够减少因测量伪影发生的随机时间调整。在一些此类实施方式中，给定线路的时间调整通过响应时间误差值的累积状况而调整预设步长值的方式实现。此类预设步长值可以为与表示所述动作阈值的时序延时相关联的电容变化，该电容变化可例如对应于在计数值超出阈值时发生的变化。在一些实施方式中，各条线路可分别在时间误差累积值超出所述动作阈值时各自更新。在替代实施方式中，也可以在单条线路的时间误差累积值超出所述动作阈值时，所有线路均根据其当前相应线路特定延时值进行更新。在其他实施方式中，出于即使在相反方向上引入较小的调节量，也不会导致较大的误差，而且持续进行同一方向的调节实际上能够实现开眼度的优化这一假设，线路时间采用即时调节方案。
图4为可用于执行上述时偏检测算法的接收器框图。如图4所示，该接收器包括如上所述用于接收各线路中的信号并随之生成代表子信道输出R0～R2的总数据信号的MIC220。采样器通过对子信道的输出进行采样430而提供各子信道的数据输出D0～D2以及包括各子信道早晚指示信号E/L0～E/L2在内的复合时偏测量信号。在一些实施方式中，采样器430可采取上述图6或图7所示采样器的形式。图4接收器包括用于检测各组依次接收的有效比特(每一组均表示上述代码0～7)的代码序列检测模块440。这些序列如图12状态图所示。在一些实施方式中，代码序列检测模块440可提供DFE功能，以例如供采用图6所示采样器的实施方式中的采样器430使用。
图8为根据一些实施方式的代码序列检测模块框图。在一些实施方式中，所述代码序列检测模块可通过D触发器805和810实现，其中，该D触发器由延迟后的采样时钟815采样，以为缓冲操作创造时间。逻辑电路820通过对当前检测到的比特b0～b2和之前检测到的比特prev_b0～b2进行分析而判断所检测的代码序列是否为有效序列。当所检测的代码序列为有效序列时，将向图4所示的总线路延时模块460提供线路延时调节使能信号w0～w3_enable。如上所述，在H4代码实施方式中，逻辑电路820检测出的任何有效代码序列均涉及两条线路。在此类实施方式中，其中仅两个线路延时调节使能信号w0～w3_enable为“1”，而剩余两个为“0”(因此不会导致总线路延时模块460中的延时值更新)。
在替代方案中，在仅涉及两条线路的序列的基础上或其之外，也可使用其他序列。举例而言，代码序列检测电路670可识别出每一条线路仅发生正负倒置但仍维持原有幅值的跃迁，如[-1,1/3,1/3,1/3]至[1,-1/3,-1/3,-1/3]的码字跃迁或[-1/3,1,-1/3,-1/3]至[1/3,-1,1/3,1/3]的码字跃迁等。该组跃迁包括8组码字序列。在此类跃迁中，通过审视特定线路的跃迁幅度而相应更新时偏度量值。具体而言，对于[-1,1/3,1/3,1/3]至[1,-1/3,-1/3,-1/3]这一码字跃迁，可按照以下跃迁幅度计算式对MIC输出的时偏监测值或测量值进行加权：|((线路(代码1,i)-线路(代码2,i)×MIC(线路(i))|(在该情形中，即[2,2/3,2/3,2/3])。可以看出，线路W0的时偏对MIC输出时偏监测值的影响为其他线路时偏影响的三倍。根据识别出的跃迁幅度，可以对计数器进行渐进式调节，以使其正确反映每条线路的相对时偏贡献。
图9为根据一些实施方式的逻辑电路820的框图。图9示例所示为从表1代码“1”跃迁为代码“7”的有效代码序列。这一逻辑电路可实施为与(AND)门905，其中，当比特b0～b2对应于代码“1”＝“001”且前一接收比特prev_b0-b2对应于代码“7”＝“111”时，与门905的输出为高电平。控制电路910可对所有此类检测逻辑门的输出进行分析，并可向总线路延时模块460输出线路延时调节使能信号w0～w3_enable。该使能信号表示应该对哪一计数器进行调节(根据所述信号时偏特征信号，既可以为递增，也可以为递减)。另外，还可根据线路信号电平跃迁的相对幅度，按照本申请所述方式对计数递变量进行加权。在一些实施例中，控制电路910可采用执行下表2的控制逻辑：
Figure BDA0002661230310000251
表2
图4接收器还包括矩阵误差组合器450，用于从所述多条子信道接收早晚指示信号E/L0～E/L2，并在生成最终早晚判定结果后将其提供给总线路延时模块460，以供其相应地使预存延时值递增或递减。如上文和表1所示，在一些实施方式中，由于任何给定的有效代码序列仅有两条子信道R0～R2发生变化，因此不发生变化的子信道产生的E/L信号为无用指示信息，所以可以引入相应的逻辑，以忽略此类无用指示信息的作用。虽然如此，由于发生变化的所述两条子信道均提供指示过早或过晚的早晚指示信息，因此此两早晚指示信息的组合将盖过未发生跃迁的子信道的早晚指示信息，因此即使不引入所述逻辑，矩阵误差组合器450所提供的最终早晚指示信息仍为有效信息。
图10为根据一些实施方式的总线路延时模块460的例示框图。如图所示，总线路延时模块包括四个模块1005，1010，1015，1020，每一个模块均针对多线路总线的其中一条线路。在一些实施方式中，每一个模块对应于可根据接收的线路延时调节使能信号w0～w3_enable相应启动的计数器。此外，每一个计数器可用于从矩阵误差组合器450接收早晚指示信号，该信号可用作根据所述早晚指示信号控制相应计数器上调或下调(U/D)的依据。每一个计数器均可根据延迟470后的采样时钟进行递变。在一些实施方式中，例如如图5所示，每一个计数器内的存储值均可提供给(例如作为二进制比特)相应的线路延时调节电路。
图13为根据一些实施方式的方法1300的流程图。如图所示，方法1300包括：获得前后相继接收的数据值1302。通过对所述接收数据值进行分析1304，判断相应数据是否对应于一组单对线路跃迁。如果判断结果为“否”，则返回方法的开始步骤，以获得下一组接收数据；如果判断结果为“是”，则例如通过以上结合表2所述的控制逻辑910，识别1306出与所述代码跃迁对应的线路。在识别出所述线路后，根据所接收的早晚信息，更新1308表示总延时值的动态线路计数值。当给定线路的所述动态误差计数值达到动作阈值1310时，根据存储的误差计数值1312，调节线路特定延时。在一些实施方式中，可先通过将所述线路特定延时值初始化而使得各线路不存在延时，随后通过算法增大每条线路的延时量，以使得所有线路均相对于保持有与零延时相对应的延时值的“最慢”线路具有延时。在替代方案中，可先对每一条线路进行初始化，以使各线路具有一定的预设初始延时值，然后时偏校正算法根据所述复合时偏测量信号增大/减小延时量。此外，在多线路总线进行时偏校正后，可以将各线路特定延时值减去最小的线路特定延时值，从而使得“最迟”的线路不经历任何延迟，而所有其他线路均具有相对于该“最迟”的线路的线路特定性延时值。
上述各实施方式描述了以具有码字的向量信令码校正时偏的方法，所述码字表示多条子信道的组合，而且经多线路总线接收。还需要注意的是，每条线路均作为至少两个MIC的输入，因此每条线路的时偏值均可通过至少两个不同MIC的输出进行更新，从而在所述多线路总线的各线路之间实现统一的时偏关系。所述时偏校正算法的至少一个目的在于，通过调节所述多线路总线的所有线路的线路特定延时值而使得所有MIC实现更大的眼开度。
图14为根据一些实施方式的方法1400的流程图。如图所示，方法1400包括：接收1402连续多个信令时间间隔的多个码字，每一个码字均作为多个符号经多线路总线的各线路接收，所述多个符号由多个多输入比较器(MIC)接收，其中，每一个符号均由至少两个MIC接收。在1404中，对于每一个码字，均生成所接收符号的相应线性组合。此外，还生成1406所述连续多个信令时间间隔的多个复合时偏测量信号，每一个复合时偏测量信号均基于一个或多个线性组合的样本，并且更新1408所述多线路总线各线路的线路特定时偏值，其中，一个或多个线路特定时偏值根据与由至少两个不同MIC形成的线性组合相关联的复合时偏测量信号更新。
在一些实施方式中，所述多个复合时偏测量信号当中的至少一个对应于单个MIC的测量值，此类时偏测量信号含有与所述MIC相连的所有线路的时偏分量。利用根据单个MIC的输出形成的复合时偏测量信号更新线路特定延时元件的实施方式见《Hormati II》。在此类实施方式中，所述复合时偏测量信号对应于按照如下方式获得的眼图测量值：相对于可变垂向阈值，对MIC的线性组合进行采样；确定当线路具有正向或反向时偏(即使得线路信号相对超前或滞后的时偏)时，MIC的有效眼开度是增大还是减小。在一些实施方式中，所述多个复合时偏测量信号当中的至少一个根据由至少两个MIC生成的线性组合生成，所述线性组合含有与所述至少两个MIC相关联的所有线路的时偏分量。图4时偏校正电路便是将两个或更多个MIC的输出相互组合的一种此类实施方式。
在一些实施方式中，更新给定线路的线路特定时偏值包括：对与该给定线路相关联的电容进行调节。在一些实施方式中，所述电容的调节包括：对与所述给定线路相连的开关电容网络进行控制。图5所示为一种例示线路特定延时元件，其中，通过比特将电容选择性地连接至线路，以实现延时值的调节。在一些实施方式中，C0，C1，C2电容相等，而且由温度计码控制这些电容器。在替代方案中，C0，C1，C2可具有不同电容，而且可由B0～B2对电容器C0，C1，C2的八种不同组合进行选择。虽然以上只描述了三个电容元件，但此类电路不限于此，其也可含有更多或更少的电容元件。在一些实施方式中，由双输入比较器将所述一个或多个线性组合的样本与预设偏移电压相比较，而且所述复合时偏测量信号表示早晚指示信号。
在一些实施方式中，所述线路特定时偏值响应有效码字序列的确定而更新。在此类实施方式中，所述多线路总线各线路的线路特定时偏值的更新可包括：对与所述有效码字序列相关联的线路进行更新。在一些实施方式中，给定线路的线路特定时偏值响应所生成的所述连续多个信令时间间隔的复合时偏测量信号的一个子组超过动作阈值而更新。
在一些实施方式中，每一个线性组合操作均由所述多个MIC当中的相应MIC执行，而且该相应MIC所执行的线性组合操作由多个相互正交的子信道向量中的相应子信道向量确定。
附录I
Figure BDA0002661230310000291
Figure BDA0002661230310000301
Figure BDA0002661230310000311
Figure BDA0002661230310000321
Figure BDA0002661230310000331

Claims (20)

1.一种方法，其特征在于，包括：
经连续的多个信令间隔接收多个码字，其中，每一个码字均以多个符号经多线路总线的各线路被接收，所述多个符号由多个多输入比较器接收，其中，每一个符号均由至少两个多输入比较器接收；
对于每一个码字，均由所述多个多输入比较器生成接收符号的一组对应的线性组合；
经所述连续的多个信令间隔生成多个复合时偏测量信号，其中，每一个复合时偏测量信号均基于一个或多个线性组合的样本；以及
更新所述多线路总线的所述各线路的线路特定时偏值，其中，一个或多个线路特定时偏值根据与由至少两个不同的多输入比较器所形成的线性组合相关联的复合时偏测量信号进行更新。
2.如权利要求1所述的方法，其特征在于，所述多个复合时偏测量信号当中的至少一个包括与给定的多输入比较器连接的所有线路的线路特定时偏分量。
3.如权利要求1所述的方法，其特征在于，所述多个复合时偏测量信号当中的至少一个是根据由至少两个多输入比较器所生成的线性组合生成的。
4.如权利要求1所述的方法，其特征在于，所述线路特定时偏值响应于有效码字序列的识别而更新。
5.如权利要求4所述的方法，其特征在于，更新所述多线路总线的所述各线路的所述线路特定时偏值包括：更新与所述有效码字序列关联的线路。
6.如权利要求1所述的方法，其特征在于，给定线路的线路特定时偏值响应于经所述连续的多个信令间隔所生成的复合时偏测量信号的一个子组超过动作阈值而进行更新。
7.如权利要求1所述的方法，其特征在于，每一个线性组合均由所述多个多输入比较器当中的相应的多输入比较器执行，相应的所述多输入比较器实现由多个相互正交的子信道向量中的相应的子信道向量定义的线性组合。
8.如权利要求1所述的方法，其特征在于，更新给定线路的线路特定时偏值包括：调节与所述给定线路相关联的电容。
9.如权利要求8所述的方法，其特征在于，调节所述电容包括：控制与所述给定线路连接的开关电容网络。
10.如权利要求1所述的方法，其特征在于，相较于预设偏移电压生成所述一个或多个线性组合的样本，以及所述复合时偏测量信号表示早晚指示信号。
11.一种装置，其特征在于，包括：
多个多输入比较器，用于经连续的多个信令间隔接收多个码字，其中，每一个码字均作为多个符号由所述多个多输入比较器接收，每一个多输入比较器均用于针对每一个接收码字生成相应的线性组合；
时偏校正电路，用于生成多个复合时偏测量信号，其中，每一个复合时偏测量信号均根据所述连续的多个信令间隔当中的单个信令间隔内所生成的一个或多个线性组合形成；以及
多个线路特定延时元件，用于存储线路特定延时值，其中，每一个线路特定延时值均连至多线路总线的单条线路，所述多个线路特定延时元件还用于存储与所述单条线路关联的线路特定延时值，其中，一个或多个线路特定延时元件利用与在所述连续的多个信令间隔中由至少两个多输入比较器所形成的线性组合相关联的复合时偏测量信号进行更新。
12.如权利要求所述11的装置，其特征在于，所述多个复合时偏测量信号当中的至少一个包括与给定多输入比较器连接的所有线路的线路特定时偏分量。
13.如权利要求11所述的装置，其特征在于，所述多个复合时偏测量信号当中的至少一个是根据由至少两个多输入比较器所生成的线性组合生成的。
14.如权利要求11所述的装置，其特征在于，还包括用于识别有效码字序列的代码序列检测电路，其中，所述多个线路特定延时元件响应于所述有效码字序列的识别而更新。
15.如权利要求14所述的装置，其特征在于，所述代码序列检测电路还用于确定与所述有效码字序列相关联的线路子组。
16.如权利要求11所述的装置，其特征在于，给定线路的线路特定时偏值响应于经所述连续的多个信令间隔所生成的复合时偏测量信号的一个子组超过动作阈值而进行更新。
17.如权利要求11所述的装置，其特征在于，每一个多输入比较器均用于实现由多个相互正交的子信道向量中的相应的子信道向量定义的相应的线性组合。
18.如权利要求11所述的装置，其特征在于，所述线路特定延时元件用于通过调节与给定线路相关联的电容来调节所述给定线路的线路特定延时值。
19.如权利要求18所述的装置，其特征在于，所述线路特定延时元件包括与所述给定线路相连接的开关电容网络，其中，所述开关电容网络用于控制与所述给定线路相关联的所述电容。
20.如权利要求11所述的装置，其特征在于，所述一个或多个线性组合与预设偏移电压相比较，以及所述复合时偏测量信号表示早晚指示信号。
CN201980016575.3A 2018-01-26 2019-01-28 多线路时偏校正方法和系统 Active CN111868661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/881,512 2018-01-26
US15/881,512 US10243614B1 (en) 2018-01-26 2018-01-26 Method and system for calibrating multi-wire skew
PCT/US2019/015459 WO2019148126A1 (en) 2018-01-26 2019-01-28 Method and system for calibrating multi-wire skew

Publications (2)

Publication Number Publication Date
CN111868661A true CN111868661A (zh) 2020-10-30
CN111868661B CN111868661B (zh) 2024-07-12

Family

ID=65516756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980016575.3A Active CN111868661B (zh) 2018-01-26 2019-01-28 多线路时偏校正方法和系统

Country Status (5)

Country Link
US (2) US10243614B1 (zh)
EP (2) EP3743785B1 (zh)
KR (2) KR102443822B1 (zh)
CN (1) CN111868661B (zh)
WO (1) WO2019148126A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
KR102334889B1 (ko) 2017-02-28 2021-12-07 칸도우 랩스 에스에이 멀티와이어 스큐를 측정하고 정정하기 위한 방법
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10693688B2 (en) 2017-12-28 2020-06-23 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
US10243614B1 (en) * 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
KR102389071B1 (ko) * 2018-06-11 2022-04-22 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
US10721106B1 (en) * 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder
US11496282B1 (en) * 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11916561B1 (en) * 2022-01-24 2024-02-27 Avago Technologies International Sales Pte. Limited Adaptive alignment of sample clocks within analog-to-digital converters

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307749A (zh) * 1998-06-30 2001-08-08 夸尔柯姆股份有限公司 在数字－模拟变换器中进行直流偏移校正的方法和装置
US20140208178A1 (en) * 2010-02-15 2014-07-24 Mentor Graphics Corporation Circuit and Method for Measuring Delays between Edges of Signals of a Circuit
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
CN106797352A (zh) * 2014-07-10 2017-05-31 康杜实验室公司 高信噪特性向量信令码
US20170317449A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Skew-resistant multi-wire channel
US20170317859A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Clock data recovery with decision feedback equalization

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US8660020B2 (en) 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
EP2420011B1 (en) 2009-04-16 2015-06-10 Nec Corporation Method of and system for detecting skew between parallel signals
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US8718184B1 (en) 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US8989317B1 (en) 2010-05-20 2015-03-24 Kandou Labs, S.A. Crossbar switch decoder for vector signaling codes
US9077386B1 (en) * 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US8755426B1 (en) 2012-03-15 2014-06-17 Kandou Labs, S.A. Rank-order equalization
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9071476B2 (en) 2010-05-20 2015-06-30 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US8159377B2 (en) 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
EP2926260B1 (en) 2013-01-17 2019-04-03 Kandou Labs S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
EP2979388B1 (en) * 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
JP6317474B2 (ja) 2014-02-02 2018-04-25 カンドウ ラボズ ソシエテ アノニム 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置
CN106105123B (zh) 2014-02-28 2019-06-28 康杜实验室公司 用于发送时钟嵌入式向量信令码的方法和系统
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
WO2016014423A1 (en) 2014-07-21 2016-01-28 Kandou Labs S.A. Multidrop data transfer
WO2016019384A1 (en) * 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
JP6498912B2 (ja) 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
EP3314835B1 (en) * 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10243614B1 (en) * 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) * 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307749A (zh) * 1998-06-30 2001-08-08 夸尔柯姆股份有限公司 在数字－模拟变换器中进行直流偏移校正的方法和装置
US20140208178A1 (en) * 2010-02-15 2014-07-24 Mentor Graphics Corporation Circuit and Method for Measuring Delays between Edges of Signals of a Circuit
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
CN106797352A (zh) * 2014-07-10 2017-05-31 康杜实验室公司 高信噪特性向量信令码
US20170317449A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Skew-resistant multi-wire channel
US20170317859A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Clock data recovery with decision feedback equalization

Also Published As

Publication number Publication date
US20190238180A1 (en) 2019-08-01
KR102443822B1 (ko) 2022-09-15
KR102346908B1 (ko) 2022-01-05
EP4033666A1 (en) 2022-07-27
CN111868661B (zh) 2024-07-12
EP3743785A1 (en) 2020-12-02
US10560146B2 (en) 2020-02-11
EP3743785B1 (en) 2021-12-22
KR20200118446A (ko) 2020-10-15
KR20220003158A (ko) 2022-01-07
EP4033666B1 (en) 2023-10-18
US10243614B1 (en) 2019-03-26
WO2019148126A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
CN111149308B (zh) 多线路时偏的测量和校正方法
CN111868661B (zh) 多线路时偏校正方法和系统
KR102384609B1 (ko) 멀티 레인 데이터 수신기의 클럭 데이터 복구
CN113728552B (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
CN110612500B (zh) 多线路时偏的测量和校正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant