KR102443822B1 - 다중와이어 스큐를 교정하기 위한 방법 및 시스템 - Google Patents

다중와이어 스큐를 교정하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR102443822B1
KR102443822B1 KR1020217043116A KR20217043116A KR102443822B1 KR 102443822 B1 KR102443822 B1 KR 102443822B1 KR 1020217043116 A KR1020217043116 A KR 1020217043116A KR 20217043116 A KR20217043116 A KR 20217043116A KR 102443822 B1 KR102443822 B1 KR 102443822B1
Authority
KR
South Korea
Prior art keywords
wire
skew
transition
signal
mic
Prior art date
Application number
KR1020217043116A
Other languages
English (en)
Other versions
KR20220003158A (ko
Inventor
로저 울리히
아르민 타잘리
알리 호마티
리차드 심슨
Original Assignee
칸도우 랩스 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸도우 랩스 에스에이 filed Critical 칸도우 랩스 에스에이
Publication of KR20220003158A publication Critical patent/KR20220003158A/ko
Application granted granted Critical
Publication of KR102443822B1 publication Critical patent/KR102443822B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Abstract

복수의 연속적인 시그널링 간격에 걸쳐, 복수의 코드워드 - 각각의 코드워드는 다중와이어 버스의 와이어를 통해 복수의 심볼로서 수신되고, 복수의 심볼은 복수의 다중입력 비교기(MIC)에서 수신되고, 각각의 심볼은 적어도 두 개의 MIC에 의해 수신됨 - 를 수신하기 위한, 각각의 코드워드에 대해, 수신된 심볼의 대응하는 선형 조합을 생성하기 위한, 복수의 연속적인 시그널링 간격에 걸쳐 복수의 복합 스큐 측정 신호 - 각각의 복합 스큐 측정 신호는 하나 이상의 선형 조합의 샘플에 기초함 - 를 생성하기 위한, 그리고 다중와이어 버스의 와이어의 와이어 특유 스큐 값을 업데이트하기 위한 - 하나 이상의 와이어 특유 스큐 값은 적어도 두 개의 상이한 MIC에 의해 형성되는 선형 조합과 관련되는 복합 스큐 측정 신호에 따라 업데이트됨 - 방법 및 시스템이 설명된다.

Description

다중와이어 스큐를 교정하기 위한 방법 및 시스템 {METHOD AND SYSTEM FOR CALIBRATING MULTI-WIRE SKEW}
[관련 출원에 대한 교차 참조]
본 출원은 Roger Ulrich의 이름으로 2018년 1월 26일자로 출원된 발명의 명칭이 "Method and System for Calibrating Multi-Wire Skew"인 미국 정식(Non-Provisional) 출원 번호 제15/881,512호의 이점을 주장하는데, 이 출원은 모든 목적을 위해 그 전체가 참조에 의해 본원에 통합된다.
[참조 문헌]
다음의 선행 출원은 모든 목적을 위해 그들 전체가 참조에 의해 본원에 통합된다:
Harm Cronie 및 Amin Shokrollahi의 이름으로 2010년 5월 20일자로 출원된, 발명의 명칭이 "Orthogonal Differential Vector Signaling"인 출원번호 제12/784,414호의 미국 특허 공개공보 제2011/0268225호(이하, [Cronie I]);
Brian Holden, Amin Shokrollahi 및 Anant Singh의 이름으로 2013년 3월 15일자로 출원된, 발명의 명칭이 "Methods and Systems for Skew Tolerance in and Advanced Detectors for Vector Signaling Codes for Chip-to-Chip Communication"인 미국 특허 출원 제13/842,740호, 이하, [Holden I]로 식별됨;
Richard Simpson, Andrew Stewart, 및 Ali Hormati의 이름으로 2015년 10월 29일자로 출원된 발명의 명칭이 "Clock Data Alignment System for Vector Signaling Code Communications Link"인 미국 특허 출원 번호 제14/926,958호, 이하 [Simpson I]로 식별됨.
Richard Simpson 및 Roger Ulrich의 이름으로 2015년 5월 20일자로 출원된 발명의 명칭이 "Control Loop Management and Differential Delay Detection and Correction for Vector Signaling Code Communications Links"인 미국 특허 출원 번호 제14/717,717호, 이하 [Simpson II]로 식별됨.
John Fox, Brian Holden, Ali Hormati, Peter Hunt, John D Keay, Amin Shokrollahi, Anant Singh, Andrew Kevin John Stewart, Giuseppe Surace, 및 Roger Ulrich의 이름으로 2014년 4월 15일자로 출원된 발명의 명칭이 "Methods and Systems for High Bandwidth Communications Interface"인 미국 특허 출원 번호 제14/253,584호, (이하 [Fox I]로 칭해짐)
Roger Ulrich의 이름으로 2014년 6월 25일자로 출원된 발명의 명칭이 "Multilevel Driver for High Speed Chip-to-Chip Communications"인 미국 특허 출원 제14/315,306호(이하, [Ulrich I]로 칭해짐);
Roger Ulrich 및 Peter Hunt의 이름으로 2013년 5월 15일자로 출원된 발명의 명칭이 "Circuits for Efficient Detection of Vector Signaling Codes for Chip-to-Chip Communications using Sums of Differences"인 미국 특허 출원 제13/895,206호, 이하, [Ulrich II]로 식별됨.
Roger Ulrich, Armin Tajalli, Ali Hormati, 및 Richard Simpson의 이름으로 2017년 7월 4일자로 출원된 발명의 명칭이 "Method for Measuring and Correcting Multi-Wire Skew"인 미국 특허 출원 번호 제15/641,313호, 이하 [Ulrich III]으로 식별됨.
Ali Hormati 및 Richard Simpson의 이름으로 2014년 4월 28일자로 출원된 발명의 명칭이 "Clock Data Recovery Utilizing Decision Feedback Equalization"인 미국 특허 출원 번호 제15/582,545호(이하 [Hormati I]로 칭해짐);
Ali Hormati 및 Kiarash Gharibdoust의 이름으로 2017년 2월 28일자로 출원된 발명의 명칭이 "Method for Measuring and Correcting Multiwire Skew"인 미국 특허 가출원 제62/464,597호(이하 [Hormati II]로 칭해짐).
Armin Tajalli 및 Ali Hormati의 이름으로 2017년 5월 22일자로 출원된 발명의 명칭이 "Multi-modal Data-driven Clock Recovery Circuit"인 미국 특허 가출원 제62/509,714호(이하 [Tajalli I]로 칭해짐).
Amin Shokrollahi, Ali Hormati, 및 Roger Ulrich의 이름으로 2015년 8월 4일에 발행된 발명의 명칭이 "Method and Apparatus for Low Power Chip-to-Chip Communications with Constrained ISI Ratio"인 미국 특허 제9,100,232호, 이하 [Shokrollahi I]로 식별됨.
[기술분야]
본 실시형태는 일반적으로 통신 시스템 회로에 관한 것으로, 특히, 칩 대 칩 통신에서 사용되는 고속 다중와이어(multi-wire) 인터페이스를 통해 송신되는 수신된 통신 신호에 대한 차동 신호 도달 시간의 측정 및 감소에 관한 것이다.
현대의 디지털 시스템에서, 디지털 정보는 신뢰 가능하고 효율적인 방식으로 프로세싱된다. 이러한 맥락에서, 디지털 정보는 이산적인, 즉 불연속적인 값으로 이용 가능한 정보로서 이해되어야 한다. 비트, 비트의 모음(collection)뿐만 아니라, 또한 유한 집합(finite set)으로부터의 숫자도 디지털 정보를 나타내기 위해 사용될 수 있다.
대부분의 칩 대 칩, 또는 디바이스 대 디바이스 통신 시스템에서, 통신은 집성 대역폭(aggregate bandwidth)을 증가시키기 위해 복수의 와이어를 통해 발생한다. 단일의 또는 쌍의 이들 와이어는 채널 또는 링크로 칭해질 수도 있으며 다수의 채널은 전자 컴포넌트 사이에서 통신 버스를 생성한다. 물리적 회로부 레벨에서, 칩 대 칩 통신 시스템에서, 버스는 통상적으로, 칩과 마더보드 사이의 패키지에서, 인쇄 회로 기판(printed circuit board; "PCB") 보드 상에서, 또는 PCB 사이의 케이블 및 커넥터에서, 전기 전도체로 구성된다. 고주파 애플리케이션에서, 마이크로스트립 또는 스트립라인 PCB 트레이스가 사용될 수도 있다.
버스 와이어를 통해 신호를 송신하는 일반적인 방법은, 본원에서 제로 비복귀(non-return-to-zero) 또는 NRZ 시그널링으로 칭해지는, 싱글 엔드형(single-ended) 및 차동 시그널링(differential signaling) 방법을 포함한다. 고속 통신을 필요로 하는 애플리케이션에서, 그들 방법은, 특히 고속 통신에서, 전력 소비 및 핀 효율성(pin-efficiency)의 관점에서 추가로 최적화될 수 있다. 더욱 최근에는, 칩 대 칩 통신 시스템의 전력 소비, 핀 효율성 및 노이즈 강건성 사이의 트레이드오프(trade-off)를 추가로 최적화하기 위해 벡터 시그널링 방법이 제안되었다. 그들 벡터 시그널링 시스템에서, 송신기에서의 디지털 정보는, 송신 채널 속성 및 통신 시스템 설계 제약에 기초하여 전력 소비, 핀 효율성 및 속도 트레이드오프를 최적화하기 위해 선택되는 벡터 코드워드의 형태로 상이한 표현 공간으로 변환된다. 본원에서, 이 프로세스는 "인코딩"으로 지칭된다. 인코딩된 코드워드는, 송신기로부터 하나 이상의 수신기로, 통상적으로, 다수의 와이어 또는 통신 채널을 통해 본질적으로 병렬로 전달되는 신호의 그룹으로서 전달된다. 수신기에서, 코드워드에 대응하는 수신 신호(received signal)는 원래의 디지털 정보 표현 공간으로 다시 변환된다. 본원에서, 이 프로세스는 "디코딩"으로 지칭된다.
사용되는 인코딩 방법에 관계없이, 수신 디바이스에 제공되는 수신 신호는, 송신 채널 지연, 간섭 및 노이즈에 관계없이, 원래의 송신된 값을 가장 잘 나타내는 간격에서 샘플링된다(또는 다르게는 그들 신호 값이 기록됨). 이 샘플링 또는 슬라이싱 동작의 타이밍은, 적절한 샘플 타이밍을 결정하는 관련된 클록 및 데이터 정렬(Clock and Data Alignment; CDA) 타이밍 시스템에 의해 제어된다. 신호의 그룹이 본질적으로 다수의 와이어 또는 통신 채널을 통해 병렬로 전달되는 경우, 다수의 와이어 또는 채널에 걸친 전파 지연의 변동은, 코드워드 또는 신호의 하나의 그룹을 포함하는 엘리먼트가 상이한 시간에 수신되게 할 수 있다. 이 "스큐(skew)"는, 정정되지 않은 경우, 코드워드가 가간섭성(coherent) 엔티티로서 수신되는 것을 방지할 수도 있고, 따라서, 디코딩을 방해할 수도 있다.
통신 시스템을 통해 송신되는 데이터 값을 신뢰성 있게 검출하기 위해, 수신기는 신중하게 선택된 시간에 수신 신호 값 진폭을 정확하게 측정한다. 본질적으로 병렬로 전달되는 벡터 시그널링 코드의 경우, 이 타이밍 선택은 두 개의 부분으로 구성된다: 개개의 와이어 또는 통신 채널 상에서 수신되는 개개의 코드워드 엘리먼트의 정확한 샘플링, 및 그 컴포넌트 엘리먼트의 수신에서의 타이밍 변동에 관계없이, 전체 수신된 전체 코드워드의 정확한 해석.
벡터 시그널링 코드 코드워드에 걸친 이들 차동 전파 시간은, 송신 경로 길이 또는 전파 속도에서의 변동에 의해 야기될 수도 있고, 일정할 수도 있거나 또는 시간에 걸쳐 변할 수도 있다. 그러한 차동 도달 시간 또는 "스큐"를 식별하고 정정하는 것은 적절한 수신을 위한 타이밍 윈도우를 증가시킬 것이고, 따라서, 수신 신호 품질을 향상시킬 것이다. 수신기에서 스큐를 정확하게 측정하는 것은 후속하는 스큐 정정에 필수적인데, 후속하는 스큐 정정은, 하나의 예로서, 코드워드 디코딩 이전에 개개의 와이어 또는 심볼 데이터 경로에 가변 지연을 도입하는 것에 의해 수행될 수도 있다.
복수의 연속적인 시그널링 간격에 걸쳐, 복수의 코드워드 - 각각의 코드워드는 다중와이어 버스(multi-wire bus)의 와이어(wire)를 통해 복수의 심볼로서 수신되고, 복수의 심볼은 복수의 다중입력 비교기(multi-input comparator; MIC)에서 수신되고, 각각의 심볼은 적어도 두 개의 MIC에 의해 수신됨 - 를 수신하기 위한, 각각의 코드워드에 대해, 수신된 심볼의 대응하는 선형 조합을 생성하기 위한, 복수의 연속적인 시그널링 간격에 걸쳐 복수의 복합 스큐 측정 신호(composite skew measurement signal) - 각각의 복합 스큐 측정 신호는 하나 이상의 선형 조합의 샘플에 기초함 - 를 생성하기 위한, 그리고 다중와이어 버스의 와이어의 와이어 특유 스큐 값을 업데이트하기 위한 - 하나 이상의 와이어 특유 스큐 값은 적어도 두 개의 상이한 MIC에 의해 형성되는 선형 조합과 관련되는 복합 스큐 측정 신호에 따라 업데이트됨 - 방법 및 시스템이 설명된다.
도 1은 다수의 와이어(125)를 갖는 다중와이어 버스를 포함하는 채널(120)을 통해 수신기(130)로 통신하는 송신기(110)를 갖는 시스템을 도시한다.
도 2는 수신된 데이터 전이(transition)로부터 유도되는 수신 클록을 활용하는 ENRZ 코드에 대한 수신기의 하나의 실시형태를 예시한다.
도 3은 도 2의 수신기에서 사용되는 바와 같은 클록 복구 서브시스템의 하나의 실시형태를 예시한다.
도 4는, 몇몇 실시형태에 따른, 스큐 검출 시스템의 블록도이다.
도 5는, 도 2의 수신기에서 사용되는 바와 같은, 다중와이어 버스의 와이어에 대한 조정 가능한 지연 엘리먼트의 하나의 실시형태를 도시한다.
도 6은, 몇몇 실시형태에 따른, 데이터 결정 및 이름/늦음(early/late) 표시를 제공하기 위해 사용될 수도 있는 예시적인 샘플러의 블록도이다.
도 7은, 몇몇 실시형태에 따른, 데이터 결정 및 이름/늦음 표시를 제공하기 위해 사용될 수도 있는 대안적인 샘플러의 블록도이다.
도 8은, 몇몇 실시형태에 따른, 코드 시퀀스 검출 회로의 블록도이다.
도 9는, 몇몇 실시형태에 따른, 와이어 지연 조정 인에이블 신호를 생성하기 위한 로직 회로의 블록도이다.
도 10은, 몇몇 실시형태에 따른, 와이어 지연을 집성하기 위한 회로의 블록도이다.
도 11은 아이 중심 샘플링(center-of-the-eye sampling)을 예시하는 수신기 아이 플롯(receiver eye plot)의 다이어그램이다.
도 12는 특정한 코드 전이를 와이어 전이와 관련시키는 상태 다이어그램이다.
도 13은 몇몇 실시형태에 따른 방법의 블록도이다.
도 14는, 몇몇 실시형태에 따른, 방법의 플로우차트이다.
[Cronie I]에서 설명되는 바와 같이, 벡터 시그널링 코드는, 예컨대 시스템의 두 개의 집적 회로 디바이스 사이에서, 매우 높은 대역폭 데이터 통신 링크를 생성하기 위해 사용될 수도 있다. 다수의 데이터 통신 채널은 벡터 시그널링 코드의 심볼을 송신하고, 벡터 시그널링 코드의 코드워드를 전달하기 위해 함께 작동한다. 사용되는 특정한 벡터 시그널링 코드에 따라, 통신 링크를 포함하는 채널의 수는 두 개에서부터 여덟 개 또는 그 이상까지의 범위에 이를 수도 있다. 개개의 심볼, 예를 들면, 임의의 단일의 통신 채널 상에서의 송신은, 종종 세 개 이상인 다수의 신호 레벨을 활용할 수도 있다.
실시형태는 또한 가간섭성 집성 결과(coherent aggregate result)를 생성하기 위해 다수의 채널 또는 채널의 엘리먼트의 조정을 필요로 하는 임의의 통신 또는 저장 방법에 적용될 수도 있다.
입력 샘플링 회로
고속 집적 회로 수신기에 대한 종래의 실시는, 샘플링 디바이스에서 (증폭 및 주파수 등화와 같은 임의의 관련된 프론트 엔드 프로세싱 이후) 각각의 데이터 라인을 종단하는 것을 포함한다. 이 샘플링 디바이스는, 시간 차원 및 진폭 차원 둘 모두에서 제한되는 측정을 수행한다; 하나의 예시적인 실시형태에서, 그것은 측정되고 있는 시간 간격을 제한하는 샘플 및 홀드(sample-and-hold) 회로로 구성될 수도 있는데, 그 간격 내의 신호가 기준 값 위에 떨어지는지 또는 아래에 떨어지는지(또는 몇몇 실시형태에서 기준 값에 의해 설정되는 경계 내에 있는지)의 여부를 결정하는 문턱치 검출기 또는 디지털 비교기가 후속된다. 다른 실시형태에서, 그것은 클록 전이에 응답하여 자신의 입력의 상태를 샘플링하는 에지 트리거식 플립플롭(edge-triggered flip-flop)에 필적할 수도 있다. 후속하여, 본 문헌은, 기술 분야에서 유사하게 사용되는 등가의 그러나 덜 설명적인 용어 "슬라이서"보다는, 용어 샘플링 디바이스, 또는 더욱 간단하게 "샘플러"를 사용하여 이 수신기 입력 측정 기능을 설명할 것인데, 그것이 시간 및 진폭 측정 제약 둘 모두를 암시하기 때문이다.
도 11에서 예시되는 바와 같은 수신기 "아이 플롯"은, 그러한 측정으로부터 정확하고 신뢰 가능한 검출 결과를 제공할 또는 제공하지 않을 입력 신호 값, 및 따라서 샘플러에 대해 부과되는 시간 및 진폭 측정 윈도우의 허용 가능한 경계를 그래픽으로 예시한다.
클록 데이터 정렬(Clock Data Alignment) 또는 CDA 회로는, 데이터 라인 그 자체로부터 또는 전용 클록 신호 입력으로부터, 타이밍 정보를 추출하는 것에 의해 그러한 샘플링 측정을 지원하고, 그 추출된 정보를 활용하여 데이터 라인 샘플링 디바이스에 의해 사용되는 시간 간격을 제어할 클록 신호를 생성한다. 실제 클록 추출은 위상 동기 루프(Phase Locked Loop; PLL) 또는 지연 동기 루프(Delay Locked Loop; DLL)와 같은 널리 공지된 회로를 사용하여 수행될 수도 있는데, 이들은, 그들의 동작에서, 수신기 동작을 지원하는 더 높은 주파수의 내부 클록, 다중 클록 위상, 등등을 또한 생성할 수도 있다. 이들 샘플링 클록은, 통상적으로, 도 11의 A 및 D에 의해 식별되는 소위 "아이 중심(center of eye)" 타이밍 간격인, 샘플링될 신호가 안정적일 때 샘플링이 발생하도록 CDA를 구성하는 것에 의해, 샘플링될 데이터와 "정렬"되어 샘플링된 결과의 품질 및 정확성을 최적화한다.
시스템 환경
도 1은, 몇몇 실시형태에 따른, 예시적인 시스템을 예시한다. 도시되는 바와 같이, 도 1은 소스 데이터(S0-S2)(100) 및 Clk(105)를 수신하는 송신기(110), 및 라인 드라이버(118)를 통해 다수의 와이어(125)를 갖는 다중와이어 버스를 포함하는 채널(120)을 통한 송신을 위한 정보를 인코딩하는 인코더(112)를 포함한다. 도 1은 검출기(132)를 포함하는 수신기(130)를 더 포함하고, 몇몇 실시형태에서, 필요로 되는 경우, 수신 데이터(R0-R2)(140) 및 수신 클록(Rclk)(145)을 생성하기 위한 디코더(138)를 포함한다.
설명의 목적을 위해 그리고 제한을 암시하지 않으면서, 다음의 예는, 40 피코초의 송신 단위 간격과 등가인 25 기가비트/초/와이어의 시그널링 레이트에서, 본질적으로 동일한 경로 길이 및 송신 라인 특성을 갖는 네 개의 와이어를 통한 하나의 송신 및 하나의 수신 집적 회로 디바이스의 상호연결(interconnection)을 포함하는 통신 시스템 환경을 가정한다. 향상된 NRZ(Enhanced NRZ) 또는 ENRZ 코드인, [Fox I]로 또한 칭해지는 [Cronie I]의 Hadamard(아다마르) 4×4 벡터 시그널링 코드는, 수신된 데이터 값의 전이로부터 유도되는 수신 클록을 사용하여, 네 개의 와이어를 통해 세 개의 데이터 값(각각은, 후속하여 설명되는 바와 같이, 벡터 시그널링 코드의 서브채널에 의해 반송됨(carried))을 전달하기 위해 사용된다. 다른 실시형태는, 40 피코초의 송신 단위 간격과 등가인 25 기가비트/초/와이어의 시그널링 레이트에서, 본질적으로 동일한 경로 길이 및 송신 라인 특성을 갖는 여섯 개의 와이어를 통한 하나의 송신 및 하나의 수신 집적 회로 디바이스의 상호연결을 포함할 수도 있다. 코드(Chord) NRZ 또는 (CNRZ) 코드인, 5b6w로 또한 칭해지는, [Shokrollahi I]의 Glasswing(글래스윙) 벡터 시그널링 코드는, 수신된 데이터 값의 전이로부터 유도되는 수신 클록을 사용하여, 여섯 개의 와이어를 통해 다섯 개의 데이터 값(각각은, 후속하여 설명되는 바와 같이, 벡터 시그널링 코드의 서브채널에 의해 반송됨)을 전달하기 위해 사용된다.
유한 임펄스 응답(Finite Impulse Response) 필터링을 사용하는 것과 같은 송신 프리엠퍼시스를 위한 공지된 방법이 가정되고, 적절한 수신기 신호 품질을 제공하기 위해 수신기 연속 시간 선형 등화(Continuous Time Linear Equalization; CTLE) 및 결정 피드백 등화(Decision Feedback Equalization; DFE)가 통합될 것이다.
예시적인 통신 채널은, 인쇄 회로 기판 구성 또는 와이어 라우팅에서의 변동에 의해 유도될 수도 있는 스큐를 포함할 수도 있지만, 그러나 설명의 목적을 위해 이 스큐의 크기는 1 단위 간격 미만인 것으로 가정된다. 스큐의 그러한 양을 정정하는 실시형태는, 일반적으로, 아이(eye)가 이미 부분적으로 열린 시스템에서 수평 아이 개구(horizontal eye opening)의 최대화를 다룰 것이다. 다른 실시형태는 [Hormati II]에서 설명되는 트레이닝 시퀀스 및 방법을 활용하여 더 큰 양의 스큐를 가진 채널에서 열린 아이를 달성할 수도 있으며, 설명되는 스큐 정정을 다른 공지된 스큐 정정 방법과 결합하는 추가적인 실시형태는 실질적으로 더 큰 양의 스큐를 갖는 환경에 적용될 수도 있고, 따라서 어떠한 제한도 암시되지 않는다.
벡터 시그널링 코드에 대한 통신 수신기의 하나의 예시적인 실시형태가 도 2에서 도시되어 있다. 그 블록도에서, 다중와이어 버스로부터의 네 개의 데이터 와이어 입력(W0 내지 W3) 각각은 지연 엘리먼트(200)에 의해 프로세싱되고, 결과적으로 나타나는 신호는, 그 다음, 옵션 사항인 증폭 및/또는 주파수 보상을 위해 연속 시간 선형 등화기(Continuous Time Linear Equalizers; CTLE)(210)로 전달된다. 또한, 주파수 종속 송신 매체 손실을 보상하기 위해 추가적인 고주파 이득(고주파 "피킹(peaking)"으로 또한 알려짐)을 제공하도록 CTLE 회로가 구성되는 것이 일반적이다. 결과적으로 나타나는 프로세싱된 와이어 신호는, 벡터 시그널링 코드(MIC0 - MIC2)의 서브채널을 디코딩하는 다중입력 비교기(MIC)(220)에 제공된다. 이들 서브채널 출력은 클록 복구(CDA) 서브시스템(300)에 의해 결정되는 시간 간격에서 샘플링 회로(230)를 통해 샘플링되어, 서브채널 1 내지 3 데이터 출력을 생성한다. 도 2에서 도시되는 바와 같이, 수신기는 다수의 위상에서 동작할 수도 있고 각각의 위상에 대해 샘플링된 데이터를 순차적으로 출력하기 위해 멀티플렉서(240)를 포함할 수도 있다. 대안적인 실시형태에서, 지연 엘리먼트(200)에 의한 프로세싱은 CTLE(210) 이후에 그리고 MIC(220) 이전에 발생한다.
몇몇 실시형태에서, 장치는 복수의 시그널링 간격에 걸쳐 복수의 코드워드를 수신하도록 구성되는 복수의 다중입력 비교기(MIC)(220)를 포함하는데, 각각의 코드워드는 복수의 심볼로서 복수의 MIC에서 수신되고, 각각의 MIC는 각각의 수신된 코드워드에 대한 대응하는 선형 조합을 생성하도록 구성된다. 도 4에서 그 예가 도시되는 스큐 정정 회로는 복수의 복합 스큐 측정 신호를 생성하도록 구성되는데, 각각의 복합 스큐 측정 신호는 복수의 시그널링 간격의 단일의 시그널링 간격에서 생성되는 하나 이상의 선형 조합에 기초하여 형성된다. 선형 조합은, 코드워드의 수신된 심볼의 조합을 형성하는 MIC(220)에 의해 생성된다. 복수의 와이어 특유 지연 엘리먼트(200)는 와이어 특유 지연 값 - 각각의 와이어 특유 지연 값은 다중와이어 버스의 단일의 와이어에 연결됨 - 을 저장하도록 그리고 상기 단일의 와이어와 관련되는 와이어 특유 지연 값을 저장하도록 구성되는데, 하나 이상의 와이어 특유 지연 엘리먼트는, 복수의 시그널링 간격 동안 적어도 두 개의 MIC에 의해 형성되는 선형 조합과 관련되는 복합 스큐 측정 신호를 사용하여 업데이트된다.
몇몇 실시형태에서, 복수의 복합 스큐 측정 신호 중 적어도 하나는 주어진 MIC에 연결되는 모든 와이어로부터의 와이어 특유 스큐 성분을 포함한다. 몇몇 실시형태에서, 복수의 복합 스큐 측정 신호 중 적어도 하나는 적어도 두 개의 MIC에 의해 생성되는 선형 조합에 기초하여 생성된다.
몇몇 실시형태에서, 장치는 유효한 코드워드 시퀀스를 식별하도록 구성되는 코드 시퀀스 검출 회로(440)를 더 포함하고, 복수의 와이어 특유 지연 엘리먼트는 유효한 코드워드 시퀀스의 식별에 응답하여 업데이트된다. 몇몇 그러한 실시형태에서, 코드 시퀀스 검출 회로는 또한, 유효한 코드워드 시퀀스와 관련되는 와이어의 서브세트를 식별하도록 구성된다.
몇몇 실시형태에서, 주어진 와이어의 와이어 특유 스큐 값은, 동작 문턱치(action threshold)를 초과하는 복수의 연속적인 단위 간격에 걸쳐 생성되는 복합 스큐 측정 신호의 서브세트에 응답하여 업데이트된다.
몇몇 실시형태에서, 각각의 MIC는 복수의 상호 직교 서브채널 벡터의 각각의 서브채널 벡터에 의해 정의되는 대응하는 선형 조합을 구현하도록 구성된다. 서브채널 벡터에 기초한 선형 조합의 예는 하기의 식 2 내지 4에서 주어진다.
몇몇 실시형태에서, 와이어 특유 지연 엘리먼트는 주어진 와이어와 관련되는 커패시턴스를 조정하는 것에 의해 주어진 와이어의 와이어 특유 지연 값을 조정하도록 구성된다. 몇몇 그러한 실시형태에서, 와이어 특유 지연 엘리먼트는 주어진 와이어에 연결되는 스위치드 커패시터 네트워크(switched-capacitor network)를 포함한다.
몇몇 실시형태에서, 하나 이상의 선형 조합의 샘플은 미리 결정된 오프셋 전압에 비교되고, 복합 스큐 측정 신호는 이름-늦음 표시 신호(early-late indication signal)를 나타낸다.
몇몇 실시형태에서, 타이밍 분석 및/또는 관리를 용이하게 하기 위해 몇몇 또는 모든 서브채널 출력에 대해 추가적인 샘플러가 제공된다. 하나의 예로서, 그러한 추가적인 샘플러는 신호 전이를 검출하고 따라서 CDA 동작을 최적화하기 위해 더 이른 또는 더 늦은 클록을 사용하여 트리거될 수도 있다. 다른 예로서, 그러한 추가적인 샘플러는 수직 아이 개구의 측정을 용이하게 하기 위해, 조정 가능한 오프셋 슬라이서 전압을 가지고 구성될 수도 있다. 슬라이서 오프셋 전압은 [Hormati I]에서 그리고 도 6에서 설명되는 바와 같이, 데이터 및 클록 에지 정보 둘 모두를 제공하기 위해 DFE 정정 계수를 추가적으로 통합할 수도 있다. 도 6은, 두 개의 상이한 진폭 문턱치에서 동시적 시간 샘플링 동작을 수행하는 두 개의 데이터 샘플러에 의해 지원되는 추측 DFE(650)의 적어도 하나의 단계를 포함한다. 도시되는 바와 같이, 데이터 샘플러는 CTLE(210)로부터 수신된 신호를 슬라이싱하는 비교기 출력을 생성하고 샘플링 클록에 따라 비교기 출력을 샘플링하는 비교기(620)를 포함한다. 하나의 비교기 출력은 데이터 값(D)으로서 선택되고 다른 하나는, 가장 최근의 데이터 결정에 따라, 이름 늦음 표시자(early late indicator)의 형태의 에러 신호로서 선택된다. 이 신호는 본원에서 신호 스큐 특성으로서 지칭된다. 데이터 값 이력(640)을 사용하여, 패턴 검출 블록(670)은 전이를 갖는 패턴을 식별할 수도 있고, 응답하여, 스큐 측정 신호(이름/늦음 표시(E/L)로서 도시됨)를 사용하여 전이에서 수반되는 와이어를 식별할 수도 있고, 응답하여, 대응하는 와이어 특유 카운터를 증분 또는 감분할 수도 있다. 데이터 신호 및 이름/늦음 스큐 측정 신호의 그러한 선택은 멀티플렉서(630 및 660)를 사용하여 수행될 수도 있다. [Tajalli I]는, 두 개 이상의 서브채널로부터 클록 에지 정보가 결합될 수도 있는 방법, 및 전이를 경험하지 않는 서브채널로부터의 스큐 측정 정보가 그러한 결합된 결과로부터 필터링되어, CDA 서브시스템에 향상된 타이밍 피드백을 제공할 수도 있는 방법을 추가적으로 설명한다.
도 7은 몇몇 실시형태에서 사용될 수도 있는 대안적인 샘플링 메커니즘을 예시한다. 도시되는 바와 같이, MIC0(610)의 출력은 상기에서와 같이 CTLE(210)에 의해 프로세싱되는데, 그 출력은 데이터 샘플러(702) 및 전이 샘플러(704)에 따라 샘플링된다. 그러한 실시형태에서, CTLE(210)로부터의 데이터 신호는 더블 레이트에서 샘플링될 수도 있다. 적어도 하나의 실시형태에서, 데이터는 샘플링 클록 블록(706)에 의해 제공되는 샘플링 클록(ck_000 및 ck_180)에 따라 두 번 샘플링될 수도 있다. 몇몇 실시형태에서, 180 도 위상차 클록(out-of-phase clock)이 사용될 수도 있는데, 여기서 하나의 클록은 "아이의 중간"(도 11 참조)을 샘플링하고, 한편 다른 클록은 복합 스큐 측정 신호로서 이름/늦음 표시를 획득하기 위해 전이 영역을 샘플링하기 위해 사용될 수도 있다. 대안적으로, 데이터가 두 번 송신되는 동안 최대 레이트 클록(full rate clock)이 사용되어, 데이터 레이트를 효과적으로 반분할 수도 있다. 그러한 실시형태에서, 하나의 샘플러만이 사용될 수도 있는데, 그 출력은 데이터 샘플과 에지 샘플 사이에서 교대한다. 그러한 실시형태에서, 최대 레이트 데이터 송신은, 하프 레이트(half-rate) 스큐 트레이닝 기간이 완료된 이후, 개시될 수도 있거나 또는 재개될 수도 있다. 그 다음, 추가 측정 및 조정이 본원에서 설명되는 최대 레이트 방법 및 회로를 사용하여 수행될 수도 있다.
다양한 와이어 신호의 차동 도달 시간 또는 "스큐"는 벡터 시그널링 코드의 적절한 검출을 지연시킬 수도 있거나 또는 방해할 수도 있다. 이 스큐는 송신 경로 엘리먼트 길이 또는 전파 속도에서의 변동에 의해 야기될 수도 있으며, 일정할 수도 있거나 또는 시간에 걸쳐 변할 수도 있다. 따라서, 수신기에서 스큐를 정확하게 측정하는 것은 후속하는 스큐 정정에 도움이 되는데, 후속하는 스큐 정정은, 하나의 예로서, 코드워드 디코딩 이전에 개개의 심볼 데이터 경로에 가변 지연을 도입하는 것에 의해 수행될 수도 있다. 다른 예에서, 측정된 스큐 값은 송신기로 다시 전달될 수도 있는데, 여기서, 와이어 특유 타이밍 조정은, 코드워드의 심볼이 다중와이어 버스의 각각의 와이어에 제공되는 타이밍을 조정하는 것에 의해 수신기에 의해 보이는 바와 같은 스큐를 미리 보상하기 위해 이루어질 수도 있다.
스큐 조정 및 보상
스큐 제거는 도달 시간 변동을 보상하기 위해 개개의 와이어 신호를 적시에 증분적으로 오프셋하는 것을 포함한다. 스큐 측정을 위한 몇몇 방법, 하나의 예로서, [Hormati II]의 방법은, 와이어 지연의 상호 작용식 조정을 그들의 테스트 및 분석 프로시져의 일부로서 또한 사용한다.
수신기에서, 와이어 지연 실시형태는, 가변 지연 엘리먼트, 시간 조정 가능한 샘플 및 홀드 엘리먼트, 조정 가능한 FIFO 버퍼, 등등을 활용하여 아날로그 도메인 또는 디지털 도메인 중 어느 하나에서 공지된 기술 방법을 통합할 수도 있다.
[Hormati II]는 각각의 수신된 와이어 신호에 삽입되는 낮은 삽입 손실 저항기/커패시터 필터를 설명하는데, 이것은 신호 진폭에 대해 최소의 영향을 가지면서 적은 양의 조정 가능한 지연을 도입하도록 구성 가능하다. 지연 엘리먼트(200)의 하나의 그러한 실시형태가 도 5에서 도시되어 있다. 도면에는 단일 와이어에 대한 제어 가능한 지연 회로가 도시되어 있으며, 다중와이어 버스의 각각의 와이어는 조정 가능한 양의 신호 스큐를 제공하기 위해 유사한 회로(200)를 가지고 구성될 수도 있다. 트랜지스터(501, 502, 및 503)는, 커패시터(C0, C1, C2)에 의해 결정되는 양만큼 접지에 대한 와이어 입력 노드의 커패시턴스를 증가시키기 위해 스큐 제어 입력(B0, B1, B2)에 의해 각각 인에이블될 수도 있다. 이 추가된 노드 커패시턴스는, 유입하는 송신 라인의 소스 및 종단 임피던스와 관련하여, 와이어 신호에 증가된 지연을 도입한다. 대안적인 실시형태는 와이어 신호 경로의 다른 곳에서; 비제한적인 예로서, 수신기의 와이어 입력에서가 아닌, 각각의 CTLE 단계의 출력에서, 지연 엘리먼트(200)를 도입한다.
하나의 특정한 실시형태에서, 5 fF, 10 fF, 20 fF의 C0, C1, C2 값은, 대략 5 피코초의 추가적인 지연에 대응하는 35 펨토패럿(femtoFarad)의 추가적인 집성 용량 값까지의 추가될 커패시턴스의 이진 증분을 명시하는 이진 스큐 제어 코드워드의 사용을 허용한다. 다른 실시형태에서, 동일한 값의 커패시터가 사용될 수도 있으며, 제어 워드는 이진 코드워드가 아닌 온도계 코드워드로서 구현된다. 부작용으로서, 추가된 커패시턴스는 또한 고주파 응답을 약간 저하시키는데, 최대 5 psec 지연을 도입하도록 구성되는 경우, 동일한 실시형태가 12.5 GHz에서 반사 손실(일반적으로 S11로 또한 알려짐)에서 1.5 dB 저하를 경험한다.
더 큰 스큐 정정이 가능한 다른 실시형태는, 개개의 와이어 신호가 안정적인 스큐 수정 시간에 지연 엘리먼트(200)로 작용하는 아날로그 트랙 및 홀드(track-and-hold) 또는 샘플 및 홀드 회로를 사용하여 와이어 신호를 샘플링하는데, 샘플링 클록을 사용한 결과적으로 나타나는 MIC 서브채널 출력의 샘플링(140)은, 그들 스큐 수정 시간 중 적어도 가장 마지막까지 클록 복구 시스템(150)에 의해 지연된다. 몇몇 실시형태는 증가된 지연 시간 또는 감소된 샘플링 신호 아티팩트를 제공하기 위해 와이어당 일련의 그러한 샘플링된 지연 엘리먼트를 활용할 수도 있다.
스큐는, [Ulrich I]에서 설명되는 바와 같이, 개개의 와이어 송신 시간을 조정하는 것에 의해 또한 제거될 수도 있다. 그러한 접근법은 수신기에 의해 수집되는 정보, 예를 들면, 다양한 와이어 상에서의 상대적 수신 시간을 송신기에 전달하고, 그 결과, 송신기는 그에 따라 자신의 와이어 송신 시간을 조정할 수도 있다. 몇몇 실시형태에서, 추가적인 정보가 전달되어, 전치 및 순서 반전을 비롯한, 통신 와이어 매핑에서의 변동이 식별되고 정정되는 것을 허용한다. 이 통신은 수신기에 의해 구동될 수도 있거나, 또는 별개의 커맨드/제어 프로세서에 의해 분산될 수도 있는데, 어느 경우에서든 리턴 데이터 채널, 대역 외 커맨드/제어 채널, 또는 본 문헌의 범위 밖의 공지된 기술 프로토콜 및 방법을 사용하는 다른 통신 인터페이스를 통해 통신한다.
수신기 데이터 검출
[Holden I]에서 설명되는 바와 같이, 벡터 시그널링 코드는 다중입력 비교기 또는 믹서(MIC)를 사용하여 입력 신호의 세트를 선형적으로 결합하는 것에 의해 효율적으로 검출될 수도 있다. 동일한 4 개의 입력 신호의 순열에 대해 동작하는 그러한 다중입력 비교기 회로의 세 가지 인스턴스는 ENRZ의 모든 코드워드를 검출하기에 충분하다. 즉, 동작을 수행하는 다중입력 비교기가 주어지면
Figure 112021152345423-pat00001
인데, 여기서 J, K, L, M은 네 개의 입력 신호 값을 나타내는 변수이고, 그러면 한 가지 예로서 그리고 제한 없이, 아다마르 H4 매트릭스로부터의 서브채널 벡터를 나타내는 식에 기초하여 세 가지 선형 조합 결과(R0, R1, R2)를 생성하는 입력 순열은 다음의 것이다:
Figure 112021152345423-pat00002
상기의 선형 조합은 수신 신호 입력 값(W, X, Y, Z)에 의해 표현되는 바와 같은 ENRZ 코드의 각각의 코드 워드를 명확하게 식별하기에 충분하다. 결과(R0, R1, R2)는 일반적으로 ENRZ의 서브채널로서 설명되는데, 이 예에서 각각은 1 비트의 데이터에 의해 변조된다.
[Ulrich II]에 의해 교시되는 바와 같이, 기능적으로 동등한 MIC 구성은, 그들이 두 차이의 합산을 나타내도록 식 1 내지 4를 리팩토링(refactoring)하는 것에 의해 획득될 수도 있다.
본원에서 설명되는 다양한 방법 및 시스템은, 다중와이어 버스의 와이어 상의 데이터 신호의 선형 조합으로부터 형성되는 집성 데이터 신호로부터 이름/늦음 표시와 같은 스큐 측정치를 획득한다. 집성 데이터 신호는 본원에서 서브채널 데이터 신호로 지칭되며, 한 타입의 다중입력 비교기 회로 또는 MIC(220, 610)를 사용하여 형성된다. MIC는, 직교 매트릭스, 예컨대 아다마르 매트릭스 또는 본원에서 설명되는 바와 같은 다른 직교 매트릭스의 행(row)에 의해 명시되는 바와 같은 디코더 계수, 또는 디코더 가중치에 따라 입력 신호를 결합하는 것에 의해 선형 조합을 형성한다. 따라서, 직교 매트릭스의 각각의 행은 서브채널 코드워드의 엘리먼트를 정의하는데, 그 엘리먼트는, 그 다음, 합산되어 직교 코드워드를 획득하고, 직교 코드워드의 각각의 엘리먼트는 서브채널 코드워드의 각각의 엘리먼트의 합이다. 사용되고 있는 코드(ENRZ, CNRZ, 또는 복수의 직교 서브채널을 갖는 다른 직교 코드)에 따라, 모든 와이어가 각각의 서브채널 데이터 신호에 대해 사용될 수도 있거나(예를 들면, ENRZ), 또는 서브채널 데이터 신호는 와이어의 서브세트에 기초할 수도 있다. 몇몇 실시형태에서, 모든 와이어는 서브채널 데이터 신호의 일부에 대해서만 사용될 수도 있고, 한편, 다른 서브채널 데이터 신호는 와이어의 서브세트를 사용한다(예를 들면, CNRZ).
와이어 신호를 결합하는 것에 의해 서브채널을 디코딩하기 위해 사용되는 각각의 타입의 MIC에서, 고려 중인 특정한 서브채널 데이터 신호의 와이어 상에 존재하는 임의의 신호 스큐는 어느 정도는 집성 서브채널 데이터 신호 그 자체에서 존재할 것이다. 와이어 특유 스큐가 주어진 MIC 서브채널 출력에 영향을 끼치는 정도는, 적어도 대응하는 와이어 상에서 발생하는 신호 레벨 전이, 및 (매트릭스의 서브채널 행, 그러므로 MIC 회로 구조체에 의해 명시되는 바와 같은) 그 와이어 상의 신호에 적용되는 상대적 크기를 비롯한, 다수의 인자에 의존한다. MIC가 전압 도메인 선형 결합기이지만, 그것은 타이밍 정보를 추출하기 위해 사용될 때 위상 보간기(phase interpolator)로서 역할을 한다. 종종 CDR 서브시스템으로부터의 수신 클록에 대한 "이름/늦음" 결정의 형태인 MIC의 서브채널 출력의 측정된 스큐는, 그 다음, 전이에서 수반되는 와이어에 귀속되는 복합 스큐 측정 신호로 변환될 수도 있고, 와이어 특유 레벨 전이뿐만 아니라 MIC의 대응하는 서브채널 디코더 계수를 고려하는 것에 의해 각각의 와이어의 상대적 기여에 따라 와이어 사이에서, 심지어, 할당될 수도 있다. 그 다음, 와이어 특유 스큐 오프셋 값이 복수의 스큐 표시자 신호의 결과를 누적하는 것에 의해 생성될 수도 있다. 몇몇 실시형태에서, 와이어 특유 스큐 오프셋 값은, 복합 스큐 측정 신호가 문턱치를 초과하는지, 또는 주어진 시간 기간에 초과된 특정한 문턱치를 초과하는지의 여부에 따라 결정되는 것에 의해 생성될 수도 있다.
측정된 스큐는 특정한 와이어 상에서의 신호 레벨 변동, 및 와이어 특유 MIC 계수에 기인하기 때문에, 공지된 와이어 상에서 공지된 신호 레벨 전이를 갖는 트레이닝 패턴이 전송될 수도 있거나, 또는 수신기는 신호 레벨 전이가 무엇이었을지 그리고 식별된 코드워드 전이에서 수반되는 대응하는 와이어를 식별하기 위해 코드워드 검출 회로를 포함할 수도 있다. 패턴 검출 회로(670)는 특정한 전이 및 대응하는 식별된 전이에서 수반되는 와이어를 식별하기 위해 사용될 수도 있다. 따라서, 패턴 검출 회로(670)는 또한 (식별되는 코드에 따라) 특정한 와이어 상에서의 신호 레벨 전이의 크기를 식별할 수도 있고, 따라서, 각각의 와이어로부터의 스큐 기여의 상대적인 양을 반영하도록 카운터 증분 값을 조정할 수도 있다.
몇몇 실시형태에서, 방법은, 제1 및 제2 시그널링 간격 동안, 다중와이어 버스의 와이어로부터 병렬로 수신되는 와이어 신호 - 와이어 신호 중 적어도 일부는 제1 및 제2 시그널링 간격 동안 신호 레벨 전이를 겪음 - 의 선형 조합을 형성함으로써 집성 데이터 신호를 생성하는 단계; 집성된 데이터 신호의 신호 스큐를 측정하는 단계; 및 와이어 특유 스큐 오프셋 값 - 각각의 와이어 특유 스큐 오프셋 값은 신호 스큐 측정치에 기초함 - 을 생성하는 단계를 포함한다. 즉, 신호 스큐 측정치가 이름 표시의 형태인 경우, 전이에서 수반되는 와이어에 대한 카운터는 와이어 특유 스큐 오프셋 값을 감소시키도록 감분될 수도 있고, 신호 스큐 측정치가 늦음 표시인 경우, 카운터는 증분될 수도 있다. 몇몇 실시형태에서, 스큐 측정치는, 전이에서 수반되는 각각의 와이어에 대한 개개의 와이어 스큐 성분의 집성 조합(aggregate combination)을 나타내는 복합 스큐 측정치에 대응한다. 몇몇 실시형태에서, 두 개 이상의 MIC에 의해 생성되는 다수의 선형 조합에 대해 이루어지는 측정치는, 두 개 이상의 MIC와 관련되는 와이어의 와이어 특유 스큐 성분을 비롯한, 복합 스큐 측정 신호를 형성하기 위해 결합될 수도 있다. 최종 카운트 값은 와이어 특유 스큐 오프셋 값으로서 사용될 수도 있거나, 또는 카운트 값이 문턱치를 초과하는 횟수가 와이어 특유 스큐 오프셋 값으로서 사용될 수도 있다. 몇몇 실시형태에서, 이들 와이어 특유 스큐 오프셋 값은, 수신기에서 대응하는 와이어의 용량성 부하를 조정하는 것에 의해 지연 조정 제어 신호로서 직접적으로 사용될 수도 있다. 다른 실시형태에서, 값은 역방향 채널을 통해 송신기로 전송될 수도 있고, 그에 의해, 송신기가 스큐를 미리 보상하는 것을 허용할 수도 있다. 몇몇 실시형태에서, 스큐 오프셋 값은 스큐를 정정하는 수신기의 능력이 도달된 이후에만 송신기로 전송될 수도 있다. 즉, 일단 수신기에서 용량성 부하 또는 다른 지연 메커니즘이 소진되면, 수신기는 특정한 와이어 스큐 정정을 송신기로 전달할 수도 있다. 그 다음, 수신기는 송신기로부터의 조정된 신호를 보상할 수도 있고, 그에 의해, 와이어 스큐를, 수신기가 보상할 수도 있는 범위 이내로 다시 가져갈 수도 있다. 수신기는 와이어 특유 스큐 제어 신호의 특정한 값을 전송할 수도 있거나, 또는, 단순히, 증분 정정을 나타내는 와이어 특유 업 및 다운 표시자를 전송할 수도 있다.
m 개의 MIC(MICi, i = 0, ..., m-1)를 갖는 유선의 다중와이어 버스 시스템의 와이어 신호의 선형 조합을 형성하는 것으로부터 관찰되는 스큐의 일반적인 특성 묘사에서, 각각의 MIC는 다음에 의해 설명될 수 있다:
Figure 112021152345423-pat00003
여기서 n은 와이어의 수이다. 여기서, aij는 대응하는 디코더 계수이고, ri는 비교 기준 레벨(간략화를 위해 종종 제로로 설정됨)이다. 이 설명은 다음과 같이 다시 작성될 수 있다:
Figure 112021152345423-pat00004
여기서 VMIC는 입력의 선형 조합을 형성하는 MIC의 전압 도메인 동작을 나타낸다. 여기서, ai,j는 MIC 계수를 나타내는 실수이고, wj는 각각의 와이어 상에서의 순간 신호 값에 대응하는 실수 값이다. 이제, 입력 와이어 각각이, 임의적인 기준 시간과 관련하여, 특정한 스큐 Δtw(j)를 갖는 경우, MICi 출력에서의 신호 s(i)의 스큐는 다음과 같이 추정될 수 있다:
Figure 112021152345423-pat00005
여기서 와이어 j의 신호 레벨 전이는 Δwj = wj[now] - wj[old]에 의해 주어지며, 몇몇 실시형태에서, -1 < Δwj < +1은 와이어 j 상의 신호 wj에 의해 경험되는 전이의 정규화된 크기를 나타낸다(전이가 없는 경우 wj = 0). 전압 스윙은 최대 값에 따라 정규화될 수도 있다. 알 수 있는 바와 같이, MIC의 출력에서의 스큐는 데이터 패턴에 의존한다. 그러므로, 입력 데이터 패턴에 따라, 그것은 max(tj)와 min(tj) 사이에서 잠재적으로 변할 수 있다. 각각의 서브채널의 출력에서의 데이터 종속적 스큐는, 심지어 어떠한 ISI도 없는 이상적인 시스템에서도, 스큐에 기인하여, 아이가 max(tj) - min(tj)에 의해 닫힐 것이라는 것을 의미한다. NRZ 또는 ENRZ와 같은 선형 인코딩/디코딩 스킴(scheme)에 의해 설명되는 MIC에서는, 스큐 종속 아이 폐쇄(skew dependent eye closure)가 발생하지 않는다. CNRZ에서와 같은 몇몇 코딩 스킴에서, 결정론적 또는 랜덤 CM 노이즈에 대한 자신의 민감도에 기인하여, MIC의 출력에서 스큐는 아이를 닫을 수 있다.
여기서, |tj| << T가 가정된다(T는 1x UI에 대응하는 데이터 기간 또는 신호 간격임). 전이 시간에 가까워지면, 시간 t << T에서 각각의 와이어 상의 신호 값은 다음에 의해 근사될 수 있다:
Figure 112021152345423-pat00006
(식 8) 및 (식 6)으로부터, 서브채널의 출력에서의 전이 시간은 (식 7)에 의해 근사될 수 있다.
실제로, (식 7)은, 각각의 MIC가 시간 도메인에서 위상 보간기로서 동작하고 있다는 것을 암시한다. 다시 말하면, MIC 단계의 출력에서의 전이 시간은 입력 신호의 전이 시간에 대한 가중된 보간이다. 그러므로, 다중와이어 수신기가 [aij, ri]를 사용하여 설명될 수 있는 경우, MIC의 출력에서의 교차 시간은 [aij bij]에 의해 설명될 수 있다. 이 매트릭스가 가역적인 경우, 수신기의 입력에서의 스큐를 정확하게 추정할 수 있다. 그렇지 않고, [aij bij]가 가역적이지 않은 경우, 입력 스큐 값을 계산하는 것은 가능하지 않고, 추정을 행하기 위해 대안적 알고리즘이 사용될 수도 있다.
GW 코드를 사용하는 몇몇 실시형태에서, 몇몇 송신기 구현예는 와이어 W = [w0,..., w5]에 대응하는 스큐 패턴 T = [0, 0, t1, t1, t2, t2]를 나타낸다. 이 스큐 패턴은 송신기의 평면도에 기인한다. 식 7을 사용하면, 수신기 서브채널의 출력에서의 예상된 스큐가 다음의 것이라는 것이 나타내어질 수 있다:
Figure 112021152345423-pat00007
이 계산에 기초하여, 서브채널 5의 출력은 최대 스큐를 가지며, 한편, 서브채널 2의 출력에서의 전이는 가장 이른 것으로서 발생한다. 도 15에서 묘사되는 바와 같이, 실험 데이터는 식 9에서 이루어지는 추정과 매우 잘 매치한다. 그러므로, 식 9는 와이어(t1과 t2) 사이의 스큐를 추정하기 위해 사용될 수 있다.
하나의 실시형태에서, GW 코드를 사용하는 시스템에서 스큐를 보상하기 위한 알고리즘은 다음의 것을 포함할 수도 있다:
(1) 서브채널 (4)의 아이(이것은 와이어 4 및 5만을 수반함)에 기초하여, 서브채널의 교차점을 식별하는 위상 보간기 코드(또는 서브채널 사이의 스큐를 측정하기 위해 사용될 수 있는 대안적 신호)를 측정함;
(2) 다른 서브채널에 대해 유사한 측정을 행함;
(3) 식 (9)를 사용하여 각각의 와이어에 대응하는 스큐를 추정함.
몇몇 실시형태에서, 측정 알고리즘은 각각의 Rx 서브채널의 출력에서 제로 교차점을 측정하는 것을 포함한다. Rx의 수신기는 다섯 개의 서브채널(다섯 개의 MIC)을 포함한다. 각각의 MIC의 출력은 수신기의 1/4 레이트 아키텍처에 대응하는 네 개의 슬라이서에 의해 샘플링된다(즉, 각각의 슬라이서는, 주어진 MIC의 최대 레이트 집성 데이터 신호를 프로세싱함에 있어서 서로 교대하면서, 1/4 레이트에서 동작한다). 몇몇 실시형태의 측정의 프로시져는 다음과 같다:
(1) 송신기의 위상 중 하나 상에서 주기(예를 들면, 16 UI 데이터, 8 UI 하이 및 8 UI 로우)를 생성한다(이것은 다수의 위상을 갖는 송신기를 또한 가정함).
(2) 4 개의 슬라이서에 의해 각각이 관찰되는 5 개의 MIC의 출력에서 교차점을 측정한다. 이것은 20 개의 독립적인 측정치를 제공한다.
(3) 단계 (1)로 되돌아가서 송신기의 상이한 위상 상에서 주기적 데이터의 새로운 세트를 송신한다. 송신기의 모든 네 개의 위상에 대한 데이터가 수집될 때까지 이 플로우를 반복한다.
M0가 서브채널 0에 대응하여 수행된 측정치라고 가정한다. 여기에서, 주기적인 데이터 시퀀스가 송신기 상에서 전송되었고 수신기 슬라이서에 의해 측정되었다. Rx MIC 출력에서의 수신된 신호의 교차점이 측정될 수 있다. 이것은, 각각의 MIC에 연결되는 네 개의 슬라이서의 위상 보간기를 사용하여 샘플링 클록을 회전시키는 것에 의해 행해진다.
Figure 112021152345423-pat00008
열(column)은 수신 클록의 상이한 위상에 대해 행해진 측정치이다. 예를 들면, 열 0은, 위상 000(0 도) 수신 클록을 가지고 제어되는 서브채널 0의 슬라이서로부터 유래하는 네 개의 독립적인 측정치를 보여준다. 그러나, 행은 송신기로부터 송신된 데이터의 네 개의 상이한 세트를 나타낸다. 예를 들면, 행 0은 Tx 위상 000에 의해 생성된 주기적 데이터이다.
한편, 여기서:
x: Rx 샘플링 클록에 대한 에러 또는 스큐를 나타낸다
y: 출력 신호를 생성하는 Tx 클록에 대한 에러 또는 스큐를 나타낸다. 예를 들면, y0은 Tx 클록 위상 000의 타이밍 에러를 나타낸다.
z: PI(위상 보간기)로부터 유래하는 비선형성 효과를 나타낸다.
알 수 있는 바와 같이, 서브채널 0에 대응하는 MIC의 출력에서 행해지는 16 개의 측정치는 12 개의 독립적인 파라미터를 계산(또는 추정)하기 위해 사용될 수도 있다.
모든 서브채널을 고려하면, 다섯 개의 MIC에 대한 측정치의 다섯 개의 세트가 존재할 것인데, 각각은 16 개의 측정치를 포함하여, 80 개의 개개의 측정치를 생성한다. 측정치 M0, M1, M2, M3 및 M4를 비교하는 것은 와이어 대 와이어 스큐를 측정하는 데 도움이 된다. 몇몇 실시형태에서, 다음 아이템을 추출하기 위해 최대 우도 접근법(maximum likelihood approach)이 사용될 수도 있다:
(a) 다섯 개의 와이어간 스큐 수치(number)
(b) Rx에 대한 위상간 클록 스큐 수치
(c) Tx에 대한 위상간 클록 스큐 수치
(d) 위상 보간기의 비선형성을 설명하는 네 개의 수치. PI에 대한 비선형성 수치는 단지 몇 개의 데이터 포인트에서만 측정될 수 있다는 것을 유의한다.
ENRZ 코딩: ENRZ 스킴의 몇몇 실시형태에서, 모든 i 및 j 값에 대해, |aij| = 0.25이다. 몇몇 실시형태에서, 회로는 와이어 스큐에 대한 측정을 행하기 위해, 특정한 패턴을 선택하도록 구성된다. ENRZ 트랜시버에서 전이의 서브세트를 사용하는 추가적인 실시형태가 설명될 것이다.
ENRZ에서의 와이어와 코드 사이의 관계
상기에서 논의되는 바와 같이, 그리고 검출 식인 식 2 내지 4의 관점에서, 수신된 서브채널 신호의 측정을 수행하고 그 정보를 수신된 와이어 신호에서의 변동에 다시 매핑하려고 시도함에 있어서 내재하는 어려움이 있다. 각각의 서브채널은 수신된 네 개의 모든 와이어 신호에 종속하며, 따라서, 개개의 와이어 신호에 대한 정보를 구분하는, 추출하는, 또는 다르게는 결정하는 명백한 수학적 프로세스는 존재하지 않는다.
Figure 112021152345423-pat00009
표 1에 나타내어지는 바와 같이, 코드 7, 1, 2, 4를 인코딩하기 위해 사용되는 와이어 신호는 단일의 "+1" 신호 값 및 세 개의 "-1/3" 신호 값을 활용한다. (ENRZ가 균형이 맞춰진(balanced) 벡터 시그널링 코드이므로, 주어진 코드워드 내의 모든 신호 값의 제로로 합산된다.) 마찬가지로, 코드 0, 6, 5, 3을 인코딩하기 위해 사용되는 와이어 신호는 단일의 "-1" 신호 및 세 개의 "+1/3" 신호를 활용한다. 더 중요하게는, 코드 7, 1, 2, 4 중 임의의 것 사이의, 또는 코드 0, 6, 5, 3 사이의 전이는, 두 개의 와이어 상의 신호만을 변경한다. 따라서, 예를 들면, 코드 7, 1, 2, 4 중 임의의 것이 수신되고, 그 동일한 세트와는 상이한 코드가 후속되는 경우, 코드 사이의 전이는 변경되고 있는 정확히 두 개의 와이어와 관련되며, 변경되는 그 두 와이어는 표 I에서의 정보를 사용하여 결정될 수도 있다. 세트 0, 6, 5, 3으로부터 인출되는 코드의 연속적인 발생에 동일한 조건이 적용된다.
이들 공지된 2-와이어 전이는 수신된 데이터 "워드"(R0, R1, R2)에서 변경되고 있는 정확히 두 개의 값과 관련된다. 그러한 기준은 어떤 두 개의 와이어가 변경되는지를 식별하는 데 그 자체로 충분하지 않지만, 그러나, 예를 들면, 와이어0 및 와이어1에서의 변경에 기인하는 코드 7과 코드 1 사이의 전이는 R0, R1만이 변경되게 하지만, 그러나 코드 0과 6 사이의 전이도 마찬가지이다; 반대로, 단지 R0, R1의 변경은, 와이어2 및 와이어3에서의 변경에 기인하여, 코드 2와 4 사이의, 또는 코드 3과 5 사이의 전이에 의해 또한 야기될 수도 있다. 따라서, 서브채널 전이와 관련되는 와이어 쌍을 식별하기 위해 사용될 수도 있는 알고리즘 또는 회로는 코드의 특정한 순차적인 세트를 식별할 수도 있다. 이 예에서 사용되는 특정한 와이어 순서 및 코드워드 값은 설명의 편의를 위해 선택되었으며, 어떤 식으로든 제한을 암시하지는 않는다.
전이 시간 결정
앞서 언급되는 바와 같이, 이들 설명을 위한 시스템 환경은 검출된 서브채널 데이터의 전이로부터 유도되는 수신기 클록 복구를 활용한다. 적절한 클록 정렬을 유지하는 데 이용 가능한 정보의 양을 최대화하기 위해, 수신된 모든 서브채널을 모니터링하는 것이 일반적이다. [Tajalli I]는 그러한 클록 복구 시스템을 설명하는데, 그러한 클록 복구 시스템에서, 각각의 서브채널에서의 전이에 민감한 개개의 위상 검출기는 위상 에러 결과를 생성하고, 그 위상 에러 결과는, 그 다음, 합산되어 클록 PLL 위상을 업데이트하기 위해 사용되는 집성 에러 신호를 생성한다. 하나의 이러한 실시형태에서, 주목하는 시간 간격 내에서 유효한 전이를 갖는 서브채널로부터의 결과만이 합산된다; 대안적인 실시형태에서, 단순한 "뱅/뱅(bang/bang)" 위상 비교기가 사용되고 그러한 여과 없이 합산되는데, 비-전이(non-transitioning) 서브채널에 의해 생성되는 임의의 비정상적인 에러 결과는 시간에 걸쳐 평균된다. 보 레이트(baud-rate) 클록 에지 검출 방법 또는 더블 레이트 클록 에지 샘플링 방법을 활용하는 공지된 기술 실시형태가 또한 사용될 수도 있다.
도 3은, 몇몇 실시형태에서의 사용을 위한, 클록 복구 회로(300)를 예시한다. 도시되는 바와 같이, 도 3은, 각각의 서브채널 출력을 각각 수신하는 다수의 부분 위상 비교기(310)를 포함한다. 그러한 실시형태에서, 각각의 부분 위상 비교기는, 각각의 서브채널 상에서 전이가 발생한 경우에만 부분 위상 에러 결과를 출력한다. 합산 회로(320)는 각각의 부분 위상 에러 신호를 수신하고, 루프 필터(330)(이것은 저주파 에러 신호를 전압 제어 발진기(voltage controlled oscillator; VCO)(340)에 제공하기 위한 저역 통과 필터(low-pass filter; LPF)일 수도 있음)에 의해 필터링되는 복합 위상 에러 신호를 생성한다. 클록 복구 회로(300)는, VCO(340)의 출력을 수신하고, 주파수를 하향 분할하고, 위상 비교기(310)에 보간된 신호를 제공하는 위상 보간기(360)에 신호를 제공하는 주파수 분할기(350)를 더 포함할 수도 있다. 도시되는 바와 같이, 위상 보간기는 또한 클록/데이터 위상 제어 로직(370)으로부터 위상 오프셋 정정 신호를 수신한다. 그러한 정정 신호는 시스템에서의 프로세스 변동을 고려할 수도 있다. VCO(340)의 출력은 다중 위상 시스템에서 샘플링 클록으로서 사용될 수도 있는데, 하나의 위상이 도 4에서 도시되어 있다.
주목하는 2-와이어 전이에서, 두 개의 서브채널 결과는, 랜덤 회로 변동을 제외하면 본질적으로 동시에, 변한다. 따라서, 두 개의 본질적으로 동일한 위상 에러 결과가 그러한 전이 동안 집성 에러 신호에 통합된다. 다음 알고리즘은, 와이어 스큐를 정정함에 있어서의 사용을 위해, 집성 에러 신호의 전체적인 "이름 또는 늦음" 상태를 캡처한다.
스큐 정정 알고리즘
이 알고리즘에 대한 입력은 수신된 데이터, 즉 검출된 서브채널 결과(R0, R1, R2)를 포함한다. 설명의 목적을 위해, 그들은, 표 I에 대해 앞서 설명되는 바와 같이, "코드", 즉 특정한 와이어 및 결과 조합을 식별하는 것으로서 본원에서 설명된다. 여기서 code(N) 및 code(N+1)로 칭해지는, 적어도 두 개의 연속적으로 수신된 단위 간격으로부터 유도되는 정보가, 그 시간 간격과 관련되는 클록 위상 에러의 형태의 검출된 또는 측정된 스큐와 함께, 획득되는데, 그 측정된 스큐는, 수신된 전이가 예상된 클록 시간보다 더 일렀던 또는 늦었던 양을 나타내는 부호가 있는 크기일 수도 있거나, 또는 "이름/늦음"을 나타내는 단순한 이진 기호만큼 작을 수도 있다. 따라서, 검출된 서브채널 결과 중 하나 이상이 전이되는 두 개의 연속적으로 수신된 단위 간격에서, 그러한 전이는, 다중와이어 버스 상에서 신호 송신 변경을 겪고 있는 하나 이상의 와이어 상에서의 스큐의 집성에 대응하는 복합 스큐 측정 신호를 생성하기 위한 정보를 포함한다.
정보는 (하나의 예로서, 유한 상태 머신을 사용하는) 수신된 데이터 스트림의 연속적인 관찰에 의해 획득될 수도 있거나, 또는 (하나의 예로서, 수신된 데이터의 시퀀스를 주기적으로 요청하고 수신하는 제어 또는 관리 프로세서 상에서 실행되는 소프트웨어 프로세스에 의한) 데이터 스트림의 통계적으로 유효한 샘플링에 의해, 예를 들어 최소 두 개의 연속적으로 수신된 단위 간격에 걸친 샘플 및 관련된 클록 위상 에러 정보에 의해 획득될 수도 있다.
이 알고리즘으로부터의 출력은 네 개의 와이어 상에서의 신호의 상대적 도달 시간의 연속적인 추정치(running estimate)인데, 이들은 와이어 신호 지연 엘리먼트에서 와이어 특유 스큐 값을 즉시 또는 주기적으로 조정하기 위해, 또는 필적하는 와이어당 타이밍 조정이 송신기에 의해 이루어질 것을 요청 또는 나타내기 위해 사용될 수도 있다. 하나의 실시형태에서, 상기 연속적인 추정치는 수신기 와이어 지연을 조정하기 위해 즉시 사용된다. 다른 실시형태에서, 연속적인 추정치는 변수로서 메모리에 유지되는데, 조정은, 변수의 절대 양수 또는 음수 크기가 미리 결정된 문턱치를 초과하는 경우에 개시되고, 따라서, 작은 교란을 필터링한다.
Verilog의 알고리즘의 다른 실시형태는 부록 I에서 제공된다.
Figure 112021152345423-pat00010
Figure 112021152345423-pat00011
'if' 문(statement)은 도 12의 상태 다이어그램에서 나타내어지는 전이 조건에 정확하게 대응하는데, 여기서 1이 후속되는 7의 연속 코드, 또는 7이 후속되는 1의 연속 코드는, 0과 6 사이의 코드 전이가 그런 것처럼, 와이어0 및 와이어1과 관련된다.
두 개의 전이 와이어 중 어떤 것이 복합 스큐 측정 신호에서 이른 또는 늦은 타이밍의 소스인지를 결정하는 방식이 없기 때문에, 와이어 둘 모두에 대한 스큐 오프셋 메트릭을 나타내는 변수는 동일하게 업데이트된다. 예를 들면, 코드 0 및 5와 관련되는 후속하는 전이가 동일한 방향에서 와이어0 및 와이어2를 또한 업데이트하는 경우, 측정치 둘 모두에 공통인 와이어0이 타이밍 에러의 소스일 가능성이 높다. 따라서, 알고리즘은 와이어 특유 스큐 값의 합리적인 추정치를 제공하기 위해 다수의 상이한 샘플에 걸쳐 실행될 수도 있다. 앞서 언급되는 바와 같이, 적어도 하나의 실시형태는, 누적된 타이밍 에러 값으로 인해 실제 타이밍 수정이 이들 측정 아티팩트와 관련되는 랜덤 타이밍 조정을 감소시키게 하기 이전에, 동작 문턱치를 활용한다. 몇몇 그러한 실시형태에서, 주어진 와이어 상에서의 타이밍 조정은, 타이밍 에러 값의 누적에 응답하여 미리 결정된 단계 값만큼 조정된다. 그러한 미리 결정된 단계 값은 동작 문턱치를 나타내는 타이밍 지연과 관련되는 커패시턴스 변경일 수도 있는데, 이것은, 예를 들면, 임계 양을 초과하는 카운터 값에서의 변경에 대응할 수도 있다. 몇몇 실시형태에서, 와이어는, 타이밍 에러 값의 누적치가 동작 문턱치를 초과하는 것에 응답하여 개별적으로 업데이트될 수도 있고, 한편, 대안적인 실시형태는, 타이밍 에러 값을 누적하는 단일의 와이어가 동작 문턱치를 초과하는 것에 응답하여 그들의 현재의 각각의 와이어 특유 지연 값에 따라 모든 와이어를 업데이트할 수도 있다. 다른 실시형태는, 심지어 잘못된 방향에서의 작은 조정도 최소의 에러를 도입할 것이고, 한편 동일한 방향에서의 연속된 조정은 궁극적으로 최적화된 아이 개구를 생성할 것이라는 것을 가정하여, 와이어 타이밍을 즉시 조정한다.
도 4는 상기에서 설명되는 스큐 검출 알고리즘을 수행하도록 구성 가능한 수신기의 블록도이다. 도시되는 바와 같이, 도 4는 와이어 상에서 신호를 수신하고, 응답으로, 서브채널 출력(R0-R2)을 나타내는 집성된 데이터 신호를 생성하기 위해 상기에서 설명되는 바와 같은 MIC(220)를 포함한다. 서브채널 출력은 샘플링되고(430), 샘플러는 각각의 서브채널에 대한 데이터 출력(D0-2)뿐만 아니라, 각각의 서브채널에 대한 이름/늦음 표시 신호(E/L0-2)를 포함하는 복합 스큐 측정 신호를 제공하도록 구성된다. 몇몇 실시형태에서, 샘플러(430)는 상기에서 설명되는 바와 같이 도 6 또는 도 7에서 도시되는 샘플러의 형태를 취할 수도 있다. 도 4는 순차적으로 수신된 비트의 유효한 세트(각각의 세트는 상기에서 설명되는 바와 같이 코드 0 내지 7을 나타냄)를 검출하기 위한 코드 시퀀스 검출 블록(440)을 포함한다. 그러한 시퀀스는 도 12의 상태 다이어그램에서 예시되어 있다. 몇몇 실시형태에서, DFE는 코드 시퀀스 검출 블록(440)에 의해 제공될 수도 있는데, 이것은, 예를 들면, 도 6에서 도시되는 샘플러를 사용하는 실시형태에서 샘플러(430)에 의해 사용될 수도 있다.
도 8은, 몇몇 실시형태에 따른, 코드 시퀀스 검출 블록의 블록도를 예시한다. 몇몇 실시형태에서, 코드 시퀀스 검출 블록은, 버퍼링을 위한 시간을 허용하기 위해 샘플링 클록의 지연된(815) 버전에 의해 샘플링되고 있는 D 플립플롭(805 및 810)을 사용하여 구현될 수도 있다. 현재 검출된 비트(b0-b2) 및 이전에 검출된 비트(prev_b0-b2)는, 유효한 코드 시퀀스가 검출되는지를 확인하기 위해 로직 회로(820)에 의해 분석된다. 유효한 코드 시퀀스가 검출되는 경우, 와이어 지연 조정 인에이블 신호(w0-w3_enable)가 도 4에서 도시되는 집성 와이어 지연 블록(460)으로 제공된다. 상기에서 설명되는 바와 같이, H4 코드의 실시형태에서, 로직 회로(820)에 의해 검출되는 임의의 유효한 코드 시퀀스에서 두 개의 와이어가 수반된다. 그러한 실시형태에서, 와이어 지연 조정 인에이블 신호(w0-w3_enable) 중 두 개만이 '1'일 것이고, 한편 다른 두 개는 '0'이다(따라서 집성 와이어 지연 블록(460)에서 지연 값을 업데이트하지 않음).
대안적인 실시형태에서, 단지 두 개의 와이어만을 수반하는 시퀀스에 추가하여 또는 그 대신, 다른 시퀀스가 사용될 수도 있다. 예를 들면, 코드 시퀀스 검출 회로(670)는, 각각의 와이어가 부호를 변경하는, 그러나 동일한 크기를 유지하는 전이, 예컨대 코드워드 [-1, 1/3, 1/3, 1/3]가 [1, -1/3, -1/3, -1/3]로 변경되는 또는 [-1/3, 1, -1/3, -1/3]이 [1/3, -1, 1/3, 1/3]으로 변경되는, 및 등등의 전이를 식별할 수도 있다. 전이의 이 세트는 8 세트의 코드워드 시퀀스를 포함한다. 이들 전이에서, 와이어 특유 전이의 크기가 고려되고, 따라서, 스큐 메트릭이 업데이트된다. 특히, [-1, 1/3, 1/3, 1/3]로부터 [1,-1/3,-1/3,-1/3]로의 코드워드 변경에 대해 MIC 출력에서 관찰되는 또는 측정되는 스큐는: abs((wire(code1, i) - wire(code2, i) * mic(wire(i)), 또는 이 경우에서는 [2, 2/3, 2/3, 2/3]에 의해 주어지는 전이 크기에 따라 가중될 수도 있다. 즉, 와이어 W0 상에서의 스큐는, 임의의 다른 와이어 상에서의 스큐에 비해 관찰된 MIC 출력 스큐에 대해 3 배의 영향을 끼칠 것이다. 카운터 증분은, 와이어의 각각으로부터의 스큐의 상대적 기여를 적절하게 반영하도록, 식별된 전이 크기에 따라 조정될 수도 있다.
도 9는, 몇몇 실시형태에 따른, 로직 회로(820)의 블록도를 예시한다. 도 9의 예는 표 I의 코드 '1'로부터 코드 '7'까지의 유효한 코드 시퀀스를 예시한다. 그러한 로직 회로는 AND 게이트(905)로서 구현될 수도 있는데, 여기서, 게이트(905)의 출력은, 코드 '1'에 대응하는 비트(b0-b2)가 '001'이고 코드 '7'에 대응하는 이전에 수신된 비트(prev_b0-b2)가 '111'인 경우, 하이이다. 제어 회로(910)는 모든 그러한 검출 게이트의 출력을 분석할 수도 있고, 와이어 지연 조정 인에이블 신호(w0-w3_enable)를 집성 와이어 지연 블록(460)으로 출력할 수도 있다. 인에이블 신호는, 어떤 카운터가 조정되어야(신호 스큐 특성에 따라 증분되거나 또는 감분됨) 하는지를 나타낸다. 게다가, 카운트 증분은, 와이어 신호 레벨 전이의 상대적인 크기에 따라 본원에서 설명되는 바와 같이 또한 가중될 수도 있다. 몇몇 실시형태에서, 제어 회로(910)는 하기의 표 2를 구현하는 제어 로직을 구현할 수도 있다:
Figure 112021152345423-pat00012
도 4는, 복수의 서브채널(E/L0-2)로부터 이름/늦음 표시 신호를 수신하도록, 그리고 집성 와이어 지연 블록(460)에 제공할 최종 이름/늦은 결정을 생성하여 저장된 지연 값을 상응하게 증분 또는 감분시키도록 구성되는 매트릭스 에러 결합기(matrix error combiner)(450)를 더 포함한다. 상기에서 언급되고 표 I에서 예시되는 바와 같이, 몇몇 실시형태에 대한 임의의 주어진 유효한 코드 시퀀스에서, 단지 두 개의 서브채널(R0-R2)만이 변경된다. 따라서, 변하지 않는 서브채널에 의해 제공되는 E/L 신호는 유용하지 않으며, 그러한 표시의 효과를 생략하기 위한 로직이 포함될 수도 있다. 그럼에도 불구하고, 변경되는 두 개의 서브채널은 둘 모두 이른 또는 늦은 E/L 표시를 제공할 것이고, 따라서, 그러한 E/L 표시의 조합은 비-전이 서브채널의 E/L 표시를 극복할 것이고, 매트릭스 에러 결합기(450)에 의해 제공되는 최종 E/L 표시는 유효하게 유지될 것이다.
도 10은, 몇몇 실시형태에 따른, 집성 와이어 지연 블록(460)의 예시적인 블록도를 예시한다. 도시되는 바와 같이, 집성 와이어 지연 블록은 네 개의 블록(1005, 1010, 1015, 및 1020)을 포함한다; 다중와이어 버스의 각각의 와이어에 대해 하나씩. 몇몇 실시형태에서, 각각의 블록은, 대응하는 수신된 와이어 지연 조정 인에이블 신호(w0-w3_enable)에 따라 선택 가능하게 인에이블될 수도 있는 카운터에 대응한다. 각각의 카운터는 또한 매트릭스 에러 결합기(450)로부터 E/L 표시 신호를 수신하도록 구성될 수도 있는데, 이것은, E/L 표시 신호에 따라, 카운트 업 또는 다운(U/D)하도록 각각의 카운터를 제어하기 위해 사용될 수도 있다. 각각의 카운터는 샘플링 클록의 지연된(470) 버전에 따라 증분될 수도 있다. 몇몇 실시형태에서, 각각의 카운터에 저장되는 값은, 예를 들면, 도 5에서 도시되는 바와 같이, 각각의 와이어 지연 조정 회로에 (예를 들면, 바이너리 비트로서) 제공될 수도 있다.
도 13은, 몇몇 실시형태에 따른, 방법(1300)의 플로우차트를 예시한다. 도시되는 바와 같이, 방법(1300)은 연속 수신 데이터 값을 획득하는 단계를 포함한다(1302). 수신된 데이터 값은, 데이터가 단일 와이어 쌍 전이의 세트에 대응하는지를 결정하기 위해 분석된다(1304). 결정이 "아니오"인 경우, 수신된 데이터의 다음 세트에 대해 프로세스가 처음부터 다시 시작된다. 결정이 "예"인 경우, 예를 들면, 표 II와 관련하여 상기에서 설명되는 제어 로직(910)을 사용하여, 코드 전이와 관련되는 와이어가 식별된다(1306). 식별된 와이어에 기초하여, 집성 지연 값을 나타내는 연속적인 와이어 카운트는 수신된 E/L 정보에 기초하여 업데이트된다(1308). 일단 주어진 와이어에 대한 연속적인 에러 카운트가 동작 문턱치에 도달하면(1310), 그 와이어에 대한 와이어 특유 지연은 저장된 에러 카운트에 따라 조정된다(1312). 몇몇 실시형태에서, 와이어 특유 지연 값은, 와이어에 지연이 적용되지 않도록 초기화될 수도 있다. 알고리즘은, 지연 없음에 대응하는 지연 값을 유지하는 가장 느린 와이어와 관련하여 모든 와이어가 지연될 때까지 각각의 와이어의 지연을 후속하여 증가시킬 수도 있다. 대안적으로, 각각의 와이어는, 와이어가 어떤 미리 결정된 초기화된 지연 값을 가지도록 초기화될 수도 있고, 스큐 정정 알고리즘은 복합 스큐 측정 신호에 기초하여 지연을 증가/감소시킨다. 추가적으로, 일단 다중와이어 버스에 걸쳐 스큐가 정정되면, 가장 마지막 와이어가 어떠한 지연도 겪지 않고, 와이어의 나머지가 가장 마지막 와이어에 대해 와이어 특유 지연 값을 가지도록, 와이어 특유 지연 값은 가장 작은 와이어 특유 지연 값을 갖는 와이어와 동일한 양만큼 감소될 수도 있다.
상기의 실시형태는 다수의 서브채널의 조합을 나타내는 코드워드를 갖는 벡터 시그널링 코드를 사용하여 스큐를 정정하는 것을 설명하는데, 코드워드는 다중와이어 버스를 통해 수신된다. 각각의 와이어는 적어도 두 개의 MIC에 대한 입력으로서 역할을 하며, 따라서, 각각의 와이어의 스큐 값은 적어도 두 개의 상이한 MIC의 출력을 사용하여 업데이트되어, 다중와이어 버스의 와이어에 걸쳐 균일한 스큐 관계를 제공할 수도 있다는 것을 또한 유의한다. 스큐 정정 알고리즘의 적어도 하나의 목표는 모든 MIC에서 더 큰 아이 개구를 제공하기 위해 다중와이어 버스 상의 모든 와이어에 대한 와이어 특유 지연 값을 조정하는 것이다.
도 14는, 몇몇 실시형태에 따른, 방법(1400)의 플로우차트를 예시한다. 도시되는 바와 같이, 방법(1400)은, 복수의 연속적인 시그널링 간격에 걸쳐, 복수의 코드워드를 수신하는 단계(1402)를 포함하되, 각각의 코드워드는 다중와이어 버스의 와이어를 통해 복수의 심볼로서 수신되고, 복수의 심볼은 복수의 다중입력 비교기(MIC)에서 수신되고, 각각의 심볼은 적어도 두 개의 MIC에 의해 수신된다. 1404에서, 각각의 코드워드의 수신된 심볼에 대해 대응하는 선형 조합이 생성된다. 복수의 연속적인 시그널링 간격에 걸쳐 복수의 복합 스큐 측정 신호 - 각각의 복합 스큐 측정 신호는 하나 이상의 선형 조합의 샘플에 기초함 - 가 생성되고(1406), 다중와이어 버스의 와이어의 와이어 특유 스큐 값이 업데이트되되(1408), 하나 이상의 와이어 특유 스큐 값은 적어도 두 개의 상이한 MIC에 의해 형성되는 선형 조합과 관련되는 복합 스큐 측정 신호에 따라 업데이트된다.
몇몇 실시형태에서, 복수의 복합 스큐 측정 신호 중 적어도 하나는 단일의 MIC 상에서 이루어지는 측정에 대응하는데, 그러한 스큐 측정 신호는 상기 MIC에 연결되는 모든 와이어로부터의 스큐 성분을 포함한다. 단일의 MIC 출력으로부터 형성되는 복합 스큐 측정 신호를 사용하여 와이어 특유 지연 엘리먼트를 업데이트하는 실시형태는 [Hormati II]에서 주어진다. 그러한 실시형태에서, 복합 스큐 측정 신호는, 가변 수직 문턱치에 대한 MIC의 선형 조합을 샘플링하는 것 및 와이어가 전방으로 그리고 후방으로 스큐될 때(즉, 와이어 상의 신호가 상대적으로 지연되거나 또는 선행되게 함) MIC의 유효 아이 개구가 증가하는지 또는 감소하는지를 결정하는 것에 의해 이루어지는 아이 측정치에 대응한다. 몇몇 실시형태에서, 복수의 복합 스큐 측정 신호 중 적어도 하나는, 상기 적어도 두 개의 MIC와 관련되는 모든 와이어의 스큐 성분을 비롯하여, 적어도 두 개의 MIC에 의해 생성되는 선형 조합에 기초하여 생성된다. 도 4의 스큐 정정 회로는 두 개 이상의 MIC 출력을 결합하는 그러한 실시형태이다.
몇몇 실시형태에서, 주어진 와이어의 와이어 특유 스큐 값을 업데이트하는 것은 주어진 와이어와 관련되는 커패시턴스를 조정하는 것을 포함한다. 몇몇 실시형태에서, 커패시턴스를 조정하는 것은 주어진 와이어에 연결되는 스위치드 커패시터 네트워크를 제어하는 것을 포함한다. 도 5는 지연 값을 조정하도록 커패시턴스를 와이어에 선택 가능하게 연결하기 위해 비트가 사용되는 예시적인 와이어 특유 지연 엘리먼트를 예시한다. 몇몇 실시형태에서, C0, C1 및 C2는 동일한 커패시턴스를 가지며 커패시터를 제어하기 위해 온도계 코드가 사용되고, 한편, 대안적으로 C0, C1 및 C2는 상이한 커패시턴스일 수도 있고 B0-B2는 커패시터(C0, C1 및 C2)의 여덟 개의 상이한 조합을 선택하도록 구성될 수도 있다. 추가적인 또는 더 적은 용량성 엘리먼트가 그러한 회로에 포함될 수도 있으며, 세 개는 제한으로 간주되어서는 안된다. 몇몇 실시형태에서, 하나 이상의 선형 조합의 샘플은 2 입력 비교기를 사용하여 미리 결정된 오프셋 전압에 대해 비교되고, 복합 스큐 측정 신호는 이름-늦음 표시 신호를 나타낸다.
몇몇 실시형태에서, 와이어 특유 스큐 값은 유효한 코드워드 시퀀스를 결정하는 것에 응답하여 업데이트된다. 그러한 실시형태에서, 다중와이어 버스의 와이어의 와이어 특유 스큐 값은 유효한 코드워드 시퀀스와 관련되는 와이어를 업데이트하는 것을 포함할 수도 있다. 몇몇 실시형태에서, 주어진 와이어의 와이어 특유 스큐 값은, 복수의 연속적인 단위 간격에 걸쳐 생성되는 복합 스큐 측정 신호의 서브세트가 동작 문턱치를 초과하는 것에 응답하여 업데이트된다.
몇몇 실시형태에서, 각각의 선형 조합은 복수의 MIC 중 대응하는 MIC에 의해 수행되는데, 대응하는 MIC는 복수의 상호 직교 서브채널 벡터의 각각의 서브채널 벡터에 의해 정의되는 선형 조합을 구현한다.
부록 I
Figure 112021152345423-pat00013
Figure 112021152345423-pat00014
Figure 112021152345423-pat00015
Figure 112021152345423-pat00016
Figure 112021152345423-pat00017

Claims (15)

  1. 방법에 있어서,
    복수의 연속적인 시그널링 간격에 걸쳐 복수의 코드워드를 수신하는 단계 - 각각의 코드워드는 다중와이어 버스의 와이어를 통해 복수의 심볼로서 수신되고, 상기 복수의 심볼은 복수의 다중입력 비교기(MIC; multi-input comparator)에서 수신되고, 각각의 심볼은 적어도 두 개의 MIC에 의해 수신됨-;
    각각의 코드워드에 대해, 상기 복수의 MIC를 사용하여 상기 수신된 심볼의 선형 조합을 형성함으로써 대응하는 MIC 출력의 세트를 생성하는 단계;
    2개의 연속적인 시그널링 간격 사이의 전이를 겪고 있는 상기 대응하는 MIC 출력의 세트의 적어도 하나의 MIC 출력 상에서 이루어지는 이름-늦음 측정에 기초하여, 상기 복수의 연속적인 시그널링 간격에 걸쳐 복수의 스큐 측정 신호를 생성하는 단계 - 각각의 스큐 측정 신호는 상기 전이에서 수반되는 상기 다중와이어 버스의 각각의 와이어에 대한 개개의 와이어 스큐 성분의 집성 조합(aggregate combination)을 나타냄 -;
    각각의 스큐 측정 신호에 대해, 상기 전이에서 수반되는 각각의 와이어에 대해 저장된 에러 카운트를 업데이트하는 단계; 및
    주어진 와이어에 대한 상기 저장된 에러 카운트가 동작 문턱치에 도달하는 것에 응답하여, 상기 주어진 와이어에 대한 와이어 특유 지연 값을 업데이트하는 단계
    를 포함하는, 방법.
  2. 제 1항에 있어서, 적어도 하나의 이름-늦음 측정은, 신호 전이를 겪고 있는 상기 다중와이어 버스의 모든 와이어에 응답하여 전이를 겪고 있는 MIC 출력 상에서 이루어지는 것인, 방법.
  3. 제 1항에 있어서, 상기 복수의 스큐 측정 신호 중 적어도 하나는, 상기 두 개의 연속적인 시그널링 간격 사이의 전이를 겪고 있는 적어도 두 개의 MIC 출력 상에서 이루어지는 이름-늦음 측정의 합산에 기초하여 생성되는 것인, 방법.
  4. 제 1항에 있어서, 결정된 유효한 코드워드 시퀀스에 기초하여 상기 전이에서 수반되는 상기 와이어를 식별하는 단계를 더 포함하는, 방법.
  5. 제 1항에 있어서, 지연 없음을 갖도록 상기 다중와이어 버스의 각각의 와이어에 대한 상기 와이어 특유 지연 값을 초기화하는 단계를 더 포함하고, 가장 느린 와이어와 관련하여 각각의 와이어에 대한 와이어 특유 지연 값을 후속하여 증가시키는 것인, 방법.
  6. 제 1항에 있어서, 미리 결정된 초기화된 지연 값으로 상기 다중와이어 버스의 각각의 와이어에 대한 상기 와이어 특유 지연 값을 초기화하는 단계를 더 포함하는, 방법.
  7. 제 6항에 있어서, 상기 다중와이어 버스에 걸친 와이어 스큐가 동일하다는 결정에 응답하여, 가장 작은 와이어 특유 지연 값을 갖는 상기 와이어와 동일한 양만큼 각각의 와이어의 상기 와이어 특유 지연 값을 감소시키는 단계를 더 포함하는, 방법.
  8. 제 1항에 있어서, 상기 이름-늦음 측정은 이전 데이터 결정에 따라 선택된 추측 결정 피드백 등화(DFE; Decision Feedback Equalization) 정정 값에 대한 상기 MIC 출력의 결정에 대응하는 것인, 방법.
  9. 장치에 있어서,
    복수의 연속적인 시그널링 간격에 걸쳐, 복수의 코드워드를 수신하도록 구성된 복수의 다중입력 비교기(MIC; multi-input comparator) - 각 코드워드는 다중와이어 버스의 와이어를 통해 복수의 심볼로서 수신되고, 각각의 심볼은 적어도 두 개의 MIC에 의해 수신되며, 상기 복수의 MIC는 각각의 코드워드에 대해, 상기 수신된 심볼의 선형 조합을 형성함으로써 대응하는 MIC 출력의 세트를 생성하도록 구성됨 -;
    상기 복수의 연속적인 시그널링 간격에 걸쳐 복수의 스큐 측정 신호를 생성하도록 구성된 스큐 정정 회로 - 상기 스큐 정정 회로는 2개의 연속적인 시그널링 간격 사이의 전이를 겪고 있는 상기 대응하는 MIC 출력의 세트의 적어도 하나의 MIC 출력 상에서 이름-늦음 측정을 행함으로써 각각의 스큐 측정 신호를 생성하도록 구성되며, 각각의 스큐 측정 신호는 상기 전이에서 수반되는 상기 다중와이어 버스의 각각의 와이어에 대한 개개의 와이어 스큐 성분의 집성 조합(aggregate combination)을 나타냄 -; 및
    각각의 스큐 측정 신호에 대해, 상기 전이에서 수반되는 각각의 와이어에 대한 저장된 에러 카운트를 업데이트하고, 동작 문턱치를 초과하는 주어진 와이어에 대한 상기 저장된 에러 카운트에 응답하여 상기 주어진 와이어에 대한 와이어 특유 지연 값을 업데이트하도록 구성된 집성 와이어 지연 블록
    을 포함하는, 장치.
  10. 제 9항에 있어서, 적어도 하나의 이름-늦음 측정은, 신호 전이를 겪고 있는 상기 다중와이어 버스의 모든 와이어에 응답하여 전이를 겪고 있는 MIC 출력 상에서 이루어지는 것인, 장치.
  11. 제 9항에 있어서, 상기 스큐 정정 회로는, 상기 두 개의 연속적인 시그널링 간격 사이의 전이를 겪고 있는 적어도 두 개의 MIC 출력 상에서 이루어지는 이름-늦음 측정의 합산에 기초하여 상기 복수의 스큐 측정 신호 중 적어도 하나를 생성하도록 구성되는 것인, 장치.
  12. 제 9항에 있어서, 상기 전이에서 수반되는 각각의 와이어를 식별하도록 구성되는 코드 시퀀스 검출 회로를 더 포함하는, 장치.
  13. 제 9항에 있어서, 상기 집성 와이어 지연 블록은 또한, 지연 없음을 갖도록 상기 다중와이어 버스의 각각의 와이어에 대한 상기 와이어 특유 지연 값을 초기화하도록, 그리고 가장 느린 와이어와 관련하여 각각의 와이어에 대한 와이어 특유 지연 값을 후속하여 증가시키도록 구성되는 것인, 장치.
  14. 제 9항에 있어서, 상기 집성 와이어 지연 블록은 또한, 미리 결정된 초기화된 지연 값으로 상기 다중와이어 버스의 각각의 와이어에 대한 상기 와이어 특유 지연 값을 초기화하도록 구성되는 것인, 장치.
  15. 제 14항에 있어서, 상기 집성 와이어 지연 블록은 또한, 상기 다중와이어 버스에 걸친 와이어 스큐가 동일하다는 결정에 응답하여, 가장 작은 와이어 특유 지연 값을 갖는 상기 와이어와 동일한 양만큼 각각의 와이어의 상기 와이어 특유 지연 값을 감소시키도록 구성되는 것인, 장치.
KR1020217043116A 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템 KR102443822B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/881,512 US10243614B1 (en) 2018-01-26 2018-01-26 Method and system for calibrating multi-wire skew
US15/881,512 2018-01-26
PCT/US2019/015459 WO2019148126A1 (en) 2018-01-26 2019-01-28 Method and system for calibrating multi-wire skew
KR1020207024487A KR102346908B1 (ko) 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024487A Division KR102346908B1 (ko) 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20220003158A KR20220003158A (ko) 2022-01-07
KR102443822B1 true KR102443822B1 (ko) 2022-09-15

Family

ID=65516756

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217043116A KR102443822B1 (ko) 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템
KR1020207024487A KR102346908B1 (ko) 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207024487A KR102346908B1 (ko) 2018-01-26 2019-01-28 다중와이어 스큐를 교정하기 위한 방법 및 시스템

Country Status (5)

Country Link
US (2) US10243614B1 (ko)
EP (2) EP3743785B1 (ko)
KR (2) KR102443822B1 (ko)
CN (1) CN111868661A (ko)
WO (1) WO2019148126A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
WO2018160603A1 (en) 2017-02-28 2018-09-07 Kandou Labs, S.A. Method for measuring and correcting multiwire skew
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
KR102452390B1 (ko) * 2017-12-28 2022-10-06 칸도우 랩스 에스에이 동기식으로 스위칭된 다중 입력 복조 비교기
US10243614B1 (en) * 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10601574B2 (en) 2018-06-11 2020-03-24 Kandou Labs, S.A. Skew detection and correction for orthogonal differential vector signaling codes
US10721106B1 (en) * 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder
US11496282B1 (en) * 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11916561B1 (en) * 2022-01-24 2024-02-27 Avago Technologies International Sales Pte. Limited Adaptive alignment of sample clocks within analog-to-digital converters

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6154158A (en) * 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US8660020B2 (en) 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
WO2010119576A1 (en) 2009-04-16 2010-10-21 Nec Corporation Method of and system for detecting skew between parallel signals
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9134374B2 (en) * 2010-02-15 2015-09-15 Mentor Graphics Corporation Circuit and method for measuring delays between edges of signals of a circuit
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US8718184B1 (en) 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US9077386B1 (en) * 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US8989317B1 (en) 2010-05-20 2015-03-24 Kandou Labs, S.A. Crossbar switch decoder for vector signaling codes
US9071476B2 (en) 2010-05-20 2015-06-30 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US8755426B1 (en) 2012-03-15 2014-06-17 Kandou Labs, S.A. Rank-order equalization
US9667379B2 (en) 2010-06-04 2017-05-30 Ecole Polytechnique Federale De Lausanne (Epfl) Error control coding for orthogonal differential vector signaling
US8159377B2 (en) 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
WO2014113727A1 (en) 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
CN105379170B (zh) * 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
CN110266615B (zh) 2014-02-02 2022-04-29 康杜实验室公司 低isi比低功率芯片间通信方法和装置
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
CN106797352B (zh) * 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
CN106664272B (zh) 2014-07-21 2020-03-27 康杜实验室公司 从多点通信信道接收数据的方法和装置
WO2016019384A1 (en) * 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
JP6498912B2 (ja) 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
KR102372931B1 (ko) * 2015-06-26 2022-03-11 칸도우 랩스 에스에이 고속 통신 시스템
EP3449379B1 (en) 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
US10193716B2 (en) * 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10243614B1 (en) * 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) * 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface

Also Published As

Publication number Publication date
EP3743785A1 (en) 2020-12-02
KR20220003158A (ko) 2022-01-07
KR20200118446A (ko) 2020-10-15
US10243614B1 (en) 2019-03-26
CN111868661A (zh) 2020-10-30
EP4033666B1 (en) 2023-10-18
EP4033666A1 (en) 2022-07-27
EP3743785B1 (en) 2021-12-22
US20190238180A1 (en) 2019-08-01
WO2019148126A1 (en) 2019-08-01
KR102346908B1 (ko) 2022-01-05
US10560146B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
KR102443822B1 (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
KR102224387B1 (ko) 다중와이어 스큐를 측정 및 정정하기 위한 방법
KR102384609B1 (ko) 멀티 레인 데이터 수신기의 클럭 데이터 복구
US11424904B2 (en) Method for measuring and correcting multiwire skew
KR102618941B1 (ko) 클록 복구 없는 가변 이득 증폭기 및 샘플러 오프셋 캘리브레이션

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant