KR102224387B1 - 다중와이어 스큐를 측정 및 정정하기 위한 방법 - Google Patents

다중와이어 스큐를 측정 및 정정하기 위한 방법 Download PDF

Info

Publication number
KR102224387B1
KR102224387B1 KR1020207003326A KR20207003326A KR102224387B1 KR 102224387 B1 KR102224387 B1 KR 102224387B1 KR 1020207003326 A KR1020207003326 A KR 1020207003326A KR 20207003326 A KR20207003326 A KR 20207003326A KR 102224387 B1 KR102224387 B1 KR 102224387B1
Authority
KR
South Korea
Prior art keywords
wire
skew
signal
codeword
data signals
Prior art date
Application number
KR1020207003326A
Other languages
English (en)
Other versions
KR20200037785A (ko
Inventor
로저 울리히
아르민 타잘리
알리 호마티
리차드 심슨
Original Assignee
칸도우 랩스 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸도우 랩스 에스에이 filed Critical 칸도우 랩스 에스에이
Priority to KR1020217006194A priority Critical patent/KR102312213B1/ko
Publication of KR20200037785A publication Critical patent/KR20200037785A/ko
Application granted granted Critical
Publication of KR102224387B1 publication Critical patent/KR102224387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

제1 및 제2 시그널링 간격 중에, 다중와이어 버스의 와이어로부터 병렬로 수신된 와이어 신호의 선형 결합을 형성함으로써, 애그리게이팅된 데이터 신호를 생성하고, 와이어 신호의 적어도 일부는 제1 및 제2 시그널링 간격 중에 신호 레벨 전이를 겪으며; 애그리게이팅된 데이터 신호의 신호 스큐 특성을 측정하고; 와이어 특유 스큐 오프셋 메트릭을 생성하고, 각 와이어 특유 스큐 오프셋 메트릭은 신호 스큐 특성에 기초한다.

Description

다중와이어 스큐를 측정 및 정정하기 위한 방법
[관련 출원에 대한 상호-참조]
본 출원은, 2017년 7월 4일에 제출되고 발명의 명칭이 "Method for Measuring and Correcting Multiwire Skew"이고 발명자 성명이 Roger Ulrich, Armin Tajalli, Ali Hormati, 및 Richard Simpson인 미국 출원 제15/641,313호의 이익을 청구하며, 모든 목적을 위해 이 미국 출원은 그 전체가 본 명세서에 참조로서 통합된다.
[참조]
모든 목적을 위해 다음의 종래 출원은 그 전체가 본 명세서에 참조로서 통합된다.
2010년 5월 20일에 제출되고 발명자의 성명이 Harm Cronie 및 Amin Shokrollahi이고 발명의 명칭이 "Orthogonal Differential Vector Signaling"인 출원 12/784,414의 미국 특허 공개 2011/0268225(이하 "Cronie I").
2013년 3월 15일에 제출되고 발명자의 성명이 Brian Holden, Amin Shokrollahi, 및 Anant Singh이고 발명의 명칭이 "Methods and Systems for Skew Tolerance in and Advanced Detectors for Vector Signaling Codes for Chip-to-Chip Communication"인 미국 특허 출원 제13/842,740호, 이하 [Holden I]로서 식별됨;
2015년 10월 29일에 제출되고 발명자의 성명이 Richard Simpson, Andrew Stewart, 및 Ali Hormati이고 발명의 명칭이 "Clock Data Alignment System for Vector Signaling Code Communications Link"인 미국 특허 출원 제14/926,958호, 이하 [Simpson I]로서 식별됨.
2015년 5월 20일에 제출되고 발명자의 성명이 Richard Simpson 및 Roger Ulrich이고 발명의 명칭이 "Control Loop Management and Differential Delay Detection and Correction for Vector Signaling Code Communications Links"인 미국 특허 출원 제14/717,717호, 이하 [Simpson II]로서 식별됨.
2014년 4월 15일에 제출되고 발명자의 성명이 John Fox, Brian Holden, Ali Hormati, Peter Hunt, John D Keay, Amin Shokrollahi, Anant Singh, Andrew Kevin John Stewart, Giuseppe Surace, 및 Roger Ulrich이고 발명의 명칭이 "Methods and Systems for High Bandwidth Communications Interface"인 미국 특허 출원 제14/253,584호(이하 "Fox I"로 불림)
2014년 6월 25일에 제출되고 발명자의 성명이 Roger Ulrich이고 발명의 명칭이 "Multilevel Driver for High Speed Chip-to-Chip Communications"인 미국 특허 출원 제14/315,306호(이하 "Ulrich I"로 불림);
2013년 5월 15일에 제출되고 발명자의 성명이 Roger Ulrich 및 Peter Hunt이고 발명의 명칭이 "Circuits for Efficient Detection of Vector Signaling Codes for Chip-to-Chip Communications using Sums of Differences"인 미국 특허 축원 제13/895,206호, 이하 [Ulrich II]로서 식별됨.
2017년 4월 28일에 제출되고 발명자의 성명이 Ali Hormati 및 Richard Simpson이고 발명의 명칭이 "Clock Data Recovery Utilizing Decision Feedback Equalization"인 미국 특허 출원 제15/582,545호(이하 "Hormati I"로 불림);
2017년 2월 28일에 제출되고 발명자의 성명이 Ali Hormati 및 Kiarash Gharibdoust이고 발명의 명칭이 "Method for Measuring and Correcting Multiwire Skew"인 미국 가특허 출원 제62/464,597호(이하 "Hormati II"로 불림).
2017년 5월 22일에 제출되고 발명자의 성명이 Armin Tajalli 및 Ali Hormati이고 발명의 명칭이 "Multi-modal Data-driven Clock Recovery Circuit"인 미국 가특허 출원 제62/509,714호(이하 "Tajalli I"로서 불림).
2015년 8월 4일에 발급되고 발명자의 성명이 Amin Shokrollahi, Ali Hormati, 및 Roger Ulrich이고 발명의 명칭이 "Method and Apparatus for Low Power Chip-to-Chip Communications with Constrained ISI Ratio"인 미국 특허 9,100,232, 이하 [Shokrollahi I]로서 식별됨.
[기술분야]
본 실시예는 일반적으로 통신 시스템 회로에 관한 것이며, 더 구체적으로는, 칩-대-칩(chip-to-chip) 통신을 위해 사용되는 고속 다중와이어 인터페이스를 통해 송신되고 수신된 통신 신호를 위한 차분 신호 도착 시간(differential signal arrival time)의 측정 및 감소에 관한 것이다.
현대의 디지털 시스템에서, 디지털 정보는 신뢰할 수 있고 효율적인 방식으로 프로세싱된다. 본 맥락에서, 디지털 정보는, 이산적인, 즉, 불연속적인 값으로 사용가능한 정보로서 이해되어야 한다. 비트, 비트의 모음, 및 유한 집합으로부터의 숫자 또한 디지털 정보를 나타내기 위해 사용될 수 있다.
대부분의 칩-대-칩, 또는 디바이스-대-디바이스 통신 시스템에서, 애그리게이트(aggregate) 대역폭을 증가시키기 위해 통신은 복수의 와이어를 통해 이루어진다. 이들 와이어 중 단일 와이어 또는 와이어 쌍은 채널 또는 링크로서 지칭될 수 있고 다수의 채널은 전자 컴포넌트 사이에 통신 버스를 생성한다. 물리적 회로부 레벨에서, 칩-대-칩 통신 시스템에서, 버스는 일반적으로, 인쇄 회로 기판("PCB", printed circuit board) 상의 또는 PCB 사이의 케이블과 커넥터 내의, 칩과 마더보드 사이의 패키지 내의 전기 전도체로 제조된다. 고주파 응용예에서, 마이크로스트립 또는 스트립라인 PCB 트레이스(trace)가 사용될 수 있다.
버스 와이어를 통해 신호를 송신하기 위한 일반적인 방법은 단일단(single-ended) 및 차분 시그널링 방법이다. 고속 통신을 요구하는 응용예에서, 그러한 방법은 전력 소비 및 핀 효율의 관점에서, 특히 고속 통신에서, 더 최적화될 수 있다. 더 최근에, 칩-대-칩 통신 시스템의 전력 소비, 핀 효율, 및 잡음 견고성 사이의 트레이드오프(tradeoff)를 더 최적화하기 위한 벡터 시그널링 방법이 제안되었다. 그러한 벡터 시그널링 시스템에서, 송신기에서의 디지털 정보는, 송신 채널 속성 및 통신 시스템 설계 제약에 기초하여 전력 소비, 핀 효율, 및 속도 트레이드오프를 최적화하기 위해 선택된 벡터 코드워드의 형태의 상이한 표현 공간(representation space)으로 변환된다. 본 명세서에서, 이러한 프로세스는 "인코딩"으로서 지칭된다. 인코딩된 코드워드는, 송신기로부터 하나 이상의 수신기에 신호 그룹으로서 전달되며, 다수의 와이어 또는 통신 채널을 통해 본질적으로 병렬로 일반적으로 전달된다. 수신기에서, 코드워드에 대응하는 수신된 신호는 다시 원래의 디지털 정보 표현 공간으로 변환된다. 본 명세서에서, 이러한 프로세스는 "디코딩"으로서 지칭된다.
사용되는 인코딩 방법에 상관없이, 수신 디바이스에 제공되는 수신된 신호(또는 다르게 기록된 그 신호 값)는, 송신 채널 지연, 간섭, 및 잡음에 상관없이, 원래의 송신된 값을 가장 잘 표현하는 간격으로 샘플링된다. 이러한 샘플링 또는 슬라이싱 동작의 타이밍은, 연관된 클록 및 데이터 정렬(CDA, Clock and Data Alignment) 시스템에 의해 제어되며, CDA 타이밍 시스템은, 적절한 샘플 타이밍을 결정한다. 다수의 와이어 또는 통신 채널을 통해 본질적으로 병렬로 신호 그룹이 전달될 때, 다수의 와이어 또는 채널을 통한 전파 지연(propagation delay)의 변동은, 상이한 시간들에 수신될 하나의 신호 그룹 또는 코드워드를 포함하는 요소를 초래할 수 있다. 이러한 "스큐(skew)"는, 정정되지 않는다면, 코드워드가 코히어런트한(coherent) 개체로서 수신되지 못하게 할 수 있으며, 따라서 디코딩을 어렵게 할 수 있다.
통신 시스템을 통해 송신된 데이터 값을 신뢰할 수 있게 검출하기 위해, 수신기는, 신중하게 선택된 때에, 수신된 신호 값 진폭을 정확히 측정한다. 본질적으로 병렬로 전달되는 벡터 시그널링 코드의 경우, 이러한 타이밍 선택은, 그 성분 요소의 수신의 타이밍 변동에 상관없이, 개별 와이어 또는 통신 채널 상에서 수신된 개별 코드워드 요소의 정확한 샘플링, 및 전체 수신된 코드워드의 정확한 해석이라는 2개의 부분을 포함한다.
벡터 시그널링 코드 코드워드에 걸친 이들 차분 전파 시간은, 송신 경로 길이 또는 전파 속도의 변동에 의해 초래될 수 있으며, 일정하거나 시간이 지남에 따라 변할 수 있다. 그러한 차분 도착 시간 또는 "스큐"를 식별 및 정정하는 것은, 올바른 수신을 위한 타이밍 윈도우를 증가시킬 것이며, 따라서, 수신되는 신호의 품질을 증가시킬 것이다. 수신기에서 스큐를 정확히 측정하는 것은, 후속적인 스큐 정정에 필수적이며, 스큐 정정은, 예를 들어, 코드워드 디코딩 이전에 개별 와이어 또는 심볼 데이터 경로에 가변 지연을 도입시킴으로써 수행될 수 있다.
도 1은, 다수의 와이어(125)를 갖는 다중와이어 버스를 포함하는 채널(120)을 통해 수신기(130)에 통신하는 송신기(110)를 갖는 시스템을 도시한다.
도 2는 수신된 데이터 전이(data transition)로부터 도출된 수신 클록을 이용하는 ENRZ 코드를 위한 수신기의 한 실시예를 도시한다.
도 3은 도 2의 수신기에서 사용되는 바와 같은 클록 복구 서브시스템의 한 실시예를 도시한다.
도 4는 일부 실시예에 따른 스큐 검출 시스템의 블록도이다.
도 5는 도 2의 수신기에서 사용되는 바와 같은 다중와이어 버스의 와이어를 위한 조정가능한 지연 요소의 한 실시예를 도시한다.
도 6은 일부 실시예에 따른 데이터 결정 및 이름(early)/늦음(late) 표시를 제공하기 위해 사용될 수 있는 예시적인 샘플러의 블록도이다.
도 7은 일부 실시예에 따른 데이터 결정 및 이름/늦음 표시를 제공하기 위해 사용될 수 있는 대안적 샘플러의 블록도이다.
도 8은 일부 실시예에 따른 코드 시퀀스 검출 회로의 블록도이다.
도 9는 일부 실시예에 따른 와이어 지연 조정 인에이블(enable) 신호를 생성하기 위한 논리 회로의 블록도이다.
도 10은 일부 실시예에 따른 와이어 지연을 애그리게이팅하기 위한 회로의 블록도이다.
도 11은 눈의 중심(center-of-the-eye) 샘플링을 도시하는 수신기 눈 플롯의 도면이다.
도 12는 특정한 코드 전이를 와이어 전이와 연관시키는 상태 다이어그램이다.
도 13은 일부 실시예에 따른 방법의 블록도이다.
[Cronie I]에 설명된 바와 같이, 벡터 시그널링 코드는, 시스템 내의 2개의 집적 회로 디바이스 사이에서와 같이, 극단적으로 높은 대역폭의 데이터 통신 링크를 생성하기 위해 사용될 수 있다. 멀티미디어 데이터 통신 채널은 벡터 시그널링 코드의 심볼을 송신하여, 벡터 시그널링 코드의 코드워드를 전달하기 위한 역할을 함께 한다. 사용되는 특정 벡터 시그널링 코드에 의존하여, 통신 링크를 포함하는 채널의 수는 2개에서부터 8개 이상의 범위일 수 있다. 개별 심볼, 예컨대 임의의 단일 채널 상에서의 송신은, 주로 3개 이상인, 다수의 신호 레벨을 이용할 수 있다.
실시예는, 코히어런트한 애그리게이트 결과를 생성하기 위해 다수의 채널 또는 채널의 요소의 조정을 요구하는 임의의 통신 또는 저장 방법에도 적용될 수 있다.
입력 샘플링 회로
고속 집적 회로 수신기를 위한 종래의 관행은, (증폭 및 주파수 등화와 같은 임의의 관련 프론트 엔드 프로세싱 후에) 샘플링 디바이스 내의 각 데이터 라인을 종단(terminating)시키는 것을 포함한다. 이러한 샘플링 디바이스는, 시간 차원과 진폭 차원 둘 다에서 제약된 측정을 수행하며; 한 실시예에서, 이는, 측정되는 시간 간격을 제약하는 샘플-앤드-홀드(sample-and-hold) 회로, 및 그를 뒤따르는, 해당 간격 내의 신호가 기준 값을 초과인지 또는 그 미만인지(또는 일부 실시예에서는 기준 값에 의해 설정된 경계 내에 있는지)의 여부를 결정하는 검출기 또는 디지털 비교기를 포함할 수 있다. 또 다른 실시예에서, 샘플링 디바이스는, 클록 전이에 응답하여 그 입력의 상태를 샘플링하는 에지-트리거드 플립-플롭(edge-triggered flip-flop)와 비슷할 수 있다. 후속적으로, 본 문서는 이러한 수신기 입력 측정 기능을 설명하기 위해, 당업계에서 동의어로 사용되며 등가이지만 덜 설명적인 용어인 "슬라이서"보다는, 샘플링 디바이스, 또는 더 단순하게 "샘플러"라는 용어를 사용할 것이며, 왜냐하면 이는 시간 및 진폭 측정 제약 둘 다를 의미하기 때문이다.
도 11에 도시된 바와 같은 수신기 "눈 플롯"은, 그러한 측정으로부터 정확하고 신뢰할 수 있는 검출된 결과, 따라서 샘플러 상에 가해지는 시간 및 진폭 측정 윈도우의 허용가능한 경계를 제공하거나 제공하지 않을 입력 신호 값을 그래픽으로 도시한다.
클록 데이터 정렬 또는 CDA 회로는, 데이터 라인 자체로부터 또는 전용 클록 신호 입력으로부터 타이밍 정보를 추출하고 해당 추출된 정보를 이용해, 데이터 라인 샘플링 디바이스에 의해 사용되는 시간 간격을 제어하기 위한 클록 신호를 생성함으로써 그러한 샘플링 측정을 지원한다. 실제 클록 추출은, 수신기 동작을 지원하여 그 동작 중에 더 높은 주파수의 내부 클록, 다수의 클록 위상 등을 생성할 수도 있는, 위상 고정 루프(PLL, Phase Locked Loop) 또는 지연 고정 루프(DLL, Delay Locked Loop)와 같은 잘 알려진 회로를 사용해 수행될 수 있다. 샘플링된 결과의 품질 및 정확성을 최적화하기 위해 이들 샘플링 클록은, 도 11에서 A 및 D에 의해 식별된 이른바 "눈의 중심" 타이밍 간격인, 일반적으로 샘플링될 신호가 안정적일 때 샘플링이 발생하도록 CDA를 구성함으로써, 샘플링될 데이터와 "정렬"된다.
시스템 환경
도 1은 일부 실시예에 따른 예시 시스템을 도시한다. 도시된 바와 같이, 도 1은, 소스 데이터(S0 내지 S2)(100) 및 Clk(105)를 수신하는 송신기(110), 및 라인 구동기(118)를 통해 다수의 와이어(125)를 갖는 다중와이어 버스를 포함하는 채널(120)을 통한 송신을 위해 정보를 인코딩하는 인코더(112)를 포함한다. 도 1은, 검출기(132)를 포함하고, 필요한 경우, 일부 실시예에서 수신 데이터(R0 내지 R2)(140) 및 수신 클록 Rclk(145)를 생성하기 위한 디코더(138)를 포함하는 수신기(130)를 더 포함한다.
설명의 목적을 위해 그리고 제한을 시사하지 않으면서, 다음의 예는, 40피코초의 송신 단위 간격과 등가인, 25기가비트/초/와이어의 시그널링 레이트에서의, 본질적으로 동일한 경로 길이 및 송신 라인 특성의 와이어 4개를 통한 하나의 송신 및 하나의 수신 집적 회로 디바이스의 상호연결을 포함하는 통신 시스템 환경을 가정한다. [Fox I]에서 강화된 NRZ(Enhanced NRZ) 또는 ENRZ로도 불리는, [Cronie I]의 아다마르(Hadamard) 4x4 벡터 시그널링 코드는, 수신된 데이터 값의 전이로부터 수신 클록이 도출되는 상태에서, 4개의 와이어를 통해 3개의 데이터 값(후속적으로 설명되는 바와 같이, 각각 벡터 시그널링 코드의 서브채널에 의해 반송됨)을 전달하기 위해 사용된다. 다른 실시예는, 40피코초의 송신 단위 간격과 등가인, 25기가비트/초/와이어의 시그널링 레이트에서의, 본질적으로 동일한 경로 길이 및 송신 라인 특성의 와이어 6개를 통한 하나의 송신 및 하나의 수신 집적 회로 디바이스의 상호연결을 포함할 수 있다. 5b6w, 코드 NRZ(Chord NRZ) 또는 CNRZ로도 불리는, [Shokrollahi I]의 글래스윙 벡터(Glasswing vector) 시그널링 코드는, 수신된 데이터 값의 전이로부터 수신 클록이 도출되는 상태에서, 6개의 와이어를 통해 5개의 데이터 값(후속적으로 설명되는 바와 같이, 각각 벡터 시그널링 코드의 서브채널에 의해 반송됨)을 전달하기 위해 사용된다.
유한 임펄스 응답 필터링을 사용하는 것과 같은, 송신 프리엠퍼시스(pre-emphasis)를 위한 공지된 방법이 가정되며, 적절한 수신기 신호 품질을 제공하기 위해 수신기 연속 시간 선형 등화(CTLE, Continuous Time Linear Equalization) 및 결정 피드백 등화(DFE, Decision Feedback Equalization)가 통합될 것이다.
인쇄 회로 기판 구성 또는 와이어 라우팅의 변동에 의해 유발될 수 있는 바와 같이, 예시 통신 채널은 스큐를 포함할 수 있지만, 설명의 목적을 위해 이러한 스큐의 크기는 하나의 단위 간격보다 더 작은 것으로 가정된다. 그러한 양의 스큐를 정정하는 실시예는 일반적으로, 눈이 이미 부분적으로 떠진 시스템 내에서의 수평적인 눈 뜸의 최대화를 다룰 것이다. 다른 실시예는 더 많은 양의 스큐를 갖는 채널 내에서 떠진 눈을 달성하기 위해 [Hormati II]에 설명된 방법 및 트레이닝 시퀀스를 이용할 수 있고, 상당히 더 많은 양의 스큐를 갖는 환경에는, 설명된 스큐 정정을 다른 공지된 스큐 정정 방법과 결합하는 추가적인 실시예가 적용될 수 있으며, 따라서 어떠한 제한도 가해지지 않는다.
벡터 시그널링 코드를 위한 통신 수신기의 한 예시 실시예가 도 2에 도시되어 있다. 해당 블록도에서, 다중와이어 버스로부터의 4개의 데이터 와이어 입력(W0 내지 W3)은 각각 지연 요소(200)에 의해 프로세싱된 후, 결과적인 신호가 선택적인 증폭 및/또는 주파수 보상을 위해 연속 시간 선형 등화기(CTLE)(210)에 전달된다. 주파수 의존적인 송신 매체 손실을 보상하기 위해 추가적인 고주파 이득(고주파 "피킹(peaking)"으로서도 공지됨)을 제공하도록 CTLE 회로가 구성되는 것 또한 일반적이다. 결과적인 프로세싱된 와이어 신호는 다중입력 비교기(MIC, Multi-input comparator)(220)에 제공되며, 다중입력 비교기는 벡터 시그널링 코드(MIC0 내지 MIC2)의 서브채널을 디코딩한다. 이들 서브채널 출력은, 클록 복구(CDA) 서브시스템(300)에 의해 결정된 시간 간격으로 샘플링 회로(230)를 통해 샘플링되어, 서브채널 1 - 3 데이터 출력을 생성한다. 도 2에 도시된 바와 같이, 수신기는 다수의 위상에서 동작할 수 있으며, 각 위상에 대한 샘플링된 데이터를 순차적으로 출력하기 위해 다중화기(240)를 포함할 수 있다. 대안적인 실시예에서, 지연 요소(200)에 의한 프로세싱은 CTLE(210) 후에 그리고 MIC(220) 전에 발생한다.
일부 실시예에서, 타이밍 분석 및/또는 관리를 촉진하기 위하여 일부 또는 모든 서브채널 출력을 위해 추가적인 샘플러가 제공된다. 한 예로서, 신호 전이를 검출하고 따라서 CDA 동작을 최적화하기 위해 그러한 추가적인 샘플러는 더 이르거나 더 늦은 클록을 사용해 트리거링될 수 있다. 또 다른 예로서, 수직 눈 뜸의 측정을 촉진하기 위해 그러한 추가적인 샘플러는, 조정가능한 오프셋 슬라이서 전압으로 구성될 수 있다. [Hormati I] 및 도 6에 설명된 바와 같이, 데이터 및 클록 에지 정보 둘 다를 제공하기 위해 슬라이서 오프셋 전압은 추가적으로 DFE 정정 인수를 포함할 수 있다. 도 6은, 2개의 상이한 진폭 문턱치에서 동시 시간 샘플링 동작을 수행하는 2개의 데이터 샘플러에 의해 지원되는 적어도 하나의 추론적인 DFE(650) 스테이지를 포함한다. 도시된 바와 같이, 데이터 샘플러는, 비교기 출력을 생성하는 비교기(620)를 포함하여, CTLE(210)로부터 수신된 신호를 슬라이싱하고 샘플링 클록에 따라 비교기 출력을 샘플링한다. 가장 최근의 데이터 결정에 따라, 하나의 비교기 출력이 데이터 값(D)으로서 선택되고, 다른 출력은 이름 늦음 표시자의 형태의 오차 신호로서 선택된다. 이 신호는 본 명세서에서 신호 스큐 특성으로서 지칭된다. 데이터 값 히스토리(640)를 사용하여, 패턴 결정 블록(670)은, 전이를 갖는 패턴을 식별할 수 있고, 그에 응답하여 (이름/늦음 표시(E/L)로서 도시된) 스큐 측정 신호를 사용하여, 전이에 관련된 와이어를 식별하고, 그에 응답하여 대응하는 와이어 특유 카운터를 증분 또는 감분한다. 그러한 데이터 신호 및 이름/늦음 스큐 측정 신호의 선택은 다중화기(630 및 660)를 사용하여 수행될 수 있다. [Tajalli I]은, 2개 이상의 서브채널로부터의 클록 에지 정보가 어떻게 결합될 수 있는지, 그리고 전이를 경험하지 않는 하위 채널로부터의 스큐 측정 정보가 그러한 결합된 결과로부터 어떻게 필터링되어, 개선된 타이밍 피드백을 CDA 서브시스템에 제공할 수 있는지를 추가적으로 설명한다.
도 7은 일부 실시예에서 사용될 수 있는 대안적인 샘플링 메커니즘을 도시한다. 도시된 바와 같이, MIC0(610)의 출력은 위와 같이 CTLE(210)에 의해 프로세싱되며, 그 출력은 데이터 샘플러(702) 및 전이 샘플러(704)에 따라 샘플링된다. 그러한 실시예에서, CTLE(210)로부터의 데이터 신호는 더블 레이트로 샘플링될 수 있다. 적어도 하나의 실시예에서, 데이터는, 샘플링 클록 블록(706)에 의해 제공되는 샘플링 클록(ck_000 및 ck_180)에 따라서 2번 샘플링될 수 있다. 일부 실시예에서, 180도 역위상 클록이 사용될 수 있으며, 여기서 하나의 클록이 "눈의 중간(middle of the eye)"(도 11 참조)을 샘플링하고, 나머지 클록은 전이 영역을 샘플링하여 스큐 측정 신호로서의 이름/늦음 표시를 획득하기 위해 사용된다. 대안적으로, 데이터가 2번 송신되는 동안 풀 레이트 클록이 사용될 수 있으며, 이는 실질적으로 데이터 레이트를 절반으로 줄인다. 그러한 실시예에서, 단 하나의 샘플러가 사용될 수 있으며, 그 출력은 데이터 샘플과 에지 샘플 사이에서 교호한다. 그러한 실시예에서, 풀 레이트 데이터 송신은 절반 레이트 스큐 트레이닝 주기가 완료된 후에 개시 또는 재개될 수 있다. 이후, 본 명세서에 설명된 풀 레이트 방법 회로를 사용하여 추가적인 측정 및 조정이 수행될 수 있다.
다양한 와이어 신호의 차분 도착 시간 또는 "스큐"는 벡터 시그널링 코드의 올바른 검출을 지연시키거나 그러한 검출에 간섭할 수 있다. 이러한 스큐는 송신 경로 요소 길이 또는 전파 속도의 변동에 의해 초래될 수 있으며, 일정하거나 시간이 지남에 따라 변할 수 있다. 따라서, 수신기에서 스큐를 정확히 측정하는 것은, 후속적인 스큐 정정에 도움이 되며, 스큐 정정은, 예를 들어, 코드워드 디코딩 이전에 개별 심볼 데이터 경로에 가변 지연을 도입시킴으로써 수행될 수 있다. 또 다른 예에서, 측정된 스큐 값은 송신기에 다시 전달될 수 있으며, 수신기에 의해 보이는 스큐에 대해 미리 보상하기 위해 와이어 특유 타이밍 조정이 이루어질 수 있다.
스큐 조정 및 보상
스큐 제거는 도착 시간 변동을 보상하기 위해 적시에 개별 와이어 신호를 증분적으로 오프세팅하는 것을 포함한다. 스큐 측정을 위한 일부 방법, 한 예로서, [Hormati II]의 방법은 또한, 테스트 및 분석 절차의 일부로서 와이어 지연의 상호작용식 조정을 사용한다.
수신기에서, 와이어 지연 실시예는, 가변 지연 요소, 시간 조정가능 샘플-앤-홀드 요소, 조정가능 FIFO 버퍼 등을 이용하는 아날로그 또는 디지털 영역에서의 공지 기술 방법을 포함할 수 있다.
[Hormati II]는 각 수신된 와이어 신호에 삽입되는 저 삽입 손실 저항기/커패시터 필터를 설명하며, 이러한 필터는 신호 진폭에 대한 최소한의 영향으로 작은 양의 조정가능한 지연을 도입시키기 위해 구성될 수 있다. 지연 요소(200)의 하나의 그러한 실시예가 도 5에 도시되어 있다. 도면에는 단일 와이어에 대한 제어가능한 지연 회로가 도시되어 있으며, 조정가능한 양의 신호 스큐를 제공하기 위해 다중와이어 버스의 각 와이어는 유사한 회로(200)로 구성될 수 있다. 접지에 대한 와이어 입력 노드의 커패시턴스를, 커패시터(C0, C1, C2)에 의해 결정된 양만큼 증가시키기 위해 트랜지스터(501, 502, 및 503)는 각각 스큐 제어 입력(B0, B1, B2)에 의해 인에이블링될 수 있다. 이러한 추가된 노드 커패시턴스는, 들어오는 송신 라인의 소스 및 종단 임피던스와 연관하여, 증가된 지연을 와이어 신호에 도입시킨다. 대안적인 실시예는 와이어 신호 경로의 다른 곳에 지연 요소(200)를 도입시키며; 제한하지 않는 예로서, 수신기의 와이어 입력에보다는 각 CTLE 스테이지의 출력에 도입시킨다.
한 특정 실시예에서, 5fF, 10fF, 20fF의 C0, C1, C2 값은, 최대 대략 5피코초의 추가된 지연에 대응하는 35펨토패럿의 추가적인 애그리게이트 용량 값인, 추가될 커패시턴스의 2원 증분을 지정하는 2원 스큐 제어 코드워드의 사용을 허용한다. 또 다른 실시예에서, 동일한 값의 커패시터가 사용될 수 있으며, 제어 워드는 2원 코드워드보다는 온도계 코드워드(thermometer codeword)로서 구현될 수 있다. 부작용으로서, 추가된 커패시턴스는 또한, 고주파 응답을 약간 악화시키며, 동일한 실시예는, 최대 5피코초의 지연을 도입시키도록 구성될 때, 12.5GHz에서 1.5dB의 반사 손실(일반적으로 S11으로서 알려져 있음) 악화를 경험한다.
더 큰 스큐 정정이 가능한 또 다른 실시예는, 지연 요소(200)의 역할을 하는 아날로그 트랙-앤-홀드(track-and-hold) 또는 샘플-앤-홀드 회로를 사용하여, 개별 와이어 신호가 안정적인 동안인 스큐가 수정된 시간에 와이어 신호를 샘플링하며, 샘플링 클록을 사용하는 결과적인 MIC 서브채널 출력의 샘플링(140)은 적어도 그러한 스큐가 수정된 시간 중 최근의 시간이 될 때까지 클록 복구 시스템(150)에 의해 연기된다. 증가된 지연 시간 또는 감소된 샘플링 신호 아티팩트를 제공하기 위해 일부 실시예는 와이어마다 일련의 그러한 샘플링된 지연 요소를 이용할 수 있다.
[Ulrich I]에 의해 설명된 바와 같이, 스큐는 또한, 개별 와이어 송신 시간을 조정함으로써 제거될 수 있다. 그러한 접근법은, 송신기가 그 와이어 송신 시간을 그에 따라 조정할 수 있도록, 수신기에 의해 수집된 정보, 예컨대, 다양한 와이어 상에서의 상대적인 수신 시간을 송신기에 전달한다. 일부 실시예에서, 식별 및 정정될, 전위 및 차수 역전을 비롯한, 통신 와이어 매핑의 변동을 허용하는 추가적인 정보가 전달된다. 이러한 통신은 수신기에 의해 구동될 수 있거나, 분리된 명령/제어 프로세서에 의해 배포될 수 있으며, 이 중 어떠한 경우에도, 리턴 데이터 채널, 대역외 명령/제어 채널, 또는 본 문서의 범위 밖의 공지 기술 프로토콜 및 방법을 사용하는 다른 통신 인터페이스를 통해 통신한다.
수신기 데이터 검출
[Holden I]에 설명된 바와 같이, 다중입력 비교기 또는 믹서(MIC)를 사용해 입력 신호 세트를 선형적으로 결합함으로써 벡터 시그널링 코드가 효율적으로 검출될 수 있다. 동일한 4개의 입력 신호의 순열에 대해 연산하는 그러한 다중입력 비교기 회로의 인스턴스 3개는 ENRZ의 모든 코드 워드를 검출하기에 충분하다. 즉, 다음의 연산을 수행하는 다중입력 비교기를 고려하면,
R = (J + L) - (K + M) (수학식 1)
여기서 J, K, L, M은 4개의 입력 신호 값을 나타내는 변수일 때, 하나의 예로서 그리고 제한 없이, 다음의 수학식에 기초하여 3개의 결과 R0, R1, R2를 산출하는 입력 순열은,
R0 = (W + Y) - (X + Z) (수학식 2)
R1 = (Y + Z) - (W + X) (수학식 3)
R2 = (Y + X) - (Z + W) (수학식 4)
수신 신호 값 W, X, Y, Z에 의해 나타난 바와 같은 ENRZ 코드의 각 코드 워드를 분명하게 식별하기에 충분하다. 결과 R0, R1, R2는 일반적으로 ENRZ의 서브채널로서 설명되며, 이 예에서는 각각 한 비트의 데이터에 의해 변조된다.
[Ulrich II]에 의해 교시된 바와 같이, 2개의 차이의 합을 나타내도록 수학식 1 내지 수학식 4를 리팩토링함으로써 기능적으로 등가인 MIC 구성이 획득될 수 있다.
본 명세서에서 설명되는 다양한 방법 및 시스템은, 다중와이어 버스의 와이어 상의 데이터 신호의 선형 결합으로부터 형성된 애그리게이트 데이터 신호로부터, 이름/늦음 표시와 같은, 스큐 측정을 획득한다. 애그리게이트 데이터 신호는 본 명세서에서 서브채널 데이터 신호로서 지칭되며, 한 유형의 다중입력 비교기 회로, 또는 MIC(220, 610)를 사용해 형성된다. MIC는, 아다마르 행렬 또는 본 명세서에 설명된 바와 같은 다른 직교 행렬과 같은 직교 행렬의 행에 의해 지정되는 바와 같은, 디코더 계수 또는 디코더 가중치에 따라 입력 신호를 결합함으로써 선형 결합을 형성한다. 따라서, 직교 행렬의 각 행은 서브채널 코드워드의 요소를 규정하며, 이후에 직교 코드워드를 획득하기 위해 이들은 합계되고, 직교 코드워드의 각 요소는 서브채널 코드워드의 각 요소의 합이다. 사용되는 코드(ENRZ, CNRZ, 또는 복수의 직교 서브채널을 갖는 또 다른 직교 코드)에 의존하여, 각 서브채널 데이터 신호에 대해 모든 와이어가 사용될 수 있거나(예컨대, ENRZ), 서브채널 데이터 신호는 와이어의 부분집합에 기초할 수 있다. 일부 실시예에서, 서브채널 데이터 신호의 일부에 대해서만 모든 와이어가 사용될 수 있고, 다른 서브채널 데이터 신호는 와이어의 부분집합을 사용한다(예컨대, CNRZ).
와이어 신호를 결합함으로써 서브채널을 디코딩하기 위해 사용되는 각 유형의 MIC에서, 고려 중인 특정 서브채널 데이터 신호의 와이어 상에 존재하는 임의의 신호 스큐는, 애그리게이트 서브채널 데이터 신호 자체 내에도 어느 정도 존재할 것이다. 주어진 MIC 서브채널 출력에 와이어 특유 스큐가 영향을 미치는 정도는, 적어도 대응하는 와이어 상에서 발생하는 신호 레벨 전이, 및 (매트릭스의 서브채널 행에 의해 따라서 MIC 회로 구조에 의해 지정되는 바와 같은) 해당 와이어 상의 신호에 인가되는 상대적인 크기를 비롯한, 인수의 수에 의존한다. MIC는 전압 영역 선형 결합기이지만, 타이밍 정보를 추출하기 위해 사용될 때는 위상 보간기로서의 역할을 한다. 종종 CDR 서브시스템으로부터의 수신 클록에 상대적인 "이름/늦음" 결정의 형태인, MIC의 서브채널 출력의 측정된 스큐는, 이후에 전이에 관련된 와이어에 기인하는 스큐 측정 신호로 변환될 수 있으며, 와이어 특유 레벨 전이 및 MIC의 대응하는 서브채널 디코더 계수를 고려함으로써 각 와이어의 상대적인 기여도에 따라 와이어 사이에서 배분될 수도 있다. 이후에 복수의 스큐 표시자 신호의 결과를 누적시킴으로써 와이어 특유 스큐 오프셋 값이 생성될 수 있다. 일부 실시예에서, 와이어 특유 스큐 오프셋 값은, 누적된 스큐 측정 신호가 문턱치 또는 주어진 기간 동안 초과되었던 특정한 문턱치를 초과하는지의 여부에 따라 결정함으로써 생성될 수 있다.
측정된 스큐는 특정 와이어 상의 신호 레벨 변동 및 와이어 특유 MIC 계수에 기인하기 때문에, 알려진 와이어 상에서의 알려진 신호 레벨 전이를 갖는 트레이닝 패턴이 전송될 수 있거나, 수신기는, 신호 레벨 전이가 어떠했을지 및 식별된 코드워드 전이와 관련된 대응하는 와이어를 식별하기 위한 코드워드 검출 회로를 포함할 수 있다. 패턴 검출 회로(670)는 특정한 전이 및 대응하는 식별된 전이와 관련된 와이어를 식별하기 위해 사용될 수 있다. 따라서, 패턴 검출 회로(670)는 또한, (식별된 코드에 따라) 특정한 와이어 상에서의 신호 레벨 전이의 크기를 식별할 수 있고, 각 와이어로부터의 스큐 기여의 상대적인 양을 반영하기 위해 카운터 증분 값을 적절히 조정할 수 있다.
일부 실시예에서, 방법은, 제1 및 제2 시그널링 간격 중에, 다중와이어 버스의 와이어로부터 병렬로 수신된 와이어 신호의 선형 결합을 형성함으로써, 애그리게이팅된 데이터 신호를 생성하는 단계 - 와이어 신호의 적어도 일부는 제1 및 제2 시그널링 간격 중에 신호 레벨 전이를 겪음 -; 애그리게이팅된 데이터 신호의 신호 스큐를 측정하는 단계; 및 와이어 특유 스큐 오프셋 값을 생성하는 단계 - 각 와이어 특유 스큐 오프셋 값은 신호 스큐 측정에 기초함 - 를 포함한다. 즉, 만일 신호 스큐 측정이 이름 표시의 형태라면, 전이에 관련된 와이어에 대한 카운터는, 와이어 특유 스큐 오프셋 값을 감소시키기 위해 감분될 수 있고, 만일 신호 스큐 측정이 늦음 표시라면, 카운터가 증분될 수 있다. 최종 카운터 값이 와이어 특유 스큐 오프셋 값으로서 사용될 수 있거나, 카운트 값이 문턱치를 초과한 횟수가 와이어 특유 스큐 오프셋 값으로서 사용될 수 있다. 일부 실시예에서, 수신기에서 대응하는 와이어의 용량 부하를 조정함으로써, 와이어 특유 스큐 오프셋 값은 지연 조정 제어 신호로서 직접 사용될 수 있다. 다른 실시예에서, 해당 값은 역방향 채널에 걸쳐 송신기에 전송될 수 있으며, 이에 의해 송신기가 스큐에 대해 미리 보상하도록 할 수 있다. 일부 실시예에서, 스큐 오프셋 값은, 스큐를 정정하기 위한 수신기의 능력이 도달된 후에만 송신기에 전송될 수 있다. 즉, 수신기에서의 용량 부하 또는 다른 지연 메커니즘이 고갈되면, 수신기는 특정한 와이어 스큐 정정을 송신기에 전달할 수 있다. 수신기는 이후 송신기로부터의 조정된 신호에 따라 보상할 수 있으며, 이에 의해, 수신기가 보상할 수 있는 범위 내로 와이어 스큐를 다시 가져온다. 수신기는 와이어 특유 스큐 제어 신호의 특정한 값을 전송할 수 있거나, 단순히 증분적 정정을 나타내는 와이어 특유 상승 및 하락 표시자를 전송할 수 있다.
m개의 MIC를 가지며, MICi, i = 0, ..., m-1인 유선 라인 다중와이어 버스 시스템의 와이어 신호의 선형 결합의 형성으로부터 관측된 스큐의 일반적인 특성화 시에, 각 MIC는
MICi = {aij, ri}, j = 0, ... , n-1 (수학식 5)
에 의해 기술될 수 있으며, 여기서 n은 와이어의 수이다. 여기서, aij는 대응하는 디코더 계수이고, ri는 비교 기준 레벨이다(종종 단순함을 위해 0으로 설정됨). 이러한 기술은
Figure 112020011666747-pct00001
(수학식 6)
으로서 다시 작성될 수 있으며, 여기서 VMIC는, 입력의 선형 결합을 형성하는 MIC의 전압 영역 동작을 의미한다. 여기서, ai,j는 MIC 계수를 나타내는 실수이고, wj는 각 와이어 상에서의 순시 신호 값에 대응하는 실수 값이다. 이제 입력 와이어 각각이 임의적인 기준 시간에 대해 특정한 스큐인 Δtw(j)를 갖는다면, MICi의 출력에서의 신호 s(i)의 스큐는,
Figure 112020011666747-pct00002
(수학식 7)
에 의해 추정될 수 있으며, 여기서 와이어 j의 신호 레벨 전이는 Δwj=wj[now]-wj[old]에 의해 주어지고, 일부 실시예에서 -1 < Δwj < +1 은 와이어 j 상에서의 신호 wj 에 의해 경험되는 전이의 정규화된 크기를 나타낸다(전이가 없다면 wj = 0). 전압 스윙은 최대 값에 따라서 정규화될 수 있다. 알 수 있는 바와 같이, MIC의 출력에서의 스큐는 데이터 패턴에 의존한다. 따라서, 입력 데이터 패턴에 의존하여 max(tj)와 min(tj) 사이에서 잠재적으로 변화할 수 있다. 각 서브채널의 출력에서의 데이터 의존적 스큐는, 임의의 ISI가 없는 이상적인 시스템에서조차도 눈은 스큐에 의해 max(tj) - min(tj)만큼 감길 것이라는 것을 의미한다. 스큐 의존적 눈 감김은, NRZ 또는 ENRZ와 같은 선형 인코딩/디코딩 방식에 의해 설명되는 MIC에서는 발생하지 않는다. CNRZ와 같은 일부 코딩 방식에서, 결정론적 또는 무작위 CM 잡음에 대한 민감도로 인해 스큐는 MIC의 출력에서 눈을 감기게 할 수 있다.
여기서 |tj| ≪ T인 것으로 가정된다(T는 1x UI에 대응하는 데이터 주기 또는 시그널링 간격임). 전이 시간에 가까운, 시간 t ≪ T에서의 각 와이어 상에서의 신호 값은 다음에 의해 근사될 수 있다.
wj = bj (t + tj) (수학식 8)
수학식 8 및 수학식 6으로부터, 서브채널의 출력에서의 전이 시간은 수학식 7에 의해 근사될 수 있다.
실제로, 수학식 7은, 각 MIC가 시간 영역에서 위상 보간기로서 동작하고 있다는 것을 의미한다. 즉, MIC 스테이지에서의 출력에서의 전이 시간은 입력 신호의 전이 시간의 가중 보간된 값이다. 따라서, 다중와이어 수신기가 [aij, ri]로 기술될 수 있다면, MIC의 출력에서의 교차 시간은 [aij bij]에 의해 기술될 수 있다. 이러한 행렬이 가역적이라면, 수신기의 입력에서의 스큐를 정밀하게 추정할 수 있다. 그렇지 않고, [aij bij]가 가역적이지 않다면, 입력 스큐 값을 계산하는 것이 가능하지 않으며 추정을 하기 위해 대안적인 알고리즘이 사용될 수 있다.
GW 코드를 사용하는 일부 실시예에서, 일부 송신기 구현예는, 와이어 W = [w0, ..., w5]에 대응하는 스큐 패턴 T = [0, 0, t1, t1, t2, t2]를 보인다. 이러한 스큐 패턴은 송신기의 배치 계획에 의한 것이다. 수학식 7을 사용하면, 수신기 서브채널의 출력에서의 예상되는 스큐는 다음과 같다.
Tsubch = [(t1+t2)/3, t1/2, 0, t1/2+t2/2, t2] (수학식 9)
이러한 계산에 기초하면, 서브채널 5의 출력이 최대 스큐를 가지며, 서브채널 2의 출력에서의 전이가 가장 이르게 발생한다. 도 15에 도시된 바와 같이, 실험 데이터는 수학식 9에서 이루어진 추정과 매우 잘 일치한다. 따라서, 수학식 9는 와이어 사이의 스큐(t1 및 t2)를 추정하기 위해 사용될 수 있다.
한 실시예에서, GW 코드를 사용하여 시스템 내의 스큐를 보상하기 위한 알고리즘은 다음을 포함할 수 있다.
(1) 서브 채널(4)의 눈에 기초하여, 서브채널의 교차 지점을 식별하는 위상 보간기 코드(또는 서브채널 사이의 스큐를 측정하기 위해 사용될 수 있는 대안적인 신호)의 측정(와이어 4 및 와이어 5만 관련됨);
(2) 다른 서브채널에 대해 유사한 측정을 함;
(3) 수학식 9를 사용하여 각 와이어에 대응하는 스큐를 추정.
일부 실시예에서, 측정 알고리즘은 각 Rx 서브채널의 출력에서의 0 교차 지점의 측정을 포함한다. Rx 내의 수신기는 5개의 서브채널(5개의 MIC)을 포함한다. 각 MIC의 출력은, 수신기의 1/4 레이트 아키텍처에 대응하는 4개의 슬라이서에 의해 샘플링된다(즉, 각 슬라이서는 주어진 MIC의 풀 레이트의 애그리게이트 데이터 신호를 프로세싱할 때 교대로 1/4 레이트로 동작함). 일부 실시예의 측정의 절차는 다음과 같다.
(1) 송신기의 위상 중 하나에 주기적인 데이터(예컨대, 8개의 UI 하이 및 8개의 UI 로우인 16개의 UI 데이터)를 생성한다(이는 또한, 다수의 위상을 갖는 송신기를 가정함).
(2) 각각 4개의 슬라이서에 의해 관측되는 5개의 MIC의 출력에서의 교차 지점을 측정한다. 이는 20개의 독립적인 측정을 제공한다.
(3) 단계 (1)로 되돌아가고, 송신기의 상이한 위상에 새로운 주기적 데이터 세트를 송신한다. 송신기의 4개의 위상 모두에 대해 데이터가 수집될 때까지 이러한 흐름을 반복한다.
M0은 서브채널 0에 대응하여 수행된 측정이라고 가정한다. 여기서, 주기적 데이터 시퀀스가 송신기 상에서 전송되었고 수신기 슬라이서에 의해 측정되었다. Rx MIC의 출력에서의 수신된 신호의 교차 지점이 측정될 수 있다. 이는, 각 MIC에 연결된 4개의 슬라이서의 위상 보간기를 사용해 샘플링 클록을 회전시킴으로써 행해진다.
M0 = [ x0+y0+z0 x1+y0+z1 x2+y0+z2 x3+y0+z3
x0+y1+z3 x1+y1+z2 x2+y1+z3 x3+y1+z0
x0+y2+z2 x1+y2+z3 x2+y2+z0 x3+y2+z1
x0+y3+z1 x1+y3+z0 x2+y3+z1 x3+y3+z2 ]
열은, 수신 클록의 상이한 위상에 대해 행해진 측정이다. 예컨대, 열 0은, 위상 000(0도) 수신 클록으로 제어되는 서브채널 0의 슬라이서로부터 나오는 4개의 독립적인 측정을 나타낸다. 그러나 행은, 송신기로부터 송신된 4개의 상이한 데이터 세트를 지시한다. 행 0은, 예컨대, Tx 위상 000에 의해 생성된 주기적 데이터이다.
한편, 여기서,
x: Rx 샘플링 클록 상의 오차 또는 스큐를 지칭함
y: 출력 신호를 생성하는 Tx 클록 상의 오차 또는 스큐를 지칭함. 예컨대, y0는 Tx 클록 위상 000에서의 타이밍 오차를 지칭함.
z: PI(phase interpolator, 위상 보간기)로부터 비롯된 비선형 효과를 지칭함.
알 수 있는 바와 같이, 서브채널 0에 대응하는 MIC의 출력에서 행해진 16번의 측정은 12개의 독립적인 파라미터를 계산(또는 추정)하기 위해 사용될 수 있다.
모든 서브채널을 고려하면, 각각 16개의 측정을 포함하는, 5개의 MIC에 대한 5개의 측정 세트가 존재할 것이며, 이는 80개의 개별적인 측정을 생성한다. 측정 M0, M1, 및 M3을 비교하는 것은 와이어 간의 스큐를 측정하는 것을 돕는다. 일부 실시예에서, 다음의 항목을 추출하기 위해 최대 가능성 접근법이 사용될 수 있다.
(a) 5개의 와이어간 스큐(inter-wire skew) 수
(b) Rx에 대한 위상간 클록 스큐(Inter-phase clock skew) 수
(c) Tx에 대한 위상간 클록 스큐 수
(d) 위상 보간기의 비선형성을 기술하는 4개의 수. PI에 대한 비선형성 수는 오직 소수의 데이터 포인트에서만 측정될 수 있다는 것에 유의해야 한다.
ENRZ 코딩: ENRZ 방식의 일부 실시예에서, 모든 i 및 j 값에 대해 |aij| = 0.25이다. 일부 실시예에서, 해당 회로는, 와이어 스큐에 대한 측정을 하기 위해 특정한 패턴을 선택하도록 구성된다. ENRZ 송수신기에서의 전이의 부분집합을 사용하는 추가적인 실시예가 설명될 것이다.
ENRZ에서의 와이어와 코드 사이의 관계
위에서 논의된 바와 같이, 그리고 수학식 2 내지 수학식 4를 고려하면, 수신된 서브채널 신호의 측정을 수행하고 해당 정보를 수신된 와이어 신호 내의 변동에 다시 매핑하려 시도하는 데에 내재된 어려움이 존재한다. 각 서브채널은 4개의 수신된 와이어 신호 모두에 의존적이며, 따라서 개별 와이어 신호를 분할하거나, 제외시키거나, 개별 와이어 신호에 대한 정보를 다르게 결정하기 위한 분명한 수학적 프로세스가 존재하지 않는다.
코드 와이어0 와이어1 와이어2 와이어3 R0 R1 R2
7 +1 -1/3 -1/3 -1/3 1 1 1
1 -1/3 +1 -1/3 -1/3 0 0 1
2 -1/3 -1/3 +1 -1/3 0 1 0
4 -1/3 -1/3 -1/3 +1 1 0 0
0 -1 +1/3 +1/3 +1/3 0 0 0
6 +1/3 -1 +1/3 +1/3 1 1 0
5 +1/3 +1/3 -1 +1/3 1 0 0
3 +1/3 +1/3 +1/3 -1 0 1 1
표 1에 나타난 바와 같이, 코드 7, 1, 2, 4를 인코딩하기 위해 사용되는 와이어 신호는 하나의 "+1" 신호 값 및 3개의 "-1/3" 신호 값을 이용한다. (ENRZ는 밸런스드 벡터 시그널링 코드이므로, 주어진 코드워드 내의 모든 신호 값의 합은 0이다.) 유사하게, 코드 0, 6, 5, 3을 인코딩하기 위해 사용되는 와이어 신호는 하나의 "-1" 신호 및 3개의 "+1/3" 신호를 이용한다. 더 유의미하게는, 코드 7, 1, 2, 4 중 임의의 코드 사이의 전이 또는 코드 0, 6, 5, 3 사이의 전이는 2개의 와이어 상의 신호만 변화시킨다. 따라서, 예컨대, 코드 7, 1, 2, 4 중 임의의 코드가 수신되고, 해당 동일 세트로부터의 상이한 코드가 뒤따른다면, 코드 사이의 전이는 정확히 2개의 와이어의 변경과 연관되며, 변경되는 그 2개의 와이어는 표 1의 정보를 사용해 결정될 수 있다. 세트 0, 6, 5, 3으로부터 얻어진 코드의 연속적인 발생에 동일한 조건이 적용된다.
이들 알려진 2-와이어 전이는, 수신된 데이터 "워드" R0, R1, R2에서 변화하는 정확히 2개의 값과 연관되어 있다. 그러한 기준 그 자체로는, 어느 2개의 와이어가 변경되는지를 식별하기에 충분하지 않으며, 그렇지만, 예컨대, 와이어0 및 와이어1에서의 변화로 인한 코드 7과 코드 1 사이의 전이는 R0, R1만 변화하게 하지만, 코드 0과 코드 6 사이의 전이도 그러하며; 반대로, R0, R1만의 변화는, 와이어2 및 와이어3에서의 변화로 인한, 코드 2와 코드 4 사이 또는 코드 3과 코드 5 사이의 전이에 의해 초래될 수도 있다. 따라서, 서브채널 전이와 연관된 와이어 쌍을 식별하기 위한 알고리즘 또는 회로가 사용될 수 있고, 특정한 순차적 코드 세트를 식별할 수 있다. 이 예에서 사용되는 특정한 와이어 순서 및 코드워드 값은 설명의 편의를 위해 선택되었으며, 어떠한 방식으로도 제한을 의미하지 않는다.
전이 시간의 결정
전술한 바와 같이, 이들 설명을 위한 시스템 환경은, 검출된 서브채널 데이터의 전이로부터 도출된 수신기 클록 복구를 이용한다. 올바른 클록 정렬을 유지하기 위해 사용가능한 정보의 양을 최대화하기 위해, 모든 수신된 서브채널을 모니터링하는 것이 일반적이다. [Tajalli I]은 그러한 클록 복구 시스템을 설명하며, 여기서 각 서브채널 내의 전이에 민감한 개별 위상 검출기는 위상 오차 결과를 생성하고, 이는 이후에 합계되어, 클록 PLL 위상을 업데이트하기 위해 사용되는 애그리게이트 오차 신호를 생성한다. 하나의 그러한 실시예에서, 관심 시간 간격 내의 유효한 전이를 갖는 서브채널로부터의 결과만 합계되며; 대안적인 실시예에서, 단순한 "뱅/뱅(bang/bang)" 위상 비교기가 사용되고, 그러한 여과 없이 합계되며, 임의의 비전이(non-transitioning) 서브채널에 의해 생성되는 이상(anomalous) 오차 결과는 시간이 지남에 따라 평균화된다. 보-레이트 클록 에지 검출 방법 또는 더블 레이트 클록 에지 샘플링 방법 중 어느 하나를 이용하는 공지 기술 실시예 또한 사용될 수 있다.
도 3은 일부 실시예에서의 사용을 위한 클록 복구 회로(300)를 도시한다. 도시된 바와 같이, 도 3은, 각 서브채널 출력을 각각 수신하는 다수의 부분 위상 비교기(310)를 포함한다. 그러한 실시예에서, 각 서브채널에서 전이가 발생했다면 각 부분 위산 비교기는 부분 위상 오차 결과만을 출력한다. 합계 회로(320)는 각 부분 위상 오차 신호를 수신하고, 루프 필터(330)(저주파 오차 신호를 제공하기 위한 로우 패스 필터(LPF, low-pass filter)일 수 있음)에 의해 필터링된 복합 위상 오차 신호를 전압 제어 발진기(VCO, voltage controlled oscillator)(340)에 생성한다. 클록 복구 회로(300)는, VCO(340)의 출력을 수신하고, 주파수를 분할하고, 위상 보간기(360)에 신호를 제공하는 주파수 분할기(350)를 더 포함할 수 있으며, 위상 보간기(360)는, 보간된 신호를 위상 비교기(310)에 제공한다. 도시된 바와 같이, 위상 보간기는 또한, 클록/데이터 위상 제어 논리(370)로부터 위상 오프셋 정정 신호를 수신한다. 그러한 정정 신호는 시스템 내의 프로세스 변동을 처리할 수 있다. VCO(340)의 출력은 다중위상 시스템 내의 샘플링 클록으로서 사용될 수 있으며, 하나의 위상이 도 4에 도시되어 있다.
관심 2-와이어 전이에서, 2개의 서브채널 결과가 변화하며, 무작위 회로 변동을 제외하면 본질적으로 동시에 변화한다. 따라서, 그러한 전이 동안, 애그리게이트 오차 신호에는 2개의 본질적으로 동일한 위상 오차 결과가 포함된다. 다음의 알고리즘은, 와이어 스큐의 정정에 사용하기 위한, 애그리게이트 오차 신호의 전체적인 "이름 또는 늦음" 상태를 포착한다.
스큐 정정 알고리즘
이 알고리즘에 대한 입력은, 수신된 데이터, 즉, 검출된 서브채널 결과 R0, R1, R2를 포함한다. 설명의 목적을 위해, 전술한 바와 같이 표 1과 관련하여, 이들은 여기서 "코드", 즉, 특정한 와이어 및 결과 조합을 식별하는 것으로 설명된다. 적어도 2개의 연속적으로 수신된 단위 간격으로부터, 해당 시간 간격과 연관된 클록 위상 오차의 형태의 검출된 또는 측정된 스큐와 함께, 여기서는 코드(N) 및 코드(N+1)로 불리는, 정보가 획득되고, 이러한 정보는, 예상된 클록 시간보다 수신된 전이가 더 일렀는지 또는 더 늦었는지의 양을 나타내는, 부호가 있는 크기이거나, 최소한으로는 "이름/늦음"을 나타내는 단순한 이원 부호일 수 있다.
정보는, (예컨대, 유한 상태 머신을 사용한) 수신된 데이터 스트림 연속적인 관측에 의해 획득될 수 있거나, (예컨대, 최소 2개의 연속적으로 수신된 단위 간격에 걸친 샘플 및 그 연관된 클록 위상 오차 정보와 같은, 수신된 데이터의 시퀀스를 주기적으로 요청 및 수신하는 제어 또는 관리 프로세서 상에서 실행되는 소프트웨어 프로세스에 의한) 데이터 스트림의 통계적으로 유효한 샘플링에 의해 획득될 수 있다.
이러한 알고리즘으로부터의 출력은 4개의 와이어 상에서의 신호의 상대적인 도착 시간의 연속적인 추정치이며, 와이어 신호 지연 요소를 즉시 또는 주기적으로 조정하기 위해, 또는 비슷한 와이어당 타이밍 조정이 송신기에 의해 이루어지도록 요청하거나 나타내기 위해 사용될 수 있다. 한 실시예에서, 상기 연속적인 추정치는 수신기 와이어 지연을 조정하기 위해 즉시 사용된다. 또 다른 실시예에서, 연속적인 추정치는 메모리 내의 변수로서 유지되며, 변수의 양의 또는 음의 크기의 절대값이 미리 결정된 문턱치를 초과할 때 조정이 개시되고, 따라서, 작은 변화는 걸러진다.
Verilog로 작성된 알고리즘의 또 다른 실시예가 부록 1로서 제공되어 있다.
Figure 112020011666747-pct00003
Figure 112020011666747-pct00004
Figure 112020011666747-pct00005
'if' 문은, 도 12의 상태도에 도시된 전이 조건에 정확히 대응하며, 7 뒤에 1이 오거나, 1 뒤에 7이 오는 연속적인 코드는 와이어0 및 와이어1과 연관되어 있고, 0과 6 사이의 코드 전이도 마찬가지이다.
2개의 전이하는 와이어 중 어느 것이 이르거나 늦은 타이밍의 근원인지 결정하는 방법은 없으므로, 두 와이어 다에 대한 스큐 오프셋 메트릭을 나타내는 변수는 동일하게 업데이트된다. 만일, 예컨대, 코드 0 및 5와 연관된 후속적인 전이가 동일한 방향으로 와이어0 및 와이어2를 업데이트하면, 두 측정 다에 공통인 와이어0이 타이밍 오차의 근원일 가능성이 높다. 따라서, 개별 와이어 타이밍 오차의 합리적인 추정치를 제공하기 위해 알고리즘은 다수의 상이한 샘플에 걸쳐 실행될 수 있다. 전술한 바와 같이, 이들 측정 아티팩트와 연관된 무작위 타이밍 조정을 감소시키기 위해, 적어도 하나의 실시예는, 누적된 타이밍 오차 값이 실제 타이밍 수정을 초래하기 전에 절대값 크기 문턱치를 도입시킨다. 다른 실시예는, 작은 조정은, 잘못된 방향이더라도, 최소한의 오차를 도입시킬 것이며, 동일한 방향으로의 계속된 조정은 결국 최적화된 눈 뜸을 초래할 것이라 가정하여, 와이어 타이밍을 즉시 조정한다.
도 4는, 전술한 스큐 검출 알고리즘을 수행하도록 구성가능한 수신기의 블록도이다. 도시된 바와 같이, 도 4는, 와이어 상의 신호를 수신하고, 이에 응답하여, 서브채널 출력 R0-R2를 나타내는 애그리게이팅된 데이터 신호를 생성하기 위한 전술한 바와 같은 MIC(220)를 포함한다. 서브채널 출력은 샘플링되고(430), 샘플러는, 각 서브채널에 대한 데이터 출력 D0-2, 및 각 서브채널에 대한 이름/늦음 표시 신호 E/L0-2를 제공하도록 구성된다. 일부 실시예에서, 샘플러(430)는, 전술한 바와 같은 도 6 또는 도 7에 도시된 샘플러의 형태를 취할 수 있다. 도 4는, 순차적으로 수신된 비트의 유효한 세트를 검출하기 위한 코드 시퀀스 검출 블록(440)을 포함한다(각 세트는 전술한 바와 같은 코드 0 내지 7을 나타냄). 그러한 시퀀스는 도 12의 상태도에 도시되어 있다. 일부 실시예에서, 코드 시퀀스 검출 블록(440)에 의해 DFE가 제공될 수 있으며, 예컨대, 도 6에 도시된 샘플러를 사용하는 실시예에서 샘플러(430)에 의해 사용될 수 있다.
도 8은 일부 실시예에 따른 코드 시퀀스 검출 블록의 블록도를 도시한다. 일부 실시예에서, 코드 시퀀스 검출 블록은, 버퍼링을 위한 시간을 허용하기 위해 샘플링 클록의 지연된(815) 버전에 의해 샘플링되는 D 플립 플롭(805 및 810)의 사용을 통해 구현될 수 있다. 유효한 코드 시퀀스가 검출되는지 확인하기 위해, 현재 검출된 비트(b0-b2) 및 이전에 검출된 비트(prev_b0-b2)가 논리 회로(820)에 의해 분석된다. 유효한 코드 시퀀스가 검출된다면, 와이어 지연 조정 인에이블 신호(w0-w3_enable)가, 도 4에 도시된 애그리게이트 와이어 지연 블록(460)에 제공된다. 전술한 바와 같이, H4 코드의 실시예에서, 논리 회로(820)에 의해 검출되는 임의의 유효한 코드 시퀀스에는 2개의 와이어가 관련된다. 그러한 실시예에서, 와이어 지연 조정 인에이블 신호(w0-w3_enable) 중 단 2개만 '1'일 것이며, 다른 2개는 '0'이다(따라서 애그리게이트 와이어 지연 블록(460) 내의 지연 값을 업데이트하지 않음).
대안적인 실시예에서, 2개의 와이어만 관련되는 시퀀스에 더하여 또는 그러한 시퀀스 대신에, 다른 시퀀스가 사용될 수 있다. 예컨대, 코드 시퀀스 검출 회로(670)는, 코드워드 [-1, 1/3, 1/3, 1/3]이 [1, -1/3, -1/3, -1/3]로 변화되거나 [-1/3, 1, -1/3, -1/3]이 [1/3, -1, 1/3, 1/3]로 변화되는 것 등과 같이, 각 와이어의 부호가 변화되지만 동일한 크기가 유지되는 전이를 식별할 수 있다. 이러한 전이 세트는 코드워드 시퀀스 세트 8개를 포함한다. 이들 전이에서, 와이어 특유 전이의 크기가 검토되고 그에 따라 스큐 메트릭이 업데이트된다. 특히, [-1, 1/3, 1/3, 1/3]에서 [1, -1/3, -1/3, -1/3]로의 코드워드 변화에 대해 MIC 출력에서 관측 또는 측정된 스큐는, abs((wire(code1, i) - wire(code2, i)*mic(wire(i))에 의해 주어지는 전이 크기, 또는 이 경우에는 [2, 2/3, 2/3, 2/3]에 따라서 가중될 수 있다. 즉, 와이어 W0 상의 스큐는, 임의의 다른 와이어 상의 스큐에 비해, 관측되는 MIC 출력 스큐에 3배의 영향을 미칠 것이다. 와이어 각각으로부터의 스큐의 상대적인 기여를 올바르게 반영하기 위해, 식별된 전이 크기에 따라 카운터 증분이 조정될 수 있다.
도 9는 일부 실시예에 따른 논리 회로(820)의 블록도를 도시한다. 도 9의 예는 표 1의 코드 '1'로부터 코드 '7'로의 유효한 코드 시퀀스를 도시한다. 그러한 논리 회로는 AND 게이트(905)로서 구현될 수 있으며, 여기서 코드 '1'에 대응하는 비트(b0-b2) = '001'이라면, 그리고 코드 '7'에 대응하는 이전에 수신된 비트(prev_b0-b2) = '111'이라면 게이트(905)의 출력은 하이이다. 제어 회로(910)는 모든 그러한 검출 게이트의 출력을 분석할 수 있으며, 애그리게이트 와이어 지연 블록(460)에 와이어 지연 조정 인에이블 신호(w0-w3_enable)를 출력할 수 있다. 인에이블 신호는, 어느 카운터가 조정(신호 스큐 특성에 따라 증분 또는 감분)되어야 하는지를 나타낸다. 또한, 와이어 신호 레벨 전이의 상대적인 크기에 따라, 본 명세서에 설명된 바와 같이 카운터 증분 또한 가중될 수 있다. 일부 실시예에서, 제어 회로(910)는, 아래의 표 2를 구현하는 제어 논리를 구현할 수 있다.
이전의 비트 현재의 비트 와이어 지연 조정
인에이블 신호
1 1 1 0 0 1 w0_enable='1'
w1_enable='1'
w2_enable='0'
w3_enable='0'
0 0 1 1 1 1
0 0 0 1 1 0
1 1 0 0 0 0
1 1 1 0 1 0 w0_enable='1'
w1_enable='0'
w2_enable='1'
w3_enable='0'
0 1 0 1 1 1
0 0 0 1 0 1
1 0 1 0 0 0
...
0 1 0 1 0 0 w0_enable='0'
w1_enable='0'
w2_enable='1'
w3_enable='1'
1 0 0 0 1 0
1 0 1 0 1 1
0 1 1 1 0 1
도 4는, 복수의 서브채널 E/L0-2로부터 이름/늦음 표시 신호를 수신하고, 최종 이름/늦음 결정을 생성하여, 저장된 지연 값을 이에 따라 증분 또는 감분하기 위한 애그리게이트 와이어 지연 블록(460)을 제공하도록 구성된 행렬 오차 결합기(450)를 더 포함한다. 전술한 바와 같이 그리고 표 1에 예시된 바와 같이, 일부 실시예를 위한 임의의 주어진 유효한 코드 시퀀스에서, 단 2개의 서브채널 R0-R2만 변화한다. 따라서, 변화하지 않는 서브채널에 의해 제공되는 E/L 신호는 유용하지 않고, 그러한 표시의 효과를 제외시키기 위한 논리가 포함될 수 있다. 그럼에도 불구하고, 실제로 변화하는 2개의 서브채널 둘 다는, 이르거나 늦은 E/L 표시를 제공하고, 따라서, 그러한 E/L 표시의 조합은, 비전이 서브채널의 E/L 표시를 극복할 것이고, 행렬 오차 결합기(450)에 의해 제공되는 최종 E/L 표시는 유효하게 유지될 것이다.
도 10은 일부 실시예에 따른 애그리게이트 와이어 지연 블록(460)의 예시적 블록도를 도시하며, 도시된 바와 같이, 애그리게이트 와이어 지연 블록은, 다중와이어 버스의 각 와이어당 하나씩, 4개의 블록(1005, 1010, 1015, 및 1020)을 포함한다. 일부 실시예에서, 각 블록은, 대응하는 수신된 와이어 지연 조정 인에이블 신호(w0-w3_enable)에 따라 선택적으로 인에이블링될 수 있는 카운터에 대응한다. 각 카운터는 또한, 행렬 오차 결합기(450)로부터 E/L 표시 신호를 수신하도록 구성될 수 있으며, 이는, E/L 표시 신호에 의존하여 카운트 업하거나 카운트 다운(U/D)하도록 각 카운터를 제어하기 위해 사용될 수 있다. 각 카운터는 샘플링 클록의 지연된(470) 버전에 따라 증분할 수 있다. 일부 실시예에서, 도 5에 예를 위해 도시된 바와 같이, 각 카운터에 저장되는 값은 각 와이어 지연 조정 회로에 (예컨대, 2진 비트로서) 제공될 수 있다.
도 13은 일부 실시예에 따른 방법(1300)의 흐름도를 도시한다. 도시된 바와 같이, 방법(1300)은, 연속적인 수신된 데이터 값을 획득하는 단계(1302)를 포함한다. 데이터가 단일-와이어-쌍 전이 세트에 대응하는지 결정하기 위해, 수신된 데이터 값이 분석된다(1304). 결정이 "아니오"라면, 수신된 데이터의 그다음 세트에 대해 프로세스가 처음부터 다시 시작된다. 결정이 "예"라면, 예컨대, 표 2에 관해 전술한 제어 논리(910)를 사용하여, 코드 전이와 연관된 와이어가 식별된다(1306). 식별된 와이어에 기초하여, 애그리게이트 지연 값을 나타내는 연속적인 와이어 카운트가 수신된 E/L 정보에 기초하여 업데이트된다(1308). 연속적인 오차 카운트가 동작 문턱치(1310)에 도달하면, 저장된 오차 카운트(1312)에 따라 와이어 지연이 조정된다.
[부록 1]
Figure 112020011666747-pct00006
Figure 112020011666747-pct00007
Figure 112020011666747-pct00008
Figure 112020011666747-pct00009

Claims (15)

  1. 방법에 있어서,
    직교 코드워드의 시퀀스를 수신하는 단계 - 각 직교 코드워드는, 다중와이어 버스의 각 와이어를 통해 병렬로 수신된 복수의 코드워드 신호 요소를 가짐 -;
    상기 직교 코드워드의 시퀀스 내의 각 코드워드에 대해:
    상기 복수의 코드워드 신호 요소의 가중합(weighted sum)을 형성함으로써, 애그리게이트(aggregate) 데이터 신호의 세트를 형성하는 단계 - 각 합은, 대응하는 다중입력 비교기(MIC, multi-input comparator)에 의해 형성됨 -;
    상기 가중합의 세트에 기초하여 코드워드 데이터 값을 식별하는 단계;
    스큐 측정 회로를 사용하여, 상기 애그리게이트 데이터 신호의 세트 내의 애그리게이트 데이터 신호 중 하나 이상으로부터 스큐 측정을 결정하는 단계;
    코드워드 시퀀스 검출기를 사용하여, 미리 결정된 코드워드의 시퀀스를 식별하고, 이에 응답하여, 상기 미리 결정된 코드워드의 시퀀스 및 상기 스큐 측정에 기초해 와이어 특유 스큐 오프셋 값의 세트를 결정하는 단계; 및
    스큐 제어 신호 생성기를 사용하여, 상기 와이어 특유 스큐 오프셋 값의 세트에 기초해 하나 이상의 와이어 특유 스큐 제어 신호를 생성하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 각 MIC는, 직교 행렬의 행에 대응하는 가중치의 세트를 갖는, 방법.
  3. 제1항에 있어서, 상기 애그리게이트 데이터 신호의 세트 내의 애그리게이트 데이터 신호 중 하나 이상으로부터 스큐 측정을 결정하는 단계는, 이전의 데이터 값으로부터 선택된 슬라이서를 통해 수행되는, 방법.
  4. 제1항에 있어서, 상기 애그리게이트 데이터 신호의 세트 내의 애그리게이트 데이터 신호 중 하나 이상으로부터 스큐 측정을 결정하는 단계는, 오버샘플링을 통해 수행되는, 방법.
  5. 제1항에 있어서, 상기 애그리게이트 데이터 신호의 세트 내의 애그리게이트 데이터 신호 중 하나 이상으로부터 스큐 측정을 결정하는 단계는, ½ 레이트 테스트 패턴에 대한 정규 보 샘플링(regular baud sampling)을 통해 수행되는, 방법.
  6. 제1항에 있어서, 상기 하나 이상의 와이어 특유 스큐 제어 신호는, 상기 미리 결정된 코드워드의 시퀀스에 따라 식별된 와이어의 세트에 대해 생성되는, 방법.
  7. 제1항에 있어서, 상기 미리 결정된 코드워드의 시퀀스는 복수의 시퀀스를 포함하고, 상기 복수의 시퀀스 중 상이한 시퀀스들은, 상이한 와이어의 세트에 대해 와이어 특유 스큐 제어 신호를 생성하는 것과 연관되어 있는, 방법.
  8. 장치에 있어서,
    복수의 다중와이어 신호 결합기 - 각 다중와이어 신호 결합기는, 다중와이어 버스 상에서 수신된 코드워드 성분 신호로부터 각 애그리게이트 데이터 신호를 형성하도록 구성됨 -;
    상기 애그리게이트 데이터 신호 중 하나 이상으로부터 스큐 측정 신호를 생성하도록 구성된 스큐 측정 회로;
    하나 이상의 미리 결정된 코드워드의 시퀀스를 식별하고, 이에 응답하여 와이어 특유 스큐 오프셋 값의 세트를 출력하도록 구성된 코드워드 시퀀스 검출기; 및
    상기 와이어 특유 스큐 오프셋 값의 세트에 기초하여 하나 이상의 와이어 특유 스큐 제어 신호를 생성하도록 구성된 스큐 제어 신호 생성기
    를 포함하는, 장치.
  9. 제8항에 있어서, 상기 스큐 제어 신호 생성기는 복수의 카운터를 포함하는, 장치.
  10. 제9항에 있어서, 상기 코드워드 시퀀스 검출기는, 와이어 특유 전이 레벨에 비례하여 상기 복수의 카운터를 증분 또는 감분시키기 위해 상기 복수의 카운터에 연결되는, 장치.
  11. 제9항에 있어서, 상기 코드워드 시퀀스 검출기는, 식별된 전이 시퀀스에 응답하여 상기 복수의 카운터를 증분 또는 감분시키기 위해 상기 복수의 카운터에 연결되는, 장치.
  12. 제8항에 있어서, 상기 복수의 다중와이어 신호 결합기는, 직교 행렬의 행에 대응하는 가중치의 세트에 따라, 상기 다중와이어 버스 상에서 수신된 코드워드 성분 신호를 결합함으로써 상기 각 애그리게이트 데이터 신호를 결합하도록 구성되는, 장치.
  13. 제8항에 있어서, 상기 스큐 측정 회로는, 이전의 데이터 값에 따라 선택된 슬라이서로부터의 슬라이서 출력을 선택함으로써 상기 애그리게이트 데이터 신호 중 하나 이상으로부터 상기 스큐 측정 신호를 생성하도록 구성되는, 장치.
  14. 제8항에 있어서, 상기 스큐 측정 회로는, 오버샘플링함으로써 상기 애그리게이트 데이터 신호 중 하나 이상으로부터 상기 스큐 측정 신호를 생성하도록 구성되는, 장치.
  15. 제8항에 있어서, 상기 스큐 측정 회로는, ½ 레이트 테스트 패턴에 대해 정규 보 샘플링을 수행함으로써 상기 애그리게이트 데이터 신호 중 하나 이상으로부터 상기 스큐 측정 신호를 생성하도록 구성되는, 장치.
KR1020207003326A 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법 KR102224387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217006194A KR102312213B1 (ko) 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/641,313 2017-07-04
US15/641,313 US10686583B2 (en) 2017-07-04 2017-07-04 Method for measuring and correcting multi-wire skew
PCT/US2018/040756 WO2019010205A1 (en) 2017-07-04 2018-07-03 METHOD FOR MEASURING AND CORRECTING THE OBLIQUITY OF MULTIPLE WIRES

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217006194A Division KR102312213B1 (ko) 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20200037785A KR20200037785A (ko) 2020-04-09
KR102224387B1 true KR102224387B1 (ko) 2021-03-09

Family

ID=64904275

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207003326A KR102224387B1 (ko) 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법
KR1020217006194A KR102312213B1 (ko) 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217006194A KR102312213B1 (ko) 2017-07-04 2018-07-03 다중와이어 스큐를 측정 및 정정하기 위한 방법

Country Status (5)

Country Link
US (4) US10686583B2 (ko)
EP (1) EP3649753A4 (ko)
KR (2) KR102224387B1 (ko)
CN (3) CN114710253A (ko)
WO (1) WO2019010205A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN110612500B (zh) 2017-02-28 2023-08-04 康杜实验室公司 多线路时偏的测量和校正方法
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
KR102541227B1 (ko) 2018-06-11 2023-06-08 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
US11128129B2 (en) * 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system
US11005567B2 (en) * 2019-07-01 2021-05-11 Credo Technology Group Limited Efficient multi-mode DFE
US11133874B2 (en) * 2020-01-24 2021-09-28 Nokia Solutions And Networks Oy PAM-based coding schemes for parallel communication
US11546127B2 (en) 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder
US11303484B1 (en) * 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls
KR20230135929A (ko) * 2022-03-17 2023-09-26 에스케이하이닉스 주식회사 데이터 샘플링 회로 및 데이터 전송 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103338A1 (en) 2005-10-13 2007-05-10 Teo Jeff B K System and method for measuring and correcting data lane skews

Family Cites Families (423)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US668687A (en) 1900-12-06 1901-02-26 Louis G Mayer Thill-coupling.
US780883A (en) 1903-11-18 1905-01-24 Mortimer Livingston Hinchman Advertising device.
US1091112A (en) 1911-12-11 1914-03-24 Ingersoll Rand Co Fluid-pressure-operated hand-tool.
US3196351A (en) 1962-06-26 1965-07-20 Bell Telephone Labor Inc Permutation code signaling
US3636463A (en) 1969-12-12 1972-01-18 Shell Oil Co Method of and means for gainranging amplification
US3939468A (en) 1974-01-08 1976-02-17 Whitehall Corporation Differential charge amplifier for marine seismic applications
JPS5279747A (en) 1975-12-26 1977-07-05 Sony Corp Noise removal circuit
US4206316A (en) 1976-05-24 1980-06-03 Hughes Aircraft Company Transmitter-receiver system utilizing pulse position modulation and pulse compression
US4181967A (en) 1978-07-18 1980-01-01 Motorola, Inc. Digital apparatus approximating multiplication of analog signal by sine wave signal and method
US4276543A (en) 1979-03-19 1981-06-30 Trw Inc. Monolithic triple diffusion analog to digital converter
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4499550A (en) 1982-09-30 1985-02-12 General Electric Company Walsh function mixer and tone detector
US4722084A (en) 1985-10-02 1988-01-26 Itt Corporation Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
US4772845A (en) 1987-01-15 1988-09-20 Raytheon Company Cable continuity testor including a sequential state machine
US4864303A (en) 1987-02-13 1989-09-05 Board Of Trustees Of The University Of Illinois Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
US4774498A (en) 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
US5053974A (en) 1987-03-31 1991-10-01 Texas Instruments Incorporated Closeness code and method
US4897657A (en) 1988-06-13 1990-01-30 Integrated Device Technology, Inc. Analog-to-digital converter having error detection and correction
US7606575B2 (en) 1988-08-04 2009-10-20 Broadcom Corporation Remote radio data communication system with data rate switching
US4974211A (en) 1989-03-17 1990-11-27 Hewlett-Packard Company Digital ultrasound system with dynamic focus
US5168509A (en) 1989-04-12 1992-12-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation communication system with transparent error correction
FR2646741B1 (fr) 1989-05-03 1994-09-02 Thomson Hybrides Microondes Echantillonneur-bloqueur a haute frequence d'echantillonnage
US5599550A (en) 1989-11-18 1997-02-04 Kohlruss; Gregor Disposable, biodegradable, wax-impregnated dust-cloth
US5166956A (en) 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
US5266907A (en) 1991-06-25 1993-11-30 Timeback Fll Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
US5287305A (en) 1991-06-28 1994-02-15 Sharp Kabushiki Kaisha Memory device including two-valued/n-valued conversion unit
EP0543070A1 (en) 1991-11-21 1993-05-26 International Business Machines Corporation Coding system and method using quaternary codes
US5626651A (en) 1992-02-18 1997-05-06 Francis A. L. Dullien Method and apparatus for removing suspended fine particles from gases and liquids
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5311516A (en) 1992-05-29 1994-05-10 Motorola, Inc. Paging system using message fragmentation to redistribute traffic
US5283761A (en) 1992-07-22 1994-02-01 Mosaid Technologies Incorporated Method of multi-level storage in DRAM
US5412689A (en) 1992-12-23 1995-05-02 International Business Machines Corporation Modal propagation of information through a defined transmission medium
US5511119A (en) 1993-02-10 1996-04-23 Bell Communications Research, Inc. Method and system for compensating for coupling between circuits of quaded cable in a telecommunication transmission system
FR2708134A1 (fr) 1993-07-22 1995-01-27 Philips Electronics Nv Circuit échantillonneur différentiel.
US5459465A (en) 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
US5461379A (en) 1993-12-14 1995-10-24 At&T Ipm Corp. Digital coding technique which avoids loss of synchronization
US5449895A (en) 1993-12-22 1995-09-12 Xerox Corporation Explicit synchronization for self-clocking glyph codes
US5553097A (en) 1994-06-01 1996-09-03 International Business Machines Corporation System and method for transporting high-bandwidth signals over electrically conducting transmission lines
JP2710214B2 (ja) 1994-08-12 1998-02-10 日本電気株式会社 フェーズロックドループ回路
GB2305036B (en) 1994-09-10 1997-08-13 Holtek Microelectronics Inc Reset signal generator
US5566193A (en) 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
US5659353A (en) 1995-03-17 1997-08-19 Bell Atlantic Network Services, Inc. Television distribution system and method
US5875202A (en) 1996-03-29 1999-02-23 Adtran, Inc. Transmission of encoded data over reliable digital communication link using enhanced error recovery mechanism
US5825808A (en) 1996-04-04 1998-10-20 General Electric Company Random parity coding system
US5856935A (en) 1996-05-08 1999-01-05 Motorola, Inc. Fast hadamard transform within a code division, multiple access communication system
US5727006A (en) 1996-08-15 1998-03-10 Seeo Technology, Incorporated Apparatus and method for detecting and correcting reverse polarity, in a packet-based data communications system
US5982954A (en) 1996-10-21 1999-11-09 University Technology Corporation Optical field propagation between tilted or offset planes
US5949060A (en) 1996-11-01 1999-09-07 Coincard International, Inc. High security capacitive card system
US5802356A (en) 1996-11-13 1998-09-01 Integrated Device Technology, Inc. Configurable drive clock
EP0844740B1 (en) 1996-11-21 2003-02-26 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D conversion method
US5995016A (en) 1996-12-17 1999-11-30 Rambus Inc. Method and apparatus for N choose M device selection
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6084883A (en) 1997-07-07 2000-07-04 3Com Corporation Efficient data transmission over digital telephone networks using multiple modulus conversion
DE69731074T2 (de) 1997-04-30 2005-10-06 Hewlett-Packard Development Co., L.P., Houston Anordnung und Verfahren zur Übertragung von Daten über eine Vielzahl von Kanälen
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6904110B2 (en) 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
JPH11103253A (ja) 1997-09-29 1999-04-13 Nec Corp アナログ−デジタル変換器
US6292559B1 (en) 1997-12-19 2001-09-18 Rice University Spectral optimization and joint signaling techniques with upstream/downstream separation for communication in the presence of crosstalk
KR100382181B1 (ko) 1997-12-22 2003-05-09 모토로라 인코포레이티드 단일 계좌 휴대용 무선 금융 메시지 유닛
US6686879B2 (en) 1998-02-12 2004-02-03 Genghiscomm, Llc Method and apparatus for transmitting and receiving signals having a carrier interferometry architecture
US6172634B1 (en) 1998-02-25 2001-01-09 Lucent Technologies Inc. Methods and apparatus for providing analog-fir-based line-driver with pre-equalization
EP0966133B1 (en) 1998-06-15 2005-03-02 Sony International (Europe) GmbH Orthogonal transformations for interference reduction in multicarrier systems
US6522699B1 (en) 1998-06-19 2003-02-18 Nortel Networks Limited Transmission system for reduction of amateur radio interference
US6346907B1 (en) 1998-08-07 2002-02-12 Agere Systems Guardian Corp. Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same
US6433800B1 (en) 1998-08-31 2002-08-13 Sun Microsystems, Inc. Graphical action invocation method, and associated method, for a computer system
US6278740B1 (en) 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
SG116488A1 (en) 1998-12-16 2005-11-28 Silverbrook Res Pty Ltd Printer transfer roller with internal drive motor.
US6175230B1 (en) 1999-01-14 2001-01-16 Genrad, Inc. Circuit-board tester with backdrive-based burst timing
EP1145515B1 (en) 1999-01-20 2005-09-14 Broadcom Corporation Trellis decoder with correction of pair swaps, for use in gigabit ethernet transceivers
US6483828B1 (en) 1999-02-10 2002-11-19 Ericsson, Inc. System and method for coding in a telecommunications environment using orthogonal and near-orthogonal codes
US6556628B1 (en) 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6697420B1 (en) 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6404820B1 (en) 1999-07-09 2002-06-11 The United States Of America As Represented By The Director Of The National Security Agency Method for storage and reconstruction of the extended hamming code for an 8-dimensional lattice quantizer
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7555263B1 (en) 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6473877B1 (en) 1999-11-10 2002-10-29 Hewlett-Packard Company ECC code mechanism to detect wire stuck-at faults
TW483255B (en) 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
US6690739B1 (en) 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6650638B1 (en) 2000-03-06 2003-11-18 Agilent Technologies, Inc. Decoding method and decoder for 64b/66b coded packetized serial data
DE10016445C2 (de) 2000-03-29 2002-03-28 Infineon Technologies Ag Elektronische Ausgangsstufe
US6954492B1 (en) 2000-04-19 2005-10-11 3Com Corporation Method of differential encoding a precoded multiple modulus encoder
EP1277316A2 (en) 2000-04-28 2003-01-22 Broadcom Corporation Methods and systems for adaptive receiver equalization
US6865236B1 (en) 2000-06-01 2005-03-08 Nokia Corporation Apparatus, and associated method, for coding and decoding multi-dimensional biorthogonal codes
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US6597942B1 (en) 2000-08-15 2003-07-22 Cardiac Pacemakers, Inc. Electrocardiograph leads-off indicator
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US20020044316A1 (en) 2000-10-16 2002-04-18 Myers Michael H. Signal power allocation apparatus and method
EP1202483A1 (en) 2000-10-27 2002-05-02 Alcatel Correlated spreading sequences for high rate non-coherent communication systems
AU2002226044A1 (en) 2000-11-13 2002-05-21 David C. Robb Distributed storage in semiconductor memory systems
US20020191603A1 (en) 2000-11-22 2002-12-19 Yeshik Shin Method and system for dynamic segmentation of communications packets
US6384758B1 (en) 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
US6661355B2 (en) 2000-12-27 2003-12-09 Apple Computer, Inc. Methods and apparatus for constant-weight encoding & decoding
EP2287777A1 (en) 2001-02-12 2011-02-23 Symbol Technologies, Inc. Radio frequency identification architecture
US6766342B2 (en) 2001-02-15 2004-07-20 Sun Microsystems, Inc. System and method for computing and unordered Hadamard transform
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US8498368B1 (en) 2001-04-11 2013-07-30 Qualcomm Incorporated Method and system for optimizing gain changes by identifying modulation type and rate
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US6982954B2 (en) 2001-05-03 2006-01-03 International Business Machines Corporation Communications bus with redundant signal paths and method for compensating for signal path errors in a communications bus
TW503618B (en) 2001-05-11 2002-09-21 Via Tech Inc Data comparator using positive/negative phase strobe signal as the dynamic reference voltage and the input buffer using the same
TW569534B (en) 2001-05-15 2004-01-01 Via Tech Inc Data transmission system using differential signals as edge alignment triggering signals and input/output buffers thereof
CN1463500A (zh) 2001-05-22 2003-12-24 皇家菲利浦电子有限公司 解码变长码字序列的方法
US6452420B1 (en) 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
US6920576B2 (en) * 2001-05-31 2005-07-19 Koninklijke Philips Electronics N.V. Parallel data communication having multiple sync codes
DE10134472B4 (de) 2001-07-16 2005-12-15 Infineon Technologies Ag Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung
JP3939122B2 (ja) 2001-07-19 2007-07-04 富士通株式会社 レシーバ回路
US6907552B2 (en) * 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US6664355B2 (en) 2001-08-31 2003-12-16 Hanyang Hak Won Co., Ltd. Process for synthesizing conductive polymers by gas-phase polymerization and product thereof
US6621427B2 (en) 2001-10-11 2003-09-16 Sun Microsystems, Inc. Method and apparatus for implementing a doubly balanced code
US6999516B1 (en) 2001-10-24 2006-02-14 Rambus Inc. Technique for emulating differential signaling
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US7706524B2 (en) 2001-11-16 2010-04-27 Rambus Inc. Signal line routing to reduce crosstalk effects
US7142612B2 (en) 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
US7039136B2 (en) 2001-11-19 2006-05-02 Tensorcomm, Inc. Interference cancellation in a signal
JP2003163612A (ja) 2001-11-26 2003-06-06 Advanced Telecommunication Research Institute International ディジタル信号の符号化方法及び復号化方法
US6624688B2 (en) 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US7400276B1 (en) 2002-01-28 2008-07-15 Massachusetts Institute Of Technology Method and apparatus for reducing delay in a bus provided from parallel, capacitively coupled transmission lines
US6993311B2 (en) 2002-02-20 2006-01-31 Freescale Semiconductor, Inc. Radio receiver having an adaptive equalizer and method therefor
JP3737058B2 (ja) 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
US7231558B2 (en) 2002-03-18 2007-06-12 Finisar Corporation System and method for network error rate testing
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
SE521575C2 (sv) 2002-03-25 2003-11-11 Ericsson Telefon Ab L M Kalibrering av A/D omvandlare
US7197084B2 (en) 2002-03-27 2007-03-27 Qualcomm Incorporated Precoding for a multipath channel in a MIMO system
US7269130B2 (en) 2002-03-29 2007-09-11 Bay Microsystems, Inc. Redundant add/drop multiplexor
US6573853B1 (en) 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US7142865B2 (en) 2002-05-31 2006-11-28 Telefonaktie Bolaget Lm Ericsson (Publ) Transmit power control based on virtual decoding
US7134056B2 (en) 2002-06-04 2006-11-07 Lucent Technologies Inc. High-speed chip-to-chip communication interface with signal trace routing and phase offset detection
JP3961886B2 (ja) 2002-06-06 2007-08-22 パイオニア株式会社 情報記録装置
US6976194B2 (en) 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US6973613B2 (en) 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
EP1525664B9 (en) 2002-07-03 2015-09-02 Dtvg Licensing, Inc Method and system for memory management in low density parity check (ldpc) decoders
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6996379B2 (en) 2002-07-23 2006-02-07 Broadcom Corp. Linear high powered integrated circuit transmitter
US20040027185A1 (en) 2002-08-09 2004-02-12 Alan Fiedler High-speed differential sampling flip-flop
CN100556012C (zh) 2002-08-30 2009-10-28 皇家飞利浦电子股份有限公司 单载波信号的频域均衡
US8064508B1 (en) 2002-09-19 2011-11-22 Silicon Image, Inc. Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer
US7787572B2 (en) 2005-04-07 2010-08-31 Rambus Inc. Advanced signal processors for interference cancellation in baseband receivers
US7127003B2 (en) 2002-09-23 2006-10-24 Rambus Inc. Method and apparatus for communicating information using different signaling types
AU2002349315A1 (en) * 2002-09-27 2004-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Requesting and controlling access in a wireless communications network
JP3990966B2 (ja) 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
US7586972B2 (en) 2002-11-18 2009-09-08 The Aerospace Corporation Code division multiple access enhanced capacity system
US7176823B2 (en) 2002-11-19 2007-02-13 Stmicroelectronics, Inc. Gigabit ethernet line driver and hybrid architecture
FR2849728B1 (fr) 2003-01-06 2005-04-29 Excem Procede et dispositif pour la transmission avec une faible diaphonie
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
US7339990B2 (en) 2003-02-07 2008-03-04 Fujitsu Limited Processing a received signal at a detection circuit
US7272176B2 (en) * 2003-02-18 2007-09-18 Qualcomm Incorporated Communication receiver with an adaptive equalizer
US7620116B2 (en) 2003-02-28 2009-11-17 Rambus Inc. Technique for determining an optimal transition-limiting code for use in a multi-level signaling system
US7348989B2 (en) 2003-03-07 2008-03-25 Arch Vision, Inc. Preparing digital images for display utilizing view-dependent texturing
US7023817B2 (en) 2003-03-11 2006-04-04 Motorola, Inc. Method and apparatus for source device synchronization in a communication system
EP1610488A4 (en) 2003-03-31 2007-08-01 Fujitsu Ltd PHASE COMPENSATION AND TACTIVE MANUFACTURING CIRCUIT
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7080288B2 (en) 2003-04-28 2006-07-18 International Business Machines Corporation Method and apparatus for interface failure survivability using error correction
US7085153B2 (en) 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US6734811B1 (en) 2003-05-21 2004-05-11 Apple Computer, Inc. Single-ended balance-coded interface with embedded-timing
US6876317B2 (en) 2003-05-30 2005-04-05 Texas Instruments Incorporated Method of context based adaptive binary arithmetic decoding with two part symbol decoding
US7388904B2 (en) 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
US7082557B2 (en) 2003-06-09 2006-07-25 Lsi Logic Corporation High speed serial interface test
CN1799234A (zh) 2003-06-30 2006-07-05 国际商业机器公司 用于块编码调制方案的矢量均衡器和矢量序列估计器
US7389333B2 (en) 2003-07-02 2008-06-17 Fujitsu Limited Provisioning a network element using custom defaults
US7358869B1 (en) 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
US7428273B2 (en) 2003-09-18 2008-09-23 Promptu Systems Corporation Method and apparatus for efficient preamble detection in digital data receivers
KR100976489B1 (ko) 2003-10-01 2010-08-18 엘지전자 주식회사 이동통신의 다중입력 다중출력 시스템에 적용되는데이터의 변조 및 코딩 방식 제어 방법
US7289568B2 (en) 2003-11-19 2007-10-30 Intel Corporation Spectrum management apparatus, method, and system
US7639596B2 (en) 2003-12-07 2009-12-29 Adaptive Spectrum And Signal Alignment, Inc. High speed multiple loop DSL system
WO2005062509A1 (ja) 2003-12-18 2005-07-07 National Institute Of Information And Communications Technology 送信装置、受信装置、送信方法、受信方法、ならびに、プログラム
US7370264B2 (en) 2003-12-19 2008-05-06 Stmicroelectronics, Inc. H-matrix for error correcting circuitry
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US8180931B2 (en) 2004-01-20 2012-05-15 Super Talent Electronics, Inc. USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
WO2005078732A1 (en) 2004-02-05 2005-08-25 Iota Technology, Inc. Electronic memory with tri-level cell pair
US7049865B2 (en) 2004-03-05 2006-05-23 Intel Corporation Power-on detect circuit for use with multiple voltage domains
US7308048B2 (en) 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
US20050213686A1 (en) 2004-03-26 2005-09-29 Texas Instruments Incorporated Reduced complexity transmit spatial waterpouring technique for multiple-input, multiple-output communication systems
GB0407663D0 (en) 2004-04-03 2004-05-05 Ibm Variable gain amplifier
JP3822632B2 (ja) 2004-04-16 2006-09-20 ザインエレクトロニクス株式会社 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
US7602246B2 (en) 2004-06-02 2009-10-13 Qualcomm, Incorporated General-purpose wideband amplifier
US7581157B2 (en) 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
US7587012B2 (en) 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
US7599390B2 (en) 2004-07-21 2009-10-06 Rambus Inc. Approximate bit-loading for data transmission over frequency-selective channels
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7697915B2 (en) 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
US8030999B2 (en) 2004-09-20 2011-10-04 The Trustees Of Columbia University In The City Of New York Low voltage operational transconductance amplifier circuits
US7869546B2 (en) 2004-09-30 2011-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Multicode transmission using Walsh Hadamard transform
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7746764B2 (en) 2004-10-22 2010-06-29 Parkervision, Inc. Orthogonal signal generation using vector spreading and combining
KR100590681B1 (ko) * 2004-10-26 2006-06-19 에스케이 텔레콤주식회사 와이브로 시스템에서 ｔｄｄ 광중계기의 시간 지연 보상을위한 스위칭 시간 결정 방법 및 그를 위한 ｔｄｄ 광중계기
US7346819B2 (en) 2004-10-29 2008-03-18 Rambus Inc. Through-core self-test with multiple loopbacks
TWI269524B (en) 2004-11-08 2006-12-21 Richwave Technology Corp Low noise and high gain low noise amplifier
TWI239715B (en) 2004-11-16 2005-09-11 Ind Tech Res Inst Programmable gain current amplifier
ITVA20040054A1 (it) 2004-11-23 2005-02-23 St Microelectronics Srl Metodo per stimare coefficienti di attenuazione di canali, metodo di ricezione di simboli e relativi ricevitore e trasmettitore a singola antenna o multi-antenna
US7496162B2 (en) 2004-11-30 2009-02-24 Stmicroelectronics, Inc. Communication system with statistical control of gain
US20060126751A1 (en) 2004-12-10 2006-06-15 Anthony Bessios Technique for disparity bounding coding in a multi-level signaling system
US7349484B2 (en) 2004-12-22 2008-03-25 Rambus Inc. Adjustable dual-band link
US7457393B2 (en) 2004-12-29 2008-11-25 Intel Corporation Clock recovery apparatus, method, and system
US7882413B2 (en) 2005-01-20 2011-02-01 New Jersey Institute Of Technology Method and/or system for space-time encoding and/or decoding
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
JP4897783B2 (ja) 2005-03-08 2012-03-14 クゥアルコム・インコーポレイテッド パルス位置変調と階層変調とを組み合わせた送信方法および装置
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7335976B2 (en) 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
US7330058B2 (en) 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
US7639746B2 (en) 2005-07-01 2009-12-29 Apple Inc. Hybrid voltage/current-mode transmission line driver
US7477531B2 (en) 2005-08-02 2009-01-13 Rockwell Automation Technologies, Inc. Compensation circuit for use with a three-phase drive powering a single-phase load
US7808883B2 (en) 2005-08-08 2010-10-05 Nokia Corporation Multicarrier modulation with enhanced frequency coding
TW200710801A (en) 2005-09-02 2007-03-16 Richtek Techohnology Corp Driving circuit and method of electroluminescence display
US7650525B1 (en) 2005-10-04 2010-01-19 Force 10 Networks, Inc. SPI-4.2 dynamic implementation without additional phase locked loops
CN101313508B (zh) 2005-11-22 2011-07-20 松下电器产业株式会社 相位比较器和相位调整电路
US7570704B2 (en) 2005-11-30 2009-08-04 Intel Corporation Transmitter architecture for high-speed communications
CN101001199A (zh) * 2006-01-11 2007-07-18 中兴通讯股份有限公司 一种高速多位并行数据总线的数据处理方法
JP4705858B2 (ja) 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
US7987415B2 (en) 2006-02-15 2011-07-26 Samsung Electronics Co., Ltd. Method and system for application of unequal error protection to uncompressed video for transmission over wireless channels
US7694204B2 (en) 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
US7356213B1 (en) 2006-03-28 2008-04-08 Sun Microsystems, Inc. Transparent switch using optical and electrical proximity communication
US8129969B1 (en) 2006-04-07 2012-03-06 Marvell International Ltd. Hysteretic inductive switching regulator with power supply compensation
US20070263711A1 (en) 2006-04-26 2007-11-15 Theodor Kramer Gerhard G Operating DSL subscriber lines
US7539532B2 (en) 2006-05-12 2009-05-26 Bao Tran Cuffless blood pressure monitoring appliance
US8091006B2 (en) 2006-06-02 2012-01-03 Nec Laboratories America, Inc. Spherical lattice codes for lattice and lattice-reduction-aided decoders
KR100806117B1 (ko) 2006-06-23 2008-02-21 삼성전자주식회사 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
US7688102B2 (en) 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US7925030B2 (en) 2006-07-08 2011-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Crosstalk cancellation using load impedence measurements
US7439761B2 (en) 2006-07-12 2008-10-21 Infineon Technologies Ag Apparatus and method for controlling a driver strength
CA2657267C (en) 2006-07-13 2013-07-16 Qualcomm Incorporated Video coding with fine granularity scalability using cycle-aligned fragments
US7933770B2 (en) 2006-07-14 2011-04-26 Siemens Audiologische Technik Gmbh Method and device for coding audio data based on vector quantisation
US8295250B2 (en) 2006-07-24 2012-10-23 Qualcomm Incorporated Code interleaving for a structured code
US7336112B1 (en) 2006-08-21 2008-02-26 Huaya Microelectronics, Ltd. False lock protection in a delay-locked loop (DLL)
US20080104374A1 (en) 2006-10-31 2008-05-01 Motorola, Inc. Hardware sorter
US7873980B2 (en) 2006-11-02 2011-01-18 Redmere Technology Ltd. High-speed cable with embedded signal format conversion and power control
US7698088B2 (en) 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
US20080159448A1 (en) 2006-12-29 2008-07-03 Texas Instruments, Incorporated System and method for crosstalk cancellation
US7462956B2 (en) 2007-01-11 2008-12-09 Northrop Grumman Space & Mission Systems Corp. High efficiency NLTL comb generator using time domain waveform synthesis technique
US8660020B2 (en) * 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP4864769B2 (ja) 2007-03-05 2012-02-01 株式会社東芝 Ｐｌｌ回路
CN101286775A (zh) 2007-04-12 2008-10-15 北京三星通信技术研究有限公司 采用增强信号检测的多天线空间复用系统
WO2008130878A2 (en) 2007-04-19 2008-10-30 Rambus Inc. Techniques for improved timing control of memory devices
US8199841B1 (en) * 2007-04-26 2012-06-12 Marvell International Ltd. Channel tracking in a wireless multiple-input multiple-output (MIMO) communication system
KR100871711B1 (ko) 2007-05-03 2008-12-08 삼성전자주식회사 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법
EP2156555A4 (en) 2007-06-05 2013-07-24 Rambus Inc TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK
CN101072048B (zh) 2007-06-13 2013-12-04 华为技术有限公司 信息参数的调整方法及装置
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US20090059782A1 (en) 2007-08-29 2009-03-05 Rgb Systems, Inc. Method and apparatus for extending the transmission capability of twisted pair communication systems
CN101399798B (zh) 2007-09-27 2011-07-06 北京信威通信技术股份有限公司 一种ofdma无线通信系统的稳健信号传输方法及装置
WO2009046014A2 (en) 2007-10-01 2009-04-09 Rambus Inc. Simplified receiver for use in multi-wire communication
US9197470B2 (en) 2007-10-05 2015-11-24 Innurvation, Inc. Data transmission via multi-path channels using orthogonal multi-frequency signals with differential phase shift keying modulation
JP5465376B2 (ja) 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
US8279094B2 (en) 2007-10-24 2012-10-02 Rambus Inc. Encoding and decoding techniques with improved timing margin
US7899653B2 (en) 2007-10-30 2011-03-01 Micron Technology, Inc. Matrix modeling of parallel data structures to facilitate data encoding and/or jittery signal generation
JP2009118049A (ja) 2007-11-05 2009-05-28 Panasonic Corp 離散時間型増幅回路及びアナログ・ディジタル変換器
US8245094B2 (en) 2007-11-20 2012-08-14 California Institute of Technology Texas A & M Rank modulation for flash memories
JP2009134573A (ja) 2007-11-30 2009-06-18 Nec Corp マルチチップ半導体装置およびデータ転送方法
US8429492B2 (en) 2007-11-30 2013-04-23 Marvell World Trade Ltd. Error correcting code predication system and method
US8159376B2 (en) 2007-12-07 2012-04-17 Rambus Inc. Encoding and decoding techniques for bandwidth-efficient communication
EP2071785B1 (en) 2007-12-14 2021-05-05 Vodafone Holding GmbH Blind channel estimation
US8588254B2 (en) 2007-12-17 2013-11-19 Broadcom Corporation Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
KR100934007B1 (ko) 2007-12-18 2009-12-28 한국전자통신연구원 다중입력 다중출력 수신기에서 다차원 검출 장치 및방법과, 이를 이용한 수신 장치
ATE545091T1 (de) 2007-12-19 2012-02-15 Rambus Inc Asymmetrische kommunikation bei gemeinsamen verbindungen
US8253454B2 (en) 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
WO2009084121A1 (en) 2007-12-28 2009-07-09 Nec Corporation Signal processing for multi-sectored wireless communications system and method thereof
US8055095B2 (en) 2008-01-23 2011-11-08 Sparsense, Inc. Parallel and adaptive signal processing
CN101499048A (zh) 2008-01-29 2009-08-05 国际商业机器公司 总线编/解码方法和总线编/解码器
FR2927205A1 (fr) 2008-01-31 2009-08-07 Commissariat Energie Atomique Procede de codage spatio-temporel a faible papr pour systeme de communication multi-antenne de type uwb impulsionnel
US7841909B2 (en) 2008-02-12 2010-11-30 Adc Gmbh Multistage capacitive far end crosstalk compensation arrangement
KR20090090928A (ko) 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
CN101478286A (zh) 2008-03-03 2009-07-08 锐迪科微电子（上海）有限公司 方波-正弦波信号转换方法及转换电路
WO2009111175A1 (en) 2008-03-06 2009-09-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
KR100963410B1 (ko) 2008-03-11 2010-06-14 한국전자통신연구원 릴레이 시스템에서 신호점 재배열 또는 중첩 변조를 기반으로 하는 협력 수신 다이버시티 장치 및 방법
US7990185B2 (en) 2008-05-12 2011-08-02 Menara Networks Analog finite impulse response filter
US8498344B2 (en) 2008-06-20 2013-07-30 Rambus Inc. Frequency responsive bus coding
CN101610115A (zh) 2008-06-20 2009-12-23 华为技术有限公司 光信号的产生方法及装置
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
FR2933556B1 (fr) 2008-07-07 2010-08-20 Excem Circuit de reception pseudo-differentiel
CN102016813A (zh) 2008-07-27 2011-04-13 拉姆伯斯公司 用于平衡接收端电源负载的方法和系统
US8341492B2 (en) 2008-07-28 2012-12-25 Broadcom Corporation Quasi-cyclic LDPC (low density parity check) code construction
EP2326002B1 (en) 2008-08-18 2015-07-29 Nippon Telegraph And Telephone Corporation Vector synthesis type phase shifter, optical transceiver, and control circuit
US20100046644A1 (en) 2008-08-19 2010-02-25 Motorola, Inc. Superposition coding
FR2936384A1 (fr) 2008-09-22 2010-03-26 St Microelectronics Grenoble Dispositif d'echange de donnees entre composants d'un circuit integre
US8442099B1 (en) 2008-09-25 2013-05-14 Aquantia Corporation Crosstalk cancellation for a common-mode channel
US8103287B2 (en) 2008-09-30 2012-01-24 Apple Inc. Methods and apparatus for resolving wireless signal components
US8601338B2 (en) 2008-11-26 2013-12-03 Broadcom Corporation Modified error distance decoding of a plurality of signals
KR101173942B1 (ko) 2008-11-28 2012-08-14 한국전자통신연구원 데이터 송신 장치, 데이터 수신 장치, 데이터 전송 시스템 및 데이터 전송 방법
US8917783B2 (en) 2008-12-03 2014-12-23 Rambus Inc. Resonance mitigation for high-speed signaling
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
WO2010078384A2 (en) * 2008-12-31 2010-07-08 Rambus Inc. Method and apparatus for correcting phase errors during transient events in high-speed signaling systems
US8472513B2 (en) 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
JP4748227B2 (ja) 2009-02-10 2011-08-17 ソニー株式会社 データ変調装置とその方法
WO2012024507A2 (en) 2010-08-18 2012-02-23 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
TWI430622B (zh) 2009-02-23 2014-03-11 Inst Information Industry 訊號傳輸裝置、傳輸方法及其電腦程式產品
US8428177B2 (en) 2009-02-25 2013-04-23 Samsung Electronics Co., Ltd. Method and apparatus for multiple input multiple output (MIMO) transmit beamforming
CN102396170A (zh) 2009-04-16 2012-03-28 日本电气株式会社 检测并行信号之间时滞的方法和系统
JP5316194B2 (ja) 2009-04-20 2013-10-16 ソニー株式会社 Ａｄ変換器
US8437440B1 (en) 2009-05-28 2013-05-07 Marvell International Ltd. PHY frame formats in a system with more than four space-time streams
JP5187277B2 (ja) 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法
CN101945073B (zh) * 2009-07-03 2013-02-27 中兴通讯股份有限公司 基于导频的时偏估计装置和方法
WO2011009584A2 (en) 2009-07-20 2011-01-27 Lantiq Deutschland Gmbh Method and apparatus for vectored data communication
US9566439B2 (en) 2009-07-20 2017-02-14 Saluda Medical Pty Limited Neuro-stimulation
JP5272948B2 (ja) 2009-07-28 2013-08-28 ソニー株式会社 増幅回路、半導体集積回路、無線伝送システム、通信装置
TW201106663A (en) 2009-08-05 2011-02-16 Novatek Microelectronics Corp Dual-port input equalizer
WO2011051448A2 (en) 2009-10-30 2011-05-05 Bangor University Synchronisation process in optical frequency division multiplexing transmission systems
US8681894B2 (en) 2009-11-03 2014-03-25 Telefonaktiebolaget L M (Publ) Digital affine transformation modulated power amplifier for wireless communications
US8279745B2 (en) 2009-11-23 2012-10-02 Telefonaktiebolaget L M Ericsson (Publ) Orthogonal vector DSL
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
TWI562554B (en) 2009-12-30 2016-12-11 Sony Corp Communications system and device using beamforming
US8295336B2 (en) 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
WO2011119359A2 (en) 2010-03-24 2011-09-29 Rambus Inc. Coded differential intersymbol interference reduction
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8718184B1 (en) 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US9071476B2 (en) * 2010-05-20 2015-06-30 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US8880783B2 (en) 2011-07-05 2014-11-04 Kandou Labs SA Differential vector storage for non-volatile memory
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US8989317B1 (en) 2010-05-20 2015-03-24 Kandou Labs, S.A. Crossbar switch decoder for vector signaling codes
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9450744B2 (en) * 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9246713B2 (en) * 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9059816B1 (en) 2010-05-20 2015-06-16 Kandou Labs, S.A. Control loop management and differential delay correction for vector signaling code communications links
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US8755426B1 (en) 2012-03-15 2014-06-17 Kandou Labs, S.A. Rank-order equalization
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range
US8578246B2 (en) 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US8897134B2 (en) 2010-06-25 2014-11-25 Telefonaktiebolaget L M Ericsson (Publ) Notifying a controller of a change to a packet forwarding configuration of a network element over a communication channel
US9331962B2 (en) 2010-06-27 2016-05-03 Valens Semiconductor Ltd. Methods and systems for time sensitive networks
US8602643B2 (en) 2010-07-06 2013-12-10 David Phillip Gardiner Method and apparatus for measurement of temperature and rate of change of temperature
US8159377B2 (en) 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8773964B2 (en) 2010-09-09 2014-07-08 The Regents Of The University Of California CDMA-based crosstalk cancellation for on-chip global high-speed links
US8429495B2 (en) 2010-10-19 2013-04-23 Mosaid Technologies Incorporated Error detection and correction codes for channels and memories with incomplete error characteristics
US20120106539A1 (en) 2010-10-27 2012-05-03 International Business Machines Corporation Coordinating Communications Interface Activities in Data Communicating Devices Using Redundant Lines
US8681839B2 (en) * 2010-10-27 2014-03-25 International Business Machines Corporation Calibration of multiple parallel data communications lines for high skew conditions
JP5623883B2 (ja) 2010-11-29 2014-11-12 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバ
WO2012082854A2 (en) 2010-12-17 2012-06-21 Mattson Technology, Inc. Inductively coupled plasma source for plasma processing
US8750176B2 (en) 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US8620166B2 (en) 2011-01-07 2013-12-31 Raytheon Bbn Technologies Corp. Holevo capacity achieving joint detection receiver
WO2012121689A1 (en) 2011-03-04 2012-09-13 Hewlett-Packard Development Company, L.P. Antipodal-mapping-based encoders and decoders
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
CA2839560C (en) 2011-06-16 2016-10-04 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Entropy coding of motion vector differences
EP2557687B1 (en) 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
US8598930B2 (en) 2011-08-23 2013-12-03 Intel Corporation Digital delay-locked loop with drift sensor
TW201310897A (zh) 2011-08-29 2013-03-01 Novatek Microelectronics Corp 具動態轉導補償之多輸入差動放大器
WO2013036319A1 (en) 2011-09-07 2013-03-14 Commscope, Inc. Of North Carolina Communications connectors having frequency dependent communications paths and related methods
TWI446735B (zh) * 2011-10-20 2014-07-21 Univ Nat Sun Yat Sen 合作式通訊系統及其時間延遲補償方法
CN103907285B (zh) 2011-11-02 2017-05-17 马维尔国际贸易有限公司 差分放大器
US9444656B2 (en) 2011-11-04 2016-09-13 Altera Corporation Flexible receiver architecture
US8854945B2 (en) 2011-11-09 2014-10-07 Qualcomm Incorporated Enhanced adaptive gain control in heterogeneous networks
US20150049798A1 (en) 2011-12-06 2015-02-19 Rambus Inc. Receiver with enhanced isi mitigation
JP5799786B2 (ja) 2011-12-09 2015-10-28 富士電機株式会社 オートゼロアンプ及び該アンプを使用した帰還増幅回路
US8898504B2 (en) 2011-12-14 2014-11-25 International Business Machines Corporation Parallel data communications mechanism having reduced power continuously calibrated lines
EP2792064A1 (en) 2011-12-15 2014-10-22 Marvell World Trade Ltd. Rf power detection circuit with insensitivity to process, temperature and load impedance variation
FR2985125A1 (fr) 2011-12-21 2013-06-28 France Telecom Procede de transmission d'un signal numerique pour un systeme ms-marc semi-orthogonal, produit programme et dispositif relais correspondants
US8520348B2 (en) 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
US8750406B2 (en) 2012-01-31 2014-06-10 Altera Corporation Multi-level amplitude signaling receiver
US8615062B2 (en) 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US8964825B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Analog signal current integrators with tunable peaking function
JP5597660B2 (ja) 2012-03-05 2014-10-01 株式会社東芝 Ａｄ変換器
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8711919B2 (en) 2012-03-29 2014-04-29 Rajendra Kumar Systems and methods for adaptive blind mode equalization
US8604879B2 (en) 2012-03-30 2013-12-10 Integrated Device Technology Inc. Matched feedback amplifier with improved linearity
US8614634B2 (en) 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
CN102685874B (zh) * 2012-04-12 2018-11-23 南京中兴新软件有限责任公司 一种多个接入点间偏差校准方法、系统和装置
US8717215B2 (en) 2012-05-18 2014-05-06 Tensorcom, Inc. Method and apparatus for improving the performance of a DAC switch array
US9183085B1 (en) 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US9448064B2 (en) 2012-05-24 2016-09-20 Qualcomm Incorporated Reception of affine-invariant spatial mask for active depth sensing
JP5792690B2 (ja) 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US8961239B2 (en) 2012-09-07 2015-02-24 Commscope, Inc. Of North Carolina Communication jack having a plurality of contacts mounted on a flexible printed circuit board
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
US9093791B2 (en) 2012-11-05 2015-07-28 Commscope, Inc. Of North Carolina Communications connectors having crosstalk stages that are implemented using a plurality of discrete, time-delayed capacitive and/or inductive components that may provide enhanced insertion loss and/or return loss performance
US8873606B2 (en) 2012-11-07 2014-10-28 Broadcom Corporation Transceiver including a high latency communication channel and a low latency communication channel
US8975948B2 (en) 2012-11-15 2015-03-10 Texas Instruments Incorporated Wide common mode range transmission gate
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
US9397868B1 (en) 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
US9048824B2 (en) 2012-12-12 2015-06-02 Intel Corporation Programmable equalization with compensated impedance
KR102003926B1 (ko) 2012-12-26 2019-10-01 에스케이하이닉스 주식회사 디엠퍼시스 버퍼 회로
EP2926260B1 (en) 2013-01-17 2019-04-03 Kandou Labs S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
US9069995B1 (en) 2013-02-21 2015-06-30 Kandou Labs, S.A. Multiply accumulate operations in the analog domain
US9172412B2 (en) 2013-03-11 2015-10-27 Andrew Joo Kim Reducing electromagnetic radiation emitted from high-speed interconnects
US9355693B2 (en) 2013-03-14 2016-05-31 Intel Corporation Memory receiver circuit for use with memory of different characteristics
US9203351B2 (en) 2013-03-15 2015-12-01 Megachips Corporation Offset cancellation with minimum noise impact and gain-bandwidth degradation
US9152495B2 (en) 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
CN103516650B (zh) 2013-09-10 2016-06-01 华中科技大学 一种mimo无线通信非相干酉空时调制的对跖解调方法及对跖解调器
US8976050B1 (en) 2013-09-12 2015-03-10 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
CN105993151B (zh) * 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US20150220472A1 (en) 2014-02-05 2015-08-06 Qualcomm Incorporated Increasing throughput on multi-wire and multi-lane interfaces
WO2015131203A1 (en) 2014-02-28 2015-09-03 Kandou Lab, S.A. Clock-embedded vector signaling codes
US10056685B2 (en) * 2014-03-06 2018-08-21 Samsung Electronics Co., Ltd. Antenna array self-calibration
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
GB2527604A (en) 2014-06-27 2015-12-30 Ibm Data encoding in solid-state storage devices
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101943048B1 (ko) 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
CN106576087B (zh) * 2014-08-01 2019-04-12 康杜实验室公司 带内嵌时钟的正交差分向量信令码
JP6498912B2 (ja) 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
US9374250B1 (en) 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
US10341145B2 (en) 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US9832046B2 (en) * 2015-06-26 2017-11-28 Kandou Labs, S.A. High speed communications system
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) * 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
EP3449379B1 (en) 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10312892B2 (en) * 2017-01-31 2019-06-04 International Business Machines Corporation On-chip waveform measurement
CN110612500B (zh) * 2017-02-28 2023-08-04 康杜实验室公司 多线路时偏的测量和校正方法
US10693473B2 (en) 2017-05-22 2020-06-23 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
CN107466462B (zh) * 2017-06-07 2020-06-23 香港应用科技研究院有限公司 用于精确时偏估计的方法和装置
US10116468B1 (en) * 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
KR102541227B1 (ko) * 2018-06-11 2023-06-08 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103338A1 (en) 2005-10-13 2007-05-10 Teo Jeff B K System and method for measuring and correcting data lane skews

Also Published As

Publication number Publication date
US20190013927A1 (en) 2019-01-10
WO2019010205A1 (en) 2019-01-10
CN114710253A (zh) 2022-07-05
US11251934B2 (en) 2022-02-15
EP3649753A4 (en) 2021-04-07
US11784782B2 (en) 2023-10-10
KR102312213B1 (ko) 2021-10-15
US20200313841A1 (en) 2020-10-01
KR20210027518A (ko) 2021-03-10
US11563554B2 (en) 2023-01-24
US10686583B2 (en) 2020-06-16
EP3649753A1 (en) 2020-05-13
US20220173883A1 (en) 2022-06-02
CN111149308A (zh) 2020-05-12
US20230163940A1 (en) 2023-05-25
KR20200037785A (ko) 2020-04-09
CN111149308B (zh) 2022-04-12
CN114710254A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102224387B1 (ko) 다중와이어 스큐를 측정 및 정정하기 위한 방법
KR102346908B1 (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
KR102541225B1 (ko) 눈 스코프 측정치의 판정 피드백 등화 보정
KR102384609B1 (ko) 멀티 레인 데이터 수신기의 클럭 데이터 복구
US11424904B2 (en) Method for measuring and correcting multiwire skew

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant