CN110612500B - 多线路时偏的测量和校正方法 - Google Patents

多线路时偏的测量和校正方法 Download PDF

Info

Publication number
CN110612500B
CN110612500B CN201880027857.9A CN201880027857A CN110612500B CN 110612500 B CN110612500 B CN 110612500B CN 201880027857 A CN201880027857 A CN 201880027857A CN 110612500 B CN110612500 B CN 110612500B
Authority
CN
China
Prior art keywords
line
values
sampling
data stream
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880027857.9A
Other languages
English (en)
Other versions
CN110612500A (zh
Inventor
阿里·霍马提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Priority to CN202310861092.1A priority Critical patent/CN116860070A/zh
Publication of CN110612500A publication Critical patent/CN110612500A/zh
Application granted granted Critical
Publication of CN110612500B publication Critical patent/CN110612500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

描述了用于依次获得多个数据流的方法和系统，该多个数据流包括无偏条件数据流，前偏条件数据流以及后偏条件数据流；针对所述多个数据流中的每一数据流，通过获得一组相应眼图测量值计算一组相应代价函数值，所述眼图测量值通过调节用于生成所述数据流的多个采样值的采样器的采样阈值的方式获得，所述多个采样值包括边沿采样值和数据采样值，其中，所述数据流的采样速率等于所述数据流速率的两倍；根据所述一组相应眼图测量值计算所述一组相应代价函数值；以及根据计算出的各组代价函数值的比较结果，生成时偏控制信号。

Description

多线路时偏的测量和校正方法
相关申请的交叉引用
本申请要求申请号为62/464597，申请日为2017年2月28日，发明人为AliHormati，名称为《多线路时偏的测量和校正方法》的美国临时专利申请的优先权，并通过引用将其内容整体并入本文，以供所有目的之用。
背景技术
以下在先申请通过引用整体并入本文，以供所有目的之用：
公开号为2011/0268225，申请号为12/784414，申请日为2010年5月20日，发明人为Harm Cronie和Amin Shokrollahi，名称为《正交差分向量信令》的美国专利申请，下称《Cronie I》；
申请号为13/842740，申请日为2013年3月15日，发明人为Brian Holden、AminShokrollahi和Anant Singh，名称为《芯片间通信用向量信令码中时偏耐受方法以及用于芯片间通信用向量信令码的高级检测器》的美国专利申请，下称《Holden I》；
申请号为14/612241，申请日为2015年8月4日，发明人为Amin Shokrollahi，AliHormati和Roger Ulrich，名称为《低符号间干扰比低功率芯片间通信方法和装置》的美国专利申请，下称《Shokrollahi I》；
申请号为14/926958，申请日为2015年10月29日，发明人为Richard Simpson，Andrew Stewart和Ali Hormati，名称为《用于向量信令码通信链路的时钟数据对准系统》的美国专利申请，下称《Simpson I》；
申请号为14/717717，申请日为2015年5月20日，发明人为Richard Simpson和Roger Ulrich，名称为《针对向量信令码通信链路的控制回路管理及差分时延检测和校正》的美国专利申请，下称《Simpson II》；
申请号为14/315306，申请日为2014年6月25日，发明人为Roger Ulrich，名称为《高速芯片间通信多电平驱动器》的美国专利申请，下称《Ulrich I》。
此外，本申请中还引用以下现有技术参考文献：
专利号为7693088，授权日为2010年4月6日，发明人为Dwight D.Daugherty等人，名称为《利用数据眼图监视器进行数据速率检测的方法和装置》的美国专利，下称《Daugherty》。
技术领域
本发明实施方式总体涉及通信系统电路，尤其涉及在经芯片间通信所使用的高速多线路接口传输的通信信号接收后，对信号到达时间之间的差异进行测量和减小。
背景技术
在现代数字系统中，数字信息以高效可靠的方式进行处理。在这一背景下，数字信息理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示，而且还可由有限集合内的数字表示。
为了提高总带宽，大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路当中的每一条或每一对均可称为信道或链路，而且多个信道组成电子部件之间的通信总线。在物理电路层级上，芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外，高频应用中，还可采用微带或带状PCB迹线。
常用总线线路信号传输方法包括单端信令法和差分信令法。在要求高速通信的应用中，这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进一步优化。最近提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统在发射端将数字信息转换为向量码字形式的另一种表示空间，该向量码字依据传输信道的特性和通信系统的设计约束条件权衡选择，以在功耗、引脚利用率及速度之间实现更优的取舍。这一过程在本申请中称为“编码”。编码后的码字作为一组信号从发射机传输至一个或多个接收机，该传输通常经多条线路或通信信道以大致并行的方式实现。在接收端，接收机将所接收的与码字对应的信号反转为最初的数字信息表示空间。这一过程在本申请中称为“解码”。
无论何种编码方法，均须对接收装置所接收的信号间隔进行采样(或者以其他方式记录其信号值)，而且无论传输信道的延迟、干扰及噪声条件如何，该采样间隔均须以最佳方式表示最初的发送值。该采样(也称“切片”)操作(即确定最接近阈值的信号点的操作)由相应的时钟与数据对准(CDA)定时系统控制，并由该系统确定合适的采样时间。当一组信号以基本并行的方式经多条线路或通信信道传输时，该多条线路或信道中发生的传播延时之间的差异可导致含有该组信号的码字元素(或码字字元)的接收时间彼此不同，这一现象称为“时偏(skew)”。当时偏未得到纠正时，其可使得接收码字失去内部关联性，因此难以解码。
发明内容
为了对经通信系统传输的数据值进行可靠检测，接收机须谨慎选择信号值幅度接收时间，并对这些信号值幅度进行准确测量。对于基本并行传输的向量信令码而言，上述时间选择由以下两个环节组成：对从各条线路或通信信道接收的各个码字字元进行准确采样；无论整个接收码字的组成码元之间在接收时存在何等差异，均能准确解读整个接收码字。
向量信令码码字内的传播时间差(即“时偏”)可由传输路径长度或传播速度差异造成，而且既可为恒定值，也可随时间变化。因此，接收机的时偏测量准确度对后续的时偏校正至关重要。时偏测量的一例为在码字解码前，在各条线路或符号数据路径中引入可变时延。
在此处所述的方法和系统中：依次获得多个数据流，该多个数据流包括无偏条件数据流，前偏条件数据流以及后偏条件数据流；针对所述多个数据流中的每一数据流，通过如下方式计算一组相应代价函数值：获得一组相应眼图测量值，所述眼图测量值通过调节用于生成所述数据流的多个采样值的采样器的采样阈值的方式获得，所述多个采样值包括边沿采样值和数据采样值，其中，所述数据流的采样速率等于所述数据流速率的两倍；以及根据所述一组相应眼图测量值计算所述一组相应代价函数值；以及根据计算出的各组代价函数值的比较结果，生成时偏控制信号。
附图说明
图1所示为本发明方法的一种接收机实施方式。
图2A所示为高时偏子信道的采样间隔。
图2B所示为将发送数据在前后相继的单位时间间隔内重复的子信道的相同采样间隔。
图3所示为向量信令码检测器的部分接收信号眼图(仅示出信号跃迁)，从该图可确定与文中所述测量相关的特征。
图4为根据一些实施方式的时钟恢复电路框图。
图5为根据一些实施方式的数据模式分析电路框图。
图6为根据一些实施方式的时偏控制电路框图。
图7为根据一些实施方式的方法流程图。
图8为根据一些实施方式的可调节输入延迟模块示意图。
图9为根据一些实施方式的采样器框图。
具体实施方式
如《Cronie I》中所述，向量信令码可用于例如在系统内的两个集成电路装置之间形成极高带宽的数据通信链路。其中，多条数据通信信道通过分别传输向量信令码的各个符号而共同传输该向量信令码的码字。根据所使用的具体向量信令码的不同，组成通信链路的信道数目少至两条，多至八条或八条以上。此外，各个符号(例如在任何单条通信信道中传输的各符号)可使用多个(通常为3个或3个以上)信号电平。
本申请中描述的实施方式还可应用于任何需要通过多条信道或信道单元的相互协调而生成连贯一致的总结果的通信或存储方法中。
输入采样电路
高速集成电路接收机的传统做法包括，在采样装置内完成每一数据线路的端接(该线路之前已经过放大和频率均衡等所有相关前端处理)。其中，该采样装置同时在时间和幅度两个维度上的约束条件下实施测量。在一种例示实施方式中，所述采样装置由采样保持电路和下游的阈值检测器或数字比较器构成，所述采样保持电路用于对要测量的时间间隔进行限制，所述阈值检测器或数字比较器用于确定该测量时间间隔内的信号是否高于或低于参考值(或者，在一些实施方式中，是否处于参考值所设定的上下限值范围内)。在另一实施方式中，所述采样装置可类似于边沿触发式触发器，即应时钟信号的跃迁而对输入信号的状态进行采样。在下文中，以“采样装置”或更为精简的“采样器”两词，暗含同时在时间和幅度两个维度上的约束条件下实施测量之意，以表示接收机的上述输入测量功能部件，而不采用非本领域中作为同义词使用但意义不太直观的等同词“切片器”。
图3所示的示意性接收机“眼图”分别示出了能够和不能通过上述测量产生准确可靠检测结果(即处于采样器时间和幅度测量窗口的上下允许限值范围内)的输入信号值。
上述采样测量中采用时钟数据对准(CDA)电路，其中，该CDA电路从上述数据线路本身或专用的时钟输入信号中提取时间信息，并利用所提取的信息生成对数据线路采样装置所使用的时间间隔进行控制的时钟信号。在实际应用中，可由锁相环(PLL)或延迟锁定环(DLL)等众所周知的电路实施上述时钟提取操作，其中，该电路在其操作过程中还可生成高频内部时钟、多个时钟相位等物，以为接收机的操作提供支持。通常，CDA设置为在待采样信号处于稳定状态时，即在图2A中箭头标出的所谓“眼图中心”时间间隔内进行采样，以使得采样时钟与待采样数据“对准”，从而实现采样结果的质量和准确度的优化。
系统环境
出于描述而非限制目的，以下各例假设了一种含由具有不大于25毫米的相同路径长度以及相同传输线路特性的八条线路彼此连接的一台发送集成电路装置和一台接收集成电路装置的通信系统环境，信令速率为25Gb/秒/线路，相应单位传输时间间隔为40皮秒。其中，使用《Shokrollahi I》所述的5b6w“透翅”(Glasswing)向量信令码经所述线路当中的六条传输5个数据值(如下所述，每一数据值均由所述向量信令码的子信道承载)，剩余的两条线路用于传输时钟信号。在这一例示环境中，可通过连续时间线性均衡(ContinuousTime Linear Equalizaiton,CTLE)技术获得足够高的信号接收效果，无需使用通过决策反馈均衡(Decision Feedback Equalizaiton,DFE)法获得的技术等更加高级的接收均衡技术。
此外，还假设，所述例示通信信道可含有可能因印刷电路板的构成方式或迹线走线方式的差异导致的时偏。其中，“低时偏”实施例假设各条线路信号传播时间之间的差异小于5皮秒，“高时偏”实施例假设该差异高达30皮秒，但本发明不限于此。相应地，低时偏校正实施方式所要解决的问题一般为如何使得系统内眼图已部分张开的子信道实现最大程度的水平眼开度，高时偏校正实施方式需要解决的首先问题可能在于，一个或多个子信道可能根本无任何水平眼开度。
图1所示为向量信令码通信接收机的一种例示实施方式。在该框图中，六条数据线路的输入信号W0～W5均由延迟元件200处理，所得信号随后进入连续时间线性均衡器(Continuous Time Linear Equalizers,CTLE)120，以供选择性放大和/或频率补偿处理。此外，CTLE电路还通常用于提供额外的高频增益(也称高频“峰化”)，以补偿与频率相关的传输介质损耗。所得已处理线路信号S0～S5提供至多输入比较器(Multi-inputcomparatores,MIC)130，以对向量信令码MIC0～MIC4的子信道进行解码。这些子信道的输出信号以时钟恢复子系统150(用于提供以上所述的CDA功能)所确定的时间间隔进行采样140，以产生子信道1～5的数据输出。
在一些实施方式中，部分或全部的子信道输出端还设有额外的采样器，以促进时序的分析和/或管理。作为一例，此类额外采样器可在时钟早到或晚到时触发，以对信号跃迁进行检测，从而优化CDA的操作。作为另一例，此类额外采样器可设有用于促进垂直眼开度测量的可调节偏移切片电压。
各线路信号到达时间之间的差异(或“时偏”)可延迟或干扰向量信令码的正确检测时间。该时偏可因传输路径元件(如线路)的长度或传播速差异造成，而且既可恒定不变，也可随时间变化。因此，接收机的时偏测量准确度对后续的时偏校正至关重要。时偏测量的一例为在码字解码前，在各条线路或符号数据路径中引入可变时延。
在一些实施方式中，提供一种包括采样器140的装置，该采样器用于依次接收多个数据流，并针对每一数据流，通过以两倍于该数据流速率的采样时钟速率对该数据流进行采样而生成一组相应采样值，所述多个数据流包括无偏条件(current condition)数据流，前偏条件数据流以及后偏条件数据流，所述多个采样值包括边沿采样值和数据采样值。该装置还包括用于生成时偏控制信号的时偏控制电路160，该时偏控制电路包括：用于为每一数据流形成一组相应眼图测量值的眼图测量电路605，其中，所述眼图测量值通过调节用于生成所述一组采样值的采样器的采样阈值的方式形成；用于根据所述一组相应眼图测量值计算一组相应代价函数值的代价函数计算器610；以及根据计算出的各组代价函数值的比较结果生成所述时偏控制信号的代价函数比较电路615。
在一些实施方式中，所述装置还包括多输入比较器(MIC)130，用于向所述采样器提供所述多个数据流。在一些实施方式中，该装置还包括延迟电路200，用于将所述MIC的输入线路设置至无偏条件、前偏条件以及后偏条件。在一些实施方式中，所述延迟电路用于通过调节线路的阳极电容而对所述输入线路进行设置。在一些实施方式中，所述时偏控制信号包含多个比特，所述延迟电路元件200用于根据所述时偏控制信号的所述多个比特导通一个或多个晶体管，从而将一个或多个电容器连接至所述线路。在一些实施方式中，所述时偏控制信号经反向信道发送至发射机，以供该发射机设置所述无偏、前偏及后偏条件。
在一些实施方式中，所述多个眼图测量值包括最高和最低眼图采样测量值(图3中分别示为眼图测量值A和D)以及最高和最低边沿采样测量值(图3中分别示为眼图测量值B和C)。需要注意的是，图3仅示出了跃迁信号线。所述测量电路包括本文所述的信号跃迁检测或数据模式分析功能，以使得“0”至“1”和“1”至“0”的跃迁可确保B和C的值能够被确保捕获。
在一些实施方式中，每一数据流均为半速数据流，而所述采样时钟为全速采样时钟。在一些实施方式中，每一数据流均为全速数据流，而所述采样时钟为倍速采样时钟。在一些实施方式中，所述时偏控制信号用于先通过以全速采样时钟对半速数据流进行采样而生成时偏粗控信号，然后通过以倍速采样时钟对全速数据流进行采样而生成时偏精控信号。
图4为根据一些实施方式的时钟恢复电路150框图。如图所示，时钟恢复电路150包括数据模式分析模块402以及锁相环(PLL)404。数据模式分析模块402可判断跃迁的发生，以使得锁相环404能够根据误差信号进行采样时钟的调节。图5所示为根据一些实施方式的例示数据模式分析模块402。如图所示，数据模式分析模块402包括三个D触发器502，504，506。其中，可通过对触发器502和506的输出进行异或操作508而判断是否发生跃迁(无论下降，还是上升)。触发器504的输出可表示采样时钟是否发生早到或者晚到，而且可直接用作误差信号，或者用于供锁相环404确定误差信号，并调节锁相环的输出时钟。虽然图中示出了D触发器，但是应该理解的是，也可使用其他已知存储电路、移位寄存器以及各种其他装置判断跃迁的发生。上述时钟恢复电路150可用于生成采样速率双倍于接收数据流速率的采样时钟，其中，该采样时钟在跃迁发生时及符号传输中点对所述数据流进行采样。在一些实施方式中，可通过滤波器周期性地更新所述采样时钟，更新方式包括但不限于每X个跃迁更新一次，或每X个单位时间间隔更新一次。
时偏调节和补偿
上述测量方法以及最终的时偏消除均为正常操作所需，而且均通过渐进式地及时补偿各线路信号而实现对到达时间之间差异的补偿。
如图1中由时偏控制电路160输出的时偏控制信号控制的延迟元件200所示，本发明的各种实施方式可将上述实施方式与现有技术中采用可变时延元件、可调节FIFO缓冲器等器件的模拟或数字领域已知方法结合使用。
图8所示为适用于低时偏条件的此类延迟元件的一种实施方式。晶体管810，820，830可分别由时偏控制输入B0，B1，B2导通，以提高线路输入节点相对于地面的电容，其中，提高量分别由电容器C0，C1，C2决定。该额外节点电容与输入传输线路的内阻和端接阻抗一道在线路信号中引入更大的延迟。在一些实施方式中，与线路输入节点连接的电容量对应于与该线路输入节点相关联的线路特有时偏值。当根据多比特时偏控制信号调节所述电容时，可实现对所述线路特有时偏值的调节。
在一种替代实施方式中，延迟元件200设置于所述线路信号路径的其他位置，例如但不限于每一CTLE处理级的输出端，而非接收机的线路输入端。
在一种实施方式中，5fF、10fF、20fF的C0、C1、C2值可实现以二进制方式递增的额外电容，最大总额外电容值为35飞法(FemtoFarad)，对应于大约5皮秒的额外延时。然而，作为一种副作用，所述额外电容还将导致高频响应的轻微劣化。在该实施方式中，当引入5皮秒的上述最大延迟时，将使得12.5GHz下的回波损耗性能(也称S11)将发生1.5dB的下降。
在上述六条线路当中的每条线路对应三个比特的时偏控制信号的实施例中，总时偏控制信号可实施为适于例如由时偏校正处理器160或用于执行下述算法的其他管理处理器设置或调节的十八比特数字控制码字。
上述例示电容值与可切换电容器数并不构成限制，在其他实施方式中，还可采用更少或更多个具有相等电容值、成二进制比率的电容值或针对特定预期条件计算而出的预设电容值的电容器，这些电容器即可分别独立选择，也可组合选择。
在适用于高时偏环境的另一实施方式中，采用模拟跟踪保持电路或采样保持电路作为延迟元件200，以在各线路信号均处于稳定状态的时偏修正时刻对线路信号进行采样。其中，对所得MIC子信道输出进行的采样操作140中使用的采样时钟由时钟恢复电路150至少延迟至所述时偏修正时刻中的最晚时刻。
在另一实施方式中，根据测量接收机经反向通信信道发出的命令，由发射机一侧对各条线路的传输时间进行调节。作为其中一例，可通过以《Ulrich I》所述传输线路驱动器对用于在每一输出线路中输出数据的时钟进行独立相位调节的方式，提供上述功能。
接收机数据检测
如《Holden I》中所述，通过以多输入比较器或混频器(MIC)对多组输入信号进行线性组合的方式，可对向量信令码进行有效检测。以5b6w码为例，通过以五个此类混频器对六个接收数据输入信号的加权子集施加作用，可在无需额外解码操作的情况下，实现五个数据比特的检测。
如图1所示，一种数据接收机实施方式由作用于六条数据线路的六个相同CTLE处理级120构成。均衡处理后的一组接收信号提供给由五个MIC混频器130组成的混频器组。如《Shokrollahi I》中所述，用于5b6w码检测的一组多输入比较器由下式1～5表示：
MIC0＝S0-S1 (式1)
MIC1＝1/2 S0+1/2 S1-S2 (式2)
MIC2＝S3-S4 (式3)
MIC3＝1/2 S3+1/2 S4-S5 (式4)
MIC4＝1/3 S0+1/3 S1+1/3 S2-1/3 S3-1/3 S4-1/3 S5 (式5)
其中，S0～S5分别表示从通信线路W0～W5接收的信号(可选地，这些信号已经过放大、均衡及去时偏处理)。
接收机眼图测量
图3所示为典型的接收机眼图，该图所示为接收信号在多个单位时间间隔内随时间的变化经历。用于数据检测的接收“眼图”由“眼开度”(即在幅度和时间上始终能够获得有效数据结果的眼图区域)表征。
在《Cronie I》和《Shokrollahi I》所述向量信令码的情形中，相关眼图测量在子信道层级上实施(例如，在《Holden I》所述多输入比较器混频功能下游的采样点上实施)。在许多实施方式中，由于信令速率设计为在最大程度上利用通信介质的容量，因此接收线路信号的跃迁区域往往存在相当大的倾斜，从而使得眼图外观圆角化。在这一情形下，对于部分重叠的输入分量倾斜跃迁部分，MIC实施的混频操作实际上起到相位插值的效果，因而使得混频输出结果跃迁部分的相位或时间处于实际输入分量跃迁部分相位或时间之间。由于这一原因，输入分量之间的时偏可导致编码子信道的数据的水平眼开度(即上述“眼开度”)与其标称时间发生与所述数据相关的偏离量，从而导致水平眼开度显著减小。同样地，在上述情形下，信号跃迁的位置也成为数据相关量，从而显著增大数据眼图前方和/或后方跃迁区域的宽度。
当向量信令码系统具有未校正的高时偏时，如图2A中问号标记的采样时间间隔所示，一个或多个子信道的接收眼图可能会完全闭合(如此，会导致不可靠或无效的采样数据)。在这一情况下，需要将发射机设置为多次重复发送每一码字，以临时获得(如初始化或调整过程所需的时间)信令速率的显著下降。举例而言，当每一码字重复发送两次时，虽然能够将可获得有效子信道数据的接收窗口大幅扩大至两倍，但与此同时，时偏测量值也有可能相应增大。如图2B所示，以每一码字重复发送两次为例，在接收机处，每对采样间隔“E”中的第一间隔发生信号边沿跃迁，每对采样间隔“D”中的第二间隔为能够稳定获得有效数据的时段。
时偏识别与和迭代式时偏最小化
如图3所示，幅度维度上的眼开度测量值为信号幅度AD，时间维度上的眼开度测量值为时间间隔T1。跃迁区域通常以时间维度上的时间间隔T2表征，但(由于以上所述的信号倾斜效应)也可以幅度维度上的幅度BC间接表征。
图6所示为根据一些实施方式的时偏控制电路160。如图所示，时偏控制电路160包括眼图测量值电路605、代价函数计算器610以及代价函数比较电路615。
眼图测量模块605用于计算时偏控制信号在无偏、前偏及后偏三条件中每一条件下的眼图测量值ABCD，然后将每组眼图测量值发送给代价函数计算器610。在一些实施方式中，眼图测量模块605可包括上述采样器140的部件。
图9所示为根据一些实施方式可含于采样器140中的一组眼图测量模块605部件。如以上结合图1所述，一个或多个VCO(如VCO 1和VCO 2)产生的一个或多个采样时钟可由多路复用器910选择，并可选由可调节延迟缓冲器920延迟。在本实施方式中，所述数据采样功能图示为四个钟控采样器(本申请中也可称为切片器)950，951，952，953。在一种实施方式中，所述采样器为钟控模拟积分保持元件，但本发明不限于此，本领域已知的采样保持元件，跟踪保持元件，钟控比较器以及其他类似电路同样适用。
每一采样器在接收输入信号D后，将D在接收采样时钟ck所确定的时间点上相对于阈值Th的状态与输出端Q的结果相比较。采样器951和952可设有推断性DFE校正值+vh1和-vh1，分别对应于前次处理中的“高”“低”数据值的DFE校正值。如此，多路复用器960将从结果D/E1和D/E2中选择一者作为接收数据值，而其他结果(有可能为边沿跃迁值)由多路复用器961引入相位比较器/电荷泵970，以供其生成每当在前一检测数据值中发生跃迁时对锁相环进行调节的相位误差信号。
此外，与多路复用器960类似的另一多路复用器根据前一接收数据值在信号Eye1和Eye2之间做出选择，以获得测量结果。该测量结果用于生成与幅度阈值+vey和-vey以及可调节延迟缓冲器所提供的时间偏移量对应的统计眼图，从而可实现将采样时钟相对于单位时间间隔进行转动。如图所示，在整个单位时间间隔对可变相位偏移时钟进行转动的过程中，可通过调节幅度阈值+vey和-vey，确定与该单位时间间隔内包括眼图中央附近(如数据采样值)和眼图边沿(如边沿采样值或跃迁采样值)在内的不同时间点处的眼图最高值和最低值对应的+vey(A，B)和-vey(C，D)值。根据单位时间间隔内每一点处确定的A，B，C，D值，可以生成二维眼图，然后可以以代价函数处理所述确定值，并通过分析该处理结果而调节线路特有时偏值，以增大垂直和/或水平眼开度。
在一些实施方式中，如图9所示，可以以相位插值器930替代可调节延迟缓冲器。相应地，举例而言，可由相位插值器930产生可变相位偏移时钟，并将该可变相位偏移时钟提供给采样器950和953，以供其进行眼图测量。如图9所示，多路复用器941/942可用于向数据采样器951/952提供数据采样时钟，多路复用器940/943可用于向眼图采样器950/953提供可变相位偏移眼图测量时钟。在一些实施方式中，多路复用器941/942可用于向数据采样器951/952提供已选定的本地振荡器信号，多路复用器940/943用于将相位插值器930的输出提供给眼图采样器950/953。或者，与此相反，多路复用器941/942可将相位插值器930的输出提供给数据采样器951/952，多路复用器940/943用于向眼图采样器950/953提供已选定的本地振荡器信号。在一些实施方式中，相位插值器930可产生相应的延迟。在此类实施方式中，可以先测量该相位插值器的延迟，并在随后的操作中将该延迟考虑在内。在一种实施方式中，可将上述本地振荡器信号施加至数据采样器951/952，并可由相位插值器对该本地振荡器信号进行调节，直至检测出眼图边沿。如此，插值器可获得表示相对于眼图边沿的偏移量的代码，该偏移量与插值器误差共同构成总偏移量。随后，可通过多路复用器对时钟信号的功能进行切换，以进行相位插值器的转动，直至采样器950/953检测出眼图边沿。需要注意的是，在上述转动过程中，采样器951/952生成的误差信号一直将本地振荡器和相位插值器的总输出锁定至眼图中央。如此获得的插值器代码可与最初的插值器代码相结合，以确定出该插值器的延迟。
如上所述，接收信号MIC由与多线路总线的多条线路相连的至少一个多输入比较器(MIC)生成，所述MIC用于形成接收数据信号。包括至少包括本地振荡器和可调节相位插值器930的时钟生成锁相环用于生成数据采样时钟和可变相位偏移眼图测量时钟。此外，至少一个数据切片器用于接收所述数据采样时钟，并用于生成所述接收数据信号的接收采样值。至少一个眼图切片器用于接收所述可变相位偏移眼图测量时钟，并用于生成多个眼图特征测量值。在一些实施方式中，多路复用器941和942用于将本地振荡器信号VCO1/VCO2和相位插值器930所生成的信号中的一个分别提供给数据切片器951和952。在此类实施方式中，多路复用器940和943可用于将上述本地振荡器信号和相位插值器信号中的另一个分别提供给眼图切片器950和953。在采用决策反馈均衡(DFE)技术的一种实施方式中，所述眼图切片器可包括具有正偏移量阈值的第一眼图切片器，以及具有负偏移量阈值的第二眼图切片器。其中，可通过调节上述偏移量而获得眼图特征测量值，从而确定眼图的垂直眼开度。举例而言，当在给定单位时间间隔内向前或向后转动可变相位偏移眼图测量时钟时，可通过调高或调低所述偏移量阈值±vey的方式，确定所述单位时间间隔内不同位置处的眼图高度。
在一些实施方式中，确定图3中眼图测量值B和C的方法可包括：由相位插值器930将采样时钟调节至数据边沿；眼图测量模块605逐步增大相应采样器950的采样判定阈值VTH＝+vey，直至如图2B所示，前一采样时间点D和后一采样时间点D的采样值不同的采样时间点E处不存在“1”值(如发生跃迁)。类似地，测量值C可通过如下方式确定：逐步减小采样器953的采样器阈值VTH＝-vey，直至前一采样时间点D和后一采样时间点D的采样值不同的采样时间点E处不存在“0”值。在一些实施方式中，确定眼图测量点B和C的方法分别包括：确定不存在“1/0”值之处；以及确定存在“0/1”阈值百分比值之处。
在一些实施方式中，确定图3中作为“眼图最高值”的眼图测量值A的方法可与上述确定眼图测量值B的方法类似，并包括：由眼图测量模块605逐步增大相应采样器950的采样判定阈值VTH＝+vey，直至无法根据位于数据间隔中心的采样时钟可靠地检测(例如，利用阈值)到数据值“1”。类似地，确定作为“眼图最低值”的眼图测量值D的方法可包括：逐步减小阈值VTH＝-vey，直至无法可靠地检测到数据值“0”。此外，在确定眼图测量点A和D时，可采用与上述类似的阈值百分比。
在一些实施方式中，代价函数计算器610可用于从眼图测量模块605接收各组眼图测量值，并为每一条件下的眼图测量值，生成相应的代价函数。随后，代价函数比较模块615可对每一代价函数进行比较，并相应地设置时偏控制信号。以下，将对此进行进一步详细描述。
代价函数比较模块615所运行的算法通过求取特定代价函数的最大值的方式确定时偏。如图3所示，B点和C点确定了眼图交叉区域(边沿采样值)的高度，而A点和D点确定了眼图本身的高度。代价函数比较模块615可通过如下方式进行代价函数计算值的比较：
一、最佳时偏为使得最差接收子信道的A点和D点间距离最大的时偏，即使得眼图高度最大的时偏；
二、最佳时偏为使得最差接收子信道的A点和B点间距离最大的时偏，即同时使得眼图高度最大且交叉区域最小的时偏；
三、最佳时偏为使得最差接收子信道的B点和C点间距离最小的时偏，即使得交叉区域最小的时偏。
虽然以上三种代价函数当中的任何一种均可使用，但是在一种实施方式中，采用上述第二种代价函数。采用该代价函数的原因在于，其交叉区域宽度能够更快地响应时偏变化，因此敏感度更高。与此同时，该代价函数还能实现垂直眼开度的优化。也就是说，该代价函数能够在眼图高度和交叉区域宽度之间实现折衷。
在一些实施方式中，上述数据接收机通过硬件实施，并包括数据采样器140，该数据采样器以系统的接收时钟子系统控制的时间间隔，对至少一个MIC子信道输出进行测量。所述接收时钟子系统用于以最佳方式进行数据采样(即针对时偏测量，不可独立调节)，而所述采样器通过与可调节的阈值电平VTH进行比较而决定其数字输出。
在正常操作条件下，接收信号在眼图中心的采样时间点上处于稳定状态，并很有可能使得跃迁特性无法直接测量。当存在较大时偏，以及/或者当线路输入信号的高频放大(如，CTLE峰化)效果不佳时，则如图2A所示，在子信道输出混频后，其跃迁区域将扩展至通常情况下处于稳定状态的数据眼图区域，因此能够由以数据采样间隔钟控的采样器检测。如图2B所示，这一过程还可进一步与以上所述数据值重复发送技术相结合。在图示例中，每一数据值重复发送两次，而且接收机对前后相继的接收单位时间间隔进行边沿跃迁信息(采样时间点E)和数据(采样时间点D)的采样。按照该方式检测到的前后相继数据值可随后用于确定所述跃迁的方向和特性，以为中间边沿跃迁信息的分析提供指导。
在一种实施方式中，时偏控制电路160首先对最差接收子信道MIC进行处理，并将所有线路特有时偏值的初始值设为0。该处理的迭代算法如下：
一、计算当前解的代价函数；
二、将线路i依次前偏(“上偏”)和后偏(“下偏”)S皮秒，保持其他线路时偏不变，并计算这两种情形下的代价函数；
三、分析代价函数：如果上偏优于无偏，无偏优于下偏，则将该线路的D(i)方向设为+1；如果上偏劣于无偏，无偏劣于下偏，则将D(i)方向设为-1；
四、在按照上述方式求得每一线路的偏导数后，将线路i的线路特有时偏值朝D方向变动一步。
在步骤一至四迭代若干轮次后，可将时偏量S减至一半，以更为精确地求得当前解的梯度，并实现该解的精化。当满足以下两条件中的任何一者时，可结束该算法：相继若干轮迭代后未产生任何变化；达到最大迭代次数。
迭代分析与子信道检测器的关系
不同向量信令码对线路时偏的响应各不相同。以Glasswing码为例，与式1相应的MIC所检测的子信道仅对线路W0和W1之间的时偏敏感，而线路W0～W4之间任何时偏均可对与式5相应的MIC所检测的子信道产生影响。因此，在另一实施方式中，可先对特定子信道以及对这些子信道具有影响的特定线路子集进行上述步骤一至四的迭代，然后根据其他子信道的迭代测量结果，将所述线路与剩余线路相比较。
在一种非限制性实施方式中，先以MIC0校正线路W0和W1之间的时偏，然后以MIC1校正线路W2相对于线路W0和W1当中被认定为基线的一者的时偏。此外，还以MIC2校正线路W3和W4之间的时偏，然后以MIC3校正线路W5相对于线路W3和W4当中被认定为基线的一者的时偏。最后，将W0，W1，W2三条线路作为一组，将W3，W4，W5三条线路作为另一组，并以MIC4校正这两组中每一组内三条线路之间的时偏。
其他向量信令码可能无法实现上述线路子集处理。作为另一例，《Cronie I》中的H4码对能够在四条线路上传输三个二进制值的三个子信道进行编码，其中，每一子信道均以各种排列组合方式，将两条线路的接收值之和与其他两条线路的接收值之和相比较。因此，每一子信道所涉及的线路信号数目均不小于四。即便如此，当对所有三个子信道的结果同时进行检验时，仍可确定特定线路对接收时偏的贡献度，从而实现上述迭代方法的优化。在一种替代实施方式中，采用如下改进迭代算法：
一、针对所有子信道，计算当前解的代价函数；
二、将线路i依次前偏(“上偏”)和后偏(“下偏”)S皮秒，保持其他线路时偏不变，并针对所有子信道，计算这两种情形下的代价函数；
三、分析所有子信道代价函数之和：如果上偏优于无偏，无偏优于下偏，则将该线路的D(i)方向设为+1；如果上偏劣于无偏，无偏劣于下偏，则将D(i)方向设为-1；如果代价函数之和保持不变(如某些子信道变优，某些信道变差)，则将该线路的D(i)方向设为0。
在按照上述方式求得每一线路的偏导数后，将各条线路的时偏朝D方向变动一步。当D(i)＝0时，保持所述线路的线路特有时偏值不变。
图7为根据一些实施方式的方法700的流程图。如图所示，该方法包括在步骤702中获得多个数据流，该多个数据流包括无偏条件数据流，前偏条件数据流以及后偏条件数据流。该方法还包括，针对所述多个数据流当中的每一数据流，通过如下方式计算一组相应代价函数值：在步骤704中，获得一组相应眼图测量值，该眼图测量值通过对用于生成所述数据流的多个采样值的采样器的采样阈值进行调节的方式获得，所述多个采样值包括边沿采样值和数据采样值，其中，所述数据流的采样速率等于该数据流速率的两倍；以及在步骤706中，根据所述一组相应眼图测量值，计算所述一组相应代价函数值。此外，在步骤708中，对各组代价函数值进行比较，而且在步骤710中，生成时偏控制信号。该时偏控制信号用于更新所述多线路总线的相应线路的一个或多条线路特有时偏值。
在一些实施方式中，所述多个数据流接收自多输入比较器(MIC)。在一些实施方式中，通过将所述MIC输入端的单条线路分别设置至无偏、前偏、后偏条件，获得该无偏、前偏以及后偏条件。在一些实施方式中，所述时偏控制信号用于调节所述单条线路的线路电容。在此类实施方式中，所述时偏控制信号包括用于通过导通一个或多个晶体管而将一个或多个电容器连接至所述线路的多个比特。
在一些实施方式中，所述时偏控制信号经反向信道发送至发射机，其中，由该发射机设置所述无偏、前偏、后偏条件。
在一些实施方式中，所述多个眼图测量值包括最高和最低眼图测量值以及最高和最低边沿采样测量值。
在一些实施方式中，每一数据流均为半速数据流，而所述采样时钟为全速采样时钟。在其他实施方式中，每一数据流均为全速数据流，而所述采样时钟为倍速采样时钟。在一些实施方式中，先通过以全速采样时钟对半速数据流进行采样而生成时偏粗控信号，然后通过以倍速采样时钟对全速数据流进行采样而生成时偏精控信号。
在一些实施方式中，采用时偏补偿方法，该方法包括：接收多组信号码元，其中，每一信号码元均经多线路总线的一组线路当中的一条相应线路接收。所述各组信号码元为编码器/发射机发送的正交码码字，但是可在在经历不等量的延迟后接收。随后，根据用于传输所述信号的子信道，对接收信号码元进行组合。该组合由线性放大器形式的多输入比较器完成，所述线性放大器设有相应的权重值，以用于根据子信道对所述码元进行加法和/或减法运算。随后，在该方法中，确定出用于衡量当前信道条件的一组时偏度量值。如上所述，其中的各种时偏度量值至少包括：(一)至少一个子信道组合的上下眼开度阈值；或(二)所述至少一个子信道组合的上下跃迁阈值；或(一)和(二)。
所述眼开度阈值可通过调节切片器阈值电平的方式确定，例如通过将所述阈值增大至即使在高电平信号存在的条件下也能检测到逻辑“0”(即组合后的电压低于该阈值)的方式的确定，以及通过将所述阈值降低至即使在低电平信号存在的条件下也能检测到逻辑“1”(即组合后的电压高于该阈值)的方式的确定。或者，也可对采样值进行量化和比较，以从得自高电平信号检测线的一组采样值当中选出最小采样值，并从得自低电平信号检测线的一组采样值当中选出最大采样值。
上述(二)时偏度量值可分别通过如下方式获得：将采样阈值调至跃迁区域内的采样时刻下检测不到逻辑“1”；将采样阈值调至跃迁区域内的采样时刻下检测不到逻辑“0”。
所述方法还包括：调节所述一组线路当中至少一条线路的时偏特性值；以及相应地，确定一组调节后的上述(一)和(二)时偏度量值。
随后，该方法还包括：根据所述一组时偏度量值以及一组调节后时偏度量值，设置时偏特性值。如本文所述，可通过一个或多个代价函数确定哪一个时偏设置值能够实现更佳的性能。如本文所述，所述测量和调节可通过迭代方式实施。
本文实施例描述了向量信令码在点对点线路通信中的用途。处于说明目的，以上将第一发送装置和第二接收装置之间的连接描述为单向信令网络。然而，这不应视为对本发明范围构成任何限制。本申请中公开的方法还可同等应用至具有交替信令方向功能(即半双工)的网络或者能够在相互分离的发射机和接收机之间同时在两个方向上进行通信(即全双工)的网络。类似地，为了传输更大的数据码字，以及/或者为了实现更高的总通信带宽，本发明的至少一个实例可以基本并行的方式使用，其中，各个实例既可分别具有各自的内嵌时钟，也可两个或更多个实例共享一个时钟。除了上述线路互连形式之外，还可同样使用包括光学和无线通信介质在内的其他通信介质。因此，“电压”和“信号电平”等描述性词语应视为包括其在其他度量系统中的同等概念，如“电流”、“光强”、“射频调制”等。本文所使用的“物理信号”一词包括可传送信息的物理现象的任何适用形态和/或属性。此外，物理信号可以为有形的非暂时性信息。

Claims (15)

1.一种用于多线路时偏的测量和校正的方法，其特征在于，所述方法包括：
依次获得多个数据流，所述多个数据流包括无偏条件的数据流，前偏条件的数据流以及后偏条件的数据流，所述多个数据流(i)与多线路总线的至少一条线路相关联，以及(ii)分别响应于将所述多线路总线的该条线路设置至无偏条件、前偏条件以及后偏条件而生成；
针对所述多个数据流中的每一数据流，通过如下方式计算一组相应代价函数值：
获得一组相应的眼图测量值，所述眼图测量值通过对用于生成所述数据流的多个采样值的采样器的采样阈值进行调节的方式获得，所述多个采样值包括边沿采样值和数据采样值，其中，所述数据流的采样速率等于所述数据流的速率的两倍；以及
根据所述一组相应的眼图测量值，计算所述一组相应的代价函数值；以及
通过比较计算出的各组代价函数值生成时偏控制信号，所述时偏控制信号用于根据计算出的各组代价函数值的比较结果，更新所述多线路总线的该条线路的一线路特有时偏值。
2.如权利要求1所述的方法，其特征在于，获得所述多个数据流包括：从多输入比较器接收所述数据流，其中，所述多输入比较器与所述多线路总线的多条线路的线路子集相连，所述线路子集包括该条线路。
3.如权利要求2所述的方法，其特征在于，所述无偏条件、所述前偏条件以及所述后偏条件包括将所述多输入比较器的输入端的该条线路分别设置至所述无偏条件、所述前偏条件以及所述后偏条件。
4.如权利要求1所述的方法，其特征在于，所述时偏控制信号用于调节该条线路的线路电容。
5.如权利要求4所述的方法，其特征在于，所述时偏控制信号包括多个比特，用于通过导通一个或多个晶体管而将一个或多个电容器连接至所述线路。
6.如权利要求1至5中任一项所述的方法，其特征在于，所述时偏控制信号经反向信道发送至一发射机，所述发射机用于将该条线路设置至所述无偏条件、所述前偏条件以及所述后偏条件。
7.如权利要求1至5中任一项所述的方法，其特征在于，所述多个眼图测量值包括最高数据采样测量值和最低数据采样测量值以及最高边沿采样测量值和最低边沿采样测量值。
8.如权利要求1至5中任一项所述的方法，其特征在于，先通过以全速采样时钟对半速数据流进行采样而生成时偏粗控信号，然后通过以倍速采样时钟对全速数据流进行采样而生成时偏精控信号。
9.一种用于多线路时偏的测量和校正的装置，其特征在于，所述装置包括：
一采样器，用于依次获得多个数据流，以及针对每一数据流，通过以采样速率两倍于所述数据流的速率的采样时钟对所述数据流进行采样而生成一组相应的采样值，所述多个数据流(i)与多线路总线的至少一条线路相关联以及(ii)包括分别响应于将该条线路设置至无偏条件、前偏条件以及后偏条件而生成的无偏条件的数据流，前偏条件的数据流以及后偏条件的数据流，所述多个采样值包括边沿采样值和数据采样值；以及
一时偏控制电路，用于生成时偏控制信号，所述时偏控制电路包括：
一眼图测量电路，用于为每一数据流形成一组相应的眼图测量值，所述眼图测量值通过对用于生成所述一组采样值的采样器的采样阈值进行调节的方式形成；
一代价函数计算器，用于根据所述一组相应的眼图测量值计算一组相应的代价函数值；以及
一代价函数比较电路，用于根据计算出的各组代价函数值的比较结果而生成所述时偏控制信号，所述时偏控制信号用于根据计算出的各组代价函数值，更新所述多线路总线的该条线路的一线路特有时偏值。
10.如权利要求9所述的装置，其特征在于，还包括与所述多线路总线的多条线路的线路子集连接的多输入比较器，所述线路子集包括该条线路，所述多输入比较器用于向所述采样器提供所述多个数据流。
11.如权利要求10所述的装置，其特征在于，还包括一延迟电路，用于将所述多条线路的线路子集中用作所述多输入比较器的该条线路设置至所述无偏条件、所述前偏条件以及所述后偏条件。
12.如权利要求11所述的装置，其特征在于，所述延迟电路用于通过调节所述线路的节点电容而对该条线路进行设置。
13.如权利要求12所述的装置，其特征在于，所述时偏控制信号包括多个比特，所述延迟电路用于通过根据所述时偏控制信号的所述多个比特导通一个或多个晶体管而将一个或多个电容器连接至该条线路。
14.如权利要求9至13中任一项所述的装置，其特征在于，所述时偏控制信号经反向信道发送至一发射机，所述发射机用于将该条线路设置至所述无偏条件、所述前偏条件以及所述后偏条件。
15.如权利要求9至13中任一项所述的装置，其特征在于，所述多个眼图测量值包括最高数据采样测量值和最低数据采样测量值以及最高边沿采样测量值和最低边沿采样测量值。
CN201880027857.9A 2017-02-28 2018-02-27 多线路时偏的测量和校正方法 Active CN110612500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310861092.1A CN116860070A (zh) 2017-02-28 2018-02-27 多线路时偏的测量和校正方法和装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762464597P 2017-02-28 2017-02-28
US62/464,597 2017-02-28
PCT/US2018/020051 WO2018160603A1 (en) 2017-02-28 2018-02-27 Method for measuring and correcting multiwire skew

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310861092.1A Division CN116860070A (zh) 2017-02-28 2018-02-27 多线路时偏的测量和校正方法和装置

Publications (2)

Publication Number Publication Date
CN110612500A CN110612500A (zh) 2019-12-24
CN110612500B true CN110612500B (zh) 2023-08-04

Family

ID=63370225

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880027857.9A Active CN110612500B (zh) 2017-02-28 2018-02-27 多线路时偏的测量和校正方法
CN202310861092.1A Pending CN116860070A (zh) 2017-02-28 2018-02-27 多线路时偏的测量和校正方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310861092.1A Pending CN116860070A (zh) 2017-02-28 2018-02-27 多线路时偏的测量和校正方法和装置

Country Status (5)

Country Link
US (2) US10819499B2 (zh)
EP (1) EP3590020A4 (zh)
KR (2) KR102334889B1 (zh)
CN (2) CN110612500B (zh)
WO (1) WO2018160603A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
CN111431610B (zh) * 2020-02-21 2021-06-04 北京仿真中心 串行通信中继装置及系统
KR20210142336A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 클럭 및 데이터 복구 회로 및 이를 구비하는 수신 장치
KR20230073910A (ko) * 2021-11-19 2023-05-26 에스케이하이닉스 주식회사 멀티레벨 신호를 수신하는 수신기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101606365A (zh) * 2007-02-12 2009-12-16 拉姆伯斯公司 对过零点附近进行采样的电压偏移和时钟偏移的修正
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
US9577815B1 (en) * 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839907A (en) 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US6868504B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7529329B2 (en) * 2004-08-10 2009-05-05 Applied Micro Circuits Corporation Circuit for adaptive sampling edge position control and a method therefor
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US8660020B2 (en) 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
US7693088B2 (en) 2007-03-14 2010-04-06 Agere Systems Inc. Method and apparatus for data rate detection using a data eye monitor
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
CN102396170A (zh) * 2009-04-16 2012-03-28 日本电气株式会社 检测并行信号之间时滞的方法和系统
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US9319218B2 (en) * 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
JP6498912B2 (ja) 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
KR102372931B1 (ko) * 2015-06-26 2022-03-11 칸도우 랩스 에스에이 고속 통신 시스템
WO2017189931A1 (en) 2016-04-28 2017-11-02 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) * 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101606365A (zh) * 2007-02-12 2009-12-16 拉姆伯斯公司 对过零点附近进行采样的电压偏移和时钟偏移的修正
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
US9577815B1 (en) * 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link

Also Published As

Publication number Publication date
KR102447648B1 (ko) 2022-09-26
US10819499B2 (en) 2020-10-27
US20210075586A1 (en) 2021-03-11
EP3590020A4 (en) 2021-01-06
US11424904B2 (en) 2022-08-23
CN110612500A (zh) 2019-12-24
WO2018160603A1 (en) 2018-09-07
KR20210152571A (ko) 2021-12-15
EP3590020A1 (en) 2020-01-08
US20200119901A1 (en) 2020-04-16
KR102334889B1 (ko) 2021-12-07
KR20190121836A (ko) 2019-10-28
CN116860070A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US11784782B2 (en) Method for measuring and correcting multi-wire skew
KR102346908B1 (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
CN110612500B (zh) 多线路时偏的测量和校正方法
KR102384609B1 (ko) 멀티 레인 데이터 수신기의 클럭 데이터 복구
CN111868661B (zh) 多线路时偏校正方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant