KR102541225B1

KR102541225B1 - 눈 스코프 측정치의 판정 피드백 등화 보정

Info

Publication number: KR102541225B1
Application number: KR1020227019945A
Authority: KR
Inventors: 리차드 심슨
Original assignee: 칸도우 랩스 에스에이
Priority date: 2017-12-07
Filing date: 2018-12-07
Publication date: 2023-06-07
Also published as: US10673548B2; EP3721561B1; KR20210105437A; US20200366392A1; CN111713029B; CN114553261B; US20210126725A1; EP3721561A1; KR102291598B1; CN114553261A; KR20220088509A; CN111713029A; WO2019113549A1; US11177894B2; KR102409883B1; KR20200098552A; US20190181970A1; US10887030B2

Abstract

시그널링 간격의 중심 근처의 샘플링 시점에 비 DFE 보정된 수신 신호를 샘플링함으로써 획득된 제 1 BER 값들의 세트와 상기 샘플링 시점에 DFE 보정된 수신 신호를 샘플링함으로써 획득된 제 2 BER 값들의 세트를 비교하여 복수의 BER 특정 보정 값들을 획득하기 위한 방법 및 시스템이 기술된다. 눈 스코프 BER 측정치들의 세트가 획득되고, 각각의 눈 스코프 BER 측정치는 샘플링 시점에 대한 샘플링 오프셋, 판정 임계치를 변경하기 위해 적용된 전압 오프셋을 나타내는 전압 오프셋 값, 및 눈 스코프 BER 값을 갖는다. DFE 조정된 눈 스코프 BER 측정치들의 세트는 BER 특정 보정 값들을 사용하여 생성되어 눈 스코프 BER 측정치들의 전압 오프셋 값들을 조정하게 된다.

Description

눈 스코프 측정치의 판정 피드백 등화 보정{DECISION FEEDBACK EQUALIZATION CORRECTION OF EYE SCOPE MEASUREMENTS}

본 출원은 리차드 심슨(Richard Simpson)에 의해 명명된 "눈 스코프 측정치의 판정 피드백 등화 보정"이라는 명칭으로 2017 년 12 월 7 일자로 출원된 미국 가특허 출원 제62/595,690호의 우선권을 주장하며, 이는 모든 목적을 위해 그 전체가 본원에 참고로 포함된다.

이하의 선행 출원들은 모든 목적을 위해 그 전체가 본원에 참고로 포함된다.

"직교 차동 벡터 시그널링(Orthogonal Differential Vector Signaling)"이라는 명칭으로 Harm Cronie 및 Amin Shokrollahi에 의해 2010 년 5 월 20 일자로 출원된 미국 특허 출원 제12/784,414호의 미국 특허 공개 제2011/0268225호(이하 "Cronie I").

"칩-대-칩 통신용 벡터 시그널링 코드를 위한 내부 스큐 공차 및 고급 검출기에 대한 방법 및 시스템(Methods and Systems for Skew Tolerance in and Advanced Detectors for Vector Signaling Codes for Chip-to-Chip Communication)"이라는 명칭으로 Brian Holden, Amin Shokrollahi 및 Anant Singh에 의해 2013 년 3 월 15 일자로 출원된 미국 특허 출원 제13/842,740호(이하 [Holden I]로 식별됨).

"벡터 시그널링 코드 통신 링크를 위한 클럭 데이터 정렬 시스템(Clock Data Alignment System for Vector Signaling Code Communications Link)"이라는 명칭으로 Richard Simpson, Andrew Stewart 및 Ali Hormati에 의해 2015 년 10 월 29 일자로 출원된 미국 특허 출원 제14/926,958호(이하 [Stewart I]로 식별됨).

"고급 위상 보간기(Advanced Phase Interpolator)"라는 명칭으로 Armin Tajalli에 의해 2015 년 10 월 28 일자로 출원된 미국 특허 출원 제14/925,686호(이하 [Tajalli I]로 식별됨).

"고주파 이득이 향상된 전압 샘플러 드라이버(Voltage Sampler Driver with Enhanced High-Frequency Gain)"라는 명칭으로 Armin Tajalli에 의해 2016 년 1 월 25 일자로 출원된 미국 가특허 출원 제62/286,717호(이하 [Tajalli II]로 식별됨).

"눈 스코프 측정치를 위한 위상 회전 회로(Phase Rotation Circuit for Eye Scope Measurements)"라는 명칭으로 Armin Tajalli에 의해 2017 년 5 월 23 일자로 출원된 미국 특허 출원 제15/603,404호(이하 [Tajalli III]로 식별됨).

본 실시예는 일반적으로 통신 시스템 회로에 관한 것으로, 보다 구체적으로는 칩-대-칩 통신에 사용되는 고속 멀티 와이어 인터페이스의 동작과 연관된 그래픽 성능 정보의 획득 및 제시에 관한 것이다.

현대 디지털 시스템에서, 디지털 정보는 신뢰성 있고 효율적인 방식으로 처리되어야 한다. 이러한 상황에서, 디지털 정보는 이산적으로 이용 가능한 정보, 즉, 불연속적인 값들로 이해되어야 한다. 비트들, 비트들의 집합체, 및 유한 세트의 숫자들은 디지털 정보를 나타내는 데 사용될 수 있다.

대부분의 칩-대-칩, 또는 디바이스-대-디바이스 통신 시스템에서, 통신은 총 대역폭을 증가시키기 위해 복수의 와이어를 통해 발생한다. 이들 와이어의 단일 또는 쌍은 채널 또는 링크로 지칭될 수 있고, 다수의 채널은 전자 컴포넌트들 사이에서 통신 버스를 생성한다. 칩-대-칩 통신 시스템에서의 물리적 회로부 레벨에서, 버스는 전형적으로 칩과 마더보드 사이의 패키지에서, 인쇄 회로 보드(printed circuit boards)("PCBs") 보드들 상에서, 또는 PCBs 사이의 케이블과 커넥터에서 전기 도체로 만들어진다. 고주파 애플리케이션에서, 마이크로스트립(microstrip) 또는 스트립라인(stripline) PCB 트레이스가 사용될 수 있다.

버스 와이어를 통해 신호를 전송하는 일반적인 방법에는 단일 종단(single-ended) 방법 및 차동 시그널링(differential signaling) 방법이 있다. 고속 통신을 필요로 하는 애플리케이션에서, 이러한 방법들은 특히 고속 통신에서, 전력 소비 및 핀 효율의 측면에서 더욱 최적화될 수 있다. 보다 최근에, 칩-대-칩 통신 시스템의 전력 소비, 핀 효율, 및 잡음 견고성 간의 트레이드 오프를 추가로 최적화하기 위한 벡터 시그널링 방법이 제안되었다. 이러한 벡터 시그널링 시스템에서, 송신기에서의 디지털 정보는, 전송 채널 특성 및 통신 시스템 디자인 제약에 기반하여 전력 소비, 핀 효율 및 속도 트레이드 오프를 최적화하기 위해 선택된 벡터 코드워드(vector codeword)의 형태의 다른 표현 공간으로 변환된다. 여기서, 이러한 프로세스는 "인코딩"으로 지칭된다. 인코딩된 코드워드는 송신기로부터 하나 이상의 수신기로의 신호들의 그룹으로서 통신된다. 수신기에서, 코드워드에 대응하는 수신된 신호는 원래의 디지털 정보 표현 공간으로 다시 변환된다. 여기서, 이러한 프로세스는 "디코딩"으로 지칭된다.

사용된 인코딩 방법에 관계없이, 수신 디바이스에 제공되는 수신된 신호는 전송 채널 지연, 간섭, 및 잡음에 관계없이, 원래 전송된 값을 가장 잘 나타내는 간격으로 샘플링되어야 한다(또는 그 신호 값이 다른 방식으로 레코딩되어야 한다).

진단 및/또는 품질 보증 모니터링을 가능하게 하기 위해, 추가 샘플링 기능이 제공될 수 있으며, 이 기능의 출력은 관리 또는 제어/상태 인터페이스에 보내져 인터페이스 거동의 실시간 또는 통계적 평가를 가능하게 한다. 일부 경우에, 이러한 추가 샘플링을 위한 타이밍 및 샘플링 임계치는 데이터 수신과 무관하게 제어될 수 있으며, 이는 현재의 데이터 검출 임계치 및 샘플링 시간에 대한 히스토리 신호 진폭 및 타이밍을 나타내는 소위 "눈 스코프(eye scope)" 표현으로 표시될 수 있는 데이터의 배경 수집을 가능하게 한다.

통신 시스템을 통해 전송된 데이터 값을 신뢰성있게 검출하려면, 수신기는 신중하게 선택된 시간에 수신된 신호 값 진폭을 정확하게 측정해야 한다. 전송된 데이터 스트림과 연관된 하나 이상의 전용 클럭 신호의 수신, 전송된 데이터 스트림 내에 임베딩된 클럭 신호의 추출, 및 통신된 데이터 스트림의 알려진 속성으로부터 로컬 수신 클럭의 합성을 포함한, 다양한 수신 측정을 가능하게 하는 다양한 방법이 알려져 있다.

일반적으로, 이러한 타이밍 방법의 수신기 실시예는 종종 원하는 주파수 및 위상 특성을 갖는 로컬 수신 클럭의 위상 고정 루프(Phase-Lock Loop)(PLL) 또는 지연 고정 루프(Delay-Locked Loop)(DLL) 합성에 기반하는 클럭 데이터 복구(Clock-Data Recovery)(CDR)로서 기술된다.

PLL 및 DLL 실시예 모두에서, 위상 검출기는 수신된 기준 신호와 로컬 클럭 신호의 상대 위상(및 일부 변형예에서 상대 주파수)을 비교하여 에러 신호를 생성하며, 이 에러 신호는 이후 로컬 클럭 소스의 위상 및/또는 주파수를 보정하여 에러를 최소화하는 데 사용된다. 이 피드백 루프 거동은 기준 신호와 로컬 클럭 사이에 고정 위상 관계(예를 들어, 0 도 또는 90 도의 위상 오프셋)를 생성하는 주어진 PLL 실시예로 이어질 것이므로, 위상 오프셋이 다른 원하는 값(예를 들어, 45 도의 위상 오프셋)으로 설정되도록 하는 추가적인 고정 또는 가변 위상 조정이 종종 도입되어, 수신기 데이터 검출을 가능하게 한다.

일반적으로 "눈 다이어그램(eye diagrams)"이라고 지칭되는 시간에 따른 수신 데이터의 통계 그래프는 수신 신호 품질을 분석하기 위해 잘 알려진 툴이다. 이러한 다이어그램을 작성하는 데 필요한 데이터를 캡처하는 것은 신호 진폭과 시간에 걸쳐 분포된 다수의 샘플링 포인트에서 수신된 신호를 측정하는 것을 포함한다. 정상적인 데이터 수신의 중단을 방지하기 위해, 최적의 데이터 수신을 위해 선택된 진폭 임계치 및 시간 간격과 무관하게 이러한 측정을 수행하는 하나 이상의 추가 데이터 샘플러가 제공될 수 있다.

일부 통신 네트워크에서, 네트워크 전파 특성의 변화는, 소위, 심볼간 간섭(Inter-Symbol Interference) 또는 ISI와 같이, 후속 전송된 데이터에 대한 간섭으로 나타나는 신호 감쇠 및 반사를 유도할 수 있다.

판정 피드백 등화(Decision Feedback Equalization)(DFE)는 ISI의 영향을 보상하는 데 사용되는 하나의 잘 알려진 기술이다. 수신기는 이전에 수신된 데이터 값들의 히스토리를 유지하고, 내부 모델 또는 네트워크 특성 추정을 사용하여 이전 데이터 값들이 이러한 네트워크 상에서 생성시킬 수 있을 ISI 영향을 계산한다. 이 모델은 전형적으로 채널 모델, 채널 탭, 또는 채널 임펄스 응답이라고 지칭된다. DFE 보정으로 알려진 이 추정은 그 후 데이터 샘플링 전에 현재 수신된 신호에 적용되어 수신된 신호 품질을 개선할 수 있다.

DFE 보정은 이전에 수신된 데이터 값의 히스토리 시간 시퀀스에 따라 동적으로 계산되기 때문에, 그러한 DFE 보정은 시간이 지남에 따라 또한 본질적으로 변경되어, 다른 샘플링 시간에 획득된 정보, 예를 들어, 눈 다이어그램을 작성하는 데 사용된 정보에 대한 그러한 적용을 복잡하게 만들게 된다. 특히, 눈 다이어그램 샘플들(eye diagram samples)은 데이터 샘플의 DFE 보정을 이용하지 못할 수 있으며: 즉, 그 계산 결과는 수신된 데이터 샘플링 시간보다 일찍 획득된 (즉, 좌측에 표시되는) 눈 샘플에 대해서는 아직 이용 가능하지 않을 수 있는 반면, 수신된 데이터 샘플링 시간보다 늦게 획득된 (즉, 우측에 표시되는) 눈 샘플에 대한 계산 결과는 이미 더이상 쓸모가 없는 것일 수 있다.

(i) 보정되지 않은 눈 다이어그램을 결정하고, (ii) DFE를 사용하여 제공되는 눈의 중심에서의 눈 개구부(eye-opening)에 대한 개선을 측정하고, (iii) 측정된 개선을 사용하여 보정된 눈 다이어그램을 제공하는 방법 및 시스템이 기술된다. 이러한 방법은: 데이터 샘플러를 사용하여, 기준 샘플링 시점에 기준 전압을 사용하여 데이터 판정들의 시퀀스(a sequence of data decisions)를 생성하는 단계; 에러 카운트들의 세트(a set of error counts)를 생성하는 단계 ― 각각의 에러 카운트는 복수의 샘플링 시점의 각각의 샘플링 시점에 복수의 전압 오프셋의 각각의 전압 오프셋을 사용하여 형성된 눈 샘플러로부터의 판정들을 상기 데이터 판정들의 시퀀스 중의 대응하는 데이터 판정들과 비교함으로써 생성됨 ―; 및 DFE 보상된 에러 카운트들의 세트를 생성하는 단계 ― 각각의 DFE 보상된 에러 카운트는 상기 기준 샘플링 시점에 DFE 수정된 전압 오프셋을 사용하여 형성된 눈 샘플러로부터의 판정들을 상기 데이터 판정들의 시퀀스 중의 대응하는 데이터 판정들과 비교함으로써 생성됨 ―를 포함한다.

또한, 복수의 측정 포인트에 대한 각각의 에러 카운트들을 획득하고 ― 각각의 측정 포인트는 각각의 샘플링 시점에서 각각의 오프셋 전압에 따른 데이터 판정에 대응함 ―, 그리고 상기 복수의 측정 포인트 중 측정 포인트들의 서브 세트에 대한 각각의 DFE 보상된 에러 카운트들을 획득하기 위한 방법 및 시스템이 기술되며, 상기 측정 포인트들의 서브 세트는 기준 샘플링 시점에 복수의 DFE 수정된 전압 오프셋에서 취해진 측정 포인트들을 포함한다. 이러한 방법은, 선택된 DFE 보상된 에러 카운트 및 상기 기준 샘플링 시점에 취해진 측정 포인트에 대한 대응하는 에러 카운트에 기반하여, DFE 보상 오프셋을 결정하는 단계를 더 포함할 수 있고, 상기 선택된 DFE 보상된 에러 카운트와 상기 대응하는 에러 카운트는 동일한 비트 에러율(bit-error rates)(BERs)을 갖는다.

로컬 발진기 및 조정 가능한 위상 보간기로 데이터 샘플링 클럭(data-sampling clock) 및 가변 위상 오프셋 눈 측정 클럭(variable-phase-offset eye-measurement clock)을 생성함으로써 눈 측정치들(eye measurements)을 획득하고, 데이터 샘플러와 함께 상기 샘플링 클럭을 사용하여 수신된 데이터 신호의 수신 샘플을 획득하고, 적어도 하나의 눈 샘플러(eye sampler) 및 상기 가변 위상 오프셋 눈 측정 클럭을 사용하여 상기 적어도 하나의 눈 샘플러의 전압 오프셋 및 상기 가변 위상 오프셋 눈 측정 클럭의 위상 오프셋을 조정함으로써 복수의 눈 특성 측정치들을 획득하고, 그리고 DFE 보정 및 비 보정 수신 데이터 통계치들의 측정치들로부터 도출되는 독립적으로 획득된 보정 정보를 이용하여 상기 획득된 눈 측정치들의 표시된 특성들을 조정하는 방법 및 시스템이 기술된다.

도 1은 8 개 와이어의 통신 채널 상에서 5 개의 데이터 비트 및 하나의 클럭을 인코딩하여 송신할 수 있는 시스템의 블록도이다.
도 2는 도 1의 시스템과 호환 가능한 수신기의 일 실시예의 블록도이다.
도 3은 도 2의 수신기에 의해 사용되는 클럭 복구 회로의 일 실시예를 상세히 도시한 블록도이다.
도 4는 수신 처리 위상의 일 실시예를 상세히 도시한 도면이다.
도 5는 일부 실시예에 따른 방법의 흐름도이다.
도 6은 일부 실시예에 따른 데이터 신호의 등화되지 않은 파형을 도시하고 있다.
도 7은 일부 실시예에 따른 등화되지 않은 데이터 신호의 눈 다이어그램이다.
도 8은 현재 비트가 '1'이고 현재 비트가 '0'인 눈 다이어그램의 일부를 나타내는 도 7의 눈 다이어그램의 컬러 코딩된 버전이다.
도 9는 일부 실시예에 따라, 예컨대, 도 7의 파형을 사용하고 판정 피드백 등화(DFE) 보정을 적용하여 형성된 눈 다이어그램이다.
도 10은 일정한 비트 에러율(Bit Error Rate)(BER)의 윤곽선들을 획득하기 위해 처리된 측정된 눈 정보를 도시한다.
도 11은 일부 실시예에 따른 1 대 1 천이(상단) 및 1 대 0 천이(하단)에 대한 상이한 천이 패턴들에 대한 BER 윤곽선들을 도시한다.
도 12는 직전 히스토리 비트를 제외하고 히스토리 DFE 보정 계수들의 세트를 사용하여 등화되는 눈 다이어그램이다.
도 13은 '1' 및 '0'과 동일한 현재 비트에 대한 DFE 보정의 유무에 따른 BER을 나타내는 플롯들의 세트이다.
도 14는 DFE의 유무에 따른 트레이스 파형들(상단) 및 DFE의 유무에 따른 BER 윤곽들(하단)을 나타내는 플롯들의 세트이다.
도 15는 DFE의 유무에 따른 BER 윤곽들의 플롯(좌측)과 DFE 보상 오프셋에 의해 결정되는 바와 같이 시프팅된 보정되지 않은 BER 윤곽들의 플롯(우측)이다.
도 16은 일부 실시예에 따른 DFE 오프셋 전압 생성기의 블록도이다.
도 17은 일부 실시예에 따른 에러 카운트 회로의 블록도이다.
도 18은 일부 실시예에 따라, 수신된 데이터 신호에 DFE 보정을 도입하기 위한 캐스케이디드 샘플러(cascaded sampler)의 블록도이다.
도 19는 일부 실시예에 따른 방법(1900)의 흐름도이다.

[Cronie I]에 기술된 바와 같이, 벡터 시그널링 코드들은, 예컨대, 시스템 내의 2 개의 집적 회로 디바이스 사이에 매우 높은 대역폭의 데이터 통신 링크들을 생성하는 데 사용될 수 있다. 도 1의 실시예에 의해 예시된 바와 같이, 다수의 데이터 통신 채널은 벡터 시그널링 코드의 코드워드들을 통신하도록 함께 작용하는 벡터 시그널링 코드의 심볼들을 전송한다. 사용된 특정 벡터 시그널링 코드에 따라, 통신 링크를 포함하는 채널들의 수는 2 내지 8 개 이상의 범위일 수 있고, 또한 별도의 통신 채널들 상에서 또는 벡터 시그널링 코드의 서브 채널 컴포넌트들로서 하나 이상의 클럭 신호를 통신할 수 있다. 도 1의 예에서, 통신 링크(120)는 송신기(110)와 수신기(130) 사이에서 5 개의 데이터 값(100)과 하나의 클럭(105)을 총괄적으로 통신하는 8 개의 와이어(125)로 구성되는 것으로 도시되어 있다.

일부 실시예는 추가의 동작 모드를 추가로 지원하는데, 일 예로서, 일부 개수의 데이터 통신 채널들은 넌 리턴 투 제로(non-return-to-zero)(NRZ) 차동 시그널링과 같은 레거시 통신 프로토콜을 지원하도록 재구성된다.

수신기 데이터 검출

이하의 예들에 대한 맥락을 제공하기 위해, 하나의 전형적인 고속 수신기 실시예[Stewart I]가 제한없이 예시적인 목적으로 사용된다. 도 2에 예시된 바와 같이, 예시적인 데이터 수신기는 이전에 도 1에서 120으로 도시된 8 개의 와이어 상에서 수신된 신호들에 대해 동작하는 8 개의 동일한 연속 시간 선형 등화(Continuous Time Linear Equalization)(CTLE) 스테이지(210)를 포함한다.

[Holden I]에 기술된 바와 같이, 벡터 시그널링 코드들은 다중 입력 비교기들 또는 믹서들(MIC)를 사용하여 입력 신호들의 세트를 선형적으로 조합함으로써 효율적으로 검출될 수 있다. 예시적인 수신기에 의해 사용되는 5b6w 코드의 경우, 6 개의 수신된 데이터 입력 신호의 가중화된 서브 세트들에 대해 작용하는 5 개의 이러한 MIC는 추가 디코딩없이 5 개의 데이터 비트를 검출할 것이다. 일 실시예에서, 2 개의 수신 클럭 신호의 조합에 대해 작용하는 하나의 추가 MIC는 클럭 신호를 유사하게 검출할 것이다.

다른 실시예는 별도의 클럭 신호를 통신하는 데 사용되는 전용 와이어들을 포기할 수 있고, 대신에 데이터 라인들 자체에서 발생하는 천이들로부터 클럭을 추출할 수 있다. 도 2는 5 개의 MIC 믹서들(220)의 세트가 수신되고 등화된 신호들에 대해 동작하여 검출된 신호(MIC0-MIC4)를 생성하며, 이들 데이터 라인들 상의 천이들이 집합적으로 로컬 클럭 생성기(300)를 동기화시키는 데 사용된다는 것을 예시하고 있다.

관련된 높은 데이터 레이트 때문에, 다수의 병렬적인 수신 처리 위상들이 예시적인 수신기 내에 도시되어 있다. 예시된 예에서, 5 개의 검출된 데이터 신호(MIC0-MIC4)는 4 개의 병렬적인 수신 데이터 처리 위상에서 처리되며, 각 위상(230)은 데이터 샘플링 및 후속 버퍼링을 포함하고, 이에 후속하여 4 개의 위상 출력을 단일 수신 데이터 스트림으로 선택적으로 재결합하는 것이 이어지며, 이는 멀티플렉서(240)에 의해 수행되는 것으로, 도 2에 도시된다.

클럭 복구 회로(이는 본 기술 분야에서 클럭 데이터 복구 또는 CDR로도 알려져 있음)는 데이터 라인들 자체로부터 또는 전용 클럭 신호 입력들로부터 타이밍 정보를 추출함으로써 이러한 샘플링 측정을 지원하고, 해당 추출된 정보를 이용하여 데이터 라인 샘플링 디바이스(들)에 의해 사용되는 시간 간격을 제어하기 위한 클럭 신호들을 생성한다. 실제 클럭 추출은 위상 고정 루프(Phase Locked Loop)(PLL) 또는 지연 고정 루프(Delay Locked Loop)(DLL)와 같은 잘 알려진 회로들을 사용하여 수행될 수 있으며, 이들은 동작시 수신기 동작을 지원하여 보다 높은 주파수의 내부 클럭, 다수의 클럭 위상 등을 생성할 수도 있다. 도 2의 실시예에서, 검출된 클럭 신호는 MIC0-MIC4 상에서의 데이터 천이들로부터 획득되고, 300에서 처리되어 4 개의 데이터 처리 위상 용의 적절히 타이밍된 샘플링 클럭들을 추출하게 된다.

판정 피드백 등화 또는 DFE는 ISI의 영향을 보상하는 데 사용되는 하나의 잘 알려진 기술이다. 수신기는 이전에 수신된 데이터 값들의 히스토리를 유지하고, 내부 모델 또는 네트워크 특성 추정을 사용하여 이전 데이터 값들이 이러한 네트워크 상에서 생성시킬 수 있을 ISI 영향을 계산한다. DFE 보정으로 알려진 이 추정은 그 후 데이터 샘플링 전에 현재 수신된 신호에 적용되어 수신된 신호 품질을 개선할 수 있다. 일부 실시예에서, 즉시 수신된 신호에 대해 DFE 보정을 적용해야만 하는 시점에 필요한 이전의 모든 데이터 값들이 완전히 결정되지 않을 수 있다. 이러한 경우에, 소위 "루프 언롤드(loop unrolled)" 또는 "추론적" DFE가 수행될 수 있으며, 여기서 하나 이상의 DFE 항은 이전 데이터가 '1'이고 '0'임을 예상하여 적용된다. 이러한 잠정 결과는 이전 데이터 값이 알려질 때까지 유지되며, 데이터 값이 알려진 시점에 적절한 결과가 후속 사용을 위해 선택된다.

클럭 추출 및 DFE 보정에 대한 자세한 내용은 [Stewart I]에서 확인할 수 있다.

눈 다이어그램 측정치의 획득

적어도 하나의 실시예에서, 데이터 및 클럭 에지 검출, 및 통계적 눈 그래프 데이터 수집 및 교정치의 수집과 같은 보조 기능과 연관된 샘플러에 대해 개별 클럭 소스 선택이 행해질 수 있다. 이러한 실시 예에서, 클럭 소스 선택은 수신기 클럭 시스템에 의해 제공되는 수정되지 않은 클럭, 구성 가능한 지연 요소에 의해 제공되는 증분식 지연 클럭, 및/또는 통계적 눈 그래프 샘플링에 사용되는 개별적으로 위상 조정 가능한 클럭을 포함할 수 있다.

이러한 "눈 다이어그램" 측정치들의 값은 본 기술 분야에서 잘 이해될 수 있어, 수신 신호 진폭 마진, 타이밍 마진, 및 에러 카운트들을 포함하여 다수의 수신기 특성을 쉽게 이해할 수 있게 제시할 수 있게 된다. 대역폭, 등화, 시스템 이득 등을 포함한 다른 특성들도 추론될 수 있다. 이러한 데이터는 송신 전력 조정, 수신기 이득 조정, 보 레이트 조정(baud rate adjustment), 및 수신 등화 조정을 포함하여 시스템 조정 또는 제어를 제안하거나 개시할 수 있다.

도 4는 도 3과 관련하여 전술한 바와 같이 처리 위상(300)의 일 실시예에서 조합된 컴포넌트들을 예시하고 있다. VCO1 또는 VCO2에 의해 생성된 샘플링 클럭은 멀티플렉서(410)에 의해 선택될 수 있고, 선택적으로 조정 가능한 지연 버퍼(420)에 의해 지연될 수 있다. 전술한 데이터 샘플링 기능은 본 실시예에서 눈 샘플러(450 및 453) 및 데이터 샘플러(451 및 452)를 포함하는 4 개의 클럭킹된 샘플러로서 도시되어 있다. 일 실시예에서, 샘플러들은 클럭킹된 아날로그 적분 및 홀드 요소(clocked analog integrate-and-hold elements)이지만, 공지된 샘플 앤 홀드(sample-and-hold), 트랙 앤 홀드(track-and-hold), 클럭킹된 비교기, 및 다른 비교 가능한 회로가 동일하게 적용되는 것으로, 어떠한 제한도 내포하고 있지 않다.

각 샘플러는 D에서 입력 데이터 신호를 받아들이고, 클럭 신호(ck)에 의해 결정된 샘플링 시점에 오프셋 전압 임계치(Th)에 대한 D의 상태를 출력 Q에서 이용 가능한 슬라이싱된 판정과 비교한다. 일부 실시예에서, 입력 데이터 신호는 MIC의 출력에 대응할 수 있거나, 대안적으로 입력 데이터 신호는 차동 비교기를 사용하여 검출된 차동 신호일 수 있다. 이하에 기술된 기술은 다양한 데이터 전송 방식에 대해 기능하기 때문에 어떠한 제한도 내포하고 있지 않다. 데이터 샘플러(451 및 452)에는 각각 이전 데이터 값 '1' 및 '0'에 대응하는 추론적 DFE 보정 값 +vh1 및 -vh1이 제공되어, 데이터 판정들의 시퀀스를 생성하게 된다. 결과들 D/E1 및 D/E2 중 하나는 수신된 데이터 판정으로 멀티플렉서(460)에 의해 선택될 것이고, 다른 결과(잠재적인 에지 천이)는 또한 선택적으로 멀티플렉서(461)에 의해 위상 비교기/충전 펌프(470)로 보내져 PLL을 위한 위상 에러 신호를 생성하게 될 것이다.

460으로 도시된 것과 비교 가능한 멀티플렉서는 이전에 수신된 데이터 값에 기반하여 눈 샘플러(450 및 453)로부터의 판정들(Eye1 및 Eye2) 사이에서 선택하여, 진폭 임계치들(+vey, -vey) 및 조정 가능한 지연 버퍼(430)에 의해 제공되는 타이밍 오프셋에 대응하는 통계적인 눈 다이어그램의 생성을 위한 측정 결과를 획득하게 된다.

대안적인 실시예에서, 조정 가능한 지연 버퍼 대신에 위상 보간기가 사용될 수 있다. 따라서, 일례로서, 430은 눈 샘플러(450 및 453)가 눈 측정을 위해 사용할 수 있는 가변 위상 오프셋 클럭을 생성하는 위상 보간기이다.

추가적인 실시예에서, 이전 데이터 값의 최종 해상도에 따라 유지되거나 폐기될 수 있는 판정을 생성하는 단일 눈 샘플러가 사용될 수 있다. 일부 실시예에서, 눈 샘플러의 판정들은 데이터 샘플러로부터의 (궁극적으로) 결정된 데이터 판정들과 비교되며, 부정확한 결과들의 에러 카운트는 유지된다. 이러한 에러 카운트는 복수의 측정 포인트에 걸쳐 유지될 수 있으며, 각각의 측정 포인트는 복수의 샘플링 시점의 각각의 샘플링 시점 및 복수의 전압 오프셋의 각각의 전압 오프셋에 의해 정의된다. 또 다른 실시예에서, 각각의 에러 카운트는 패턴 특정적일 수 있고, 예컨대, 수신된 1들(즉, 데이터 1이 실제로 수신되었을 때 0의 눈 샘플러 검출) 및 수신된 0들(즉, 데이터 0이 실제로 수신되었을 때 데이터 1의 눈 샘플러 검출)에서의 에러들의 카운트들은 유지된다. 이러한 에러 카운트는 출력되어 비트 에러율(BER)을 전개하는 데 사용될 수 있다. 전형적으로, 이러한 BER 정보는 천, 백만, 억 등의 수신된 값들의 증분치들에 대한 각각의 에러 카운트를 분석함으로써 측정될 수 있다.

도 19는 일부 실시예에 따른 방법(1900)의 흐름도이다. 도시된 바와 같이, 방법(1900)은, 데이터 샘플러(451/452)를 사용하여, 기준 전압을 사용하여 기준 샘플링 시점에 데이터 판정들의 시퀀스(D)를 생성하는 단계(1902)를 포함한다. 도 4에 도시된 바와 같이, 기준 전압은 추론적 DFE 오프셋일 수 있고, 데이터 판정은 후속적으로 이전 비트에 따라 선택되지만, 고정된 기준 전압을 이용하는 데이터 샘플러가 또한 사용될 수도 있다. 또 다른 실시예에서, 데이터 판정들은 데이터 슬라이서를 통해 처리된 실제 수신된 데이터가 아닌, 공지된 또는 다른 방식으로 미리 결정된 데이터 패턴에 따라 결정될 수 있다. 방법(1900)은 에러 카운트들의 세트를 생성하는 단계(1904)를 더 포함하며, 각각의 에러 카운트는 복수의 전압 오프셋의 각각의 전압 오프셋(+vey)을 사용하여 복수의 샘플링 시점의 각각의 샘플링 시점에 형성된 눈 샘플러(450)로부터의 판정들, 예컨대, eye1을 데이터 샘플러(451, 452)에 의해 생성된 데이터 판정들의 시퀀스의 대응 데이터 판정들(D)과 비교함으로써 생성된다. 에러 카운트들은 측정 포인트들의 세트에서 생성될 수 있으며, 각각의 측정 포인트는 각각의 샘플링 시점 및 각각의 전압 오프셋에 의해 정의된다. 각각의 측정 포인트에서, 눈 샘플러(450)에 의해 생성된 수 천, 수 백만, 수 십억 등의 판정들은 동일한 샘플링 간격에서 행해진 데이터 판정들의 시퀀스 중 대응하는 결정된 데이터 판정들과 함께 에러 카운트(480)에 제공될 수 있다. 눈 샘플러(450)의 판정 및 결정된 데이터 판정은 이들이 동일한지(에러 없음) 또는 상이한지(에러)를 알아 보기 위해 비교될 수 있다. 에러 카운트 회로(480)는, 예컨대, 도 17에 도시된 바와 같은 논리 배타적 OR 게이트를 사용하여 수행될 수 있는 그러한 비교를 생성할 수 있다. 에러 카운트들은 에러 카운트들의 2D 맵을 효과적으로 제공하기 위해 복수의 상이한 샘플링 시점 및 복수의 상이한 전압 임계치에 걸쳐 결정될 수 있다.

방법(1900)은 DFE 보상된 에러 카운트들의 세트를 생성하는 단계(1906)를 더 포함한다. 각각의 DFE 보상된 에러 카운트는 DFE 수정된 전압 오프셋을 사용하는 눈 샘플러로부터의 판정들을 데이터 샘플러에 의해 생성된 데이터 판정들의 시퀀스의 대응 데이터 판정들과 비교함으로써 유사하게 생성될 수 있다. DFE 보상된 에러 카운트들의 세트는, 예컨대, 눈의 중심 근처에서 데이터를 샘플링하는 데 사용된 기준 샘플링 시점에 형성된 판정들에 기반하여 생성된다. 일부 실시예에서, DFE 수정된 오프셋 전압은 DFE 보정된 값들의 세트에 따라 동적으로 수정되는 전압 오프셋에 대응한다. 주어진 측정 포인트와 연관된 전압 오프셋은 일정하게 유지될 수 있지만, 최종적으로 판정이 행해지는 DFE 수정된 오프셋 전압은 DFE 보정 값들의 세트에 따라 동적으로 시프팅될 수 있다. 일부 실시예에서, 방법은 눈 샘플러에서 복수의 전압 오프셋의 각각의 전압 오프셋에 히스토리 DFE 보정 계수들을 선택적으로 적용함으로써 DFE 수정된 전압 오프셋을 생성하는 단계를 더 포함한다. 일부 실시예에서, 도 16에 도시된 것과 같은 DFE 오프셋 전압 생성기(1610)는 히스토리 DFE 보정 계수들('DFE_taps')의 세트와 전압 오프셋('V_offset')의 아날로그 합산을 생성하도록 구성될 수 있다. 일부 실시예에서, 오프셋 전압('V_offset')은 파라미터로서 오프 칩으로 제공될 수 있는 반면, DFE 보정 계수('DFE_taps')는, 예컨대, 채널의 ISI 특성을 측정함으로써 결정되는 데이터 히스토리 및 사전 결정된 DFE 탭 값들을 사용하여 온 칩(on-chip)으로 생성될 수 있다. 각각의 DFE 탭 값은 대응하는 히스토리 데이터 비트에 의해 부호가 인가된 상수 값일 수 있다. 일부 실시예에서, 직전의 DFE 보정 계수는 이용 가능하다면 직접적으로 포함되거나 추론적으로 제공될 수 있다. 또한, 패턴 필터링이 적용되어 직전의 DFE 보정 계수를 효과적으로 적용할 수 있다. DFE 보상된 에러 카운트들을 생성할 때 DFE_taps을 선택적으로 적용하도록 구성된 인에이블 신호 'en'이 도 16에 추가로 도시되어 있다. 일부 실시예에서, 보정되지 않은 에러 카운트들을 생성할 때, DFE 오프셋 전압 생성기는 오프셋 전압(V_offset)을 눈 샘플러에 단순히 전달할 수 있다. 다른 스위칭 회로/멀티플렉싱 회로도 사용될 수 있다.

대안적으로, DFE 보정 값들은 수신된 데이터 신호에 직접 적용될 수 있다. 이러한 실시예는 도 18에 도시되어 있으며, 여기서, 캐스케이디드 적분 및 샘플러 구조(cascaded integrate-and-hold sampler structure)는 적분 스테이지(1810)를 통해 3 개의 히스토리 DFE 보정 값을 적용하고, DFE 보정된 데이터 신호는 데이터 샘플러(1820) 및 눈 샘플러(1840)에 직접 적용된다.

일부 실시예에서, 에러 카운트들의 세트 중의 각각의 에러 카운트 및 DFE 보상된 에러 카운트들의 세트 중의 각각의 DFE 보상된 에러 카운트는 제각기의 카운터에 저장된다(카운터는 또한 레지스터라고 지칭될 수 있으며, 회로 다이 또는 칩의 입력/출력 회로에 액세스 가능하여 이러한 값들이 외부 테스트 장비에 의해 판독될 수 있게 된다). 도 17에 도시된 바와 같이, 블록(1705)은 각각의 에러 카운트 및 DFE 보상된 에러 카운트를 저장하기 위한 카운터에 대응할 수 있다. 일부 실시예에서, 에러 카운트들의 세트의 각각의 에러 카운트 및 DFE 보상된 에러 카운트들의 세트의 각각의 DFE 보상된 에러 카운트는 각각의 데이터 패턴의 검출에 응답하여 추가로 생성된다. 도 17의 예에서, 각각의 블록(1705)은 각각의 데이터 패턴과 연관된 에러 카운트일 수 있고, 눈 샘플러로부터 수신된 판정('Eye')과 데이터 샘플러로부터 수신된 데이터 판정('D')을 비교한 결과에 의해 업데이트될 수 있다. 일부 실시예에서, 개별 카운터(1705)는 개별 데이터 패턴과 동일한 값을 갖는 제어 신호를 수신하는 디멀티플렉서에 의해 선택될 수 있다. 이러한 데이터 패턴은, 예컨대, '011' 또는 '101'과 같은 삼중 항(triplet) 데이터 패턴일 수 있다. 일부 실시예에서, 에러 카운트들의 세트 및 DFE 보상된 에러 카운트들의 세트는 도 17에 도시된 바와 같이, 눈 샘플러의 출력 및 데이터 샘플러의 출력에 연결된 적어도 하나의 논리 XOR 게이트를 사용하여 생성된다.

도 5는 일부 실시예에 따른 방법(500)의 흐름도이다. 도시된 바와 같이, 방법(500)은 로컬 발진기 및 조정 가능한 위상 보간기를 사용하여, 데이터 샘플링 클럭 및 가변 위상 오프셋 눈 측정 클럭을 생성하는 단계(502), 및 데이터 샘플러 및 데이터 샘플링 클럭을 사용하여 기준 샘플링 시점에 수신된 데이터 신호를 샘플링함으로써 기준 전압 오프셋의 데이터 판정들의 시퀀스를 생성하는 단계(504)를 포함한다. 방법은 눈 슬라이서의 샘플링 임계치 및 눈 측정 클럭의 위상 오프셋을 조정함으로써, 적어도 하나의 눈 슬라이서 및 가변 위상 오프셋 눈 측정 클럭을 사용하여 복수의 눈 특성 측정치를 생성하는 단계(506)를 포함한다. 방법은 눈 샘플러의 샘플링 임계치를 조정함으로써, 데이터 샘플링 클럭 및 DFE 보정을 사용하여 복수의 눈 특성 측정치를 생성하는 단계(508), 기준 샘플링 시점에 DFE 보정의 유무에 따른 비교 가능한 측정치들 간의 수직 오프셋 보정을 계산하는 단계(510), 및 계산된 수직 오프셋 보정을 표시된 눈 특성 측정치들에 적용하는 단계(512)를 더 포함한다.

다른 실시예에서, 사전 결정된 전압 오프셋들의 범위 및 사전 결정된 샘플링 시점들의 범위에 걸쳐 스위프(sweep)가 행해져, 각각의 그러한 조합에 대한 측정 결과들을 레코딩할 수 있다. 이 예에서, 이러한 측정들은 DFE 보정의 이점 없이, 도 6에 도시된 등화되지 않은 파형에 대해 수행되어, 도 7에 도시된 바와 같이 보정되지 않은 눈 다이어그램을 초래할 것이다. 일부 실시예에서, 2 개의 상이한 데이터 패턴들(즉, 각각 전송된 1 대신에 0이 검출되고, 전송된 0 대신에 1이 검출되는 해당 측정 포인트에 나타나는 에러들의 비율)과 연관된 에러 카운트들이 생성된다. 도 8의 파형은 현재 비트의 결정된 데이터 판정이 '1'(블랙 부분)이고 현재 비트의 결정된 데이터 판정이 '0'(회색 부분)인 경우를 나타내는 컬러 코딩된 눈 다이어그램을 예시하고 있다. 일부 실시예에서, 레코딩된 에러 카운트들은 테이블 또는 다른 비교 가능한 데이터 구조로서 유지될 수 있다. 이러한 비 DFE 보정된 정보(non-DFE corrected information)의 간단한 표시는 DFE 보정된 데이터 검출 상황의 거동을 정확하게 나타내지 않을 수 있음에 주목해야 한다. 이하에는, 에러 카운트들의 세트 및 DFE 보상된 에러 카운트들의 세트를 생성하기 위한 방법 및 시스템은 물론, 비 DFE 보정된 측정치들을 수정하여 도 9에 도시된 바와 같은 DFE 보정된 눈 다이어그램을 생성하는 데 이러한 에러 카운트들을 이용할 수 있는 방법이 설명된다. 일부 실시예에서, 가장 직전의 데이터 비트는 아직 결정되지 않았을 수 있다. 이러한 실시예에서, 가장 직전의 유닛 간격(본원에서 "h1"으로 지칭됨) 동안 DFE 보정 계수를 제외한 탭들의 세트에 대해 DFE 보정이 여전히 수행될 수 있다. 이러한 시나리오의 DFE 보정된 눈 다이어그램이 도 12에 도시되어 있다.

후속 설명을 용이하게 하기 위해, 에러 카운트들 및 DFE 보상된 에러 카운트들이 동일한 BER을 갖는 포인트들의 "윤곽선"으로 추가 처리되는 실시예가 가정된다. 이러한 처리는, 예컨대, 진단 툴에 의해 오프 칩(off-chip)으로 발생할 수 있다. 각각의 BER 윤곽선은 도 10에 도시된 바와 같이, 전압 오프셋들 및 샘플링 시점의 범위에 걸쳐 있다. 따라서, 일 예로서, 수신된 '1' 에러에 대해 10^-9의 BER(즉, 10⁹ 개의 수신된 비트들 중의 하나의 에러)을 나타내는 윤곽선은 개방된 눈(open eye)의 일반적으로 허용되는 최내측 "상단 에지"에 대응할 수 있고, 수신된 '0' 에러에 대한 비교 가능한 윤곽선은 개방된 눈의 일반적으로 허용되는 최내측 "하단 에지"에 대응할 수 있다. 이 정보가 DFE 보정없이 획득되었으므로, 결과적인 "눈 개구부"(605)는 작을 것이고, 실제로는 전혀 존재하지 않을 수도 있다. 즉, '1' 데이터 값들에 대한 특정 BER에 대응하는 윤곽선은 '0' 데이터 값들에 대한 동일한 BER에 대응하는 윤곽선보다 낮을 수 있으며, 이는, 예컨대, 눈 개구부(605)를 형성하는 1e-9의 BER 윤곽선들의 내측 부분들의 좌우의 교차점에 대한 1e-9의 BER 윤곽선들의 외측 부분들에 의해 예시되고 있다. 일부 실시예에서, BER 윤곽들은 데이터 패턴들과 연관될 수 있다. 도 11은 일부 실시예에 따른 2 개의 상이한 데이터 패턴에 대한 BER 윤곽들을 나타낸다. 상단 파형은 1-대-1 데이터 패턴에 대해 식별된 BER 윤곽들을 나타내는 반면, 하단 파형은 1-대-0 데이터 패턴에 대해 식별된 BER 윤곽들을 나타낸다. 도 11의 BER 윤곽들은 도 10에 도시된 바와 같이 특정 BER에 대한 눈 개구부를 형성하도록 결합될 수 있다.

일부 실시예에서, 방법은 비 DFE 보정된 데이터에 대한 에러 카운트들의 세트를 획득하는 단계, 및 획득된 에러 카운트들의 세트에 기반하여 보정되지 않은 BER 윤곽들을 응답적으로 식별하는 단계를 포함한다. 도 13의 좌측 상단 다이어그램은 어떠한 DFE 보정도 없는 BER 윤곽들을 나타낸다. 방법은 기준 샘플링 시점을 따라 만들어진 DFE 보상된 에러 카운트들의 세트를 획득하는 단계 및 도 13의 우측 상단 다이어그램에서 3 개의 도트로 도시된 바와 같은 DFE 보상된 BER들을 식별하는 단계를 더 포함한다. DFE 보상 오프셋은 주어진 DFE 보상된 BER과 연관된 전압 오프셋을 보정되지 않은 BER의 동일한 BER 값과 연관된 전압 오프셋과 비교함으로써 식별될 수 있다. 이러한 DFE 보상 오프셋들은 다수의 BER들에 대해 식별될 수 있다. 이어서, 도 13의 좌측 상단 다이어그램의 보정되지 않은 BER 윤곽들은 식별된 DFE 보상 오프셋에 의해 상방으로 시프팅될 수 있다. 유사하게, 도 13의 좌측 하단 다이어그램의 보정되지 않은 BER 윤곽선들은 도 13의 우측 하단 다이어그램에서 식별된 DFE 보상된 BER들에 기반하여 하방으로 시프팅될 수 있다.

도 14는 DFE의 유무(각각, 우측 상단 및 좌측 상단)에 따른 트레이스들 상의 데이터 신호들의 눈 다이어그램을 나타내고, 도 14의 좌측 하단 다이어그램의 보정되지 않은 BER 윤곽선들을 조정하여 도 14의 우측 하단 다이어그램의 DFE 보상된 BER 윤곽선들을 형성하는 것을 나타낸다. 도 15는 마찬가지로 기준 샘플링 시점에 DFE 보정된 BER들에 의해 결정된 DFE 보상된 오프셋에 따른 보정되지 않은 BER 윤곽선들의 조정을 나타낸다.

이 상황을 보정하기 위해, 스캔은 사전 결정된 진폭 임계치들의 범위에 대해 수행되지만, 시그널링 간격의 중심 근처의 샘플링 시점에 있을 수 있는 정상 데이터 샘플링 시간에 대응하는 기준 샘플링 시점에서만 수행된다. 이 기준 샘플링 시점이 고정되어 있기 때문에, DFE 보정(추론 및 비 추론)이 적용될 수 있으며; 전술한 바와 같이 추론 결과는 단일 샘플러를 사용하여, 예상된 보정이 후속적으로 검출된 실제 데이터 값과 매칭되지 않은 결과를 폐기함으로써 획득될 수 있다. 이렇게 획득된 진폭 임계치들은 특정 에러들 대 수신된 값들의 카운트들에 대응하며, 각각의 조합은 BER과 연관되고; 개별적인 1의 에러들 및 0의 에러들을 유지하는 실시예에서, 각각의 조합은 각각의 개별 에러 카운트마다 하나씩, 2 개의 BER과 연관될 수 있다.

1과 0에 대한 BER들은 DFE 보상없이 기준 샘플링 시점에 획득된 것들과 비교되며, DFE와 비 DFE 측정치들 사이의 증분식 진폭 차이는 유지된다. 이어서, 디스플레이 프로세서는 비 DFE와 DFE 측정치들 간의 해당 BER에 대해 존재하는 것으로 결정된 진폭 보정을 사용하여, 비 DFE 측정치에 기반한 BER 윤곽선들을 작성함으로써 보정된 눈 다이어그램을 그래픽으로 합성할 수 있다. BER 값들은 또한 값들의 컬러 또는 그레이스케일 매핑에 따라 도시될 수 있다.

일반적인 경우, 1의 BER에 대한 진폭 보정은 윤곽을 상방으로 (더 큰 임계치 값을 향해) 이동시킬 것이고, 0의 BER에 대해서는 하방으로 (더 작은 임계치 값을 향해) 이동시킬 것이다. 마찬가지로, 대부분의 경우, 이러한 보정을 적용하면 더 작은 BER 윤곽과 더 큰 BER 윤곽 간의 임계치 차이는 감소하게 될 것이다.

일부 실시예에서, BER 특정 보정 값들은 수신된 에러 카운트들의 세트 및 (예컨대, 클럭 및 데이터 복구 회로로부터 획득된 타이밍에 의해 결정된 바와 같이) 기준 샘플링 시점에 획득된 DFE 보상된 에러 카운트들로부터 수집된 BER 데이터를 사용하여 획득된다. 특정 BER 값(일부 레벨의 양자화/반올림을 가정)은 대응하는 특정 오프셋 전압이 판정 회로/슬라이서에 적용될 때, 비 DFE 보정된 신호에서 발생할 수 있다. 동일한 (양자화된) BER 값은 DFE 보정된 수신 신호 및/또는 DFE 수정된 오프셋 전압과 관련하여 발생하지만 상이한 절대 오프셋 전압에서 발생할 수 있다. 동일한 BER과 연관된 두 개의 오프셋 전압 값들(하나는 DFE 보정되고, 하나는 비 보정됨) 간의 차이는 DFE 회로 동작으로 인한 개선의 예시적인 척도가 된다. 그런 다음, 이러한 DFE 보상 오프셋은 모든 타이밍 오프셋에 걸쳐 행해진 BER 측정치들에 대한 전압 오프셋들을 업데이트하는 데 사용될 수 있지만; 눈의 중심 근처의 기준 샘플링 시점에 행해진 것들에 대해서는 그렇지가 않다.

적어도 하나의 실시예에서, 샘플링 오프셋 및 전압 진폭 오프셋을 나타내는 파라미터가 칩에 제공되고, 이 칩은 그 후 복수의 샘플링 시점 및 전압 진폭 오프셋들에 대한 에러 카운트들, 및 기준 샘플링 시점에서 복수의 DFE 수정된 오프셋 전압에 대한 DFE 보정된 에러 카운트들을 생성할 수 있다. 이러한 에러 카운트들은 칩으로부터, 제공된 파라미터들에 대해 수신된 에러 카운트들의 세트 및 DFE 보정된 에러 카운트들의 세트와 연관된 하나 또는 두 개의 BER을 계산하도록 구성될 수 있는 시스템으로 출력될 수 있다. 예를 들어, 도 6을 참조하면, 칩은 X 축을 따른 샘플링 위치를 나타내는 샘플링 오프셋 파라미터를 수신할 수 있다. 칩은 위상 보간기(PI)를 사용하여 제공된 샘플링 오프셋 파라미터에 따라 샘플링 클럭의 위상을 회전시키고, 수신된 전압 진폭 오프셋에 따라 비교기의 판정 임계치 전압(예컨대, Y 축)을 조정하고, 그리고 이에 응답하여 해당 특정 측정 포인트에 대한 대응하는 에러 카운트를 제공할 수 있다. 에러 카운트는 '0'이어야 했던 에러 '1'과 연관될 수 있으며, 그 역도 마찬가지이다. 일부 실시예에서, 측정 포인트들로서의 파라미터들의 어레이가 "BER 그리드" 또는 "BER 픽셀들"의 측정 포인트들 또는 "블록들"을 채우기 위해 제공될 수 있으며, 여기서, 주어진 블록의 x 축 좌표는 복수의 샘플링 시점에 대응하고, 주어진 블록의 y 축 좌표는 전압 진폭 오프셋의 변화에 대응하고, 그리고 주어진 블록 내의 값(들)은 계산된 BER(들)에 대응한다.

DFE 보정 및 보정되지 않은 BER 값들의 세트 및 이에 대응하는 전압 오프셋들을 비교함으로써, DFE 회로의 동작으로 인한 수신 신호의 눈 개구부 개선이 획득될 수 있다. 즉, 주어진 BER은 비 DFE 보정된 수신 신호에서 0.1 볼트의 오프셋 전압(다시 말해서, 시그널링 간격의 중심 근처의 샘플링 시점에 샘플링에 의해 획득된 오프셋 전압)에서 발생할 수 있지만, 해당 BER은 시그널링 간격의 중심에 대응하는 기준 샘플링 시점에서 DFE 보정된 수신 신호를 샘플링할 때 0.3 볼트의 전압 오프셋으로 획득될 수 있다. 따라서, 눈은 해당 주어진 BER에서 0.2 볼트만큼 개방될 수 있다. 대안적으로, 총 40 개의 측정 포인트에 대한 4 개의 상이한 오프셋 전압에 대해 측정 포인트들의 서브 세트, 예컨대, 10 개의 상이한 샘플링 시점들 중에서 진단 검사가 수행될 수 있다. 이러한 진단 검사는 오프 칩 시스템에서 발생할 수 있으며, 각 측정 포인트에 대한 파라미터들을 눈 샘플러에 (예컨대, 원하는 샘플링 시점 및 전압 오프셋으로) 제공할 수 있고, 모든 측정 포인트들에 대한 에러 카운트들의 세트 및 각 측정 포인트에 대한 DFE 보상된 에러 카운트들의 세트를 기준 샘플링 간격에서 관찰할 수 있다. 에러 카운트들의 세트 및 DFE 보상된 에러 카운트들의 세트의 분석에 기반하여, 진단 검사는 DFE 보상 오프셋을 식별할 수 있고, 각각의 보정되지 않은 에러 카운트가 DFE 보상 오프셋에 의해 수정된 바와 같은 충분한 임계치 내에 있는지를 평가할 수 있다.

눈 스코프 BER 데이터는 어떠한 DFE 보정을 사용하지 않고도 눈을 가로 질러 수평으로 (많은 샘플링 시점 오프셋들을 사용하여) 획득될 수 있다. 일 실시예에서, 눈 스코프 BER 측정치들의 세트는 (i) 눈 중심 샘플링 시점에 대한 연관된 샘플링 오프셋, (ii) 판정 임계치를 변경하도록 적용되는 전압 오프셋을 나타내는 전압 오프셋 값, 및 (iii) 수신된 에러 카운트들의 세트 및 수신된 DFE 보상된 에러 카운트들의 세트에 기반하여 행해진 최종 측정된 눈 스코프 BER 값을 갖는 데이터 값들의 삼중 항이다. 이것은 종종 눈 다이어그램이 시각화될 수 있도록, x 값(시간 오프셋), y 값(슬라이서 오프셋), 및 크기(컬러 또는 그레이스케일 픽셀 값)로 시각화된다. 전술한 바와 같은 일부 실시예에서, 눈 스코프 BER 측정치들의 세트는 각각의 에러 타입(예컨대, 1이 0이어야 했던 제 1 에러 타입 및 0이 1이어야 했던 제 2 에러 타입)과 연관된 2 개의 상이한 BER을 포함할 수 있다.

"원시" 눈 스코프 BER 데이터(비 DFE 보정)는 DFE 보정 회로가 생성했을 수도 있는 것을 반영하도록 조정될 수 있다. DFE 조정된 눈 스코프 BER 측정치들의 세트는 DFE 보정 오프셋을 사용하여 생성되어 비 DFE 보정된 눈 스코프 BER 측정치들의 전압 오프셋 값들을 조정하게 된다. 즉, 눈 스코프 BER 데이터의 각 삼중 항마다, 눈 스코프 BER은 매칭되는 DFE 보상 오프셋 값을 찾는 데 사용된다. 해당 보상 값은 그 후, 삼중 항의 오프셋 값을 조정(적절하게 가산 또는 감산)하는 데 사용될 수 있다. 모든 값이 조정되면, 이들은 전술한 바와 같이 시각화/작성되어 도 9에 도시된 바와 같은 DFE 보정된 눈 플롯을 생성할 수 있게 된다. 주목할 것은 조정 후 일부 수직/전압 오프셋 값들이 둘 이상의 BER 레이트와 연관될 수 있는 압축이 발생할 수 있다는 것이다. 이러한 경우에, BER 레이트들이 함께 추가될 수 있거나, 또는 대안적으로 더 작은 BER 레이트가 폐기될 수 있다.

일부 실시예에서, 방법은 복수의 측정 포인트에 대한 각각의 에러 카운트들을 획득하는 단계 ― 각각의 측정 포인트는 각각의 샘플링 시점에서 각각의 오프셋 전압에 따른 데이터 판정에 대응함 ―, 및 상기 복수의 측정 포인트 중 측정 포인트들의 서브 세트에 대한 각각의 DFE 보상된 에러 카운트들을 획득하는 단계 ― 상기 측정 포인트들의 서브 세트는 기준 샘플링 시점에 복수의 DFE 수정된 전압 오프셋에서 취해진 측정 포인트들을 포함함 ―를 포함한다. 방법은, 선택된 DFE 보상된 에러 카운트와 눈의 중심 근처의 기준 샘플링 시점에 취해진 측정 포인트에 대한 대응하는 에러 카운트에 기반하여 DFE 보상 오프셋을 결정하는 단계를 더 포함할 수 있다. 그러한 실시예에서, 상기 선택된 DFE 보상된 에러 카운트 및 상기 대응하는 에러 카운트는 동등한 비트 에러 레이트들 및 상이한 오프셋 전압들을 가질 수 있다. 따라서, DFE 보상 오프셋은 상이한 오프셋 전압들 사이의 전압 차에 대응한다. 일부 실시예에서, 방법은 보정된 눈 다이어그램을 생성하기 위해 보정되지 않은 데이터로부터 생성된 BER 윤곽선들에 대해 DFE 보상 오프셋들을 적용하는 단계를 더 포함한다. 대안적으로, DFE 보상 오프셋은 사전 결정된 측정 포인트들의 세트가 주어진 임계치 표준 내에서 동작하는지를 검사함으로써 진단용으로 사용될 수 있다.

일 특정 실시예에서, 측정 회로는 다수의 에러 카운트를 유지하며, 각각은 선행 수신 데이터 비트, 현재 데이터 비트 및 후속 데이터 비트로 구성된 특정 수신 데이터 패턴 "필터"와 연관된다. 따라서, 일 예에서, 필터 "1, 1, 0"으로 구성된 제 1 에러 카운터는, 수신된 데이터 "1"이 선행되고 이어서 수신된 데이터 "0"이 후속되는 경우에만, 검출된 "0" 값을 비트 에러로서 카운트할 것이다(이는 필터에 구성된 현재 데이터 비트 "1"과 일치하지 않고 매칭되는 데이터 시퀀스로 수신되지 않기 때문이다). 제 1 실시예에서, 각 필터 시퀀스가 매칭되는 총 횟수도 카운트되어, 카운트된 에러들을 BER로서 해석할 수 있게 된다. 제 2 실시예에서, 측정 회로는 사전 결정된 수의 필터 시퀀스 매치에 대해 자율적으로 동작하며, 그 끝에 그 에러 카운터 결과가 관찰되어 해석될 수 있다.

수 백만 또는 수 십억 개의 데이터 값을 측정하여 BER 값들을 확인하도록 구성될 때, 간단한 이진 에러 카운트들은 불필요한 정확도를 제공할 수 있다. 실제로, 지정된 측정 포인트에서 몇 개의 에러, 수 천 개의 에러, 또는 수 백만 개의 에러가 발생했다는 표시만 필요할 수 있다. 따라서, 결과적인 에러 카운트들을 로그 포맷으로 또는 감소된 정밀도의 숫자 포맷으로 해석하는 것이 유리할 수 있다. 하나의 특정 측정 회로 실시예는 구현의 편의를 위해 24 비트의 이진 에러 카운터들을 유지하지만, 결과적인 에러 카운트들 및/또는 BER 값을, 실제 카운트 값("분수" 부분)의 몇 개의 최상위 비트들 및 지수 승수 또는 스케일 계수("지수" 부분)를 나타내는 추가적인 비트들을 포함하는 의사 부동 소수점 숫자 포맷으로, 눈 스코프 계산에 제시한다. 따라서, 0001 1011 1001 0011의 예시적인 이진 카운터 값은 분수가 12 만큼 좌측으로 시프팅되어야 한다는 것을 나타내는 3-비트 분수 "110" 및 5-비트 지수 "1100"으로 변환될 수 있다. 이 예에서는 값들을 포맷화하거나 숫자 필드를 포함하는 크기에 있어 어떠한 제한도 내포하고 있지 않다.

Claims

방법에 있어서,
비등화 데이터 신호의 복수의 2차원 맵들의 에러 카운트들을 생성하는 단계 - 각 2차원 맵의 에러 카운트들은 복수의 데이터 패턴들 중 개별 데이터 패턴과 연관되고, 주어진 2차원 맵의 에러 카운트들의 각 에러 카운트는 상기 비등화 데이터 신호를 수신하는 눈 샘플러(eye sampler)를 복수의 샘플링 시점들 중 개별 샘플링 시점으로 그리고 복수의 판정 임계치들 중 개별 판정 임계치로 설정하는 것에 응답하여 생성됨 -; 및
상기 복수의 데이터 패턴들 중 각 데이터 패턴에 대해, 판정 피드백 등화(DFE)-보정된 데이터 신호의 DFE-보상된 에러 카운트들의 대응 세트를 생성하는 단계 - 상기 DFE-보상된 에러 카운트들의 대응 세트의 각 DFE-보상된 에러 카운트는 상기 눈 샘플러를 기준 샘플링 시점 및 상기 복수의 판정 임계치들 중 대응 판정 임계치로 설정하는 것에 의해 생성됨 -
를 포함하는, 방법.
제1항에 있어서,
상기 DFE-보정된 데이터 신호는 아날로그 히스토리 DFE 보정 계수들을 상기 비등화 데이터 신호에 적용함으로써 상기 비등화 데이터 신호로부터 생성되는, 방법.
제1항에 있어서,
아날로그 히스토리 DFE 보정 계수들의 세트는 상기 DFE-보정된 데이터 신호의 상기 DFE-보상된 에러 카운트들의 대응 세트를 생성하기 위해 상기 눈 샘플러의 상기 대응 판정 임계치에 적용되는, 방법.
제3항에 있어서,
상기 아날로그 히스토리 DFE 보정 계수들의 세트는 추론적 DFE 보정 계수를 포함하는, 방법.
제1항에 있어서,
상기 복수의 데이터 패턴들은 삼중항 데이터 패턴들인, 방법.
제5항에 있어서,
상기 삼중항 데이터 패턴들은 "000, 001, 010, 011, 100, 101, 110, 및 111"로 구성되는 그룹으로부터 선택되는, 방법.
제1항에 있어서,
상기 주어진 2차원 맵의 에러 카운트들을 위한 각 에러 카운트는 상기 눈 샘플러에 의해 생성되는 데이터 판정들의 데이터 샘플러에 의해 생성되는 대응 데이터 판정들과의 비교들을 형성함으로써 생성되고,
상기 데이터 샘플러는 상기 기준 샘플링 시점 및 기준 판정 임계치로 설정되는, 방법.
제7항에 있어서,
각 비교는 상기 개별 데이터 패턴의 검출에 응답하여 개별 카운터에 저장되는, 방법.
제8항에 있어서,
상기 개별 카운터는 상기 개별 데이터 패턴과 동일한 값을 갖는 제어 신호를 수신하는 디멀티플렉서에 의해 선택되는, 방법.
제7항에 있어서,
각 비교는 XOR(exclusive OR) 로직을 이용하여 수행되는, 방법.
수신기에 있어서,
데이터 신호에서 복수의 데이터 패턴들을 검출하도록 구성되는 패턴 검출기;
구성 가능한 샘플링 시점 및 가변 판정 임계치를 갖는 눈 샘플러; 및
복수의 에러 카운터들 - 각 에러 카운터는 상기 복수의 데이터 패턴들 중 개별 데이터 패턴과 연관됨 - 을 포함하고,
상기 복수의 에러 카운터들은:
비등화 데이터 신호의 복수의 2차원 맵들의 에러 카운트들을 생성하고 - 각 2차원 맵의 에러 카운트들은 상기 복수의 데이터 패턴들 중 개별 데이터 패턴과 연관되고, 주어진 2차원 맵의 에러 카운트들의 각 에러 카운트는 비등화 데이터 신호를 수신하는 상기 눈 샘플러의 상기 구성 가능한 샘플링 시점을 복수의 샘플링 시점들 중 개별 샘플링 시점으로 설정하는 것 및 상기 가변 판정 임계치를 복수의 판정 임계치들 중 개별 판정 임계치로 설정하는 것에 응답하여 생성됨 -; 그리고
상기 복수의 데이터 패턴들 중 각 데이터 패턴에 대해, DFE-보정된 데이터 신호의 DFE-보상된 에러 카운트들의 대응 세트를 생성하도록 - 상기 DFE-보상된 에러 카운트들의 대응 세트의 각 DFE-보상된 에러 카운트는 상기 눈 샘플러의 상기 구성 가능한 샘플링 시점을 기준 샘플링 시점으로 설정하는 것 및 상기 가변 판정 임계치를 상기 복수의 판정 임계치들 중 대응 판정 임계치로 설정하는 것에 응답하여 생성됨 - 구성되는, 수신기.
제11항에 있어서,
아날로그 히스토리 DFE 보정 계수들의 세트를 생성하도록 구성되는 DFE 회로를 더 포함하는, 수신기.
제12항에 있어서,
상기 DFE 회로는 상기 DFE-보정된 데이터 신호를 생성하기 위해 상기 비등화 데이터 신호에 상기 아날로그 히스토리 DFE 보정 계수들의 세트를 적용하도록 구성되는, 수신기.
제12항에 있어서,
상기 DFE 회로는 상기 DFE-보정된 데이터 신호의 상기 DFE-보상된 에러 카운트들의 대응 세트를 생성하기 위해 상기 눈 샘플러의 상기 대응 판정 임계치에 상기 아날로그 히스토리 DFE 보정 계수들의 세트를 적용하도록 구성되는, 수신기.
제12항에 있어서,
상기 아날로그 히스토리 DFE 보정 계수들의 세트는 추론적 DFE 보정 계수를 포함하는, 수신기.
제11항에 있어서,
상기 복수의 데이터 패턴들은 삼중항 데이터 패턴들인, 수신기.
제16항에 있어서,
상기 삼중항 데이터 패턴들은 "000, 001, 010, 011, 100, 101, 110, 및 111"로 구성되는 그룹으로부터 선택되는, 수신기.
제11항에 있어서,
상기 눈 샘플러에 의해 생성되는 데이터 판정들을 데이터 샘플러에 의해 생성되는 대응 데이터 판정들과 비교하도록 구성되는 비교 회로 - 상기 데이터 샘플러는 상기 기준 샘플링 시점 및 기준 판정 임계치로 설정됨 - 를 더 포함하는, 수신기.
제18항에 있어서,
상기 개별 데이터 패턴과 동일한 값을 갖는 제어 신호에 기초하여 상기 복수의 에러 카운터들 중의 에러 카운터를 선택하도록 구성되는 디멀티플렉서를 더 포함하는, 수신기.
제18항에 있어서,
상기 비교 회로는 XOR(exclusive OR) 로직인, 수신기.