KR102529936B1 - 작동 중의 샘플러 오프셋 캘리브레이션 - Google Patents

작동 중의 샘플러 오프셋 캘리브레이션 Download PDF

Info

Publication number
KR102529936B1
KR102529936B1 KR1020217035264A KR20217035264A KR102529936B1 KR 102529936 B1 KR102529936 B1 KR 102529936B1 KR 1020217035264 A KR1020217035264 A KR 1020217035264A KR 20217035264 A KR20217035264 A KR 20217035264A KR 102529936 B1 KR102529936 B1 KR 102529936B1
Authority
KR
South Korea
Prior art keywords
sampler
data
preliminary
phase error
decision threshold
Prior art date
Application number
KR1020217035264A
Other languages
English (en)
Other versions
KR20210143907A (ko
Inventor
알리 호르마티
Original Assignee
칸도우 랩스 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸도우 랩스 에스에이 filed Critical 칸도우 랩스 에스에이
Priority to KR1020237015050A priority Critical patent/KR102570800B1/ko
Publication of KR20210143907A publication Critical patent/KR20210143907A/ko
Application granted granted Critical
Publication of KR102529936B1 publication Critical patent/KR102529936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03063—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using fractionally spaced delay lines or combinations of fractionally and integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms
    • H04L2025/03624—Zero-forcing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

결정 궤환 등화(decision feedback equalization, DFE) 보정 팩터와 연관된 결정 임계치를 갖는 데이터 신호 처리 경로에서 동작하는 데이터 샘플러를 사용하여 데이터 신호를 샘플링하고, 예비 샘플러(spare sampler)의 결정 임계치에 대한 아이 중심(center-of-eye) 값을 결정하기 위해 데이터 신호 처리 경로 외부에서 동작하는 예비 샘플러의 결정 임계치를 조정함으로써 데이터 신호의 아이 오프닝(eye opening)을 측정하고, 아이 중심 값 및 DFE 보정 팩터에 기초하여 예비 샘플러의 결정 임계치를 초기화하고, 미리 결정된 데이터 패턴의 검출에 응답하여 예비 샘플러 및 데이터 샘플러에 대한 각 위상 오차 신호 세트들을 생성하며, 각 위상 오차 신호 세트들의 위상 오차 신호들의 차이들의 누산에 기초하여 데이터 샘플러의 결정 임계치를 업데이트하기 위한 방법들 및 시스템들이 설명된다.

Description

작동 중의 샘플러 오프셋 캘리브레이션
관련 출원들에 대한 상호참조
본 출원은 Ali Hormati 이름으로 2019년 4월 8일자로 출원된 "SAMPLER OFFSET CALIRATION DURING OPERATION(작동 중 샘플러 오프셋 캘리브레이션)"이라는 명칭의 미국 정규 출원 제16/378,450호의 이익을 주장하며, 이는 이에 의해 모든 목적을 위해 전문이 원용된다.
참조 문헌들
다음의 선출원은 모든 목적을 위해 전문이 본 명세서에 원용된다:
Amin Shokrollahi, Ali Hormati, 및 Roger Ulrich 이름으로 2015년 2월 2일자에 출원 제14/612,241호로서 출원되어 2015년 8월 4일자에 공고된 "Method and Apparatus for Low Power Chip-to-Chip Communications with Constrained ISI Ratio(ISI 비가 제한된 저전력 칩 간 통신을 위한 방법 및 장치)"라는 명칭의 미국 특허 제9,100,232호(이하, [Shokrollahi]로서 식별됨).
Ali Hormati 및 Richard Simpson 이름으로 2017년 4월 28일자에 출원된 "Clock Data Recovery Utilizing Decision Feedback Equalization(결정 궤환 등화를 이용한 클록 데이터 복원)"이라는 명칭의 미국 특허 출원 제15/582,545호(이하, [Hormati]로서 식별됨).
배경기술
최신 디지털 시스템들에서, 디지털 정보는 신뢰할 수 있고 효율적인 방식으로 처리되어야 한다. 이와 관련하여, 디지털 정보는 이산적인, 즉 불연속적인 값들로 이용 가능한 정보로서 이해될 것이다. 비트들, 비트군, 뿐만 아니라 유한 집합으로부터의 숫자들도 디지털 정보를 나타내는데 사용될 수 있다.
대부분의 칩 간, 또는 디바이스 간 통신 시스템들에서, 통신은 복수의 와이어들을 통해 이루어져 총 대역폭(aggregate bandwidth)을 증가시킨다. 이들 와이어들 중 하나 또는 쌍은 채널 또는 링크라고 지칭될 수 있고, 다수의 채널들은 전자 부품들 간에 통신 버스를 생성한다. 물리적 회로 레벨에서, 칩 간 통신 시스템들에서, 버스들은 전형적으로 칩들과 마더보드들 간 패키지에, 인쇄 회로 기판(printed circuit board, "PCB") 기판들 상에 또는 PCB들 간 케이블들 및 커넥터들에 전도체들로 만들어진다. 고주파 애플리케이션들에서는, 마이크로 스트립 또는 스트립 선로 PCB 트레이스들이 사용될 수 있다.
버스 와이어들을 통해 신호들을 송신하기 위한 일반적인 방법들은 단종단(single-ended) 및 차동 시그널링(differential signaling) 방법들을 포함한다. 고속 통신을 필요로 하는 애플리케이션들에서, 이들 방법들은 특히 고속 통신시, 전력 소비 및 핀 효율(pin-efficiency) 면에서 또한 최적화될 수 있다. 좀 더 최근에는, 칩 간 통신 시스템들의 전력 소비, 핀 효율 및 노이즈 강건성 간의 절충을 또한 최적화하기 위해 [Shokrollahi]에서 설명된 바와 같은 벡터 시그널링 방법들이 제안되었다. 이들 벡터 시그널링 시스템들에서, 송신기에서의 디지털 정보는 송신 채널 속성들 및 통신 시스템 설계 제약들에 기초하여 전력 소비, 핀 효율 및 속도 절충을 최적화하기 위해 선택되는 벡터 코드워드의 형태의 상이한 표현 공간으로 변환된다. 본 명세서에서, 이 프로세스는 "인코딩"이라고 지칭된다. 인코딩된 코드워드는 신호들의 그룹으로서 송신기로부터 하나 이상의 수신기로 통신된다. 수신기에서, 코드워드에 대응하는 수신된 신호들은 원래의 디지털 정보 표현 공간으로 다시 변환된다. 본 명세서에서, 이 프로세스는 "디코딩"이라고 지칭된다.
사용된 인코딩 방법에 관계없이, 수신 디바이스에 제공된 수신 신호들은 송신 채널 지연, 간섭, 및 노이즈에 관계없이, 원래의 송신된 값들을 가장 잘 나타내는 간격들로 샘플링(또는 이것들의 신호 값이 다른 방법으로 레코딩)된다. 이 클록 및 데이터 복원(Clock and Data Recovery, CDR)은 적절한 샘플 타이밍을 결정해야 할 뿐만 아니라, 변화하는 신호 전파 조건들에 대한 동적 보상을 제공하여, 계속해서 그렇게 해야 한다. 통신 수신기들이 수신된 데이터 스트림으로부터 수신 클록 신호를 추출하는 것이 일반적이다. 일부 통신 프로토콜들은 클록 관련 및 데이터 관련 신호 성분들을 구별하기 위해 통신 시그널링을 제한함으로써 이러한 클록 데이터 복원 또는 CDR 동작을 가능하게 한다. 유사하게, 일부 통신 수신기들은 클록 복원을 가능하게 하기 위한 추가 정보를 제공하기 위해, 데이터를 검출하는데 필요한 최소값 이상으로 수신된 신호들을 처리한다. 일 예로서, 소위 더블 보 레이트(double-baud-rate) 수신 샘플러는 데이터 성분에 대응하는 수신 신호 레벨, 및 신호 클록 성분과 관련된 시간순으로 오프셋된 수신 신호 전환을 독립적으로 검출할 수 있게 하기 위해, 수신된 신호 레벨들을 예상되는 데이터 수신 속도의 두 배로 측정한다.
그러나, 관련 없는 통신 프로토콜 전환의 도입은 달성 가능한 데이터 통신 레이트는 제한하는 것으로 알려져 있다. 유사하게, 송신된 데이터 레이트보다 더 높은 수신 샘플링은 수신기 전력 활용을 상당히 증가시키는 것으로 알려져 있다.
실제 통신 채널들은 불완전하여, 송신된 신호들의 진폭을 저하시키고(예를 들어, 감쇠) 타이밍을 저하시키며(예를 들어, 지연 및 펄스 스미어링(smearing))을 저하시키며, 이는 송신기 사전 보상 및/또는 수신 등화를 통해 처리될 수 있다. 연속 시간 선형 등화(continuous time linear equalization, CTLE)는 주파수 도메인 등화에 대한 알려져 있는 접근법 중 하나로, 일 예에서 고주파수들에서 증가된 채널 감쇠에 대한 보상을 제공한다. 시간 도메인 지향 등화 방법들이 또한 수신된 신호에 대한 심볼 간 간섭 또는 ISI의 영향을 보상하기 위해 사용된다. 이러한 ISI는 현재 심볼 간격의 진폭 또는 타이밍에 영향을 미치기 위해, 통신 송신 매체에 지속되는 이전에 송신된 신호의 잔류 전기 효과들에 의해 야기된다. 일 예로서, 하나 이상의 임피던스 이상을 갖는 전송선 매체는 신호 반사를 도입할 수 있다. 이에 따라, 송신된 신호는 매체를 통해 전파되고 하나 이상의 이러한 이상에 의해 부분적으로 반사되며, 이러한 반사는 수신기에서나중에 직접 전파되는 신호들과 중첩되어 나타난다.
데이터 종속 수신 등화의 한 가지 방법은 결정 궤환 등화(Decision Feedback Equalization) 또는 DFE이다. 여기서, 시간 도메인 배향 등화는 수신기에서, 이력 데이터 값들 각각이 현재 수신 신호에 미칠 예상되는 영향을 예측하기 위해 이들 이력 송전선 모델에 의해 처리되는 이전에 수신된 데이터 값들의 이력을 유지함으로써 수행된다. 이러한 송전선 모델은 미리 계산되거나, 측정에 의해 유도되거나, 경험적으로 생성될 수 있고, 하나 이상의 이전 데이터 간격의 효과를 포괄할 수 있다. 이러한 하나 이상의 이전 데이터 간격의 예측되는 영향을 집합적으로 DFE 보상이라고 한다. 낮거나 중간 정도의 데이터 속도에서, DFE 보상은 예로서 수신 샘플링 전에 수신된 데이터 신호로부터 명시적으로 감산되거나, 수신 데이터 샘플러 또는 비교기에서 수신된 데이터 신호가 비교되는 기준 레벨을 수정함으로써 묵시적으로 감산됨으로써, 다음 데이터 샘플이 검출되기 전에 적용될 시간에 계산될 수 있다. 그러나, 더 높은 데이터 레이트들에서, 이전 데이터 비트들의 검출 및 DFE 보상의 계산은 다음 데이터 샘플에 대해 제 시간에 완료되지 않을 수 있어, 알려져 있는 이전 데이터 값들이 아닌 추론 또는 잠재적 데이터 값들에 대해 수행되는 소위 "펼쳐진" DFE 계산들의 사용을 필요로 한다. 일 예로서, 펼쳐진 DFE 스테이지는 결정 데이터 비트가 1 또는 0으로 분해될지 여부에 따라 두 개의 상이한 보상 값들을 예측할 수 있으며, 수신 검출기는 이들 예측들 각각에 기초하여 샘플링 또는 슬라이싱 동작들을 수행하며, DFE 결정이 해결될 때까지 다수의 결과들이 유지된다.
결정 궤환 등화(decision feedback equalization, DFE) 보정 팩터와 연관된 결정 임계치를 갖는 데이터 신호 처리 경로에서 동작하는 데이터 샘플러를 사용하여 데이터 신호를 샘플링하고, 예비 샘플러(spare sampler)의 결정 임계치에 대한 아이 중심(center-of-eye) 값을 결정하기 위해 데이터 신호 처리 경로 외부에서 동작하는 예비 샘플러의 결정 임계치를 조정함으로써 데이터 신호의 아이 오프닝(eye opening)을 측정하고, 아이 중심 값 및 DFE 보정 팩터에 기초하여 예비 샘플러의 결정 임계치를 초기화하고, 미리 결정된 데이터 패턴의 검출에 응답하여 예비 샘플러 및 데이터 샘플러에 대한 각 위상 오차 신호 세트들을 생성하며, 각 위상 오차 신호 세트들의 위상 오차 신호들의 차이들의 누산에 기초하여 데이터 샘플러의 결정 임계치를 업데이트하기 위한 방법들 및 시스템들이 설명된다.
디지털 수신기 시스템은 진폭 및 시간 양자에서 수신된 신호들을 샘플링하여, 통신 매체에 의해 유발되는 신호 저하에 관계없이 송신된 데이터의 정확한 검출 및 디코딩을 가능하게 하기에 충분한 정보를 획득한다. 통신 매체의 특정 특성들을 어드레싱하는 것은 신호 증폭, 주파수 및 시간 도메인 필터링뿐만 아니라, 샘플링이 일어나는 시간 및 진폭 양자의 정확한 조정을 요구할 수 있다. 정확한 신호 수신을 가능하게 하기 위해 이러한 수신 파라미터들의 동작 구성 및 조정을 가능하게 하는 방법들 및 장치들이 설명된다.
도 1은 일부 실시예들에 따른, 수신기의 블록도이다.
도 2a 및 도 2b는 예시적인 수신 신호를 눈 다이어그램으로서 도시한다.
도 3은 측정 시스템의 실시예의 블록도이다.
도 4a는 일부 실시예들에 따른, 데이터 샘플러 및 예비 샘플러의 블록도이다.
도 4b 및 도 4c는 일부 실시예들에 따른, 도 3의 시스템에 도시된 바와 같은 제어 회로에 대한 논리 세부 사항들을 도시한 개략도들이다.
도 5은 추가 실시예의 개략도이다.
도 6은 일부 실시예들에 따른, 방법(600)의 흐름도이다.
최근, 고속 통신 시스템의 시그널링 레이트는 초당 수십 기가비트의 속도에 도달하였으며, 개별 데이터 유닛 간격은 피코초로 측정되었다. 이러한 시스템의 일 예는 [Shokrollahi]에 의해 주어지며, 이는 이를테면 시스템에서의 두 개의 집적 회로 디바이스들 사이에서, 초고대역폭 멀티 와이어 데이터 통신 링크들을 통한 벡터 시그널링 코드들의 사용을 설명한다. 사용되는 특정 코딩 방식에 따라, 이러한 통신 링크를 포함하는 채널들의 수는 2 내지 8 이상의 범위일 수 있고, 또한 데이터 채널들 내 또는 별개의 통신 채널들 상 중 어느 하나에서, 하나 이상의 클록 신호를 통신할 수 있다.
벡터 시그널링 코드를 이용하는 일 실시예에서, 데이터의 다수의 비트들은 통신 매체의 다수의 와이어들 또는 채널들을 통해 기본적으로 동시에 송신될 벡터 시그널링 "코드워드", 즉 심볼 세트로 송신기에서 인코딩된다. 각 이러한 와이어 또는 채널은 둘보다 많은 가능한 값들을 취할 수 있기 때문에, 코드워드의 각 심볼은 허용 가능한 신호 값들의 알파벳으로부터 도출되며; [Shokrollahi]의 예들에서, 4 및 10 값들의 알파벳들이 5 데이터 비트들을 여섯 개의 심볼 코드워드들로 인코딩하는데 사용된다. 수신기에서, 수신된 코드워드를 결정하기 위해 멀티 레벨 와이어 신호들이 검출되며, 이어서 이는 (예를 들어, 맵핑 테이블 룩업에 의해) 수신된 데이터로 디코딩된다.
대안적인 실시예에서, 각 벡터 시그널링 코드워드는 "서브 채널" 구성요소들의 중첩이며, 각 이러한 서브 채널은 와이어들 또는 채널들의 변조의 직교 모드 또는 패턴이라는 점이 유의된다. 이에 따라, [Shokrollahi]의 예에서, 송신된 신호들을 생성하기 위해 다섯 개의 서브 채널들이 합산될 수 있으며, 각 서브 채널은 송신된 5 데이터 비트들 중 하나에 의해 변조된다. 유사하게, 벡터 시그널링 코드 수신기는 특정 서브 채널에 대응하는 수신된 와이어 신호들의 조합을, 일 예로서 그 서브 채널의 직교 모드와 상관된 두 개 이상의 와이어 신호들의 가중된 합산을 수행하는 멀티 입력 비교기(multi-input comparator, MIC)를 사용하고, 수신된 데이터의 1 비트를 직접 생성함으로써, 직접 검출할 수 있다. [Shokrollahi]의 예에서, 5 데이터 비트들의 완전한 디코딩은 두 개 내지 여섯 개의 와이어 신호들을 조합하는 MIC 세트를 사용하는 것으로 제시된다. 코드워드 및 서브 채널 처리 모델들은 완전히 동등하기 때문에, 사용되는 특정 인코딩 및 디코딩 모델에 관계없이, 예를 들어, 동일한 직교 벡터 시그널링 코드에 기초하여 MIC 기반 서브 채널 수신기와 코드워드 송신기의 조합을 가능하게 하는 연동이 보장된다.
전술된 바와 같이, 직교 벡터 시그널링 코드 시스템에서의 와이어 신호들은 다수의 별개의 값들을 취할 수 있지만, 검출된 서브 채널 결과들(일 예로서, MIC의 출력에서와 같은 가중된 합산의 결과들)은 통상적으로 이진이며, 이에 따라 ISI 감소 및 스큐 보정과 같은 수신 처리 기능들은 더 복잡한 와이어 신호들보다는 더 간단한 서브 채널 신호들에 대해 더 효율적으로 수행될 수 있다.
고속 집적 회로 수신기에 대한 통상적 실시는 샘플링 디바이스에서 각 수신된 신호 채널, 서브 채널, 또는 와이어 신호를 끝낸다. 이 샘플링 디바이스는 시간 및 진폭 차원들 양자에서 제약된 측정을 수행하고; 예시적인 일 실시예에서, 이는 측정되는 시간 간격을 제약하는 샘플 홀드 회로(sample-and-hold circuit)로 구성되며, 뒤따라 그 간격 내의 신호가 기준 값 위쪽 또는 아래쪽에(또는 일부 실시예들에서, 기준 값에 의해 설정되는 경계들 내로) 속하는지 여부를 결정하는 임계 검출기 또는 디지털 비교기가 뒤따를 수 있다. 대안적으로, 디지털 비교기는 신호 진폭을 결정할 수 있으며 선택된 시간에 결과를 캡처하는 클록킹된 디지털 플립 플롭이 뒤따를 수 있다. 다른 실시예들에서, 조합된 시간- 및 진폭- 샘플링 회로가 사용되어, 클록 전환에 응답하여 이의 입력의 진폭 상태를 샘플링한다. 일부 실시예들에서, 수신기 샘플러들 중 일부 또는 전부에서 샘플이 캡처되는 시간이 조정될 수 있으며; 일부 실시예들에서, 수신기 샘플러들 중 일부 또는 전부에서, 샘플이 비교되는 임계 레벨이 조정될 수 있다.
설명의 편의를 위해, 본 문서는 입력 측정을 획득하는 수신기 구성요소를 설명하기 위해, 본 기술분야에서 또한 사용되는 동등하지만 덜 서술적인 용어 "슬라이서"보다, 시간 및 진폭 측정 제약들 양자를 암시하므로, 용어 샘플링 디바이스, 또는 더 간단히 "샘플러"를 사용할 것이다. 일부 실시예들에서, 수신기 샘플러들 중 일부 또는 전부에서 샘플이 캡처되는 시간이 조정될 수 있으며; 일부 실시예들에서, 수신기 샘플러들 중 일부 또는 전부에서 샘플이 비교되는 임계 레벨이 조정될 수 있다. 일 예로서, 주지의 수신기 "아이 플롯(eye plot)" 다이어그램은 전형적으로 이들 파라미터들의 반복적 조정에 의해 얻어지며, 그 결과들이 시간에 따라 신호 진폭들로서 그래프로 플로팅된다.
본 명세서에서 설명된 실시예들은 또한 [Shokrollahi]의 벡터 처리 방법들에 의해 커버되지 않는 종래 기술의 순열 정렬 방법들에 적용될 수 있다. 더 일반적으로, 실시예들은 임의의 통신 또는 저장 방법들, 특히 코히어런트 총합 결과를 생성하기 위해 다수의 채널들 또는 채널의 요소들의 조정을 필요로 하는 방법들에 적용될 수 있다.
클록 데이터 복원
[Hormati]에서와 같은 클록 데이터 복원 또는 클록 데이터 정렬(CDR 또는 CDA) 회로들은 데이터 라인들 자체 또는 전용 클록 신호 입력들 중 어느 하나로부터, 타이밍 정보를 추출하고, 그 추출된 정보를 이용하여 수신된 신호 샘플링 디바이스에 의해 사용되는 시간 간격을 제어하기 위한 클록 신호들을 생성한다. 실제 클록 추출은 위상 고정 루프(Phase Locked Loop, PLL) 또는 지연 고정 루프(Delay Locked Loop, DLL)와 같은 주지의 회로들을 사용하여 수행될 수 있으며, 이것들은 또한 자신들의 동작시 수신기 동작을 지원하여 더 높은 주파수 내부 클록들, 다수의 클록 위상들 등을 생성할 수 있다. 당해 기술분야에 설명된 바와 같은 CDR과 CDA 실시예들 사이의 구현 구별은 본 설명과 무관하며, 이에 따라 용어 CDA는 이후에 제한을 암시하지 않고, 본 명세서에서 일반적인 식별자로서 사용될 것이다.
하나의 공통 CDA 실시예에서, 제1 샘플 시간은 데이터 샘플을 최적으로 얻도록 구성되고, 제2 샘플 시간은 내부 클록의 위상이 인입 신호 전환들과 정렬된 채로 유지되는지 여부를 최적으로 결정하도록 구성되며, 이는 최적의 데이터 샘플링 시간으로부터 시간적으로 오프셋되는 수신 신호 유닛 간격(
UI)의 ½ 정도일 수 있다. 이러한 실시예들에서의 샘플링이 수신된 유닛 간격마다 두 번 일어나므로, 이러한 시스템들은 더블 보 레이트(baud rate) CDA를 이용하는 것으로 설명된다. 이러한 시스템들은 저속 통신 시스템에서 또는 수신된 신호가 매우 날카로운 전환들을 보이는 경우, 즉 신호 전환의 관측과 데이터의 최적 샘플링 사이에 시간상 상당한 변위가 존재하는 경우에 매우 일반적이다.
수신 신호 등화
높은 데이터 레이트에서, 비교적 짧고 고품질의 통신 채널들이더라도 상당한 주파수 의존 신호 손실을 보이며, 이에 따라 데이터 수신기들이 수신 신호 등화를 통합하는 것이 일반적이다. 연속 시간 선형 등화(CTLE)는 일반적으로 채널의 증가된 고주파수 감쇠에 대한 보상시, 수신 신호 경로에서 증가된 고주파수 이득을 제공하는데 사용된다.
또한, 데이터 통신 수신기들이 통신 매체에서의 신호 전파 이상들을 보상하기 위해 결정 궤환 등화(DFE)를 통합하는 것이 일반적인 관행이 되었다. DFE 시스템은 수신기에서 이전에 수신된 데이터 값들의 이력을 유지하고, 이력 데이터 값들 각각이 현재 수신 신호에 미칠 예상되는 영향을 예측하기 위해 이들 이력 데이터 값들을 송전선 모델을 이용하여 처리함으로써 수신된 신호에 대해 비선형 시간 도메인 등화를 수행한다. 이러한 송전선 모델은 미리 계산되거나, 측정에 의해 유도되거나, 경험적으로 생성될 수 있고, 하나 이상의 이전 데이터 간격의 효과를 포괄할 수 있다.
전형적인 수신기 설계에서, 이러한 계산된 DFE 보상 값은 수신된 데이터 값을 더 정확하게 나타내는 보정된 신호를 생성하기 위해 현재 수신 신호 입력으로부터 감산될 것이다. 당업자라면 상술된 바와 같이 생성된 DFE 보상 값이 이전 유닛 간격의 데이터 값이 검출될 때까지 계산될 수 없다는 것을 인식할 것이다. 따라서, 데이터 레이트가 증가함에 따라, DFE 보상 값을 생성하기 위한 정보가 다음 유닛 간격 샘플링에 적용될 시간에 이용 가능하지 않은 포인트에 도달될 것이다. 실제로, 현재 사용되는 가장 높은 데이터 레이트들에서, 단일 데이터 값에 대한 검출 시간이 다수의 단위 간격 지속 기간들을 나타낼 수 있으므로, 이러한 상황은 다수의 이전 유닛 간격들에 대해 존재할 수 있어, 수신기가 검출 동작을 파이프라인화 또는 병렬화할 것을 필요로 한다. 따라서, 실시예들이, 가장 최근의 이들 유닛 간격들에 대한 DFE 보상 값의 하나 이상의 요소의 "개방 루프" 또는 "펼쳐진 루프" 생성에 의존하는 대신, 가장 최근의 유닛 간격들 중 하나 이상에 대한 이러한 "폐쇄 루프" DFE 방법들을 포기하는 것이 일반적이다.
이러한 DFE 동작을 가속화하기 위한 노력으로, 일부 실시예들은 소정의 유닛 간격에 대한 가능한 검출된 데이터 값들 각각에 대응하는 DFE 보정 값들을 추론적으로 생성한다. 일 실시예는 다수의 데이터 검출 샘플러들을 통합하며, 각 샘플러에는 하나 이상의 이전 유닛 간격에 대한 가능한 검출된 데이터 값들과 연관된 DFE 보상의 개별 값이 제공된다. 각 샘플러의 결과는 이전의 데이터 값이 알려질 때까지 저장되며, 이때 데이터 검출을 위해 대응하는 저장된 결과가 선택된다.
이전 송신 유닛 간격 또는 간격들에 걸친 잠재적 검출 데이터 결과들의 성상도(constellation)를 나타내기 위해 추론적으로 생성되는 DFE 보상 값 세트는 수신 신호 진폭 범위의 일부 부분에 걸친 측정 레벨 세트를 나타낸다. 예로서, 연속적인 "제로" 신호들의 이전 송신은 추론적 DFE 보상을 통합하는 후속 수신기 데이터 측정에 대해 예측된 더 낮은 문턱값 레벨을 초래할 수 있는 한편, 연속적인 "1" 신호들의 이전의 송신은 동일한 데이터 측정에 대해 예측된 더 높은 문턱값 레벨을 초래할 수 있다. 이에 따라, 실제 데이터 값을 검출하는데 사용되는 임의의 데이터 측정에 대해, 설명된 다중 샘플러 수신기는 해당 간격 동안 실제 신호에 대해 너무 높거나 너무 낮은 문턱값들을 사용하여 측정 동작들을 잠재적으로 수행할 것이다.
DFE와 조합된 CDA
상당한 주파수 종속 감쇠를 갖는 채널들을 통해 동작하는 고속 통신 시스템들에서, 수신된 신호들은 보통 수신 신호 등화 이후에도, 상당히 경사진 상승 및 하강 시간들을 가진다. 따라서, "아이 중심"에서 트리거하도록 타이밍된 신호 샘플러는 특히 수신된 신호가 ISI에 의해 상당히 교란되는 경우, 일부 환경들 하에서, 여전히 하나의 데이터 값으로부터 다음 데이터 값으로 전환하는 신호 전환과 교차할 수 있다. 이러한 일 예는 도 2b에서 보여질 수 있으며, 여기서 "+"로 마킹된 샘플링 포인트는 [0,1,1]로서 식별된 신호 궤적과 교차한다. DFE를 통합하는 수신기는 신호 궤적으로부터 더 멀리 떨어지도록 조정되는 유효 데이터 샘플링 임계치를 가짐으로써 이 거동을 보상할 것인 한편, 고정 임계치 샘플러(즉, DFE의 이익을 얻지 못하는 샘플러)는 부정확한 값을 검출할 수 있다.
이러한 환경들에서, 수신된 유닛 간격당 단일 샘플 시간을 이용하여 데이터 값 및 클록 위상 양자를 결정하는 것이 가능하다. 이들 보 레이트 CDA 실시예들은 수신된 ISI 및 검출 샘플링 임계치의 특정 조합들이 차선의 데이터 샘플링 특성들을 가진다는 관찰에 의존한다; 즉, 이것들은 느린 상승 및 하강 시간을 갖는 변화하는 입력 신호와 교차할 높은 확률을 가진다. 따라서, 전환 레이트들을 제약하기 위해 수신 등화를 제어하고, 이어서 클록 타이밍의 관찰을 이러한 교차들을 제공하는 (특정 ISI 레벨들에 상관되는) 수신된 데이터 패턴들 및 이들 샘플링 임계치로만 제한함으로써, 클록 및 데이터 샘플링 양자에 대해 단일 샘플링 시간이 이용될 수 있다.
적어도 일 실시예 [Hormati]는 추론적 DFE 동작들을 수행하는 다수의 샘플러들 또는 비교기들로부터의 측정 동작들을 이용하기 위해 이 효과를 이용한다. 이 실시예에서, (그 간격에 대한 적절한 DFE 보정 위 또는 아래의 신호 오프셋에서, 그러나 유효 데이터 샘플과 동시에 측정되는) 수신된 데이터 값을 결정하는데 사용되지 않은 저장된 추론적 결과는 클록 복원에 관한 정보를 제공할 수 있다.
동작상 고려 사항들
예상될 수 있는 바와 같이, 수신된 신호 품질, 등화 레벨들, 샘플링 레벨들, 및 클록 타이밍 사이의 이러한 바람직한 상호 작용을 얻는 것은 진행 중인 동작상 모니터링 및 조정뿐만 아니라, 수신 시스템 파라미터들의 신중한 구성을 필요로 할 수 있다. 더욱이, 이들 파라미터들 각각이 수신된 신호 품질에 영향을 미치므로, 수신기 동작 동안의 조정은 정보 측정 및 구성 또는 동작상 파라미터들에 대한 변화 양자에서, 정상 신호 수신에 영향을 미치지 않는 방식으로 수행되어야 한다.
설명을 단순화하기 위해, 본 문서에서는 이하 "간섭적(intrusive)"이라는 용어를 사용하여 정상 수신기 동작을 방해하거나 소정의 신호 소스로부터 부정확한 데이터 값들의 검출을 초래할 수 있을 것이거나 잠재적으로 그러할 수 있는 정상 동작 동안의 시스템 측정, 조정, 또는 구성 변화를 기술할 것이다. 반대로, 용어 "비간섭적(non-intrusive)"은 그 신호 소스로부터의 정확한 데이터 값들의 정상 수신을 방해하지 않고 수행될 수 있는 정상 동작 동안의 시스템 측정, 조정, 또는 구성 변화를 기술할 것이다.
수신된 신호 레벨들과 같은 주요 파라미터들에 대한 정확한 또는 실시간 데이터를 제공하는 것은 회로 복잡도 및 전력 소비 면에서 비용이 많이 들 수 있다. 실제 실시예들에서, 신호 샘플러는 이의 입력의 실제 진폭을 기록하지 않고, 이것이 트리거된 시간에 입력 값이 이의 임계 레벨 위 또는 아래에 있다는 표시만을 기록한다. 따라서, 일부 실시예들은 데이터 신호 처리 경로에서 동작하는 데이터 샘플러에 의해 수신된 데이터와 비교하여, 무효 데이터가 이의 출력에서 생성될 때까지 결정 임계치를 위 또는 아래로 점진적으로 조정함으로써 신호 아이의 "상단" 또는 "하단"을 측정하기 위해 데이터 신호 처리 경로 외부에서 동작하는 예비 샘플러를 채용할 수 있다. 유사하게, 예비 샘플러는 샘플링된 결과를 데이터 샘플러에 의해 생성된 데이터 결정들과 비교하면서, 예를 들어, 위상 보간기로부터 가변 위상 측정 클록을 점진적으로 전진시키고 연기시킴으로써 아이 오프닝의 "폭"을 측정할 수 있다.
또한, 이들 동작상 문제들을 복잡하게 하는, 대부분의 시스템 실시예에서의 중요한 요소들은 특히 샘플링 디바이스 자체와 같이, 안정성 문제들을 갖는 아날로그 처리 기능들을 통합한다. 트랜지스터 이득 및 임계 전압과 같은 구성요소 파라미터들이 온도 및 공급 전압의 변화들에 따라 변화함에 따라, 샘플링 디바이스의 임계 레벨 및 이것이 측정하는 신호의 진폭 및 베이스라인 전압이 드리프트할 수 있어, 주기적인 캘리브레이션 및 조정을 필요로 한다. 더욱이, 집적 회로 디바이스에 걸친 프로세스 변화들은 상이한 특성들, 특히 상이한 임계 전압들 및 이에 따른 상이한 샘플링 임계치들을 갖는 상이한 샘플러들을 초래할 수 있다. 따라서, 일부 솔루션들은 중복 아날로그 처리 요소들을 통합하여, 요소들의 한 세트가 캘리브레이트되거나 조정되도록 데이터 신호 프로세싱 경로로부터 스위칭되는 것을 허용하는 한편, 또 다른 세트는 수신 데이터를 능동적으로 처리하기 위해 데이터 신호 처리 경로로 스위칭된다. 비간섭적이지만, 아날로그 증폭기들, 비교기들 및 샘플러들과 같은 전력 소모가 많은(power-hungry) 회로들의 상당한 중복은 용인될 수 없는 시스템 전력 소비로 이어질 수 있고 샘플러들을 교체하고 DFE 궤환을 리다이렉팅하는 것은 실제로 어려운 것으로 판명될 수 있다. 따라서, 샘플러 교체를 회피하는 솔루션들이 제공된다.
예시적인 실시예
설명을 위해 그리고 제한 없이, 도 1에 도시된 바와 같은 직렬 데이터 수신기가 예로서 사용될 것이다. 이 예시적인 수신기는 두 개의 상이한 진폭 임계치들에서의 동시 시간 샘플링 동작들을 수행하는 두 개의 비교기들(120)에 의해 지원되는 추론적 DFE(150), 및 샘플링 클록을 생성하기 위한 수신기 클록 시스템(170) - 이의 샘플링 클록의 위상은 데이터 샘플링 타이밍을 최적화하기 위해 CDR 보정에 의해 조정될 수 있음 - 의 적어도 하나의 스테이지를 포함한다. 도시된 바와 같이, 데이터 샘플러들은 CTLE(110)로부터 수신된 데이터 신호를 슬라이싱하는 비교기 출력을 생성하고 샘플링 클록에 따라 비교기 출력을 샘플링하는 두 개의 비교기들(120)을 포함한다. 샘플링 전에, 수신된 데이터 신호는 CTLE(110)에 의해 증폭되고/거나 등화될 수 있다.
일부 실시예들에서, 장치는 두 개의 비교기 출력들을 생성하도록 구성된 두 개의 비교기들(120)을 포함하며, 두 개의 비교기들은 샘플링 클록에 따라, 수신된 데이터 신호를 비교기(121)에서와 같은 제1 임계치 및 비교기(122)에서와 같은 제2 임계치와 비교하도록 구성되며, 제1 및 제2 임계치들은 멀티 와이어 버스 상의 심볼 간 간섭의 추정되는 양에 의해 결정된다. 일부 실시예들에서, 제1 및 제2 임계치들은 이전 유닛 간격과 연관된 결정 궤환 등화(DFE) 보정 값들에 대응한다. 장치는 두 개의 비교기 출력들 중 하나를 데이터 결정으로서 선택하도록 구성된 데이터 결정 선택 회로(130)를 더 포함할 수 있으며, 선택은 데이터 값 이력(140)에 저장될 수 있는 적어도 하나의 이전 데이터 결정에 기초한다. 멀티플렉서(130)는 데이터 이력(140)에 저장된 이전에 수신된 비트가 논리 '1'인 경우 비교기(121)의 출력을 데이터 결정으로서 선택할 수 있는 한편, 비교기(122)의 출력은 이전에 수신된 비트가 논리 '0'인 경우 데이터 결정으로서 선택된다. 장치는 데이터 값 이력 스토리지(140)에서의 미리 결정된 데이터 결정 패턴을 식별하도록 구성된 패턴 검출 회로(155)로부터 CDR 선택 신호를 수신하는 것에 응답하여, 두 개의 비교기 출력들 중 다른 출력을 위상 오차 신호로서 선택하도록 구성된 위상 오차 표시 선택 회로(160)를 더 포함한다.
일부 실시예들에서, 하나 이상의 예비 샘플러(180)는 추가 측정 능력을 제공한다. 도 1은 두 개의 예비 샘플러들(180)을 포함하지만, 이러한 실시예는 제한적인 것으로 간주되어서는 안 되고, 예비 샘플러들(180)은 단일 예비 샘플러, 또는 두 개보다 많은 예비 샘플러들을 포함할 수 있다. 이러한 일 실시예에서, 하나 이상의 예비 샘플러(180)는 진폭 임계치(들) 및/또는 가변 위상 조정된 클록을 사용하여, 아이 스코프 데이터(eye scope data)를 수집하도록 구성될 수 있다. 이러한 가변 위상 조정된 클록은 샘플링 간격 주위에서 수평으로 이동하도록 구성 가능할 수 있거나, 아이 중심 샘플링 순간에 대응하는 비교기들(120)에 제공되는 샘플링 클록에 대응할 수 있다. 클록 선택 회로(도시되지 않음)는 두 개의 이러한 클록들 중 하나를 선택하기 위해 사용될 수 있다. 추가 모드에서, 측정 제어기(190)는 수신된 신호 진폭들 또는 전환 타이밍의 비간섭 측정치들을 얻도록 하나 이상의 예비 샘플러(180)를 구성할 수 있다.
일부 실시예들에서, 장치는 위상 오차 신호를 수신하도록 그리고 이에 응답하여 샘플링 클록의 위상을 조정하도록 구성된 수신기 클록 시스템(170)을 더 포함한다. 일부 실시예들에서, 위상 오차 표시는 수신된 신호의 전환에 대한 초기/후기 논리 결정이다. 일부 실시예들에서, 데이터 결정 선택 회로(130) 및 위상 오차 표시 회로(160)는 상이한 비교기 출력들을 선택한다. 일부 실시예들에서, 장치는 제1 및 제2 임계치들을 생성하도록 구성된 결정 궤환 등화(DFE) 회로(150)를 더 포함한다.
일부 실시예들에서, 장치는 복수의 와이어들을 통해 수신된 신호들에 대해 동작하는 서브 채널 검출 멀티 입력 비교기(MIC, 도시되지 않음)를 더 포함하며, 서브 채널 검출 MIC는 수신된 데이터 입력 신호를 생성하도록 구성된다. 이러한 실시예들에서, 복수의 와이어들을 통해 수신된 신호들은 벡터 시그널링 코드의 코드워드의 심볼들에 대응하며, 코드워드는 복수의 서브 채널 벡터들의 가중된 합산에 대응하며, 각 서브 채널 벡터는 상호 직교한다. 이러한 실시예에서, 심볼 간 간섭은 서브 채널에 특정하며, 서브 채널 특정 ISI는 수신된 신호와 연관된 대응하는 서브 채널 벡터의 성분들의 변조에 대응한다. 일부 실시예들에서, 각 서브 채널 벡터와 연관된 서브 채널 특정 ISI는 상호 직교한다. 일부 실시예들에서, 장치는 비교기 출력들을 생성하기 전에 수신된 신호를 필터링하도록 구성된 필터를 더 포함할 수 있다.
일부 실시예들에서, 적어도 도 1의 데이터 샘플러들(120)은 수신된 신호를 측정하는 데이터 샘플러들의 한 세트가 간섭적으로 동작하는 한편, 동일한 수신된 신호를 측정한 데이터 샘플들의 또 다른 세트는 비간섭적으로 동작하는 것을 가능하게 하기 위해 복제된다(180). 추가 실시예들에서, 비교기 임계치(들), 샘플 타이밍, CTLE 이득, 및 CTLE 등화 중 적어도 하나는 상기한 측정 및/또는 조정 동안 데이터 샘플러들의 적어도 하나의 세트에 대해 수정된다.
도 2a는 다수의 유닛 간격들에 걸쳐 수신 신호의 시 오버레이에 의해 생성되는, 전형적인 수신 신호 "아이"의 예이다. 이에 따라, 아이를 포함하는 각 개별 라인은 하나의 유닛 간격으로부터 다음 단위 간격으로 통과함에 따라, 수신 신호 "궤적(trajectory)"을 나타낸다.
도 2b에서, 도 2a의 아이를 포함하는 신호 궤적들의 서브 세트들은 [이전 데이터 값, 현재 데이터 값, 및 후속 데이터 값]의 트리플릿 표기를 사용하여 라벨링된다. 예상될 수 있는 바와 같이, [1, 1, 1] 궤적들은 그래프의 상단을 따라 클러스터링(clustering)되고, [1, 1, 0] 궤적들은 그래프의 우측에서 아래쪽으로 전환되며, [0, 0, 1]은 그래프의 우측에서 위쪽으로 전환되는 등이다. "1"의 이전 수신된 데이터 값(이에 따라, 상측 DFE 샘플링 위치에 의해 최적으로 검출됨)에 대응하는 궤적들은 굵은 라인들로서 도시되어 있는 한편, "0"의 이전 수신된 데이터 값(이에 따라, 하측 DFE 샘플링 위치에 의해 최적으로 검출됨)에 대응하는 궤적들은 엷은 라인들로서 도시되어 있다.
이전 데이터 값이 "1"인 경우 현재 데이터 값을 검출하기 위해 DFE 시스템에 의해 선택되는 상측 DFE 샘플러 위치는 "+VH1"로 라벨링된 블랙 심볼
Figure 112021124223573-pct00001
로 도시된다. 이 샘플러 위치는 상측 데이터 아이의 중심에 잘 위치되지만, 또한 [0,1,1] 수신된 신호의 궤적 바로 위에 있다는 점이 유의될 수 있다(이의 현재 데이터 값은 "0"의 이전 데이터 값에 의해 결정되는 바에 따라, 하측 샘플러 위치에 의해 검출될 것이다). 이에 따라, "-VH1"(화이트
Figure 112021124223573-pct00002
심볼로 표시됨)로 설정된 결정 임계치를 갖는 샘플러는 샘플러 타이밍이 그 신호 전환에 비해 초기인지 또는 후기인지를 결정하기 위해 CDR 시스템에 의해 이용될 수 있는 에지 샘플에 효과적으로 대응한다. 전환 데이터 패턴들에 응답하여 데이터 샘플러들로부터 선택되는 초기-후기 표시들이 대략 1:1 비일 때까지 CDR이 샘플링 클록의 위상을 조정할 것임에 따라, 초기-후기 표시들로서 샘플러 출력들의 사용은 샘플링 클록이 DFE 보정 팩터들(±VH1)과 연관된 고정 포인트(lock point)를 갖게 한다.
일부 실시예들에서, 도 2a 및 도 2b에 도시된 신호들은 코드워드의 복수의 심볼들을 수신하도록, 그리고 복수의 서브 채널 벡터들 - 각 서브 채널 벡터는 상호 직교임 - 중 대응하는 서브 채널 벡터의 변조들을 검출하도록 구성되는 서브 채널 검출 멀티 입력 비교기(MIC)의 출력들에 대응한다. 코드워드는 복수의 서브 채널 벡터들의 합산에 대응하고, 각 서브 채널 벡터는 코드워드를 생성하는 인코더에서 수신되는 대응하는 정보 비트에 의해 개별적으로 변조될 수 있다. 이러한 실시예들에서, 도 2a 및 도 2b에서 보여지는 ISI는 대응하는 서브 채널 벡터의 변조에 의해 보여지는 ISI가 단지 대응하는 MIC에서만 보여진다는 점에서 서브 채널에 특정하다. 이에 따라, 적어도 두 개의 서브 채널 검출 MIC들을 갖는 시스템에서, 제1 서브 채널 벡터의 변조로 인한 ISI는 제2 서브 채널 벡터를 검출하기 위한 제2 MIC에서 감지되지 않는데, 이는 제1 및 제2 서브 채널 벡터들이 직교하기 때문이다.
동적 데이터 샘플러 결정 임계치 조정
전술된 바와 같이, 수신된 데이터 신호들의 신뢰성 있고 오차 없는 검출은 수신 신호 "아이" 내의 미리 결정된 시간 및 진폭 위치에서 데이터 샘플러 임계치의 정확한 조정을 포함할 수 있다. 시간, 온도, 또는 공급 전압에 대한 미리 결정된 샘플러 대 신호 관계의 드리프트는 수신 비트 오차 레이트 증가, 및 궁극적으로 검출 실패로 이어질 수 있다.
하나의 알려져 있는 솔루션은 예비 샘플러를 오프라인으로(즉, 비간섭적 방식으로) 캘리브레이트하고 조정한 다음, 미리 구성된 유닛을 활성 데이터 샘플러와 교환하여, 캘리브레이트되고 조정되기에 자유롭게 한다. 이러한 시스템에서, 스위칭 회로는 샘플러들에 의해 입력, 제어 및 출력되는 모든 신호들에 제공되어야 하며 이에 따라 이것들은 필요에 따라 데이터 경로 또는 캘리브레이션 기능들 중 어느 하나로 지향될 수 있게 된다.
이러한 스위칭 회로부의 사용을 피하기 위해, 일 실시예는 데이터 신호 처리 경로 외부에서 동작하는 예비 샘플러를 사용하여 측정을 수행한 다음, 이러한 측정을 통해 얻어진 정보를 사용하여 비간섭적 방식으로 데이터 신호 처리 경로에서 동작하는 데이터 샘플러들의 동작을 조정한다. 예비 샘플러가 활성 데이터 신호 처리 경로의 일부가 아니므로, 임계 레벨들 및 클록 타이밍은 수신된 데이터에 영향을 주지 않고 조정되어, 정상 동작의 양 극단들(즉, 수신된 "아이" 오프닝의 경계들)의 식별을 가능하게 할 수 있다. 일부 실시예들에서, 예비 샘플러에 대한 이러한 조정들은 아이 다이어그램을 플롯팅하기 위해 요구되는 통계 데이터를 얻기 위해 사용되는 조정들과 비교할만하고, 이에 따라 후속해서 제한 없이 이하 아이 샘플러라고 지칭될 수 있다.
DFE 보상 및 데이터 샘플링 임계치들 양자가 전체 아이 높이에 의존적이므로, 측정 절차는 정상 데이터 샘플링 클록 타이밍 및 아이 중심 값에 근사하는 초기 아이 중심 임계 값을 사용하여 데이터 신호의 수직 아이 오프닝을 결정하는 것을 포함할 수 있다. 하나의 특정 예에서, 예비 샘플러 결정 임계치는 예비 샘플러 결정치들이 아이 오프닝의 상단을 찾기 위해 데이터 샘플러에 의해 보고된 데이터 결정치들과 일부 미리 결정된 비만큼 상이할 때까지 증가되고, 예비 샘플러 결정치들이 다시 아이의 하단을 찾기 위해 데이터 샘플러에 의해 보고된 데이터 결정치들과 미리 결정된 비만큼 상이할 때까지 낮아진다. 예를 들어, 예비 샘플러 결정 임계치는 예비 샘플러가 여덟 개의 '0' 출력들마다 하나의 '1' 출력을 보고하여 1:8 비가 될 때까지 상승될 수 있다. 이 비는 정확도로서 선택될 수 있다. 이에 따라, 아이 중심 값은 결정된 아이 상단 값과 아이 하단 값 사이의 중간점에 대응한다. 상당한 ISI를 갖는(즉, 적절한 데이터 수신을 위해 상당한 DFE 보상을 필요로 하는) 일부 실시예들에서, 아이의 상단 및 하단을 결정할 때 아이 데이터 결과들과 데이터 샘플러 결과들 사이의 비교들은 [1, 1, 1] 및 [0, 0, 0]과 같은 특정 수신된 데이터 패턴들에 대해서만 일어나도록 게이팅된다. 일부 실시예들에서, 포지티브 대 네거티브 데이터 비교들의 미리 결정된 임계치, 즉, 비율계량적(ratiometric) 한계는 결과들이 매칭되는지 또는 매칭되지 않는지를 결정할 때 사용된다.
일부 실시예들은 실시간으로 결과 캡처 및 분석을 수행할 수 있지만, 다른 실시예들은 단순히 샘플러 결과들을 기록할 수 있으며, 결과 비교, 패턴 매칭 등은 이러한 이력 또는 저장된 정보에 대해 수행된다. 실시예들은 이러한 동작들을 수행하기 위해 부울린 논리(Boolean logic), 유한 상태 머신(finite state machine), 또는 임베디드 프로세서 또는 관리 시스템 상에서 실행되는 소프트웨어를 사용할 수 있다.
이러한 측정 방법은 캘리브레이트된 결과, 예를 들어 밀리볼트 단위의 아이 오프닝에 대한 절대 수치 값을 생성하지 않는다는 점에 유의해야 한다. 대신에, 결과는 전형적으로 내부 임계 조정 수단들과 연관된 유닛들, 예를 들어, 아날로그 샘플러 임계 레벨들을 생성하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)에 입력되는 값들(임의의 내부 유닛들에서의)로 획득될 것이다. DAC가 외부 기준에 대해 캘리브레이트되지 않고 샘플러가 (가변 및 측정되지 않은) 오프셋을 갖는 것으로 알려져 있으므로, 결과적인 아이 오프닝 값들은 절대적이 아니라, 상대적이다. 즉, 설명된 측정 결과들이 샘플러 오프셋을 포함하기 때문에, 이들 결과들로부터 도출되는 설정들은 동일한 아이 샘플러의 임계치를 설정하는데 적용될 때 일관된 결과들을 낸다.
수직 아이 오프닝이 결정되었으면, 데이터 검출을 위한 적절한 샘플링 임계 레벨들이 결정될 수 있다. 도 1의 예에서 도시된 바와 같이 하나의 레벨의 DFE 추론을 사용하는 수신기 시스템에서, 임계 레벨들은 측정된 아이 오프닝과 연관된 신호 레벨들에 대응하는 DFE 보상의 H1 항들을 포함할 것이다.
이전에 결정된 아이 중심 값 및 캘리브레이션을 위해 선택된 데이터 샘플러와 연관된 DFE 보정 팩터에 따라 초기화되었던 예비 샘플러에 대한 수직 결정 임계 레벨은 데이터 샘플러의 결정치와 상이한 결정치들을 제공할 수 있으며, 이는 데이터 수신이 개선될 수 있음을 나타낸다. 적어도 일 실시예는 예비 샘플러로부터의 결정이 실제 아이 중심 값에 따른 수직 결정 임계치의 캘리브레이션으로 인해 정확한 것으로 가정되므로, 예비 샘플러로부터 얻어진 결정치들에 기초하여 데이터 샘플러에 의해 현재 사용되는 결정 임계 값을 점진적으로 수정한다. 일 예에서, 데이터 샘플러의 결정 임계치는 유닛 증분씩 증가 또는 감소된다. 더 상당한 변화들이 나타내어지면, 예비 샘플러에 대한 결정된 파라미터들이 전형적으로 전술된 회로 거동의 차이들로 인해 데이터 샘플러들에 직접 적용될 수 없으므로, 중간 변환 단계가 수행될 수 있으며, 하나의 예는 내부 샘플러 오프셋이다.
일 실시예에서, 초기화된 결정 임계치로부터 멀어지게 예비 샘플러 결정 임계치를 점진적으로 조정하는 제2 측정 절차가 예비 샘플러 거동으로부터 생성된 결정치들이 데이터 샘플러로부터의 결정치들과 매칭될 때까지, 수행된다. 특정 일 실시예에서, 절차는 패턴 검출 회로에 의해 결정되는 바에 따른 위상 오차 신호들에 대응하는 결정치들을 분석한다. 예비 샘플러의 결정 임계치에 대해 초기화된 결정 임계치로부터 데이터 샘플러의 거동에 근사하는 결정 임계치까지 이루어진 점진적 조정의 양은 개선된 데이터 검출 결과를 생성하기 위해 데이터 샘플러의 현재 구성된 결정 임계치의 반대 방향으로 적용될 수 있는 점진적 조정의 양을 나타내는 오프셋 보정에 대응한다. 조정의 적용은 전체 차분 조정을 적용하는 것, 차분 조정의 일부분을 적용하는 것, 시간에 따라 점진적으로 적용되는 조정의 다수의 부분들을 적용하는 것, 또는 단일 증분 조정 다음에 전체 측정 절차의 반복을 적용하는 것을 포함하여, 다수의 방법들을 통해 적용될 수 있다.
전술한 바와 같이, 샘플러 거동의 차이들을 결정하는 것은 단지 샘플링된 데이터 출력들을 비교하는 것보다 더 민감한 절차를 포함할 수 있다. 도 2b를 다시 살펴보면, "1" 데이터 비트들의 검출의 임의의 변화가 분명해지기 전에 "+" 심볼의 수평 위치에 의해 표시된 샘플링 포인트 주위에서 상당한 타이밍 및/또는 임계치 변동이 일어날 수 있다는 것이 분명하며; 이는 기본적으로 "아이 중심" 샘플링 포인트를 선택하여, 가변 조건들 하에서 정확한 데이터 검출의 확률을 최대화하기 위한 전제이다. 그러나, 수직 결정 임계치에서의 매우 작은 변화들이더라도 예를 들어, 도 2b에서의 [0, 1, 1] 신호 궤적 상의 샘플링 포인트 샘플링 포인트에서의 블랙 "+"의 수직 위치의 에지 샘플링에 대한 상이한 결과들을 생성할 것이다.
실시예는 예비 샘플러로부터 얻어지는 에지 샘플들을 데이터 샘플러로부터의 동일한 유닛 샘플링 순간에 얻어지는 에지 샘플들과 비교하여 모니터링하며, 여기서 에지 샘플들은 순차적으로 수신된 데이터 값들의 패턴 매칭을 사용하여 게이팅되거나 선택되고, 에지 샘플 결과들은 전술한 바와 같이, 그 유닛 간격으로 데이터 값을 제공하지 않는 루프가 펼쳐진 DFE 샘플러들로부터 얻어진다. 일 실시예에서, (예를 들어, XOR 연산에 의해 결정된 바와 같은) 에지 샘플 값들의 차이들은 상이한 샘플러 거동을 식별하며, 에지 샘플들의 부호들 및 게이팅 데이터 패턴의 값은 차이들의 방향을 나타낸다. 도 3은 이러한 일 실시예의 블록도이다. 도 3은 데이터 신호(Vin) 에 대해 동작하는 데이터 샘플러(301) 및 예비 샘플러(302) 양자를 포함한다. 일부 실시예들에서, 데이터 신호는 테스트 패턴일 수 있는 반면, 대안적인 실시예들은 정보를 포함하는 데이터 신호에 대해 동작할 수 있다. 데이터 샘플러(301)는 이전 시그널링 간격으로 수신된 정보와 연관된 DFE 보정 팩터의 적용에 대응할 수 있는 수직 결정 임계치 +Vh1에 따라 동작한다. 예비 샘플러(302)는 동일한 DFE 보정 팩터 +Vh1에 따라 동작하고, 누산기(304)로부터 수신된 제어 신호에 따라 동작하는 것으로 도 3에 도시된다. 전술된 바와 같이, 예비 샘플러(302)의 결정 임계치는 결정된 아이 중심 값 및 캘리브레이트되도록 선택된 데이터 샘플러 - 이는 도 3에 도시된 실시예에서 +H 데이터 샘플임 - 와 연관된 DFE 보정 인자에 따라 초기화될 수 있다. 예를 들어, 측정 제어기(190)의 일부일 수 있는 제어 논리(303)는 패턴 검출에 응답하여 결정되는 바와 같은 위상 오차 신호들에 대응할 수 있는 데이터 샘플러(DS) Edge_DS 및 예비 샘플러(SS) Edge_SS로부터 에지 샘플들을 수신한다. 도 2b에 도시된 바와 같이, +VH1에 대한 블랙 "+" 심볼로 표시된 결정 임계치는 대략 [0, 1, 1] 궤적 상에 놓이고, 이에 따라 위상 오차 신호로서 사용될 수 있다. 패턴 검출은 데이터 이력(306)을 통해 수신되는 데이터 비트들(Dn-1, Dn 및 Dn+1)에 대해 수행될 수 있으며, 이것들은 에지 결정들 이전의 유닛 간격으로부터의 데이터 결정에 대응할 수 있으며, 에지 결정들과 동일한 유닛 간격의 데이터 결정, 및 에지 결정들에 대한 후속 유닛 간격의 데이터 결정에 각각 대응할 수 있다. 데이터 패턴의 검출에 응답하여, 에지 샘플들은 서로 비교되고 데이터 샘플러 및 예비 샘플러 중 하나의 결정 임계치의 조정을 위해 이용될 수 있다. 예를 들어, 측정 제어기(190)의 일부일 수 있는 누산기(304)는 위상 오차 신호들의 차이들을 누산할 수 있고, 궁극적으로 데이터 신호 처리 경로에서 동작하는 데이터 샘플러의 데이터 결정 임계치를 업데이트하는데 사용될 수 있다.
도 4a, 도 4b 및 도 4c는 일부 실시예들에 따른, 제어 논리(303)에 대한 추가 세부 사항들을 도시한다. 도시된 바와 같이, 도 4a는 +H1 데이터 샘플러(401) 및 예비 샘플러(402)를 포함한다. -H1 데이터 샘플러는 간략함을 위해 도 4a에 도시되지 않는다. +H1 데이터 샘플러(401)는 [0, 1, 1] 데이터 패턴 동안 +VH1 DFE 보정 팩터와 비교하여 데이터 신호의 위상 오차 신호(Edge_DS)를 생성하는 한편, 예비 샘플러(402)는 이전에 결정된 수직 아이 중심 값 및 +VH1 DFE 보정 팩터에 의해 초기화된 바와 같은 예비 샘플러 결정 임계치(Vt)와 비교하여 데이터 신호의 위상 오차 신호(Edge_SS)를 생성한다. 도 4b 및 도 4c는 각각 +H1 데이터 샘플러 및 -H1 데이터 샘플러와 연관된 레지스터들에 대한 제어 신호들을 획득하기 위한 논리를 도시한다. 도시된 바와 같이, [이전 데이터, 현재 데이터, 후속 데이터] 데이터 패턴 [0, 1, 1]은 도 4b의 논리 게이트(404)에 의해 결정되는 바와 같은, +H1 샘플러들로부터의 정렬을 평가하기에 적합한 에지들을 식별하는데 사용되는 한편, 데이터 패턴 [1, 0, 0]은 도 4c의 논리게이트(403)에 의해 결정되는 바와 같은, -H1 샘플러들로부터의 정렬을 평가하는데 적합한 에지들을 식별하는데 사용된다.
전술된 바와 같이, 도 4b의 논리 AND 게이트(404)는 [Dn-1, Dn, 및 Dn+1]에 기초하여 데이터 패턴 [0, 1, 1]을 식별하는데 사용된다. 논리 XOR 게이트(405)는 데이터 샘플러 및 예비 샘플러들에 의해 각각 제공되는 위상 오차 신호들(Edge_DS 및 Edge_SS)이 상이한지를 검증한다. 논리 AND 게이트(406)는 +H1 데이터 샘플러와 연관된 레지스터(501)에 대한 카운트 인에이블 신호(c_en_+H1)를 생성하고, 논리 AND 게이트(408)는 아래 표 1에서 주어진 진리표에 기초하여 데이터 샘플러로부터의 위상 오차 신호(Edge_DS)를 초기-후기 신호(+H1CU/CD)로 변환한다.
게이트들(403, 415, 416, 및 407)은 -H1 데이터 샘플러가 카운트 인에이블 신호(c_en_-H1) 및 초기-후기 신호(-H1CU/CD)를 생성하기 위해, 상술된 논리 게이트들(404, 405, 406, 및 408)과 유사한 기능들을 각각 수행한다. 아래의 표 1은 데이터 샘플러로부터의 결정치들에 대한 검출된 데이터 패턴들의 관계, 및 차이들의 초기/후기 방향을 나타내는 진리표이다:
Figure 112021124223573-pct00003
도 5는 누산기(304)의 특정 일 실시예를 도시한다. 도시된 바와 같이, 레지스터들(501 및 511)은 +VH1 및 -VH1 데이터 샘플러들에 대한 차이 표시들을 각각 누산하며, 이의 보다 더 고차 비트들은 예비 샘플러(504)에 대한 임계치들에 기여하는 DAC를 제어한다. [0, 1, 1] 데이터 패턴들 동안 +H1 DFE 보정 팩터에 대한 데이터 신호의 결정치들로부터 위상 오차 신호들을 생성하는 +Hl 비교기에 대한 임계치는 카운터(501), DAC(502), 및 합산 노드(503)에 의해 제어되는 한편, [1, 0, 0] 데이터 패턴들 동안 -H1 DFE 보정 팩터에 대한 데이터 신호의 결정치들로부터 위상 오차 신호들을 생성하는 -H1 비교기에 대한 임계치는 카운터(511), DAC(512), 및 합산 노드(513)에 의해 제어된다. 업/다운 카운팅 방향(±H1CU/CD) 및 카운팅 인에이블(c_en_±H1)에 대한 제어 신호들은 예를 들어, 도 4b 및 도 4c의 논리에 의해 제공된다. 충분한 수의 게이팅된 에지 샘플 비교들 및 최하위 비트(LSB) 위치에 대한 업데이트들 후에, 카운터들의 최상위 비트(MSB) 부분에 대응하는 보다 더 고차 비트 세트는 CDA 에지 결정들에 의해 표시된 바와 같은 예비 샘플러 및 데이터 샘플러 거동들이 동일할 때까지, AC를 통해 예비 샘플러 임계치에 대해 변화할 것이다. DAC를 제어하는 MSB 세트 아래의 카운터 비트 수는 예비 샘플러 또는 일부 실시예들에서 직접 데이터 샘플러 중 어느 하나에 적용되는 점진적 임계치 변화들 간에 제공되는 다수의 샘플링 이벤트들의 평균화 또는 평활화의 양을 결정한다. 이어서, 저장된 프로그램을 실행하는 논리 회로, 유한 상태 머신, 또는 프로세서는 최적화된 검출을 생성하기 위해 찾아지는 DAC 설정들과 비교하여 예비 샘플러 DAC 설정들을 검사하고, 그 차이의 전부 또는 일부를 현재의 데이터 샘플러 DAC 설정들에 적용할 수 있다. 또한 도 5에 도시된 바와 같이, 장치는 선택 신호에 응답하여 +H1 및 -H1 데이터 샘플러들을 캘리브레이트하는 것 중에서 하나를 선택하기 위해 예를 들어, 멀티플렉서(515)를 통해 일부 구동 논리(steering logic)를 포함할 수 있다.
도 5의 실시예는 레지스터의 MSB 부분들이 예비 샘플러의 결정 임계치를 제어하는데 사용된다는 것을 나타내지만, 대안적인 실시예는 차이들의 누산 동안 예비 샘플러들보다는 데이터 샘플러들의 결정 임계치를 직접 제어하기 위해 도 3, 도 4a 내지 도 4c, 및 도 5의 등가의 논리 및 카운터 기반 누산기를 이용한다.
상기한 실시예들은 위상 오차 신호들의 비교들에 응답하여 예비 샘플러 및/또는 데이터 샘플러의 결정 임계치들을 업데이트하는 것을 설명하지만, 적어도 하나의 대안적인 실시예는 예를 들어, 위상 보간기에 의해 제공되는 샘플링 클록을 사용하여 예비 샘플러의 샘플링 순간을 업데이트한다는 점에 유의해야 한다. 이러한 실시예는 위상 오차 신호들의 비교들에 기초하여 예비 샘플러의 수평 조정들을 제공할 수 있다. 도 2b에 도시된 바와 같이, '+' 심볼로 마킹된 데이터 샘플러의 +VH1 결정 임계치는 고정 상태에서 [0, 1, 1] 데이터 패턴 트레이스 상에 놓인다. 데이터 샘플러의 결정 임계치와 상이한 예비 샘플러 결정 임계치의 두 개의 가능한 시나리오들이 'x' 심볼들로 마킹되어 도 2b에 도시된다. +H1 데이터 샘플러를 캘리브레이트할 때, 예비 샘플러의 결정 임계치가 +H1 데이터 샘플러의 결정 임계치보다 작은 경우, 위상 오차 신호들이 매칭되기 시작할 때까지 예비 샘플러의 샘플링 시간이 조기에 이동될 수 있고, 예비 샘플러의 결정 임계치가 +H1 데이터 샘플러의 결정 임계치보다 큰 경우 그 반대일 수 있다. 이에 따라, 샘플링 순간이 이동되는 방향은 +H1 데이터 샘플러의 결정 임계치를 조정하기 위한 방향을 결정하는데 사용될 수 있다. -H1 데이터 샘플러를 조정하는데 유사한 기술이 사용될 수 있다.
일부 실시예들에서, 예비 샘플러(504)는 데이터 샘플러들의 수직 결정 임계치들을 업데이트하기 전에 +VH1 및 VH1 데이터 샘플러들에 개별적으로 적용될 오프셋 보정들을 식별하기 위해 상술된 바와 같이 사용된다. 오프셋 보정들이 데이터 샘플러들 양자에 대해 결정된 후, 데이터 샘플러들 양자의 수직 결정 임계치들은 동시에 업데이트된다. 일부 실시예들에서, 데이터 샘플러들 양자의 수직 결정 임계치들은 오프셋 보정들에 의해 식별된 방향에 있어서의 단일 유닛 단계에 의해 업데이트될 수 있다. 대안적인 실시예들은 오프셋 보정들에 의해 식별된 방향 및 크기에 있어서 데이터 샘플러들의 수직 결정 임계치들을 증분시킬 수 있다.
도 6은 일부 실시예들에 따른, 방법(600)의 흐름도이다. 도시된 바와 같이, 방법(600)은 DFE 보정 팩터와 연관된 결정 임계치를 갖는 데이터 신호 처리 경로에서 동작하는 데이터 샘플러를 사용하여 데이터 신호를 샘플링하는 단계(602)를 포함한다. 방법(600)은 예비 샘플러의 결정 임계치에 대한 아이 중심 값을 결정하기 위해 데이터 신호 처리 경로 외부에서 동작하는 예비 샘플러의 결정 임계치를 조정함으로써 데이터 신호의 아이 오프닝을 측정하는 단계(604)를 더 포함한다. 예비 샘플러의 결정 임계치는 아이 중심 값 및 DFE 보정 팩터에 기초하여 초기화되고(606), 미리 결정된 데이터 패턴의 검출에 응답하여 예비 샘플러 및 데이터 샘플러에 대한 각 위상 오차 신호 세트들이 생성된다(608). 후속해서 데이터 샘플러의 결정 임계치가 각 위상 오차 신호 세트들의 위상 오차 신호들의 차이들의 누산에 기초하여 업데이트된다(610).
일부 실시예들은 데이터 샘플러를 업데이트하기 전에 각 위상 오차 신호 세트들의 위상 오차 신호들의 차이들의 누산에 응답하여 예비 샘플러의 결정 임계치를 업데이트하는 단계를 포함할 수 있다. 이러한 일부 실시예들에서, 예비 샘플러의 결정 임계치는 각 위상 오차 신호 세트들의 위상 오차 신호들의 차이들의 누산이 임계치 내에 있을(예를 들어, 위상 오차 신호들의 차이 수가 소정의 위상 오차 신호 수에 대해 미리 결정된 백분율 임계치 미만일) 때까지 업데이트된다. 일부 실시예들에서, 방법(600)은 예비 샘플러의 업데이트된 결정 임계치와 예비 샘플러의 초기화된 결정 임계치 사이의 오프셋 보정 값을 결정하는 단계를 더 포함한다. 이어서 데이터 샘플러의 결정 임계치가 결정된 오프셋 보정 값을 사용하여 업데이트될 수 있다. 일부 실시예들에서, 데이터 샘플러의 결정 임계치는 오프셋 보정 값에 의해 결정되는 방향에 있어서의 단일 단계에 의해 업데이트되는 한편, 대안적인 실시예들은 오프셋 보정 값에 의해 결정되는 방향 및 크기에 있어서 업데이트되는 데이터 샘플러의 결정 임계치를 업데이트할 수 있다.
일부 실시예들에서, 방법(600)은 각 위상 오차 신호 세트들 간 차이들의 누산을 결정하기 위해 각 위상 오차 신호 세트들을 비교하는 단계를 포함한다. 이러한 비교들은 예를 들어, 논리적 XOR 게이트들을 사용하여, 형성될 수 있다.
각 위상 오차 신호 세트들 간 차이들은 레지스터에 누산될 수 있다. 이러한 일부 실시예들에서, LSB가 레지스터에서 위상 오차 신호들의 쌍 - 위상 오차 신호들의 쌍의 각 위상 오차 신호는 각 위상 오차 신호 세트들 중 하나로부터 선택됨 - 사이의 차이의 결정에 응답하여 업데이트된다. LSB는 위상 오차 신호들의 쌍에서의 하나의 위상 오차 신호에 의해 결정되는 방향에 있어서 업데이트된다. 일부 실시예들에서, 레지스터의 보다 더 고차 MSB 세트는 예비 샘플러의 결정 임계치를 제어하고, 이에 따라 LSB에서의 보트들의 불균형의 결과로서 MSB 세트의 변화는 예비 샘플러의 결정 임계치가 시간에 따라 변화하게 한다. LSB와 MSB 세트를 분리하는 다수의 레지스터 위치들은 저역 통과 필터로서 작용할 수 있으며 이에 따라 LSB에 대한 업데이트 수가 많아짐에 따라 MSB들이 점진적으로 변화되게 된다. 일부 실시예들은 MSB 세트를 사용하여 예비 샘플러의 결정 임계치를 제어할 수 있지만, 대안적인 실시예들은 레지스터의 최상위 비트(MSB) 세트를 사용하여 데이터 샘플러의 결정 임계치를 직접적으로 제어한다는 점에 유의해야 한다.
일부 실시예들에서, 각 위상 오차 신호 세트들 각각에서의 각 위상 오차 신호는 (i) 데이터 신호의 샘플 및 (ii) 미리 결정된 데이터 패턴에 기초하여 결정된다.
일부 실시예들에서, 방법은 예비 샘플러를 사용하여 데이터 신호의 아이의 상단 및 하단을 측정하고 예비 샘플러의 결정 임계치를 수직으로 센터링함으로써 먼저 파괴적으로 정확한 아이 스코프 오프셋들을 포함한다. 후속해서, 각 서브 채널에서의 예비 샘플러들의 결정 임계치는 그 서브 채널에 대해 현재 선택된 +H1 값과 동일하게 설정될 수 있다. 각 서브 채널에 대해, 예비 샘플러의 결정 임계치는 두 개의 샘플러들 사이의 초기-후기 보트들을 밸런싱함으로써 각 위상에서 대응하는 데이터 샘플러와 정렬된다. 초기-후기 보트들을 밸런싱하는 것은 누산 회로, 예를 들어, 카운팅 레지스터를 사용하여 수행될 수 있다. 초기-후기 보트들이 밸런싱되면, 데이터 샘플러들의 결정 임계치는 예비 샘플러의 결정 임계치와 동일하고, 이에 따라, 데이터 샘플러의 결정 임계치는 예비 샘플러의 오프셋으로부터 +H1 값을 감산함으로써 계산된다.
후속해서, 각 서브 채널에서의 예비 샘플러들의 결정 임계치는 그 서브 채널에 대해 현재 선택된 -H1 값과 동일하게 설정되고, 각 서브 채널에 대해, 예비 샘플러의 결정 임계치는 데이터 샘플러에 대한 예비 샘플러의 보정 오프셋을 결정하기 위해 두 개의 샘플러들 사이의 초기-후기 보트들을 밸런싱함으로써 각 위상에서 대응하는 데이터 샘플러와 정렬된다. +H1 및 -H1 데이터 샘플러들 양자에 대한 보정 오프셋들이 알려져 있으면, 데이터 샘플들러들의 결정 임계치들은 함께 업데이트된다. 일부 실시예들에서, 업데이트는 보정 오프셋들에 의해 결정된 방향에 있어서의 하나의 단계일 수 있는 한편, 대안적인 실시예들은 업데이트에 크기 성분을 포함할 수 있다.

Claims (15)

  1. 방법으로서,
    결정 궤환 등화(decision feedback equalization, DFE) 보정 팩터와 연관된 결정 임계치를 갖는 데이터 신호 처리 경로에서 동작하는 데이터 샘플러를 사용하여 데이터 신호를 샘플링하는 단계;
    예비 샘플러(spare sampler)의 결정 임계치에 대한 아이 중심(center-of-eye) 값을 결정하기 위해 상기 데이터 신호 처리 경로 외부에서 동작하는 상기 예비 샘플러의 상기 결정 임계치를 조정함으로써 상기 데이터 신호의 아이 오프닝(eye opening)을 측정하는 단계;
    상기 아이 중심 값 및 상기 DFE 보정 팩터에 기초하여 상기 예비 샘플러의 상기 결정 임계치를 초기화하는 단계;
    미리 결정된 데이터 패턴의 검출에 응답하여 상기 예비 샘플러로부터의 위상 오차 신호들 및 상기 데이터 샘플러로부터의 위상 오차 신호들을 생성하는 단계; 및
    상기 예비 샘플러로부터의 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러로부터의 대응하는 위상 오차 신호들의 비교들의 누산에 기초하여 상기 데이터 샘플러의 상기 결정 임계치를 업데이트하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 예비 샘플러로부터의 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러로부터의 대응하는 위상 오차 신호들의 비교들의 상기 누산에 응답하여 상기 예비 샘플러의 상기 결정 임계치를 업데이트하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 예비 샘플러의 상기 결정 임계치는 누산된 상기 비교들이 상기 예비 샘플러로부터의 위상 오차 신호들과 상기 데이터 샘플러들로부터의 위상 오차 신호들 간 차이들이 임계치 내에 있음을 나타낼 때까지 업데이트되는 것인, 방법.
  4. 제3항에 있어서, 상기 예비 샘플러의 업데이트된 결정 임계치와 상기 예비 샘플러의 초기화된 결정 임계치 사이의 오프셋 보정 값을 결정하는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서, 상기 데이터 샘플러의 상기 결정 임계치는 상기 오프셋 보정 값에 기초하여 업데이트되는 것인, 방법.
  6. 제5항에 있어서, 상기 데이터 샘플러의 상기 결정 임계치는 상기 오프셋 보정 값에 의해 결정되는 방향에 있어서의 단일 단계에 의해 업데이트되는 것인, 방법.
  7. 제5항에 있어서, 상기 데이터 샘플러의 상기 결정 임계치는 상기 오프셋 보정 값에 의해 결정되는 방향 및 크기에 있어서 업데이트되는 것인, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 예비 샘플러에 대한 상기 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러에 대한 대응하는 위상 오차 신호들의 상기 비교들은 논리 XOR 비교기를 사용하여 생성되는 것인, 방법.
  9. 장치로서,
    결정 궤환 등화(DFE) 보정 팩터와 연관된 결정 임계치를 갖는 데이터 신호 처리 경로에서 동작하는 데이터 샘플러 - 상기 데이터 샘플러는 데이터 신호를 샘플링하도록 구성됨 -;
    예비 샘플러의 결정 임계치에 대한 아이 중심 값을 결정하기 위해 결정 임계치를 조정함으로써 상기 데이터 신호의 아이 오프닝을 측정하도록 구성된 상기 데이터 신호 처리 경로 외부에서 동작하는 상기 예비 샘플러;
    상기 예비 샘플러의 상기 결정 임계치를 초기화하기 위해 상기 DFE 보정 팩터를 아이 스코프 샘플러(eye-scope sampler)에 제공하도록 구성된 DFE 탭 생성기(DFE-tap generator)를 포함하며;
    상기 데이터 샘플러 및 예비 샘플러는 미리 결정된 데이터 패턴의 검출에 응답하여 각 위상 오차 신호들을 생성하도록 구성되고;
    상기 예비 샘플러에 의해 생성된 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러에 의해 생성된 대응하는 위상 오차 신호들의 비교들을 누산하도록, 그리고 이에 응답하여 상기 데이터 샘플러의 상기 결정 임계치를 업데이트하도록 구성된 누산기를 포함하는, 장치.
  10. 제9항에 있어서, 상기 예비 샘플러의 상기 결정 임계치는 상기 예비 샘플러에 의해 생성된 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러에 의해 생성된 대응하는 위상 오차 신호들의 누산된 상기 비교들의 응답하여 업데이트되는 것인, 장치.
  11. 제10항에 있어서, 상기 예비 샘플러의 상기 결정 임계치는 상기 예비 샘플러에 의해 생성된 위상 오차 신호들과 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러에 의해 생성된 대응하는 위상 오차 신호들 간 차이들이 미리 결정된 임계치 내에 있음을 누산된 상기 비교들이 나타낼 때까지 업데이트되는 것인, 장치.
  12. 제11항에 있어서, 상기 예비 샘플러의 업데이트된 결정 임계치와 상기 예비 샘플러의 초기화된 결정 임계치 사이의 오프셋 보정 값을 결정하도록 구성된 제어 논리를 더 포함하는, 장치.
  13. 제12항에 있어서, 상기 데이터 샘플러의 상기 결정 임계치는 상기 오프셋 보정 값에 기초하여 업데이트되는 것인, 장치.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서, 상기 누산기는 상기 예비 샘플러에 대한 위상 오차 신호들 및 동일한 유닛 샘플링 순간에 생성되는 상기 데이터 샘플러에 대한 대응하는 위상 오차 신호들의 상기 누산된 비교들을 유지하도록 구성된 레지스터를 포함하는 것인, 장치.
  15. 제14항에 있어서, 상기 레지스터는 상기 예비 샘플러에 의해 생성된 위상 오차 신호와 동일한 유닛 샘플링 순간에 상기 데이터 샘플러에 의해 생성된 상기 대응하는 위상 오차 신호 사이의 차이의 결정에 응답하여 최하위 비트(least significant bit, LSB)를 업데이트하도록 구성되는 것인, 장치.
KR1020217035264A 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션 KR102529936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237015050A KR102570800B1 (ko) 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/378,450 2019-04-08
US16/378,450 US10574487B1 (en) 2019-04-08 2019-04-08 Sampler offset calibration during operation
PCT/US2020/019083 WO2020209937A1 (en) 2019-04-08 2020-02-20 Sampler offset calibration during operation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015050A Division KR102570800B1 (ko) 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션

Publications (2)

Publication Number Publication Date
KR20210143907A KR20210143907A (ko) 2021-11-29
KR102529936B1 true KR102529936B1 (ko) 2023-05-04

Family

ID=69590834

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237015050A KR102570800B1 (ko) 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션
KR1020217035264A KR102529936B1 (ko) 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237015050A KR102570800B1 (ko) 2019-04-08 2020-02-20 작동 중의 샘플러 오프셋 캘리브레이션

Country Status (5)

Country Link
US (3) US10574487B1 (ko)
EP (2) EP4254887A3 (ko)
KR (2) KR102570800B1 (ko)
CN (1) CN113767602B (ko)
WO (1) WO2020209937A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3826184A1 (en) 2016-04-22 2021-05-26 Kandou Labs, S.A. High performance phase locked loop
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
DE112018002643T5 (de) 2017-05-22 2020-05-07 Invention Mine, Llc Multimodale datengetriebene taktwiederherstellungsschaltung
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10972107B2 (en) 2019-07-31 2021-04-06 Apple Inc. Serial data receiver with sampling clock skew compensation
US11165416B2 (en) 2019-12-03 2021-11-02 Apple Inc. Duty cycle and skew measurement and correction for differential and single-ended clock signals
KR102658272B1 (ko) * 2020-05-21 2024-04-17 에스케이하이닉스 주식회사 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
CN112290918B (zh) * 2020-10-30 2024-03-26 湖北锐世数字医学影像科技有限公司 用于对比较器进行阈值校正的方法、装置及系统
CN114513393A (zh) * 2020-11-17 2022-05-17 深圳市中兴微电子技术有限公司 模拟均衡器的校正方法、控制芯片、接收机及存储介质
US11942977B2 (en) * 2021-03-18 2024-03-26 Huawei Technologies Co., Ltd. System and method for continuous sampler calibration
US11546127B2 (en) * 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) * 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11770274B1 (en) * 2022-05-24 2023-09-26 Apple Inc. Receiver with half-rate sampler circuits
CN115001591B (zh) * 2022-05-25 2023-08-04 西安交通大学 一种100g以上相干光检测用高速模拟复用器
CN115801177B (zh) * 2023-02-06 2023-06-20 江苏华存电子科技有限公司 一种信号偏移校准器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074126B1 (en) 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
US20180351769A1 (en) 2017-05-31 2018-12-06 Kandou Labs, S.A. Methods and systems for background calibration of multi-phase parallel receivers

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636463A (en) 1969-12-12 1972-01-18 Shell Oil Co Method of and means for gainranging amplification
US3824494A (en) 1973-06-08 1974-07-16 Motorola Inc Temperature stable relaxation oscillator having controllable output frequency
US3939468A (en) 1974-01-08 1976-02-17 Whitehall Corporation Differential charge amplifier for marine seismic applications
US3992616A (en) 1975-06-24 1976-11-16 Honeywell Inc. Receiver equalizer apparatus
US4276543A (en) 1979-03-19 1981-06-30 Trw Inc. Monolithic triple diffusion analog to digital converter
US4774498A (en) 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
US4897657A (en) 1988-06-13 1990-01-30 Integrated Device Technology, Inc. Analog-to-digital converter having error detection and correction
FR2646741B1 (fr) 1989-05-03 1994-09-02 Thomson Hybrides Microondes Echantillonneur-bloqueur a haute frequence d'echantillonnage
US5172280A (en) 1989-10-26 1992-12-15 Archive Corporation Apparatus and method for automatic write current calibration in a streaming tape drive
FR2708134A1 (fr) 1993-07-22 1995-01-27 Philips Electronics Nv Circuit échantillonneur différentiel.
US5459465A (en) 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
GB2305036B (en) 1994-09-10 1997-08-13 Holtek Microelectronics Inc Reset signal generator
JPH09181605A (ja) 1995-12-27 1997-07-11 Sony Corp アナログ／デジタル変換およびデジタル／アナログ変換装置
US5793254A (en) 1996-09-24 1998-08-11 Brookhaven Science Associates Llc Monolithic amplifier with stable, high resistance feedback element and method for fabricating the same
DE69719296T2 (de) 1996-11-21 2003-09-04 Matsushita Electric Ind Co Ltd A/D-Wandler und A/D-Wandlungsverfahren
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
JPH11103253A (ja) 1997-09-29 1999-04-13 Nec Corp アナログ−デジタル変換器
US6480548B1 (en) 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6226330B1 (en) 1998-07-16 2001-05-01 Silicon Graphics, Inc. Eigen-mode encoding of signals in a data group
US6346907B1 (en) 1998-08-07 2002-02-12 Agere Systems Guardian Corp. Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same
EP1145430B1 (en) 1998-11-12 2004-09-15 Broadcom Corporation Integrated tuner architecture
US6462584B1 (en) 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device
US6697420B1 (en) 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
DE10004996C2 (de) 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
US6509796B2 (en) 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
DE10016445C2 (de) 2000-03-29 2002-03-28 Infineon Technologies Ag Elektronische Ausgangsstufe
US6597942B1 (en) 2000-08-15 2003-07-22 Cardiac Pacemakers, Inc. Electrocardiograph leads-off indicator
KR100340178B1 (ko) 2000-08-22 2002-06-15 선우명훈 Ｄｆｅ 구조를 갖는 등화기
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6384758B1 (en) 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
US6400302B1 (en) 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
JP3795338B2 (ja) 2001-02-27 2006-07-12 旭化成マイクロシステム株式会社 全差動型サンプリング回路及びデルタシグマ型変調器
JP2002271201A (ja) 2001-03-09 2002-09-20 Fujitsu Ltd Ａ／ｄ変換器
TW569534B (en) 2001-05-15 2004-01-01 Via Tech Inc Data transmission system using differential signals as edge alignment triggering signals and input/output buffers thereof
US7133485B1 (en) 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
JP3939122B2 (ja) 2001-07-19 2007-07-04 富士通株式会社 レシーバ回路
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US6624688B2 (en) 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US6861888B2 (en) 2002-01-16 2005-03-01 Agilent Technologies, Inc. High-sensitivity differential data latch system
EP1357663B1 (en) 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP3737058B2 (ja) 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
SE521575C2 (sv) 2002-03-25 2003-11-11 Ericsson Telefon Ab L M Kalibrering av A/D omvandlare
US6573853B1 (en) 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6996379B2 (en) 2002-07-23 2006-02-07 Broadcom Corp. Linear high powered integrated circuit transmitter
US20040027185A1 (en) 2002-08-09 2004-02-12 Alan Fiedler High-speed differential sampling flip-flop
WO2004021657A2 (en) 2002-08-30 2004-03-11 Koninklijke Philips Electronics N.V. Frequency-domain equalization for single carrier signals
US8064508B1 (en) 2002-09-19 2011-11-22 Silicon Image, Inc. Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer
JP3990966B2 (ja) 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
US7339990B2 (en) 2003-02-07 2008-03-04 Fujitsu Limited Processing a received signal at a detection circuit
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7188199B2 (en) 2003-06-03 2007-03-06 Silicon Labs Cp, Inc. DMA controller that restricts ADC from memory without interrupting generation of digital words when CPU accesses memory
JP4539863B2 (ja) 2003-06-16 2010-09-08 日本電気株式会社 差動回路への漏洩電流が抑制された論理回路
US7283596B2 (en) 2003-07-08 2007-10-16 Avago Technologies General Ip (Singapore) Pte Ltd PAM-4 data slicer having symmetrical offset
US7049889B2 (en) 2004-03-31 2006-05-23 Analog Devices, Inc. Differential stage voltage offset trim circuitry
GB0407663D0 (en) 2004-04-03 2004-05-05 Ibm Variable gain amplifier
US7602246B2 (en) 2004-06-02 2009-10-13 Qualcomm, Incorporated General-purpose wideband amplifier
KR100642008B1 (ko) 2004-06-28 2006-11-02 삼성전자주식회사 임피던스 제어회로 및 임피던스 제어방법
US7697915B2 (en) 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
US8305247B2 (en) 2004-09-20 2012-11-06 The Trustees Of Columbia University In The City Of New York Low voltage digital to analog converter, comparator and sigma-delta modulator circuits
TWI269524B (en) 2004-11-08 2006-12-21 Richwave Technology Corp Low noise and high gain low noise amplifier
TWI239715B (en) 2004-11-16 2005-09-11 Ind Tech Res Inst Programmable gain current amplifier
US7126510B2 (en) * 2004-12-17 2006-10-24 Rambus Inc. Circuit calibration system and method
US7630740B2 (en) 2004-12-30 2009-12-08 Lg Electronics Inc. Method of updating channel information by a mobile station that is in power saving mode
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
JP4607636B2 (ja) 2005-03-25 2011-01-05 株式会社東芝 アナログ／ディジタル変換回路
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
US7560957B2 (en) 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
US7482863B2 (en) 2005-08-12 2009-01-27 Roberts Retrovalve, Inc. Expanded performance and functions for vacuum tube replacement devices
US7912158B2 (en) 2005-11-08 2011-03-22 Navcom Technology, Inc. Sampling threshold and gain for satellite navigation receiver
KR100819119B1 (ko) 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법
JP4073456B2 (ja) 2006-01-30 2008-04-09 寛治 大塚 インピーダンス変換装置
JP4705858B2 (ja) 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US7688102B2 (en) 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US20080069198A1 (en) 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
US7869498B2 (en) 2006-09-14 2011-01-11 Lsi Corporation Low power decision feedback equalization (DFE) through applying DFE data to input data in a data latch
US20080107209A1 (en) 2006-11-03 2008-05-08 Yu Cheng Slicer circuit capable of judging input signal correctly
US7372295B1 (en) 2006-12-22 2008-05-13 Altera Corporation Techniques for calibrating on-chip termination impedances
EP2498463A3 (en) * 2007-01-08 2013-09-11 Rambus Inc. Adaptive continuous-time line equalizer for correcting the first post-cursor ISI
US8184686B2 (en) 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US7792185B2 (en) 2007-02-07 2010-09-07 International Business Machines Corporation Methods and apparatus for calibrating output voltage levels associated with current-integrating summing amplifier
US7957472B2 (en) 2007-05-07 2011-06-07 Oracle America, Inc. Enhanced signaling sensitivity using multiple references
US7683720B1 (en) 2007-06-08 2010-03-23 Integrated Device Technology, Inc. Folded-cascode amplifier with adjustable continuous time equalizer
ATE471447T1 (de) 2007-09-14 2010-07-15 Delphi Tech Holding Sarl Einspritzsteuerungssystem
WO2009046014A2 (en) 2007-10-01 2009-04-09 Rambus Inc. Simplified receiver for use in multi-wire communication
CN101796716B (zh) 2007-10-23 2013-02-20 罗姆股份有限公司 电机驱动电路、方法及使用了它的冷却装置
JP2009118049A (ja) 2007-11-05 2009-05-28 Panasonic Corp 離散時間型増幅回路及びアナログ・ディジタル変換器
US7978017B2 (en) 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator
US8159376B2 (en) 2007-12-07 2012-04-17 Rambus Inc. Encoding and decoding techniques for bandwidth-efficient communication
US8929496B2 (en) * 2008-02-01 2015-01-06 Rambus Inc. Receiver with enhanced clock and data recovery
KR20090090928A (ko) 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
US8249207B1 (en) * 2008-02-29 2012-08-21 Pmc-Sierra, Inc. Clock and data recovery sampler calibration
US8462891B2 (en) 2008-03-06 2013-06-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
US7990185B2 (en) 2008-05-12 2011-08-02 Menara Networks Analog finite impulse response filter
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
EP2385616A2 (en) 2008-07-18 2011-11-09 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7635990B1 (en) 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit
US20100020862A1 (en) 2008-07-25 2010-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Input control circuit for the summer of a decision feedback equalizer
WO2010021280A1 (ja) 2008-08-18 2010-02-25 日本電信電話株式会社 ベクトル合成型移相器、光トランシーバおよび制御回路
US7710305B2 (en) 2008-09-22 2010-05-04 National Semiconductor Corporation Unified architecture for folding ADC
US8472513B2 (en) 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
KR101534150B1 (ko) 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
JP5316194B2 (ja) 2009-04-20 2013-10-16 ソニー株式会社 Ａｄ変換器
JP5272948B2 (ja) 2009-07-28 2013-08-28 ソニー株式会社 増幅回路、半導体集積回路、無線伝送システム、通信装置
TW201106663A (en) 2009-08-05 2011-02-16 Novatek Microelectronics Corp Dual-port input equalizer
US7893766B1 (en) 2009-09-10 2011-02-22 International Business Machines Corporation Adaptive common mode bias for differential amplifier input circuits
WO2011043284A1 (ja) 2009-10-06 2011-04-14 株式会社日立製作所 半導体集積回路装置
KR101081356B1 (ko) 2009-10-27 2011-11-08 주식회사 실리콘웍스 액정 디스플레이 패널 구동 회로
US8681894B2 (en) 2009-11-03 2014-03-25 Telefonaktiebolaget L M (Publ) Digital affine transformation modulated power amplifier for wireless communications
US7969203B1 (en) 2009-12-03 2011-06-28 Nxp B.V. Switch-body PMOS switch with switch-body dummies
JP2011182107A (ja) 2010-02-26 2011-09-15 Renesas Electronics Corp 電力増幅装置
US8385387B2 (en) 2010-05-20 2013-02-26 Harris Corporation Time dependent equalization of frequency domain spread orthogonal frequency division multiplexing using decision feedback equalization
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range
US8258869B2 (en) 2010-08-01 2012-09-04 Quintic Holdings Low noise amplifier with current bleeding branch
CN103125071B (zh) 2010-08-18 2016-03-16 美国亚德诺半导体公司 电荷共享模拟计算电路系统及应用
TWI405406B (zh) 2010-08-20 2013-08-11 Ili Technology Corp Differential amplifier circuit
JP5623883B2 (ja) 2010-11-29 2014-11-12 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバ
US8924765B2 (en) 2011-07-03 2014-12-30 Ambiq Micro, Inc. Method and apparatus for low jitter distributed clock calibration
EP2557687B1 (en) 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
TW201310897A (zh) 2011-08-29 2013-03-01 Novatek Microelectronics Corp 具動態轉導補償之多輸入差動放大器
CN106411279B (zh) 2011-11-02 2019-04-12 马维尔国际贸易有限公司 用于差分放大器的电路
US9444656B2 (en) 2011-11-04 2016-09-13 Altera Corporation Flexible receiver architecture
JP5799786B2 (ja) 2011-12-09 2015-10-28 富士電機株式会社 オートゼロアンプ及び該アンプを使用した帰還増幅回路
US8994362B2 (en) 2011-12-15 2015-03-31 Marvell World Trade Ltd. RF power detection circuit with insensitivity to process, temperature and load impedance variation
US8750406B2 (en) 2012-01-31 2014-06-10 Altera Corporation Multi-level amplitude signaling receiver
US8704583B2 (en) 2012-02-17 2014-04-22 International Business Machines Corporation Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier
US8964825B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Analog signal current integrators with tunable peaking function
JP5597660B2 (ja) 2012-03-05 2014-10-01 株式会社東芝 Ａｄ変換器
US8711919B2 (en) 2012-03-29 2014-04-29 Rajendra Kumar Systems and methods for adaptive blind mode equalization
US8604879B2 (en) 2012-03-30 2013-12-10 Integrated Device Technology Inc. Matched feedback amplifier with improved linearity
US8917762B2 (en) 2012-06-01 2014-12-23 International Business Machines Corporation Receiver with four-slice decision feedback equalizer
KR20130139586A (ko) 2012-06-13 2013-12-23 삼성전자주식회사 출력 버퍼 회로, 이를 포함하는 장치들, 및 상기 출력 버퍼 회로의 동작 방법
US8537886B1 (en) 2012-07-05 2013-09-17 Altera Corporation Reconfigurable equalization architecture for high-speed receivers
JP5792690B2 (ja) 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
CN102882526A (zh) 2012-10-23 2013-01-16 四川和芯微电子股份有限公司 Adc采样电路
EP2725712A1 (fr) 2012-10-26 2014-04-30 EM Microelectronic-Marin SA Système récepteur amélioré
US9397868B1 (en) 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
US8908816B2 (en) 2012-12-19 2014-12-09 Lsi Corporation Receiver with distortion compensation circuit
JP2014143672A (ja) * 2012-12-25 2014-08-07 Renesas Electronics Corp 等化器および半導体装置
KR102003926B1 (ko) 2012-12-26 2019-10-01 에스케이하이닉스 주식회사 디엠퍼시스 버퍼 회로
GB2506458B (en) 2013-01-15 2015-01-14 Imagination Tech Ltd Method and circuit for controlling an automatic gain control circuit
US20140203794A1 (en) 2013-01-24 2014-07-24 Stefano Pietri Methods and structures for dynamically calibrating reference voltage
US9069995B1 (en) 2013-02-21 2015-06-30 Kandou Labs, S.A. Multiply accumulate operations in the analog domain
US9203351B2 (en) 2013-03-15 2015-12-01 Megachips Corporation Offset cancellation with minimum noise impact and gain-bandwidth degradation
JP6032081B2 (ja) 2013-03-22 2016-11-24 富士通株式会社 受信回路、及び半導体集積回路
JP6079388B2 (ja) 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法
US8976050B1 (en) 2013-09-12 2015-03-10 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
JP6171843B2 (ja) 2013-10-25 2017-08-02 富士通株式会社 受信回路
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9325489B2 (en) 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9335370B2 (en) 2014-01-16 2016-05-10 Globalfoundries Inc. On-chip test for integrated AC coupling capacitors
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9197458B1 (en) 2014-05-01 2015-11-24 Samsung Display Co., Ltd. Edge equalization via adjustment of unroll threshold for crossing slicer
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
EP3138253A4 (en) 2014-07-10 2018-01-10 Kandou Labs S.A. Vector signaling codes with increased signal to noise characteristics
US9379921B2 (en) 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
JP6361433B2 (ja) 2014-10-02 2018-07-25 富士通株式会社 周波数検出回路及び受信回路
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US9584346B2 (en) 2015-07-15 2017-02-28 International Business Machines Corporation Decision-feedback equalizer
JP6631089B2 (ja) * 2015-08-21 2020-01-15 富士通株式会社 判定帰還型等化回路及び受信回路
US9755599B2 (en) 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking
US10020782B2 (en) 2015-10-08 2018-07-10 Dsp Group Ltd. PVT robust closed loop CMOS bias for linear power amplifier
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
JP6700854B2 (ja) 2016-02-26 2020-05-27 ラピスセミコンダクタ株式会社 半導体装置
US9853615B2 (en) 2016-04-13 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Linearized dynamic amplifier
US10242749B2 (en) 2016-04-22 2019-03-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10193716B2 (en) * 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
JP6652707B2 (ja) 2016-06-24 2020-02-26 富士通株式会社 判定帰還型等化回路及び半導体集積回路
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10027297B2 (en) 2016-09-16 2018-07-17 Qualcomm Incorporated Variable gain amplifier with coupled degeneration resistance and capacitance
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10291439B1 (en) 2017-12-13 2019-05-14 Micron Technology, Inc. Decision feedback equalizer
KR20210019520A (ko) 2018-06-12 2021-02-22 칸도우 랩스 에스에이 다중-와이어 버스 상의 직교 코드에 대한 수동 다중-입력 비교기
US11128129B2 (en) 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074126B1 (en) 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
US20180351769A1 (en) 2017-05-31 2018-12-06 Kandou Labs, S.A. Methods and systems for background calibration of multi-phase parallel receivers

Also Published As

Publication number Publication date
CN113767602B (zh) 2024-04-12
EP3954097A1 (en) 2022-02-16
US20200322189A1 (en) 2020-10-08
EP4254887A2 (en) 2023-10-04
US20210075652A1 (en) 2021-03-11
EP3954097B1 (en) 2023-05-24
KR102570800B1 (ko) 2023-08-24
CN113767602A (zh) 2021-12-07
US11115246B2 (en) 2021-09-07
WO2020209937A1 (en) 2020-10-15
EP4254887A3 (en) 2023-12-13
US10574487B1 (en) 2020-02-25
KR20210143907A (ko) 2021-11-29
US10848351B2 (en) 2020-11-24
KR20230062690A (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
KR102529936B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US20220173943A1 (en) Clock data recovery with decision feedback equalization
US20150092898A1 (en) Receiver with enhanced clock and data recovery
US10721106B1 (en) Adaptive continuous time linear equalization and channel bandwidth control
KR20080068382A (ko) 등화기를 갖는 수신기 및 그것의 등화방법
US11627022B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
US11838156B2 (en) Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
CN114765463A (zh) 接收机和数据传输系统
US11496282B1 (en) Horizontal centering of sampling point using vertical vernier
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
US12003354B2 (en) Clock data recovery with decision feedback equalization

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant