KR20080068382A - 등화기를 갖는 수신기 및 그것의 등화방법 - Google Patents

등화기를 갖는 수신기 및 그것의 등화방법 Download PDF

Info

Publication number
KR20080068382A
KR20080068382A KR1020070006098A KR20070006098A KR20080068382A KR 20080068382 A KR20080068382 A KR 20080068382A KR 1020070006098 A KR1020070006098 A KR 1020070006098A KR 20070006098 A KR20070006098 A KR 20070006098A KR 20080068382 A KR20080068382 A KR 20080068382A
Authority
KR
South Korea
Prior art keywords
equalizer
error
data
size
output data
Prior art date
Application number
KR1020070006098A
Other languages
English (en)
Other versions
KR101300659B1 (ko
Inventor
히토시 오카무라
왕슈지앙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070006098A priority Critical patent/KR101300659B1/ko
Priority to US12/016,404 priority patent/US8050317B2/en
Publication of KR20080068382A publication Critical patent/KR20080068382A/ko
Application granted granted Critical
Publication of KR101300659B1 publication Critical patent/KR101300659B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명에 따른 등화 강도에 따라 조절되는 등화기를 포함한 수신기의 등화 방법은: (a) 입력되는 데이터를 상기 등화기로 등화하는 단계; (b) 상기 등화기의 출력 데이터의 에러를 검출하는 단계; 및 (c) 상기 에러 검출에 따라 상기 등화기의 재설정 여부를 결정하는 단계를 포함한다.
Figure P1020070006098
등화기,아이 패턴,에러 검출

Description

등화기를 갖는 수신기 및 그것의 등화방법{RECEIVER HAVING A EQUALIZER AND EQUALIZING METHOD THEREOF}
도 1은 본 발명에 따른 수신기를 보여주고 있다.
도 2는 본 발명의 아이 사이즈 측정회로에 대한 실시예이다.
도 3은 본 발명의 클럭데이터 복원회로의 동작을 설명하기 위한 개념도이다.
도 4는 디지털 코드와 클럭의 위상과의 관계를 보여주고 있다.
도 5는 본 발명의 아이 패턴의 크기를 측정하는 방법을 설명하기 위한 개념도이다.
도 6은 복원 클럭을 쉬프트하기 위한 디지털 코드 값, 에러 횟수, 아이 사이즈 및 등화기의 제어 비트값의 관계에 대한 실시예를 보여주고 있다.
도 7은 본 발명에 따른 수신기의 등화방법을 보여주고 있다.
*도면의 주요부분에 대한 부호의 설명*
10: 수신기 100: 등화기
200: 아이 사이즈 측정회로 300: 제어기
400: 역직렬화기 500: 에러 검출기
600: 직렬화기 700: 출력버퍼
210,220: 샘플링 회로 230: 클럭데이터 복원회로
240: PLL 250: 에러 카운터 회로
본 발명은 수신기에 관한 것으로, 좀 더 구체적으로 등화기를 포함한 수신기및 그것의 등화방법에 관한 것이다.
데이터 통신 시스템의 서데스(SerDes; Serializer Deserializer)는 데이터를 직렬화시켜 프린트 배선 등의 전송선을 통하여 전송하고, 수신된 직렬화된 데이터를 역직렬화시킨다. 서데스는 프리엠프(preamplifier), 등화기(equalizer), 샘플러 및 클럭데이터복원회로(CDR; Clock Data Recovery)를 포함한다.
서데스는 클럭데이터복원회로(CDR; Clock Data Recovery)를 사용해서 수신한 데이터의 주파수를 복원하고 상기 복원된 주파수의 클럭으로 샘플러 회로를 동작시킨다. 따라서, 수신측에서 기준으로 사용하는 기준 클럭(reference clock) 주파수와 다른 주파수로 동작하는 송신측에서 전송하는 데이터를 수신측에서 계속 수신할 수 있다.
고속으로 프린트 배선 등의 전송선을 통하여 데이터를 전송할 경우 전송선의 특성에 기인하여 신호간 간섭(ISI: Inter Symbol Interference)이 발생한다. 신호간 간섭(ISI)으로 인하여 수신된 신호의 진폭과 위상은 심하게 왜곡되며, 수신단에서 비트 오류를 일으키는 주된 원인이 된다. 전송선의 길이가 길어지고 데이터 전송 속도가 증가함에 따라 수신단에서 수신된 신호의 진폭과 위상은 더욱 심하게 왜 곡된다.
서데스와 같은 직렬 인터페이스(serial interface)에서는 지터가 많은 시리얼 데이터를 수신해야 하기 때문에 샘플러인 플립플롭이나 래치가 클럭을 이용하여 데이터를 수신할 때 데이터의 아이 사이즈의 크기가 중요하다.
서데스의 프리-엠프에서 수신된 데이터의 전압을 증폭하고, 등화기는 수신된 데이터를 이퀄라이징하여 수신 데이터의 지터, 특히 신호간 간섭(ISI)을 줄인 후 다음 단 샘플러(Sampler) 회로로 출력한다.
등화기는 수신된 데이터의 지터(jitter) 특성에 따라서 이퀄라이징(equalizing) 강도를 조절할 수 있는 제어 비트(control bit)를 가지고 있다. 즉, 등화기는 수신된 데이터의 지터 특성에 따라서 많고 등화 기능을 ON/OFF 할 수 있다. 수신된 데이터의 아이 사이즈가 작은 경우 등화 기능이 불충분하므로 등화 강도를 증가시키고 수신 데이터의 아이 사이즈가 큰 경우 등화 강도를 감소시켜 최대의 아이 사이즈를 얻을 수 있도록 조절할 수 있다.
종래의 적응형 등화기를 갖는 수신기는 데이터가 유효하지 않은 데이터인지, 아닌지를 판별하지 않고 등화기의 강도를 조절한다. 이 때문에 입력되는 데이터의 ISI(Inter Symbol Interference) 지터(jitter)가 클 경우, 등화 강도를 너무 약하게 하거나 혹은 너무 강하게 할 때 잘못된 등화를 수행할 수 있다. 즉, 등화기가 '1010'을 '1111' 혹은 '0000'으로 등화시키는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적 은 오동작이 발생하지 않도록 등화를 수행하는 수신기 및 그것의 등화 방법을 제공하는데 있다.
본 발명에 따른 등화 강도에 따라 조절되는 등화기를 포함한 수신기의 등화 방법은: (a) 입력되는 데이터를 상기 등화기로 등화하는 단계; (b) 상기 등화기의 출력 데이터의 에러를 검출하는 단계; 및 (c) 상기 에러 검출에 따라 상기 등화기의 재설정 여부를 결정하는 단계를 포함한다.
실시예에 있어서, 상기 수신기는 상기 아이 패턴의 크기에 따라 등화 강도를 조절하고, 상기 에러 검출에 따라 상기 등화기의 재설정 여부를 결정하여 상기 등화기를 제어하는 제어기를 포함한다.
실시예에 있어서, 상기 출력 데이터에 에러가 검출될 때, 상기 제어기는 상기 등화기를 재설정하도록 제어신호를 생성하여 상기 등화기를 제어한다.
실시예에 있어서, 상기 (a) 단계는, 상기 등화기로부터 출력된 데이터로부터 복원된 서로 다른 위상을 가진 복수의 복원 클럭 중어 적어도 하나의 클럭에 동기하여 상기 출력 데이터를 제 1 샘플링하는 단계; 상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 출력 데이터를 제 2 샘플링하는 단계; 및 상기 제 1 샘플링 데이터 및 상기 제 2 샘플링 데이터를 비교하여 에러 횟수를 측정하는 단계를 포함하되, 상기 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산한다.
실시예에 있어서, 상기 (a) 단계는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정하여 상기 아이 패턴의 크기를 계산하는 단계를 더 포함한다.
실시예에 있어서, 상기 (a) 단계에서 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화기의 강도가 조절된다.
실시예에 있어서, 상기 (b) 단계에서 데이터의 패턴을 이용하여 상기 출력 데이터의 에러가 검출된다.
실시예에 있어서, 상기 수신기는 상기 에러를 검출하기 위한 에러 검출기를 포함한다.
실시예에 있어서, 상기 에러 검출기는 8B10B 디코더를 이용한다.
본 발명에 따른 수신기는: 직렬 데이터를 입력받아 등화시키는 등화기; 상기 등화기의 출력 데이터의 아이 패턴의 크기를 측정하는 아이 사이즈 측정회로; 및 상기 출력 데이터의 에러를 검출하는 에러 검출기를 포함하되, 상기 등화기는 상기 아이 패턴의 크기에 따라 등화 강도가 조절되며, 상기 검출된 에러에 따라 재설정된다.
실시예에 있어서, 상기 수신기는 상기 아이 패턴의 크기에 따라 상기 등화 강도를 조절하고 상기 검출된 에러에 따라 상기 등화기를 재설정하는 제어신호를 생성하는 제어기를 더 포함한다.
실시예에 있어서, 상기 아이 사이즈 측정회로는, 상기 출력 데이터로부터 복원된 서로 다른 위상을 가진 복수의 복원 클럭 중에 적어도 하나의 클럭에 동기하 여 상기 출력 데이터를 샘플링하는 제 1 샘플링 회로; 상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 출력 데이터를 샘플링하는 제 2 샘플링 회로; 및 상기 제 1 샘플링 회로에 의해 샘플링된 제 1 데이터 및 상기 제 2 샘플링 회로에 의해 샘플링된 제 2 데이터를 비교하여 에러 횟수를 측정하는 에러 측정회로를 포함한다.
실시예에 있어서, 상기 제어기는 상기 에러 측정회로에 의해 측정된 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산한다.
실시예에 있어서, 상기 제어기는 상기 아이 패턴의 크기에 따라 복수의 제어 비트를 상기 제어신호로 생성한다.
실시예에 있어서, 상기 에러 검출기가 상기 출력 데이터의 에러를 검출할 때, 상기 제어기는 상기 등화기를 재설정하는 제어 비트를 생성한다.
실시예에 있어서, 상기 에러 검출기는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정한다.
실시예에 있어서, 상기 제어기는 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화 강도를 조절하는 상기 제어신호를 생성한다.
실시예에 있어서, 상기 에러 검출기는 데이터의 패턴을 이용하여 상기 출력 데이터의 에러를 검출한다.
실시예에 있어서, 상기 에러 검출기는 8B10B 디코더를 이용한다.
본 발명에 따른 또 다른 수신기는: 직렬 데이터를 입력받아 등화시키는 등화 기; 상기 등화기의 출력 데이터의 아이 패턴의 크기를 측정하는 아이 사이즈 측정회로; 상기 등화기의 출력 데이터를 입력받아 역직렬화시키는 역직렬화기; 상기 역직렬화기의 출력 데이터의 에러를 검출하는 에러 검출기; 및 상기 수신기는 상기 아이 패턴의 크기에 따라 상기 등화 강도를 조절하고 상기 검출된 에러에 따라 상기 등화기를 재설정하는 제어신호를 생성하는 제어기를 포함한다.
실시예에 있어서, 상기 아이 사이즈 측정회로는, 상기 등화기의 출력 데이터로부터 복원된 서로 다른 위상을 가진 복수의 복원 클럭 중에 적어도 하나의 클럭에 동기하여 상기 출력 데이터를 샘플링하는 제 1 샘플링 회로; 상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 등화기의 출력 데이터를 샘플링하는 제 2 샘플링 회로; 및 상기 제 1 샘플링 회로에 의해 샘플링된 제 1 데이터 및 상기 제 2 샘플링 회로에 의해 샘플링된 제 2 데이터를 비교하여 에러 횟수를 측정하는 에러 측정회로를 포함한다.
실시예에 있어서, 상기 제어기는 상기 에러 측정회로에 의해 측정된 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산한다.
실시예에 있어서, 상기 제어기는 상기 아이 패턴의 크기에 따라 복수의 제어 비트를 상기 제어신호로 생성한다.
실시예에 있어서, 상기 에러 검출기가 상기 출력 데이터의 에러를 검출할 때, 상기 제어기는 상기 등화기를 재설정하는 제어 비트를 생성한다.
실시예에 있어서, 상기 에러 검출기는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정한다.
실시예에 있어서, 상기 제어기는 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화 강도를 조절하는 상기 제어신호를 생성한다.
실시예에 있어서, 상기 에러 검출기는 데이터의 패턴을 이용하여 상기 출력 데이터의 에러를 검출한다.
실시예에 있어서, 상기 에러 검출기는 8B10B 디코더를 이용한다.
실시예에 있어서, 상기 수신기는 서데스(serdes)에 이용된다.
본 발명에 따른 또 다른 수신기는: 적응형 등화기; 상기 적응형 등화기의 출력 데이터의 에러를 검출하는 에러 검출기; 및 상기 적응형 등화기의 등화 강도를 제어하며, 상기 에러 검출기의 결과에 따라 상기 적응형 등화기의 재설정 여부를 제어하는 제어기를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 수신기(10)를 보여주고 있다. 도 1을 참조하면, 수신기(10)는 등화기(100), 아이 사이즈 측정회로(200), 제어기(300), 역직렬화기(400), 에러 검출기(500), 직렬화기(600) 및 출력 드라이버(700)을 포함하고 있다.
본 발명의 수신기(10)는 아이 사이즈 측정회로(200)로부터 측정된 아이 패턴의 크기에 따라 등화 강도(equalizing strength)를 조절한다. 여기서 등화 강도는 아이 패턴의 크기에 상응하여 제어기(300)로부터 전달된 제어신호(EQCTRL)에 따라 조절된다. 또한, 본 발명의 수신기(10)는 에러 검출기(500)로부터 에러 신호(ERR)에 응답하여 등화기(100)의 재설정 여부를 결정한다. 에러 신호(ERR)에 응답하여 제어기(300)는 등화기(100)를 재설정하기 위한 제어신호(EQCTRL)를 등화기(100)에 전달한다.
등화기(100)는 제어신호(EQCTL)에 응답하여 수신된 직렬 데이터(SDATA)의 크기와 지연 특성을 보상한다. 구체적으로, 등화기(100)는 수신된 데이터(SDATA)의 전압을 증폭시키고, 증폭된 데이터를 등화시켜 수신 데이터(SDATA)의 지터(jitter)를 보상한다. 여기서 지터는 신호간 간섭(ISI:Inter Symbol Interference)으로 인한 신호의 왜곡이다. 보상된 데이터(SDATA')는 역직렬화기(400)로 전달되어 병렬 데이터(PDATA')로 변환된다.
아이 사이즈 측정회로(200)는 등화기의 출력 데이터(SDATA')의 아이 패턴의 크기를 측정한다. 측정된 아이 패턴의 크기는 제어기(300)에 전달된다. 아이 사이즈 측정회로(200)에 대한 상세한 설명은 도 2에서 보이겠다.
제어기(300)는 아이 사이즈 측정회로(200)로부터 아이 패턴의 크기(ECNT) 및 에러 검출기(500)로부터 에러신호(ERR)를 전달받아 등화기(100)를 제어하는 제어신호(EQCTL)를 생성한다. 여기서 제어신호(EQCTL)는 등화 강도의 조절 및 등화 재설정 여부를 결정하는 신호이다.
역직렬화기(400)는 등화기(100)의 출력 데이터(SDATA')를 역직렬화시킨다. 여기서 역직렬화된 데이터(PDATA')는 등화기(100)의 출력 데이터(SDATA')를 샘플링 시킨 후, 샘플링된 데이터를 1:n 비율로 병렬화시킨 데이터이다. 역직렬화된 데이터(PDATA')는 에러 검출기(500)에 전달된다.
에러 검출기(500)는 역직렬화된 데이터(PDATA')의 에러 여부를 파악한다. 에러 검출기(500)는 데이터(PDATA')의 에러를 검출하기 위하여 8B10B 회로를 사용할 수 있다. 이를 위하여, 수신기(10)에 전달된 직렬화된 데이터(SDATA)는 8B10B 인코딩 방식으로 인코팅 되었다고 가정한다. 8B10B 회로는 수신된 8비트의 데이터를 10비트의 데이터로 변환하고, 변환된 10비트 데이터가 8B10B 코딩 리스트(도시되지 않음)에 있는 패턴인지를 점검한다. 만약, 변환된 10비트 데이터가 코팅 리스트에 없다면, 에러 검출기(500)는 에러신호(ERR)를 논리 '하이'로 출력시킨다.
에러 검출기(500)는 CRC(Cyclical Redundancy Check)를 이용할 수도 있다. 여기서 CRC는 데이터 전송 과정에서 발생하는 오류를 검출하기 위하여 순환 2진 부호를 사용하는 방식으로서, 순환 부호를 사용하기 때문에 오류 검출 성능이 높다. CRC를 이용하면 부호화기나 복호화기가 간단하게 실현된다.
에러 검출기(500)는 에러가 없을 때 데이터(PDATA)를 출력하여 내부 회로(도시되지 않음)에 전달시킨다.
직렬화기(600)는 내부회로로부터 데이터(PDATA)를 입력받아 직렬화시킨다.
출력 드라이버(700)는 직렬화기(600)로부터 직렬화된 데이터를 증폭하여 전송선(도시되지 않음)을 통하여 송신기(도시되지 않음)로 전달한다. 이때, 수신기(10)는 별도의 프리 엠퍼시스 드라이버(도시되지 않음)를 구비하여 증폭된 데이터(SDATA)를 소정의 프리 엠퍼시스 강도로 프리 엠퍼시스하여 전송할 수도 있다.
본 발명의 수신기(10)는 아이 패턴의 크기(ECNT)를 통하여 등화 강도를 조절하고, 에러신호(ERR)에 응답하여 등화기(100)의 재설정 여부를 결정하게 된다. 본 발명의 수신기(10)의 아이 사이즈 측정회로(200)로부터 측정된 아이 사이즈(ES)가 최대가 될 때 최적의 등화 조건으로 인식한다. 한편, 최적의 등화 조건일지라도, 에러 검출기(500)로부터 에러신호(ESS)가 논리 '하이' 곧 출력된 데이터에 에러가 검출되면, 등화기(100)는 재설정을 하게 된다. 이로써, 본 발명의 등화기(100)는 최적의 등화 설정이 잘못 판단하는 일이 발생하지 않게 된다.
도 2는 본 발명의 아이 사이즈 측정회로(200)에 대한 실시예이다. 도 2를 참조하면, 아이 사이즈 측정회로(200)는 제 1 샘플링 회로(210), 제 2 샘플링 회로(220), 클럭데이터 복원회로(230), PLL(Phase Locked Loops:240) 및 에러 카운터 회로(250)를 포함한다.
도 2를 참조하면, 등화기(100)와 제 1 및 제 2 샘플링 회로(200) 사이에 버퍼 회로(201)를 포함하고 있다. 버퍼회로(201)는 등화기(100)의 출력을 버퍼링하여 제 1 샘플링 회로(210) 및 제 2 샘플링 회로(220)로 전달한다. 여기서, 버퍼 회로(201)는 사용하지 않을 수도 있다. 즉, 등화기(100)의 출력이 직접 제 1 샘플링 회로(210) 및 제 2 샘플링 회로(220)에 제공될 수도 있다.
제 1 샘플링 회로(210)는 I플립플롭(211), Q플립플롭(212), Ib플립플롭(213) 및 Qb플립플롭(214)을 포함한다. 제 1 샘플링 회로(210)는 클럭데이터 복원회로(430)의 인터폴레이터(434)로부터 출력되는 복수의 복원 클럭들(I,Q,Ib,Qb)에 동기하여 등화기(100)의 출력 데이터(SDATA')를 샘플링하여 데이터들(DI,DQ,DIb, DQb)를 각각 출력시킨다.
제 2 샘플링 회로(220)는 등화기(100)의 출력 데이터(SDATA)(혹은 버퍼 회로의 출력 데이터)를 제 2 위상 인터폴레이터(236)의 소정의 범위에서 스캐닝(scanning)되는 위상 클럭(Q',Qb')에 동기하여 샘플링된 데이터들(DQ',DQb')를 출력한다.
클럭데이터 복원회로(230)는 위상 검출기(231), CDR 루프 필터(232), PI 제어로직(233), 쉬프터(234), 제 1 및 제 2 위상 인터폴레이터(235,236)를 포함한다. 클럭데이터 복원회로(230)는 역직렬화기(400)의 역직렬화된 데이터(PDATA') 및 PLL(240)의 복수의 클럭들을 이용하여 수신 데이터(SDATA)로부터 복원된 복수의 복원클럭(I,Ib,Q,Qb)을 생성한다. 여기서 클럭데이터 복원회로(230)는 역직렬화된 데이터(PDATA')를 대신하여 제 1 샘플링 회로(210)의 샘플링된 데이터들(DI,DQ,DIb,DQb)를 이용할 수도 있다.
클럭데이터 복원회로(230)는 클럭데이터 복원회로(230)의 출력을 제 1 샘플링 회로(210)로 피드백시킨다. 이러한 반복적인 복원 과정을 통하여 클럭 데이터 복원회로(230)는 수신 데이터(SDATA)의 클럭 및 데이터를 복원한다.
도 3은 본 발명의 클럭데이터 복원회로(230)의 동작을 설명하기 위한 개념도이다. 도 3을 참조하면, 클럭데이터 복원회로(230)는 제 1 위상 인터폴레이터(235)의 출력인 복원 클럭(Q) 및 복원 클럭(Qb)이 데이터의 한가운데에 위치하도록 CDR 루프 필터(232), PI 제어 로직(233) 및 위상 인터폴레이터(235)를 동작시킨다.
위상 검출기(231)는 제 1 샘플링 회로(210)의 출력인 샘플링된 데이터 들(DI,DIb,DQ,DQb) 혹은 역직렬화기(400)로부터 출력된 역직렬화된 데이터(PDATA')의 위상을 검출하여 업(UP) 신호 또는 다운(DOWN) 신호를 출력한다. 예를 들어, 수신된 직렬 데이터(SDATA')의 주파수를 f이고, 역직렬화기(400)가 1:n으로 역직렬화를 수행한다고 가정해 보겠다. 이때, 위상 검출기(231)가 역직렬화기(400)의 출력이 아닌 제 1 샘플링 회로(210)의 출력인 샘플링된 데이터(DI,DIb,DQ,DQb)를 입력받을 때 위상 검출기(231), CDR 루프 필터(232) 및 PI 제어 로직(233)은 f/2의 클럭 주파수로 동작할 수 있다. CDR 루프 필터(232)는 위상 검출기(231)로부터 업 혹은 다운 신호에 각각 대응하여 업 커맨드 혹은 다운 커맨드를 생성한다.
PI 제어 로직(233)은 CDR 루프 필터(232)로부터 업 커맨드 또는 다운 커맨드를 입력받아 디지털 코드 값을 생성한다. 여기서, 업 커맨드 혹은 다운 커맨드는 예를 들어 1비트 값을 이용하여 '1'는 업 커맨드, '0'은 다운 커맨드를 나타낼 수 있다. 예를 들어, 디지털 코드 값이 4비트인 경우, '0000' 내지 '1111'의 디지털코드 값을 이용하여 제 1 위상 인터폴레이터(235)의 출력 클럭의 위상을 22.5도(360도/16)씩 변화시킬 수 있다.
도 3을 다시 참조하면, PI 제어 로직(233)은 업 커맨드가 입력된 경우 디지털 코드 값을 1만큼 증가시키고, 다운 커맨드가 입력된 경우 디지털 코드 값을 1만큼 감소시킨다.
도 4는 디지털 코드와 클럭의 위상과의 관계를 보여주고 있다. 도 4을 참조하면, 디지털 코드 값이 4번 쉬프트된 경우 90도(22.5도x4)만큼 제 1 위상 인터폴레이터(235)의 복원 클럭의 위상을 증가 또는 감소시킬 수 있다.
제 1 위상 인터폴레이터(235)는 PLL(240)으로부터 0도/90도/180도/270도의 4개의 클럭을 입력받아 PI 제어 로직(233)으로부터의 디지털 코드 값에 응답하여 0도/90도/180도/270도의 4개의 클럭의 위상을 증가 또는 감소시킨다.
쉬프터(234)는 PI 제어 로직(233)의 출력 디지털 코드의 비트 값을 순차적으로 쉬프트시켜 제 2 위상 인터폴레이터(236)로 전달한다. 여기서 쉬프트된 디지털 코드는 PI 제어 로직(233)의 디지털 코드 값에 상응되는 위상을 ±180도 범위에서 천이시키는 코드 값을 가진다.
도 5는 본 발명의 아이 패턴의 크기를 측정하는 방법을 설명하기 위한 개념도이다. 도 5를 참조하면, 제 2 위상 인터폴레이터(236)는 PLL(240)의 0도/90도/180도/270도의 출력 클럭들 및 쉬프터(235)로부터 쉬프트된 디지털 코드 값을 입력받아 제 1 위상 인터폴레이터(235)로부터 생성된 복원 클럭들(I,Q,Ib,Qb)에 대하여 최대 ±180도 범위에서 순차적으로 천이된 위상을 가지는 천이 위상 클럭들(Q',Qb')을 발생시킨다. 즉, 쉬프터(234) 및 제 2 위상 인터폴레이터(236)가 클럭데이터 복원회로(230)의 복원 클럭을 기준으로 소정의 위상만큼 천이되는 천이 위상 클럭(Q',Qb')이 발생된다. 제 2 위상 인터폴레이터(236)는 천이 위상 클럭들(Q',Qb')을 제 1 위상 인터폴레이터(235)로부터 발생된 복원 클럭들(Q,Qb)의 위상을 기준으로 -180도에서 +180까지 순차적으로 스캐닝(scanning)시킨다.
도 5를 다시 참조하면, 아이 사이즈 측정회로(200)는 등화기(100)의 출력 데이터(SDATA')를 제 2 위상 인터폴레이터(236)의 출력인 쉬프트 클럭들(Q',Qb')에 동기하여 샘플링된 데이터들(DQ', DQb')와 등화기(100)의 출력 데이터(SDATA')를 제 1 위상 인터폴레이터(235)의 복원 클럭들(Q,Qb)에 동기하여 샘플링된 데이터들(DQ, DQb)를 비교한다.
또한, 아이 사이즈 측정회로(200)는 샘플링된 데이터(DQ')가 샘플링된 데이터(DQ)와 같은지 및 샘플링된 데이터(DQb')와 샘플링된 데이터(DQb)와 같은지 여부를 판단하여 에러 횟수(ECNT)를 파악한다. 제어기(300)는 아이 사이즈 측정회로(200)으로부터 전달된 에러 횟수(ECNT)를 이용하여 아이 패턴의 크기를 계산한다.
에러 카운터 회로(250)는 4개의 1:2 디멀티플렉서(Demultiplexer,251~254),데이터 비교기들(255,256) 및 카운터(257)를 포함한다. 데이터 비교기들(255,256)은 배타적 논리합 게이트(XOR)로 이루어질 수 있다.
에러 카운터 회로(250)는 제 1 샘플링 회로(210)의 샘플링된 데이터들(DQ,DQb)와 제 2 샘플링 회로(220)의 샘플링된 데이터들(DQ',DQb')를 각각 비교하여 에러 횟수를 산출한다. 도 5를 참조하면, 에러 카운터 회로(250)는 수신된 데이터(SDATA')의 가운데에 위치하는 복원 클럭(Q,Qb)에 동기하여 샘플링된 데이터들(DQ,DQb) 및 복원 클럭(Q,Qb)의 위상에 대해 -180도에서 +180의 위상까지 순차적으로 스캐닝한 천이 위상 클럭(Q',Qb')에 동기하여 샘플링된 데이터들(DQ',DQb')의 데이터 값이 같은지 혹은 다른지를 판단한다.
도 5을 참조하면, 천이 위상 클럭(Q')이 복원 클럭(Q)의 위상에 대해 -180도 또는 +180도 위상을 가지는 (a) 및 (c)의 경우, 천이 위상 클럭들(Q',Qb')에?동기하여 샘플링된 데이터들(DQ',DQb')의 값은 수신 데이터(SDATA')의 지터 영역에 속 한다. 따라서 천이 위상 클럭(Q')에 동기하여 샘플링된 데이터(DQ')의 값과 복원 클럭 Q에 동기하여 샘플링된 데이터(DQ)의 값은 서로 다르며, 천이 위상 클럭(Qb') 에 동기하여 샘플링된 데이터(DQb')의 값과 복원 클럭(Qb)에 동기하여 샘플링된 데이터(DQb)의 값은 서로 다르다.
천이 위상 클럭(Q')이 복원 클럭(Q)에 대해 좌측(left)에 위치하는 경우, 즉 천이 위상 클럭(Q')이 복원 클럭(Q)의 위상에 대해 -180도 내지 0도 사이의 특정 위상을 가지는 (a) 경우, 천이 위상 클럭들(Q',Qb')에 동기하여 샘플링된 데이터(DQ',DQb')의 값이 수신 데이터의 지터 영역에 속하지 않는다. 따라서 천이 위상 클럭(Q')에 동기하여 샘플링된 데이터(DQ')의 값과 복원 클럭(Q)에 동기하여 샘플링된 데이터(DQ)의 값은 서로 같으며, 천이 위상 클럭(Qb')에 동기하여 샘플링된 데이터(DQb')의 값과 복원 클럭(Qb)에 동기하여 샘플링된 데이터(DQb)의 값은 서로 같다.
천이 위상 클럭(Q')이 복원 클럭(Q)에 대해 우측(right)에 위치하는 경우,즉 천이 위상 클럭(Q')이 복원 클럭(Q)의 위상에 대해 0도 내지 +180도 사이의 특정 위상을 가지는 (b) 경우, 천이 위상 클럭들(Q',Qb')에 동기하여 샘플링된 데이터ㄷ드들(DQ,DQb)의 값이 수신 데이터(SDATA')의 지터 영역에 속하지 않는다. 따라서 천이 위상 클럭(Q')에 동기하여 샘플링된 데이터(DQ')의 값과 복원 클럭(Q)에 동기하여 샘플링된 데이터(DQ)의 값은 서로 같으며, 천이 위상 클럭(Qb')에 동기하여 샘플링된 데이터(DQb')의 값과 복원 클럭(Qb)에 동기하여 샘플링된 데이터(DQb)의 값은 서로 같다.
도 3을 다시 참조하면, 제 1 샘플링 회로(210)로부터 샘플링된 데이터들(DQ,DQ')는 각각 멀티플렉서들(251,253)에 의해 1:2로 디멀티플렉싱된 후 XOR 게이트들(255,256)로 입력된다. 제 2 샘플링 회로(220)으로부터 샘플링된 데이터들(DQ',DQb')는 각각 멀티 플렉서들(252,254)에 의해 1:2로 디멀티플렉싱된 후 XOR 게이트들(255,256)로 입력된다.
XOR 게이트(255)는 제 1 샘플링 회로(210)로부터 샘플링된 데이터(DQ)가 제 2 샘플링된 회로(220)로부터 샘플링된 데이터(DQ')와 서로 다른 값을 가진 경우 1을 출력하고, 서로 같은 값을 가질 경우 0을 출력한다. 한편, XOR 게이트(256)는 제 1 샘플링 회로(210)로부터 샘플링된 데이터(DQb)가 제 2 샘플링 회로(220)으로부터 샘플링된 데이터(DQb')가 서로 다른 값을 가진 경우 1을 출력하고, 서로 같은 값을 가질 경우 0을 출력한다.
표 1은 복원 클럭을 쉬프트하기 위한 디지털 코드 값과 에러 횟수를 예시적으로 보여주고 있다.
CODE 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
ECNT 32 21 4 0 0 0 0 0 0 0 0 0 0 6 19 32
표 1를 참조하면, 에러 횟수(ECNT)는 여러번에 걸쳐 디지털 코드 값을 쉬프트시켜 천이 위상 클럭들(Q',Qb')을 순차적으로 쉬프트시켜 가면서 XOR 게이트의 출력을 합한 값을 나타낸다.
예를 들어, 디지털 코드 값이 0, 즉 '0000'인 경우 대응되는 천이 위상 클럭(Q',Qb')의 위상은 복원 클럭(Q,Qb)에 대해 각각 -180도 이고 이 경우 여러번에 걸쳐 측정한 에러 횟수(ECNT)는 32회이다.
디지털 코드 값이 1, 즉 '0001'인 경우 대응되는 천이 위상 클럭(Q',Qb')의 위상은 복원 클럭(Q,Qb)에 대해 각각 -167.5도이고 이 경우 여러 번에 걸쳐 측정한 에러 횟수(ECNT)는 21회이다.
디지털 코드 값이 3 내지 12, 즉, '0011'?내지 '1100' 사이 값을 가지는 경우 대응되는 천이 위상 클럭(Q', Qb')의 위상은 복원 클럭(Q, Qb)에 대해 -112.5도 내지 +112.5도이다. 이 경우 여러번에 걸쳐 측정한 에러 횟수(ECNT)는 0회이다. 에러 횟수가 0 값을 가지는 디지털 코드(405)값 3 내지 12, 즉 위상으로는 -112.5도 내지 +112.5도 사이가 수신 데이터의 아이 패턴의 크기를 나타낸다. 즉, 이 경우의 아이 패턴의 크기는 225도가 된다.
다시 도 2을 참조하면, 제어기(300)는 에러 카운터 회로(250)로부터 에러 횟수(ECNT)를 입력받아 수신 데이터(SDATA')의 아이 사이즈를 계산한다. 제어기(300)는 각각의 아이 패턴의 크기에 따라 등화기(100)의 등화 강도(equalizing strength)를 조절하기 위한 제어신호(EQCTL)를 생성한다. 아래에서 제어신호(EQCTL)는 설명의 편의를 위하여 4비트의 제어 비트로 가정하겠다. 그 후, 제어기(300)는 생성된 제어 비트값을 등화기(100)에 전달한다.
도 6은 복원 클럭을 쉬프트하기 위한 디지털 코드 값, 에러 횟수, 아이 사이즈 및 등화기의 제어 비트값의 관계에 대한 실시예를 보여주고 있다.
제어기(300)는 제어 비트 값(예를 들어 '00','01,'10','11')을 등화기(100) 로 전달하고, 각각의 제어 비트값에 대한 아이 패턴의 크기를 측정한다. 여기서, 에러 횟수(ECNT)는 각각의 디지털 코드 값에 대해 복수번 측정된다. 예를 들어, 제 어 비트값이 '00'이고 디지털 코드 값이 0인 경우 50번 에러 횟수를 측정할 때 에러 횟수(ECNT)는 10이다. 또한 제어 비트값이 '00'이고 디지털 코드 값이 2인 경우 50번 에러 횟수를 측정할 때 에러 횟수(ECNT)가 0이다.
제어기(300)는 측정된 아이 패턴의 크기를 레지스터(도시되지 않음)에 저장한다. 여기서, 디지털 코드 값, 에러 횟수, 아이 사이즈 및 제어 비트값은 레지스터도시되지 않음)에 저장될 수 있다. 레지스터는 제어기(300) 내부에 존재할 수도 있고 제어기(300) 외부에 있을 수도 있다.
도 6을 다시 참조하면, 제어 비트값이 '00'일 때, 아이 패턴의 크기는 8이고, 제어 비트값이 '01'일 때 아이 패턴의 크기는 14이고, 제어 비트값이 '10'일 때 아이 패턴의 크기는 12이고, 제어 비트값이 '11'일 때 아이 패턴의 크기는 6이다. 즉, 제어 비트값이 '01'일 때 아이 패턴의 크기는 최대값(14)을 가진다. 여기서, 아이 패턴의 크기에서 1은 4비트의 디지털 코드를 사용한 경우 22.5도의 위상차를 의미한다. 따라서, 제어기(300)는 제어 비트 값을 '01'로 설정하여 등화기(100)에 전달한다. 따라서 등화기(100)는 제어 비트 값 '01'에 응답하여 최대 아이 패턴 크기를 얻도록 수신된 데이터(SDATA')의 등화 강도를 조절한다.
도 7은 본 발명에 따른 수신기(10)의 등화방법을 보여주고 있다. 도 1 및 도 7를 참조하면, 아이 패턴의 크기와 데이터 에러에 따른 등화방법은 다음과 같다.
S10단계에서는 등화기(100)가 제어신호(EQCTL)에 응답하여 설정된다. 등화기(100)는 수신된 데이터를 제어신호(ECTL)에 응답하여 등화시켜 출력한다. 여기서 제어신호(ECTL)는 제어기(300)으로부터 초기 값이 전달된다.
S20단계에서는 아이 패턴의 크기가 측정된다. 아이 사이즈 측정회로(200)는 등화기(100)의 출력 데이터(SDATA')의 아이 사이즈를 측정하기 위하여 에러 횟수(ECNT)를 생성한다. 제어기(300)는 아이 사이즈 측정회로(200)로부터 에러 횟수(ECNT) 값을 전달받아 아이 패턴의 크기를 계산한다.
S30단계에서는 측정된 아이 패턴이 최대인지 판별한다. 제어기(300)는 계산된 아이 패턴의 크기를 저장된 최대 아이 패턴의 값과 비교하여 최대인지를 판별한다. 혹은 제어기(300)는 아이 패턴의 크기가 지난번 저장되었던 아이 패턴의 크기보다 더 큰가를 반복적으로 비교하여 아이 패턴의 크기의 최대값을 결정할 수 있다.
S40 단계에서는 측정된 아이 패턴의 크기가 최대일 때, 데이터가 유효한지를 판별한다. 에러 검출기(500)는 등화기(100)의 출력 데이터의 에러를 검출하여 에러신호(ERR)를 제어기(300)에 전달한다. 제어기(300)는 에러 검출기(500)로부터 전달된 에러신호(ERR)에 응답하여 등화기(100)의 재설정 여부를 결정하게 된다. 만약, 에러가 검출되면, S45 단계를 수행하게 된다. 한편, 에러가 검출되지 않으면, S50 단계를 수행하게 된다.
S45 단계에서는 제어기는 측정된 아이 패턴의 크기를 삭제한다. 그 후, 제어기(300)는 등화기(100)를 재설정하기 위한 제어신호(EQCTL)를 생성하여 등화기(100)에 전달한다.
S50 단계에서는 아이 패턴의 크기가 최대가 아닐 때, 모든 등화조건에 대하여 등화 강도를 조절했는가를 판별한다. 만약 모든 등화 조건을 사용하지 않았다 면, 제어기(100)는 새로운 등화조건에 해당하는 제어신호(EQCTL)를 등화기(100)에 전달한다. 한편, 모든 등화 조건을 사용했다면, 제어기(300)는 현재의 등화 조건을 최적화 등화 조건으로 판별하고 해당하는 제어신호(EQCTL)를 생성하여 등화기(100)에 전달한다.
본 발명의 수신기(10)는 데이터의 에러를 감지하고 이에 따라 등화기(100)를 재설정함으로써 등화기(100)의 오동작을 방지할 수 있게 된다. 또한, 본 발명의 수신기(10)는 등화기(100)로부터 출력된 데이터의 아이 패턴의 크기를 측정하여 측정된 아이 패턴의 크기에 따라 등화 강도를 조절한다.
본 발명의 수신기(10)는 아이패턴의 크기를 통하여 조절되는 적응형 등화기에 대하여 설명하였으나 반드시 그럴 필요는 없다. 본 발명의 수신기(10)는 다양한한 등화기에 적용될 수 있다. 본 발명의 수신기는 등화기에서 출력된 데이터의 에러를 감지하여 등화기의 재설정 여부를 결정한다. 따라서, 본 발명의 수신기는 보다 정확한 등화를 실시할 수 있게 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 수신기는 아이 패턴의 크기를 측정하여 등 화 강도를 조절 및 데이터의 에러에 따라 등화기를 재설정하도록 하여 효과적으로 동작하되 오동작이 발생하지 않도록 등화를 실시하게 된다.

Claims (30)

  1. 등화 강도에 따라 조절되는 등화기를 포함한 수신기의 등화 방법에 있어서:
    (a) 입력되는 데이터를 상기 등화기로 등화하는 단계;
    (b) 상기 등화기의 출력 데이터의 에러를 검출하는 단계; 및
    (c) 상기 에러 검출에 따라 상기 등화기의 재설정 여부를 결정하는 단계를 포함하는 수신기의 등화 방법.
  2. 제 1 항에 있어서,
    상기 수신기는 아이 패턴의 크기에 따라 등화 강도를 조절하고, 상기 에러 검출에 따라 상기 등화기의 재설정 여부를 결정하여 상기 등화기를 제어하는 제어기를 포함하는 수신기의 등화 방법.
  3. 제 2 항에 있어서,
    상기 출력 데이터에 에러가 검출될 때, 상기 제어기는 상기 등화기를 재설정하도록 제어신호를 생성하여 상기 등화기를 제어하는 수신기의 등화 방법.
  4. 제 1 항에 있어서,
    상기 (a) 단계는,
    상기 등화기로부터 출력된 데이터로부터 복원된 서로 다른 위상을 가진 복수 의 복원 클럭 중어 적어도 하나의 클럭에 동기하여 상기 출력 데이터를 제 1 샘플링하는 단계;
    상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 출력 데이터를 제 2 샘플링하는 단계; 및
    상기 제 1 샘플링 데이터 및 상기 제 2 샘플링 데이터를 비교하여 에러 횟수를 측정하는 단계를 포함하되,
    상기 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산하는 수신기의 등화 방법.
  5. 제 4 항에 있어서,
    상기 (a) 단계는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정하여 상기 아이 패턴의 크기를 계산하는 단계를 더 포함하는 수신기의 등화 방법.
  6. 제 5 항에 있어서,
    상기 (a) 단계에서 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화기의 강도가 조절되는 수신기의 등화 방법.
  7. 제 1 항에 있어서,
    상기 (b) 단계에서 데이터의 패턴을 이용하여 상기 출력 데이터의 에러가 검출되는 수신기의 등화 방법.
  8. 제 7 항에 있어서,
    상기 수신기는 상기 에러를 검출하기 위한 에러 검출기를 포함하는 수신기의 등화 방법.
  9. 제 8 항에 있어서,
    상기 에러 검출기는 8B10B 디코더를 이용하는 수신기의 등화 방법.
  10. 직렬 데이터를 입력받아 등화시키는 등화기;
    상기 등화기의 출력 데이터의 아이 패턴의 크기를 측정하는 아이 사이즈 측정회로; 및
    상기 출력 데이터의 에러를 검출하는 에러 검출기를 포함하되,
    상기 등화기는 상기 아이 패턴의 크기에 따라 등화 강도가 조절되며, 상기 검출된 에러에 따라 재설정되는 수신기.
  11. 제 10 항에 있어서,
    상기 수신기는 상기 아이 패턴의 크기에 따라 상기 등화 강도를 조절하고 상기 검출된 에러에 따라 상기 등화기를 재설정하는 제어신호를 생성하는 제어기를 더 포함하는 수신기.
  12. 제 11 항에 있어서,
    상기 아이 사이즈 측정회로는,
    상기 출력 데이터로부터 복원된 서로 다른 위상을 가진 복수의 복원 클럭 중에 적어도 하나의 클럭에 동기하여 상기 출력 데이터를 샘플링하는 제 1 샘플링 회로;
    상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 출력 데이터를 샘플링하는 제 2 샘플링 회로; 및
    상기 제 1 샘플링 회로에 의해 샘플링된 제 1 데이터 및 상기 제 2 샘플링 회로에 의해 샘플링된 제 2 데이터를 비교하여 에러 횟수를 측정하는 에러 측정회로를 포함하는 수신기.
  13. 제 12 항에 있어서,
    상기 제어기는 상기 에러 측정회로에 의해 측정된 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산하는 수신기.
  14. 제 13 항에 있어서,
    상기 제어기는 상기 아이 패턴의 크기에 따라 복수의 제어 비트를 상기 제어 신호로 생성하는 수신기.
  15. 제 13 항에 있어서,
    상기 에러 검출기가 상기 출력 데이터의 에러를 검출할 때, 상기 제어기는 상기 등화기를 재설정하는 제어 비트를 생성하는 수신기.
  16. 제 13 항에 있어서,
    상기 에러 검출기는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정하는 수신기.
  17. 제 16 항에 있어서,
    상기 제어기는 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화 강도를 조절하는 상기 제어신호를 생성하는 수신기.
  18. 제 13 항에 있어서,
    상기 에러 검출기는 데이터의 패턴을 이용하여 상기 출력 데이터의 에러를 검출하는 수신기.
  19. 제 13 항에 있어서,
    상기 에러 검출기는 8B10B 디코더를 이용한 수신기.
  20. 직렬 데이터를 입력받아 등화시키는 등화기;
    상기 등화기의 출력 데이터의 아이 패턴의 크기를 측정하는 아이 사이즈 측정회로;
    상기 등화기의 출력 데이터를 입력받아 역직렬화시키는 역직렬화기;
    상기 역직렬화기의 출력 데이터의 에러를 검출하는 에러 검출기; 및
    상기 수신기는 상기 아이 패턴의 크기에 따라 상기 등화 강도를 조절하고 상기 검출된 에러에 따라 상기 등화기를 재설정하는 제어신호를 생성하는 제어기를 포함하는 수신기.
  21. 제 20 항에 있어서,
    상기 아이 사이즈 측정회로는,
    상기 등화기의 출력 데이터로부터 복원된 서로 다른 위상을 가진 복수의 복원 클럭 중에 적어도 하나의 클럭에 동기하여 상기 출력 데이터를 샘플링하는 제 1 샘플링 회로;
    상기 적어도 하나의 복원 클럭을 소정 위상 범위내로 쉬프트시켜 적어도 하나의 천이 위상 클럭에 동기하여 상기 등화기의 출력 데이터를 샘플링하는 제 2 샘플링 회로; 및
    상기 제 1 샘플링 회로에 의해 샘플링된 제 1 데이터 및 상기 제 2 샘플링 회로에 의해 샘플링된 제 2 데이터를 비교하여 에러 횟수를 측정하는 에러 측정회로를 포함하는 수신기.
  22. 제 21 항에 있어서,
    상기 제어기는 상기 에러 측정회로에 의해 측정된 에러 횟수를 이용하여 상기 아이 패턴의 크기를 계산하는 수신기.
  23. 제 21 항에 있어서,
    상기 제어기는 상기 아이 패턴의 크기에 따라 복수의 제어 비트를 상기 제어신호로 생성하는 수신기.
  24. 제 23 항에 있어서,
    상기 에러 검출기가 상기 출력 데이터의 에러를 검출할 때, 상기 제어기는 상기 등화기를 재설정하는 제어 비트를 생성하는 수신기.
  25. 제 23 항에 있어서,
    상기 에러 검출기는 복수회에 걸쳐 상기 소정 위상 범위내로 상기 천이 위상 클럭을 쉬프트시키면서 상기 에러 횟수를 측정하는 수신기.
  26. 제 25 항에 있어서,
    상기 제어기는 상기 복수회에 걸쳐 계산된 상기 아이 패턴의 크기들 중에서 최대의 아이 패턴의 크기에 대응하여 상기 등화 강도를 조절하는 상기 제어신호를 생성하는 수신기.
  27. 제 20 항에 있어서,
    상기 에러 검출기는 데이터의 패턴을 이용하여 상기 출력 데이터의 에러를 검출하는 수신기.
  28. 제 20 항에 있어서,
    상기 에러 검출기는 8B10B 디코더를 이용한 수신기.
  29. 제 10 및 제 20 항에 있어서,
    상기 수신기는 서데스(serdes)에 이용되는 수신기.
  30. 적응형 등화기;
    상기 적응형 등화기의 출력 데이터의 에러를 검출하는 에러 검출기; 및
    상기 적응형 등화기의 등화 강도를 제어하며, 상기 에러 검출기의 결과에 따라 상기 적응형 등화기의 재설정 여부를 제어하는 제어기를 포함하는 수신기.
KR1020070006098A 2007-01-19 2007-01-19 등화기를 갖는 수신기 및 그것의 등화방법 KR101300659B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070006098A KR101300659B1 (ko) 2007-01-19 2007-01-19 등화기를 갖는 수신기 및 그것의 등화방법
US12/016,404 US8050317B2 (en) 2007-01-19 2008-01-18 Receiver with equalizer and method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006098A KR101300659B1 (ko) 2007-01-19 2007-01-19 등화기를 갖는 수신기 및 그것의 등화방법

Publications (2)

Publication Number Publication Date
KR20080068382A true KR20080068382A (ko) 2008-07-23
KR101300659B1 KR101300659B1 (ko) 2013-08-30

Family

ID=39641182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006098A KR101300659B1 (ko) 2007-01-19 2007-01-19 등화기를 갖는 수신기 및 그것의 등화방법

Country Status (2)

Country Link
US (1) US8050317B2 (ko)
KR (1) KR101300659B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150034901A (ko) * 2013-09-26 2015-04-06 삼성전자주식회사 적응형 등화기 및 그 제어 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8121239B2 (en) * 2008-02-11 2012-02-21 Intel Corporation Unidirectional sweep training for an interconnect
WO2009107173A1 (ja) * 2008-02-25 2009-09-03 パナソニック株式会社 位相制御装置及びそれを用いたデータ通信システム
TWI411272B (zh) * 2010-06-11 2013-10-01 Realtek Semiconductor Corp 接收機等化器校正裝置與方法
US8666013B1 (en) * 2011-03-22 2014-03-04 Altera Corporation Techniques for clock data recovery
US8917803B1 (en) 2011-05-03 2014-12-23 Xilinx, Inc. Circuits and methods for characterizing a receiver of a communication signal
JP5779979B2 (ja) * 2011-05-23 2015-09-16 ソニー株式会社 受信装置、及び、受信方法
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8798126B2 (en) * 2011-10-31 2014-08-05 Hewlett-Packard Development Company, L.P. Receiver calibration using offset-data error rates
US8687752B2 (en) * 2011-11-01 2014-04-01 Qualcomm Incorporated Method and apparatus for receiver adaptive phase clocked low power serial link
US8995514B1 (en) * 2012-09-28 2015-03-31 Xilinx, Inc. Methods of and circuits for analyzing a phase of a clock signal for receiving data
JP6273679B2 (ja) * 2013-03-04 2018-02-07 株式会社リコー 送受信システム、送受信方法及び受信装置
TW201503596A (zh) * 2013-07-11 2015-01-16 Realtek Semiconductor Corp 時脈與資料回復裝置、取樣器及其取樣方法
CN104300968A (zh) * 2013-07-18 2015-01-21 瑞昱半导体股份有限公司 时脉与数据回复装置、取样器及其取样方法
DE102014206092B4 (de) * 2014-03-31 2019-06-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Entzerrung eines empfangenen Datensignals
JP6703364B2 (ja) * 2014-04-10 2020-06-03 ザインエレクトロニクス株式会社 受信装置
US9356775B1 (en) * 2015-07-09 2016-05-31 Xilinx, Inc. Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system
KR20180034738A (ko) * 2016-09-26 2018-04-05 삼성전자주식회사 메모리 장치 및 그것의 분주 클록 보정 방법
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
KR102458308B1 (ko) 2018-05-31 2022-10-24 삼성전자주식회사 완화된 임피던스 매칭을 제공하는 송신 장치 및 수신 장치
US10778357B2 (en) 2018-10-31 2020-09-15 Samsung Display Co., Ltd. Word alignment using deserializer pattern detection
TWI824191B (zh) * 2020-04-14 2023-12-01 慧榮科技股份有限公司 均衡調整的電腦程式產品及方法以及裝置
TWI712050B (zh) * 2020-04-14 2020-12-01 慧榮科技股份有限公司 均衡調整的電腦程式產品及方法以及裝置
CN113535596A (zh) 2020-04-14 2021-10-22 慧荣科技股份有限公司 均衡调整方法、均衡调整装置及计算机可读取存储介质
CN116566410A (zh) * 2022-01-28 2023-08-08 智原微电子(苏州)有限公司 接收装置以及基于眼图的控制参数调整方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69030962T2 (de) 1989-03-13 1998-01-02 Sony Corp Automatischer Entzerrer
JP3141591B2 (ja) 1992-11-20 2001-03-05 村田機械株式会社 自動等化器
KR0184398B1 (ko) * 1996-12-30 1999-04-15 대우전자주식회사 적응형 등화기
US6002279A (en) 1997-10-24 1999-12-14 G2 Networks, Inc. Clock recovery circuit
US5991339A (en) 1998-01-16 1999-11-23 Intel Corporation Adaptive equalization using a minimum- jitter criterion
US6731683B1 (en) 2000-10-02 2004-05-04 Lsi Logic Corporation Serial data communication receiver having adaptive equalization
US20050135468A1 (en) * 2003-12-19 2005-06-23 Bhushan Asuri Feed forward filter
US20050238092A1 (en) * 2004-04-22 2005-10-27 Ng Devin K Method and system for error estimation for adaptive equalization in communication systems
US7643576B2 (en) * 2004-05-18 2010-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
KR100795724B1 (ko) 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150034901A (ko) * 2013-09-26 2015-04-06 삼성전자주식회사 적응형 등화기 및 그 제어 방법

Also Published As

Publication number Publication date
US8050317B2 (en) 2011-11-01
KR101300659B1 (ko) 2013-08-30
US20080175310A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR101300659B1 (ko) 등화기를 갖는 수신기 및 그것의 등화방법
KR102529936B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US10887076B2 (en) Receiver with enhanced clock and data recovery
KR100795724B1 (ko) 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
JP6697990B2 (ja) 半導体装置
US11424904B2 (en) Method for measuring and correcting multiwire skew
CN113992319A (zh) 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统
CN114765463A (zh) 接收机和数据传输系统
US11838156B2 (en) Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US12074735B2 (en) Horizontal centering of sampling point using multiple vertical voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 6