TWI712050B

TWI712050B - 均衡調整的電腦程式產品及方法以及裝置

Info

Publication number: TWI712050B
Application number: TW109112449A
Authority: TW
Inventors: 施富仁
Original assignee: 慧榮科技股份有限公司
Priority date: 2020-04-14
Filing date: 2020-04-14
Publication date: 2020-12-01
Also published as: TW202139186A

Abstract

本發明涉及一種均衡調整的電腦程式產品，包含由儲存裝置的處理單元載入並執行的程式碼：在偵測到符碼解碼錯誤後，反覆調整均衡器的參數，直到調整失敗或者偵測到均衡器輸出的連續波形屬於開眼狀態時為止。通過如上所述的均衡調整操作讓儲存裝置能夠主動調整均衡器來解決資料接收過程中發生的錯誤。

Description

均衡調整的電腦程式產品及方法以及裝置

本發明涉及儲存裝置，尤指一種均衡調整的電腦程式產品及方法以及裝置。

快閃記憶裝置通常分為NOR快閃記憶裝置與NAND快閃記憶裝置。NOR快閃記憶裝置為隨機存取裝置，主機端(Host-side)可於位址腳位上提供任何存取NOR快閃記憶裝置的位址，並及時地從NOR快閃記憶裝置的資料腳位上獲得儲存於該位址上的資料。相反地，NAND快閃記憶裝置並非隨機存取，而是序列存取。NAND快閃記憶裝置無法像NOR快閃記憶裝置一樣，可以存取任何隨機位址，主機端反而需要寫入序列的位元組(Bytes)的值到NAND快閃記憶裝置中，用以定義請求命令(Command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的位址。位址可指向一個頁面(快閃記憶裝置中寫入作業的最小資料塊)或一個區塊(快閃記憶裝置中抹除作業的最小資料塊)。

主機端與裝置端間在高速傳輸時，例如在高於6Gb/sec的傳輸率上，資料容易受到抖動(Jitter)、母板上的電壓變化、符碼間干擾(Inter-symbol Interference，ISI)的影響而發生錯誤。因此，主機端和裝置端的實體層可配備均衡器(Equalizers)，通過均衡調整參數來消除或抑制資料在高速傳輸時的錯誤。根據標準的規範，例如通用快閃記憶儲存(Universal Flash Storage UFS)，均衡的調整只能由主機端發動。主機端可能在將傳輸模式切換到高速檔位(例如高速第四檔位，High Speed Gear 4，HS-G4，或更高速的檔位)之前，或者是發現從裝置端接收到資料的錯誤率到達或超過閥值時，發動均衡的調整。然而，在一些情況下，裝置端會比主機端更早發現接收資料的錯誤率已經到達或超過閥值，只依靠主機端來發動均衡的調整將延後修正錯誤的時機。因此，本發明提出一種能夠由裝置端發動的均衡調整的電腦程式產品及方法以及裝置。

有鑑於此，如何減輕或消除上述相關領域的缺失，實為有待解決的問題。

本說明書涉及一種均衡調整的電腦程式產品的實施例，包含由儲存裝置的處理單元載入並執行的程式碼：在偵測到符碼解碼錯誤後，反覆調整均衡器的參數，直到調整失敗或者偵測到均衡器輸出的連續波形屬於開眼狀態時為止。

本說明書另涉及一種均衡調整方法的實施例，用以於儲存裝置的處理單元載入並執行如上所示的程式碼時實施。

本說明書另涉及一種均衡調整裝置的實施例，包含均衡器、符碼解碼器和處理單元。符碼解碼器耦接均衡器，用於從均衡器接收主機資料。處理單元耦接均衡器和符碼解碼器，在偵測到從符碼解碼器傳送的符碼解碼錯誤後，反覆調整均衡器的參數，直到調整失敗或者偵測到均衡器輸出的連續波形屬於開眼狀態時為止。

上述實施例的優點之一，通過如上所述的均衡調整操作讓儲存裝置能夠主動調整均衡器來解決資料接收過程中發生的錯誤。

本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。

10,60:儲存裝置

110,600:實體層

122:均衡器

1225:寄存器

123:眼圖分析器

124:解串器

126:填充元產生器

128:符碼解碼器

129,660:多工器

130:媒體存取控制層

150:處理單元

170:中斷產生器

210:第一級連續時間線性均衡器

230:一階判決回饋均衡器

S510~S590,S710~S730:方法步驟

620:資料緩存器

640:控制電路

圖1為依據本發明實施例的儲存裝置的方塊圖。

圖2為依據本發明實施例的均衡器的示意圖。

圖3為依據本發明實施例的開眼狀態的眼圖。

圖4為依據本發明實施例的開眼狀態的眼圖。

圖5為依據本發明實施例的均衡調整的方法流程圖。

圖6為依據本發明實施例的儲存裝置的方塊圖。

圖7為依據本發明實施例的均衡調整的方法流程圖。

以下說明為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。

必須了解的是，使用於本說明書中的”包含”、”包括”等詞，用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。

於權利要求中使用如”第一”、”第二”、”第三”等詞是用來修飾權利要求中的元件，並非用來表示之間具有優先順序，前置關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。

必須了解的是，當元件描述為”連接”或”耦接”至另一元件時，可以是直接連結、或耦接至其他元件，可能出現中間元件。相反地，當元件描述為”直接連接”或”直接耦接”至另一元件時，其中不存在任何中間元件。使用來描述元件之間關係的其他語詞也可類似方式解讀，例如”介於”相對於”直接介於”，或者是”鄰接”相對於”直接鄰接”等等。

參考圖1。儲存裝置10可設置在電子裝置中，例如，個人電腦、筆記型電腦(Laptop PC)、平板電腦、手機、數位相機、數位攝影機、隨身碟、存儲卡、固態硬碟(Solid State Disk，SSD)等電子產品。儲存裝置10包含實體層(Physical Layer，可簡稱為PHY)110、媒體存取控制層(Media Access Control Layer，可簡稱MAC層)130、處理單元150和中斷產生器170。處理單元150可使用多種方式實施，如使用通用硬體(例如，單一處理器、具平行處理能力的多處理器、圖形處理器或其他具運算能力的處理器)，並且在執行軟體以及/或韌體指令時，提供指定的功能。處理單元150可通過實體層110及媒體存取控制層130從主機端接收主機命令，例如符合通用快閃記憶儲存(Universal Flash Storage，UFS)標準的讀取、寫入、抹除命令等。

儲存裝置10包含儲存單元(未顯示在圖1)，提供大量的儲存空間，通常是數百個千兆位元組(Gigabytes)，甚至是數個兆兆位元組(Terabytes)，用於儲存大量的使用者資料，例如高解析度圖片、影片等。儲存單元中包含控制電路以及記憶體陣列，記憶體陣列中的記憶單元可包含單層式單元(Single Level Cells，SLCs)、多層式單元(Multiple Level Cells，MLCs)三層式單元(Triple Level Cells，TLCs)、四層式單元(Quad-Level Cells，QLCs)或上述的任意組合。

實體層110建立在8b/10b、64b/66b或128b/130b串列器/解串器(Serializer/Deserializer，簡稱SerDes)環境上，包含一對功能電路，用來彌補有限輸入/輸出的不足，其提供在差動對上傳輸資料，讓輸入輸出接腳及其間的接線能夠最少。詳細來說，主機的傳送端將低速並行信號轉換為高速串列信號，並經過差動對傳送到儲存裝置10的接收端。實體層110包含解串器124，用於將經由均衡器122收到的高速串列信號轉換為低速並行信號。從主機的傳送端傳送給儲存裝置10的接收端的信號，又可稱為主機資料(Host Data)。

為了解決主機端與裝置端間在高速傳輸時資料容易受到抖動、母板上的電壓變化、符碼間干擾而產生偏差的技術問題，實體層110在傳輸通道和解串器124之間設置均衡器122。均衡器122包含寄存器1225，讓處理單元150通過設定寄存器1225中的值來調整均衡器122 運行時的參數。參考圖2，舉例來說，均衡器122包含第一級連續時間線性均衡器(first-order Continuous Time Linear Equalizer，CTLE)210和一階判決回饋均衡器(1-tap Decision Feedback Equalizer，DFE)230。雖然實施例描述了如圖2所示的均衡器架構，但是所屬技術領域人員可使用其他的公知架構來設計均衡器122，例如均衡器122只包含第一級連續時間線性均衡器210，將第一級連續時間線性均衡器210改為其他等效的連續時間線性均衡器，將一階判決回饋均衡器230改為多階判決回饋均衡器或其他等效的判決回饋均衡器，本發明並不因此受限。

CTLE的特性可使用以下轉換函數表示：

其中，A _DC代表DC增益，ω代表2πf，f _z代表0，f _P1代表第一極點(Pole)，f _P2代表第二極點。

DFE的特性可使用以下公式表示：y _k=x _k-V _{DFE_RX}

y _k=x _k-d ₁ sgn(y _k-1 )其中，y _k代表DFE的輸出電壓訊號，x _k代表輸入到DFE的電壓訊號，V _{DFE_RX}代表DFE的回饋電壓訊號，k代表資料位元的取樣索引值，d ₁代表DFE的回饋係數。

實體層110包含眼圖分析器123，處理單元150可發出訊號給眼圖分析器123，用於啟動眼圖分析器123。傳統上，眼圖分析器123使用在工廠中，用於讓工程師校準均衡器122，而不使用在儲存裝置10出廠後的實際運行中。眼圖分析器123計算代表眼圖的數值，並判斷計算出的數值屬於開眼狀態(Eye Open State，如圖3所示)或閉眼狀態(Eye Close State，如圖4所示)，而眼圖是一種疊加均衡器122輸出的連續波形所形成的合併圖形。當計算出的數值屬於開眼狀態時，均衡器122輸出的訊號才是可以接受的。當計算出的數值屬於閉眼狀態時，代表均衡器122目前沒有辦法消除干擾而需要進一步調整。為了節省電力消耗，在一般情況下，眼圖分析器123可以是關閉不運行的。處理單元150可視情況發出控制訊號給眼圖分析器123來啟動眼圖分析器123。當眼圖分析器123偵測到均衡器122輸出的連續波形屬於閉眼狀態時，傳送計算出的數值給處理單元150，讓處理單元150據以調整均衡器122。當眼圖分析器123偵測到均衡器122輸出的連續波形屬於開眼狀態時，傳送訊息通知處理單元150目前均衡器122輸出的訊號是能夠接受的。

實體層110包含符碼解碼器(Symbol Decoder)128，因應不同的SerDes環境，可為8b/10b轉換器(Converter)、64b/66b轉換器或128b/130b轉換器。符碼解碼器128包含映射表，用來將輸入的資料位元轉換為用較少位元表示的碼，例如將輸入的10、66或130位元資料映射成8、64或128位元碼。舉例來說，在8b/10b SerDes環境中，10位元可表示2¹⁰=1024個狀態，映射表只包含2⁸=256個映射關係。當任何輸入的資料位元依據映射表轉換不出任何有效碼時，符碼解碼器128判定輸入的資料位元錯誤，並可設定中斷產生器170中的寄存器，用於通知處理單元150發生符碼解碼錯誤。

當中斷產生器170中寄存器的內容被改變時，中斷產生器170會發出中斷訊號(Interrupt，簡稱為INT)給處理單元150，用於觸發處理單元150執行中斷服務常式(Interrupt Service Routine)。在中斷服務常式中，處理單元150檢視寄存器的內容，並藉此知道實體層110偵測到的狀態，例如發生符碼解碼錯誤等。當偵測到符碼解碼錯誤時，處理單元150載入並執行適當的韌體程式碼，用於實施本發明實施例的均衡調整方法。

實體層110包含填充元產生器(Filler Generator)126，用於產生連續性的填充元，例如K.28.1符碼等。當MAC層130或處理單元150偵測到填充元時，知道這些符碼不是從主機端傳來的資料。

實體層110包含多工器(Multiplexer，MUX)129，其輸入端耦接到符碼解碼器128和填充元產生器126，其輸出端耦接到MAC 130。在正常情況下，多工器129將符碼解碼器128的輸出連接到MAC 130的輸入，用於將主機端的資料經由多工器129傳送到MAC 130。此外，多工器129能夠被處理單元150控制將填充元產生器126的輸出連接到MAC 130的輸入，用於將填充元產生器126產生的填充元傳送到MAC 130，換句話說，阻止主機端的資料被傳送到MAC 130。

為了讓儲存裝置10能夠主動調整均衡器122來解決資料接收過程中發生的錯誤，處理單元150可載入並執行韌體程式碼來完成如圖5所示的方法流程圖。此方法流程可限定主機端和儲存裝置10間運行在高速傳輸的環境下執行，例如高速第四檔位(High Speed Gear 4，HS-G4)或更高速的檔位，或者是不管處在哪種傳輸速率下都可以執行。本發明實施例所述的均衡調整方法的特徵在於，在偵測到符碼解碼錯誤後，反覆調整均衡器122的參數，直到調整失敗或者偵測到均衡器122輸出的連續波形屬於開眼狀態時為止。詳細說明如下：

步驟S510：通過中斷訊號INT偵測到符碼解碼器128發生符碼解碼錯誤。符碼解碼錯誤可視為儲存裝置10啟動均衡調整的條件。由於中斷訊號INT為優先權最高的訊號，處理單元150會優先執行反應符碼解碼錯誤的程式碼。

步驟S520：發出控制訊號給多工器129，用於將填充元產生器126的並列輸出連接至MAC 130的並列輸入，使得填充元產生器126產生的填充元經由多工器129傳送到MAC 130，並避免錯誤的主機資料傳送到MAC 130。

步驟S530：發出控制訊號給眼圖分析器123，用於啟動眼圖分析器123。眼圖分析器123啟動後會不斷地傳送相應於眼圖的數值給處理單元150。此外，當偵測到眼圖屬於開眼狀態時，可傳送相應訊息通知處理單元150。

步驟S540：可使用所屬技術領域人員公知的演算法，依據眼圖分析器計算的數值設定寄存器1225，用於調整均衡器122的參數。

步驟S550：依據從眼圖分析器123收到的資料和/或訊息判斷是否偵測到開眼狀態。若是，則進行步驟S580的處理；否則，進行步驟S560的判斷。

步驟S560：判斷是否調整失敗。若是，則進行步驟S570的處理；否則，進行步驟S540的處理。在一些實施例，處理器150可在步驟S510啟動計時器，用於計數一段時間，代表允許調整的時間。當偵測到計時器已經計數超過這段時間，表示均衡調整已經超過允許時間，不能再繼續調整而調整失敗。在另一些實施例，處理器150可判斷是否已經嘗試過調整均衡器122的所有候選參數值組合。若是，則代表均衡器122不能再繼續調整而調整失敗。

步驟S570：啟動其他錯誤修正機制。例如，處理單元150通過實體層110傳送訊息給主機端，通知主機端發生符碼解碼錯誤。主機端可能嘗試降低主機端和儲存裝置10間的傳輸速度再升速，啟動主機端中發送端的前饋均衡(Feed Forward Equalizer，FFE)，通過不斷傳送訓練框(如PRBS9)給儲存裝置10來協助進行均衡調整，或者使用其他機制來嘗試解決儲存裝置10中發生的符碼解碼錯誤。

步驟S580：發出控制訊號給多工器129，用於將符碼解碼器128的並列輸出連接至MAC 130的並列輸入，回到預設的連接狀態。

步驟S590：發出控制訊號給眼圖分析器123，用於關閉眼圖分析器123以節省電力消耗。

步驟S540至S560形成一個迴圈，可每毫秒(Millisecond)或數個毫秒執行一次。

當眼圖分析器123偵測到均衡器122輸出的連續波形屬於開眼狀態時 (步驟S550中“是”的路徑)，代表均衡器122的調整成功，並離開迴圈。接著，處理單元150將多工器129及眼圖分析器123回復為原先預設的狀態(步驟S580和S590)。

當經過一段預設時間或嘗試過所有的候選參數值組合還不能將均衡器122的輸出調整到開眼狀態時(步驟S560中“是”的路徑)，代表均衡器122的調整失敗，並離開迴圈。接著，處理單元150啟動其他錯誤修正機制(步驟S570)並將多工器129及眼圖分析器123回復為原先預設的狀態(步驟S580和S590)。

步驟S530及步驟S580的執行，用來讓處理單元150在偵測到符碼解碼錯誤後，不斷輸出填充元給媒體存取控制層130，用於取代符碼解碼器128的輸出資料，直到調整失敗或者偵測到均衡器122輸出的連續波形屬於開眼狀態時為止。在一些情況下，MAC層130可能從實體層110的符碼解碼器128收到符碼解碼錯誤的訊息但卻沒有等待均衡調整的結果而直接觸發了主機端發起的錯誤修正機制。如上所述的步驟可阻止符碼解碼錯誤的訊息傳遞到MAC層130，進一步阻止觸發主機端發起的錯誤修正機制。

然而，圖1的實體層110在符碼解碼器128發生符碼解碼錯誤到均衡器122調整成功的期間會丟失從主機端傳來的資料。參考圖6描述的另一種儲存裝置60的實施例，為了保留這段期間從主機端傳來的資料，實體層600更包含資料緩存器(Data Cache)620及控制電路(Control Circuit)640。處理單元150可發出控制訊號驅動控制電路640開始將主機端傳來的資料依序寫入資料緩存器620。此外，為了讓資料緩存器620中的資料能夠重新輸入均衡器122，實體層600更包含多工器660，輸入端耦接接收器的輸出和控制電路640的輸出，輸出端耦接均衡器122的輸入。在正常的情況下，實體層600的接收器經由多工器660耦接均衡器122。處理單元150可發出控制訊號給多工器660，用於將控制電路640的輸出耦接至均衡器122，並且發出控制訊號來驅動控制電路640依序讀取資料緩存器620中的資料並經由多工器660重新輸入均衡器122。為了進行區別，實體層600中的多工器129可稱為第一多工器，而實體層600中的多工器660可稱為第二多工器。

因應圖6所示的架構，由處理單元150載入及執行另一種韌體程式碼來完成如圖7所示的方法流程圖。在新的處理中，步驟S510之後更加上步驟S710，並且，步驟S550中“是”的路徑之後更加上步驟S730。詳細說明如下：

步驟S710：驅動控制電路640開始將主機端傳來的資料(也就是偵測到符碼解碼錯誤後從主機端傳來的資料)依序寫入資料緩存器620。

步驟S730：控制多工器660將控制電路640的輸出耦接至均衡器122(此時的均衡器122已經調整完畢)，並且發出控制訊號來驅動控制電路640依序讀取資料緩存器620中的資料並經由多工器660重新輸入均衡器122。如果符碼解碼器128發生符碼解碼錯誤到均衡器122調整成功的期間太長以致於資料緩存器620無法儲存所有的資料，處理單元150可放棄重新輸入資料緩存器620中的資料至調整好的均衡器122。

本發明所述的方法中的全部或部份步驟可以電腦指令實現，例如儲存裝置中特定硬體的驅動程式、或軟體程序等。此外，也可實現於其他類型程式。所屬技術領域人員可將本發明實施例的方法撰寫成電腦指令，為求簡潔不再加以描述。依據本發明實施例方法實施的電腦指令可儲存於適當的電腦可讀取媒體，例如DVD、CD-ROM、USB碟、硬碟，亦可置於可通過網路(例如，網際網路，或其他適當載具)存取的網路伺服器。

雖然圖1、圖2和圖6中包含了以上描述的元件，但不排除在不違反發明的精神下，使用更多其他的附加元件，已達成更佳的技術效果。此外，雖然圖5、圖7的流程圖採用指定的順序來執行，但是在不違反發明精神的情況下，熟習此技藝人士可以在達到相同效果的前提下，修改這些步驟間的順序，所以，本發明並不侷限於僅使用如上所述的順序。此外，熟習此技藝人士亦可以將若干步驟整合為一個步驟，或者是除了這些步驟外，循序或平行地執行更多步驟，本發明亦不因此而侷限。

雖然本發明使用以上實施例進行說明，但需要注意的是，這些描述並非用以限縮本發明。相反地，此發明涵蓋了熟習此技藝人士顯而易見的修改與相似設置。所以，申請權利要求範圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設置。

S510~S590:方法步驟

Claims

一種電腦程式產品，用於均衡調整，包含由一儲存裝置的一處理單元載入並執行的程式碼：在偵測到一符碼解碼錯誤後，反覆調整一均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於一開眼狀態時為止；以及在偵測到上述符碼解碼錯誤後，啟動一眼圖分析器，反覆依據上述眼圖分析器計算的相應於眼圖的數值調整上述均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於上述開眼狀態時為止，其中，上述均衡器和上述眼圖分析器設置於一實體層中，上述實體層符合一通用快閃記憶儲存標準，用以從一主機端接收一主機資料，並且上述均衡器輸出的連續波形相應於上述主機資料。
如請求項1所述的電腦程式產品，包含程式碼：在收到一中斷訊號後，通過檢視一中斷產生器中寄存器的內容來知道發生上述符碼解碼錯誤。
如請求項1所述的電腦程式產品，包含程式碼：在偵測到上述均衡器輸出的連續波形屬於上述開眼狀態或者調整失敗後，關閉上述眼圖分析器。
如請求項1所述的電腦程式產品，包含程式碼：在偵測到上述符碼解碼錯誤後，不斷輸出一填充元給一媒體存取控制層，用於取代一符碼解碼器的輸出結果，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於上述開眼狀態時為止。
如請求項4所述的電腦程式產品，包含程式碼：在偵測到上述均衡器輸出的連續波形屬於上述開眼狀態或者調整失敗後，輸出上述符碼解碼器的解碼結果給上述媒體存取控制層，用於取代上述填充元。
如請求項1所述的電腦程式產品，其中，偵測到上述符碼解碼錯誤後經過一段預設時間還沒有偵測到上述均衡器輸出的連續波形屬於上述開眼狀態，代表調整失敗。
如請求項1所述的電腦程式產品，其中，在嘗試過所有候選參數值組合來調整上述均衡器後還沒有偵測到上述均衡器輸出的連續波形屬於上述開眼狀態，代表調整失敗。
如請求項1所述的電腦程式產品，其中，上述符碼解碼錯誤代表從上述均衡器輸出的資料轉換不出任何有效碼。
一種均衡調整方法，由一儲存裝置的一處理單元載入並執行程式碼時實施，包含：在偵測到一符碼解碼錯誤後，反覆調整一均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於一開眼狀態時為止；以及在偵測到上述符碼解碼錯誤後，啟動一眼圖分析器，反覆依據上述眼圖分析器計算的相應於眼圖的數值調整上述均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於上述開眼狀態時為止，其中，上述均衡器和上述眼圖分析器設置於一實體層中，上述實體層符合一通用快閃記憶儲存標準，用以從一主機端接收一主機資料，並且上述均衡器輸出的連續波形相應於上述主機資料。
如請求項9所述的均衡調整方法，包含：在偵測到上述均衡器輸出的連續波形屬於上述開眼狀態或者調整失敗後，關閉上述眼圖分析器。
一種均衡調整裝置，包含：一均衡器；一符碼解碼器，耦接上述均衡器，用於從上述均衡器接收主機資料；一處理單元，耦接上述均衡器和上述符碼解碼器，在偵測到從上述符碼解碼器傳送的一符碼解碼錯誤後，反覆調整上述均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於一開眼狀態時為止；一眼圖分析器，耦接上述均衡器和上述處理單元，其中，上述處理單元偵測到上述符碼解碼錯誤後，啟動上述眼圖分析器，反覆依據上述眼圖分析器計算的相應於眼圖的數值調整上述均衡器的參數，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於上述開眼狀態時為止，其中，上述均衡器、上述符碼解碼器和上述眼圖分析器設置於一實體層中，上述實體層符合一通用快閃記憶儲存標準，用以從一主機端接收一主機資料，並且上述均衡器輸出的連續波形相應於上述主機資料。
如請求項11所述的均衡調整裝置，包含：一中斷產生器，包含一寄存器，耦接上述符碼解碼器和上述處理單元，其中，上述處理單元在從上述中斷產生器收到一中斷訊號後，通過檢視上述中斷產生器中上述寄存器的內容來知道發生上述符碼解碼錯誤。
如請求項11所述的均衡調整裝置，其中，上述處理單元偵測到上述均衡器輸出的連續波形屬於上述開眼狀態或者調整失敗後，關閉上述眼圖分析器。
如請求項11所述的均衡調整裝置，包含：一填充元產生器；一媒體存取控制層，耦接上述處理單元；以及一多工器，包含一輸入端和一輸出端，上述輸入端耦接上述符碼解碼器和上述填充元產生器，上述輸出端耦接上述媒體存取控制層，其中，上述處理單元在偵測到上述符碼解碼錯誤後，控制上述多工器以將上述填充元產生器連接至上述媒體存取控制層，用於讓上述填充元產生器不斷輸出一填充元給上述媒體存取控制層，取代上述符碼解碼器的輸出結果，直到調整失敗或者偵測到上述均衡器輸出的連續波形屬於上述開眼狀態時為止。
如請求項14所述的均衡調整裝置，其中，上述處理單元在偵測到上述均衡器輸出的連續波形屬於上述開眼狀態或者調整失敗後，控制上述多工器以將上述符碼解碼器連接至上述媒體存取控制層，用於輸出上述符碼解碼器的解碼結果給上述媒體存取控制層，取代上述填充元。
如請求項11所述的均衡調整裝置，其中，上述處理單元在偵測到上述符碼解碼錯誤後經過一段預設時間還沒有偵測到上述均衡器輸出的連續波形屬於上述開眼狀態，或者上述處理單元在嘗試過所有候選參數值組合來調整上述均衡器後還沒有偵測到上述均衡器輸出的連續波形屬於上述開眼狀態，代表調整失敗。
如請求項11所述的均衡調整裝置，包含：一資料緩存器；一控制電路，耦接上述資料緩存器；以及一多工器，包含一輸入端和一輸出端，上述輸入端耦接上述控制電路和接收器，上述輸出端耦接上述均衡器，其中，上述處理單元在偵測到上述均衡器輸出的連續波形屬於上述開眼狀態後，控制上述多工器將上述控制電路連接到上述均衡器，並且驅動上述控制電路將偵測到上述符碼解碼錯誤後緩存的主機資料重新輸入上述均衡器。