JP3141591B2 - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JP3141591B2 JP3141591B2 JP04335613A JP33561392A JP3141591B2 JP 3141591 B2 JP3141591 B2 JP 3141591B2 JP 04335613 A JP04335613 A JP 04335613A JP 33561392 A JP33561392 A JP 33561392A JP 3141591 B2 JP3141591 B2 JP 3141591B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplication coefficient
- unit
- path metric
- signal
- automatic equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、自動等化器、特に、ト
ランスバーサルフィルタのように、可変乗算係数によっ
て等化特性が与えられる自動等化器に関するものであ
る。
ランスバーサルフィルタのように、可変乗算係数によっ
て等化特性が与えられる自動等化器に関するものであ
る。
【０００２】
【従来の技術】送受信間において伝送される信号の歪を
軽減するために、自動等化器が用いられる。その基本的
構成を図２に示す。図中、２１は自動等化部、２２は制
御部、２３は判定部、２４は誤差検出部、２５は入力端
子、２６は出力端子である。自動等化部２１は、トラン
スバーサルフィルタなど遅延特性を有する回路や、Ｎビ
ットのシフトレジスタが用いられ、制御部２２からの制
御信号によって可変乗算係数が制御され、等化特性が決
定される。したがって、入力端子２５からの受信信号
は、自動等化部２１で等化され、判定部２３で判定され
る。誤差検出部２４においては、判定部２３の判定結果
と自動等化部２１の出力との差を誤差信号として検出
し、それに応じて、制御部２２を制御して等化特性を自
動制御する。
軽減するために、自動等化器が用いられる。その基本的
構成を図２に示す。図中、２１は自動等化部、２２は制
御部、２３は判定部、２４は誤差検出部、２５は入力端
子、２６は出力端子である。自動等化部２１は、トラン
スバーサルフィルタなど遅延特性を有する回路や、Ｎビ
ットのシフトレジスタが用いられ、制御部２２からの制
御信号によって可変乗算係数が制御され、等化特性が決
定される。したがって、入力端子２５からの受信信号
は、自動等化部２１で等化され、判定部２３で判定され
る。誤差検出部２４においては、判定部２３の判定結果
と自動等化部２１の出力との差を誤差信号として検出
し、それに応じて、制御部２２を制御して等化特性を自
動制御する。
【０００３】このような従来の自動等化器においては、
誤差信号に対して可変乗算係数が直接応答するから、瞬
時のエラーに対しても可変乗算係数が直ちに応答し、瞬
時エラーの応答前の等化特性あるいは重みに復元するの
に多くの時間を必要とするという問題があった。
誤差信号に対して可変乗算係数が直接応答するから、瞬
時のエラーに対しても可変乗算係数が直ちに応答し、瞬
時エラーの応答前の等化特性あるいは重みに復元するの
に多くの時間を必要とするという問題があった。
【０００４】また、判定部にビタビ復号を用いるものに
ついては、判定結果が得られたときの同定誤差（受信点
と、判定した信号点との誤差）は、すでに遅延時間が経
過しているものであり、可変乗算係数が時間遅れをもっ
て制御されることになり、適切な等化特性を得ることは
できない。
ついては、判定結果が得られたときの同定誤差（受信点
と、判定した信号点との誤差）は、すでに遅延時間が経
過しているものであり、可変乗算係数が時間遅れをもっ
て制御されることになり、適切な等化特性を得ることは
できない。
【０００５】
【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、誤差の状況によって可変乗
算係数の変化幅を制御することによって、安定した等化
特性を実現できる自動等化器を提供することを目的とす
るものである。
情に鑑みてなされたもので、誤差の状況によって可変乗
算係数の変化幅を制御することによって、安定した等化
特性を実現できる自動等化器を提供することを目的とす
るものである。
【０００６】
【課題を解決するための手段】本発明は、自動等化器に
おいて、自動等化部と、該自動等化部の出力を復号する
ビタビ復号部と、前記自動等化部の出力を仮判定する仮
判定部と、該仮判定部の同定誤差により前記自動等化部
の可変乗算係数を制御する制御部を有し、該制御部は、
前記ビタビ復号部のパスメトリック値が大きい場合に
は、誤差信号による可変乗算係数の変化を大きくし、前
記パスメトリック値が小さい場合には、誤差信号による
可変乗算係数の変化を小さくするように、前記可変乗算
係数の制御幅を制御することを特徴とするものである。
おいて、自動等化部と、該自動等化部の出力を復号する
ビタビ復号部と、前記自動等化部の出力を仮判定する仮
判定部と、該仮判定部の同定誤差により前記自動等化部
の可変乗算係数を制御する制御部を有し、該制御部は、
前記ビタビ復号部のパスメトリック値が大きい場合に
は、誤差信号による可変乗算係数の変化を大きくし、前
記パスメトリック値が小さい場合には、誤差信号による
可変乗算係数の変化を小さくするように、前記可変乗算
係数の制御幅を制御することを特徴とするものである。
【０００７】
【作用】本発明によれば、仮判定部の同定誤差により可
変乗算係数を制御するので、時間遅れが少なく、また、
ビタビ復号部のパスメトリック値が大きい場合には、収
束精度が向上でき、パスメトリック値が小さい場合に
は、収束精度を落とすことができる。瞬時エラーが生じ
た場合には、それだけでパスメトリック値が大きくなる
ことはないから、誤差信号が大きくても、小さいパスメ
トリック値により可変乗算係数を大きく変化させること
はなく、安定した等化特性が実現できる。
変乗算係数を制御するので、時間遅れが少なく、また、
ビタビ復号部のパスメトリック値が大きい場合には、収
束精度が向上でき、パスメトリック値が小さい場合に
は、収束精度を落とすことができる。瞬時エラーが生じ
た場合には、それだけでパスメトリック値が大きくなる
ことはないから、誤差信号が大きくても、小さいパスメ
トリック値により可変乗算係数を大きく変化させること
はなく、安定した等化特性が実現できる。
【０００８】
【実施例】図１は、本発明の自動等化器の一実施例のブ
ロック図である。図中、１は自動等化部、２は制御部、
３はビタビ復号部、４は誤差検出部、５は仮判定部、６
は入力端子、７は出力端子である。自動等化部１は、上
述した従来例と同様のものであり、制御部２からの制御
信号によって可変乗算係数が制御され、等化特性が決定
される。自動等化部１で等化された信号は、ビタビ復号
部３で復号される。ビタビ復号部３では、パスメトリッ
ク値の最小値から同定した信号点を判定結果として出力
端子７に出力するとともに、復号の際に演算記憶してい
るパスメトリック値を出力する。パスメトリック値は、
最適のパスに対する誤差の過去から現在にいたる総和で
あり、ハミング距離やユークリッド距離の積算値で与え
られる。
ロック図である。図中、１は自動等化部、２は制御部、
３はビタビ復号部、４は誤差検出部、５は仮判定部、６
は入力端子、７は出力端子である。自動等化部１は、上
述した従来例と同様のものであり、制御部２からの制御
信号によって可変乗算係数が制御され、等化特性が決定
される。自動等化部１で等化された信号は、ビタビ復号
部３で復号される。ビタビ復号部３では、パスメトリッ
ク値の最小値から同定した信号点を判定結果として出力
端子７に出力するとともに、復号の際に演算記憶してい
るパスメトリック値を出力する。パスメトリック値は、
最適のパスに対する誤差の過去から現在にいたる総和で
あり、ハミング距離やユークリッド距離の積算値で与え
られる。
【０００９】仮判定部５は、自動等化部１の出力値であ
る受信点から、至近の点を信号点として判定し、これを
誤差検出部４に与える。誤差検出部４では、自動等化部
１の出力信号である受信点と、仮判定部５が判定した信
号点との差を誤差信号として導出する。誤差信号は、制
御部２に入力され、自動等化部１の可変乗算係数を制御
するが、制御幅はビタビ復号部４からのパスメトリック
値によって制御される。すなわち、パスメトリック値が
大きい場合には、誤差信号による可変乗算係数の変化を
大きくし、パスメトリック値が小さい場合には、誤差信
号による可変乗算係数の変化を小さくする。
る受信点から、至近の点を信号点として判定し、これを
誤差検出部４に与える。誤差検出部４では、自動等化部
１の出力信号である受信点と、仮判定部５が判定した信
号点との差を誤差信号として導出する。誤差信号は、制
御部２に入力され、自動等化部１の可変乗算係数を制御
するが、制御幅はビタビ復号部４からのパスメトリック
値によって制御される。すなわち、パスメトリック値が
大きい場合には、誤差信号による可変乗算係数の変化を
大きくし、パスメトリック値が小さい場合には、誤差信
号による可変乗算係数の変化を小さくする。
【００１０】このように、可変乗算係数の更新の際の変
化を、パスメトリック値に応じて行なうようにしたこと
により、パスメトリック値が大きい場合には、収束精度
が向上でき、パスメトリック値が小さい場合には、収束
精度を落とすことができる。瞬時エラーが生じた場合に
は、それだけでパスメトリック値が大きくなることはな
いから、誤差信号が大きくても、小さいパスメトリック
値により可変乗算係数を大きく変化させることはない。
化を、パスメトリック値に応じて行なうようにしたこと
により、パスメトリック値が大きい場合には、収束精度
が向上でき、パスメトリック値が小さい場合には、収束
精度を落とすことができる。瞬時エラーが生じた場合に
は、それだけでパスメトリック値が大きくなることはな
いから、誤差信号が大きくても、小さいパスメトリック
値により可変乗算係数を大きく変化させることはない。
【００１１】パスメトリック値による可変乗算係数の制
御は、誤差信号にパスメトリック値を乗算するようにし
てもよいし、可変乗算係数の変化量をステップ値として
与え、誤差信号により決定されたステップ値を、パスメ
トリック値に応じて増減させるようにしてもよい。
御は、誤差信号にパスメトリック値を乗算するようにし
てもよいし、可変乗算係数の変化量をステップ値として
与え、誤差信号により決定されたステップ値を、パスメ
トリック値に応じて増減させるようにしてもよい。
【００１２】図３は、本発明の自動等化器をファクシミ
リ装置に適用した実施例のブロック図である。このファ
クシミリ装置は、ＣＣＩＴＴ勧告Ｖ．１７に則ったもの
である。図中、３１はＡＧＣ回路、３２はＡ／Ｄ変換
部、３３は帰還回路、３４は復調部、３５は自動等化
部、３６は基準信号部、３７，３８は制御部、３９は位
相補正部、４０はビタビ復号部、４１は仮判定部、４２
は等化誤差検出部、４３は位相誤差検出部、４４は入力
端子、４５は出力端子である。入力端子４４には、位相
変調信号が入力され、ＡＧＣ回路３１でゲイン調整が行
なわれて、Ａ／Ｄ変換部３２でディジタル信号に変換さ
れる。帰還回路３３は、ディジタル信号の振幅値に基づ
いて、ＡＧＣ回路３１を制御する。復調部３４は、基準
信号部３６からの信号を用いて、ディジタル信号を、Ｉ
成分とＱ成分に弁別する。弁別された各出力信号は、自
動等化部３５により回線上で生じた信号の歪が除去され
る。自動等化部３５で等化された信号は、ビタビ復号部
４０で復号されるが、ビタビ復号部４０では、判定結果
として信号点を出力端子４５に出力するとともに、復号
の際に演算記憶しているパスメトリック値を制御部３７
に出力する。出力端子４５に出力された信号は、差分符
号が復号され、デスクランブラが行なわれて、元のデー
タ列に戻される。
リ装置に適用した実施例のブロック図である。このファ
クシミリ装置は、ＣＣＩＴＴ勧告Ｖ．１７に則ったもの
である。図中、３１はＡＧＣ回路、３２はＡ／Ｄ変換
部、３３は帰還回路、３４は復調部、３５は自動等化
部、３６は基準信号部、３７，３８は制御部、３９は位
相補正部、４０はビタビ復号部、４１は仮判定部、４２
は等化誤差検出部、４３は位相誤差検出部、４４は入力
端子、４５は出力端子である。入力端子４４には、位相
変調信号が入力され、ＡＧＣ回路３１でゲイン調整が行
なわれて、Ａ／Ｄ変換部３２でディジタル信号に変換さ
れる。帰還回路３３は、ディジタル信号の振幅値に基づ
いて、ＡＧＣ回路３１を制御する。復調部３４は、基準
信号部３６からの信号を用いて、ディジタル信号を、Ｉ
成分とＱ成分に弁別する。弁別された各出力信号は、自
動等化部３５により回線上で生じた信号の歪が除去され
る。自動等化部３５で等化された信号は、ビタビ復号部
４０で復号されるが、ビタビ復号部４０では、判定結果
として信号点を出力端子４５に出力するとともに、復号
の際に演算記憶しているパスメトリック値を制御部３７
に出力する。出力端子４５に出力された信号は、差分符
号が復号され、デスクランブラが行なわれて、元のデー
タ列に戻される。
【００１３】仮判定部４１は、自動等化部３５の出力値
である受信点の至近の点を信号点として判定する。受信
点と信号点との差が等化誤差検出部４２で検出され、制
御部３７に与えられ、自動等化部３５の可変乗算係数を
制御する。同時に、ビタビ復号部４０からのパスメトリ
ック値によって、制御部３７が制御され、パスメトリッ
ク値が大きい場合には、誤差信号による可変乗算係数の
変化量を大きくし、パスメトリック値が小さい場合に
は、誤差信号による可変乗算係数の変化量を小さくす
る。
である受信点の至近の点を信号点として判定する。受信
点と信号点との差が等化誤差検出部４２で検出され、制
御部３７に与えられ、自動等化部３５の可変乗算係数を
制御する。同時に、ビタビ復号部４０からのパスメトリ
ック値によって、制御部３７が制御され、パスメトリッ
ク値が大きい場合には、誤差信号による可変乗算係数の
変化量を大きくし、パスメトリック値が小さい場合に
は、誤差信号による可変乗算係数の変化量を小さくす
る。
【００１４】位相誤差検出部４３は、自動等化部３５の
出力における受信点と仮判定部４１による信号点との間
の位相誤差を検出し、制御部３８を介して位相補正部３
９を制御し、位相ジッターを補償する。位相誤差検出部
４３の出力は、基準信号部３６にも与えられ、基準信号
の位相を調整する。
出力における受信点と仮判定部４１による信号点との間
の位相誤差を検出し、制御部３８を介して位相補正部３
９を制御し、位相ジッターを補償する。位相誤差検出部
４３の出力は、基準信号部３６にも与えられ、基準信号
の位相を調整する。
【００１５】可変乗算係数の更新の際の変化を、制御部
３７において、パスメトリック値に応じて行なうように
したが、制御部３８にもビタビ復号部４０からのパスメ
トリック値を加えて、位相補正部の補正データも、パス
メトリック値に応じた補正係数を与えるようにしてもよ
い。瞬時エラーが生じた場合の位相補償も、より安定し
て行なうことができる。
３７において、パスメトリック値に応じて行なうように
したが、制御部３８にもビタビ復号部４０からのパスメ
トリック値を加えて、位相補正部の補正データも、パス
メトリック値に応じた補正係数を与えるようにしてもよ
い。瞬時エラーが生じた場合の位相補償も、より安定し
て行なうことができる。
【００１７】なお、この実施例において説明した自動等
化器を含むモデムは、１チップ上にＤＳＰを２つ形成
し、ビタビ復号部４０と仮判定部４１とを、第１のＤＳ
Ｐで処理させ、その他の機能である、変調／復調，スク
ランブラ／デスクランブラ，自動等化等を、第２のＤＳ
Ｐで処理させるようにすることができる。
化器を含むモデムは、１チップ上にＤＳＰを２つ形成
し、ビタビ復号部４０と仮判定部４１とを、第１のＤＳ
Ｐで処理させ、その他の機能である、変調／復調，スク
ランブラ／デスクランブラ，自動等化等を、第２のＤＳ
Ｐで処理させるようにすることができる。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、パスメトリック値が大きい場合には、可変乗
算係数を大きい変化幅で変化させて収束精度を向上さ
せ、また、パスメトリック値が小さい場合には、可変乗
算係数の変化幅を小さくすることにより収束精度を落と
すことができ、自動等化器の可変乗算係数を最適に制御
できるという効果がある。
によれば、パスメトリック値が大きい場合には、可変乗
算係数を大きい変化幅で変化させて収束精度を向上さ
せ、また、パスメトリック値が小さい場合には、可変乗
算係数の変化幅を小さくすることにより収束精度を落と
すことができ、自動等化器の可変乗算係数を最適に制御
できるという効果がある。
【図１】本発明の自動等化器の一実施例のブロック図で
ある。
ある。
【図２】従来の自動等化器の基本的構成を示すブロック
図である。
図である。
【図３】本発明の自動等化器をファクシミリ装置に適用
した実施例のブロック図である。
した実施例のブロック図である。
１ 自動等化部 ２ 制御部 ３ ビタビ復号部 ４ 誤差検出部 ５ 仮判定部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 15/00 H03H 21/00 H03M 13/23 H04B 3/06 ＪＩＣＳＴファイル（ＪＯＩＳ) 実用ファイル（ＰＡＴＯＬＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)
Claims (1)
- 【請求項１】 自動等化部と、該自動等化部の出力を復
号するビタビ復号部と、前記自動等化部の出力を仮判定
する仮判定部と、該仮判定部の同定誤差により前記自動
等化部の可変乗算係数を制御する制御部を有し、該制御
部は、前記ビタビ復号部のパスメトリック値が大きい場
合には、誤差信号による可変乗算係数の変化を大きく
し、前記パスメトリック値が小さい場合には、誤差信号
による可変乗算係数の変化を小さくするように、前記可
変乗算係数の制御幅を制御することを特徴とする自動等
化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04335613A JP3141591B2 (ja) | 1992-11-20 | 1992-11-20 | 自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04335613A JP3141591B2 (ja) | 1992-11-20 | 1992-11-20 | 自動等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164316A JPH06164316A (ja) | 1994-06-10 |
| JP3141591B2 true JP3141591B2 (ja) | 2001-03-05 |
Family
ID=18290547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04335613A Expired - Lifetime JP3141591B2 (ja) | 1992-11-20 | 1992-11-20 | 自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141591B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08287608A (ja) * | 1995-04-18 | 1996-11-01 | Fujitsu Ltd | 情報再生装置及び最尤等化検出方法 |
| JP2001060896A (ja) | 1999-08-23 | 2001-03-06 | Nec Corp | 自動等化器 |
| JP3660209B2 (ja) | 2000-05-25 | 2005-06-15 | 松下電器産業株式会社 | 無線通信装置 |
| KR101300659B1 (ko) | 2007-01-19 | 2013-08-30 | 삼성전자주식회사 | 등화기를 갖는 수신기 및 그것의 등화방법 |
-
1992
- 1992-11-20 JP JP04335613A patent/JP3141591B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164316A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909509B2 (ja) | 自動利得制御回路 | |
| JP3201768B2 (ja) | 適応性位相同期ループ | |
| US6501792B2 (en) | Serial digital data communications receiver with improved automatic cable equalizer, AGC system, and DC restorer | |
| US4718073A (en) | Demodulator for facsimile equipment | |
| US6148046A (en) | Blind automatic gain control system for receivers and modems | |
| JP3099831B2 (ja) | 自動等化器 | |
| JPH03255729A (ja) | 復調システム | |
| US5303264A (en) | Adaptive equalizer using recursive least-squares algorithm and method therefor | |
| JP3141591B2 (ja) | 自動等化器 | |
| US5153527A (en) | Demodulation apparatus having reception state evaluation | |
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| KR910000597B1 (ko) | 적응형 자동등화기 | |
| US7054395B2 (en) | Automatic gain control for digital demodulation apparatus | |
| WO2008072552A1 (ja) | 搬送波再生装置及び搬送波再生方法 | |
| JP3151979B2 (ja) | 自動等化器 | |
| JP3080642B2 (ja) | 自動等化システム | |
| JPH0273748A (ja) | ディジタル伝送装置 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP3382639B2 (ja) | 適応フィルタ制御回路 | |
| JP2826335B2 (ja) | 線路等化装置 | |
| JPH01194614A (ja) | 自動等化器 | |
| JP2503865B2 (ja) | タップ係数生成用制御信号発生回路 | |
| JP2639948B2 (ja) | 適応基準等化装置 | |
| US6222694B1 (en) | Reproduction apparatus having reduced decoding error rate | |
| JPS58156207A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |