CN113535596A - 均衡调整方法、均衡调整装置及计算机可读取存储介质 - Google Patents

均衡调整方法、均衡调整装置及计算机可读取存储介质 Download PDF

Info

Publication number
CN113535596A
CN113535596A CN202010288539.7A CN202010288539A CN113535596A CN 113535596 A CN113535596 A CN 113535596A CN 202010288539 A CN202010288539 A CN 202010288539A CN 113535596 A CN113535596 A CN 113535596A
Authority
CN
China
Prior art keywords
equalizer
processing unit
open
eye
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010288539.7A
Other languages
English (en)
Inventor
施富仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Silicon Motion Technology Corp
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202010288539.7A priority Critical patent/CN113535596A/zh
Priority to US16/944,986 priority patent/US11070403B1/en
Priority to US17/346,755 priority patent/US11349692B2/en
Publication of CN113535596A publication Critical patent/CN113535596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Abstract

本发明涉及一种均衡调整方法、均衡调整装置及计算机可读取存储介质，该均衡调整方法由存储装置的处理单元加载并执行程序代码时实施，包括：在侦测到符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到均衡器输出的连续波形属于开眼状态时为止。通过如上所述的均衡调整操作让存储装置能够主动调整均衡器来解决数据接收过程中发生的错误。

Description

均衡调整方法、均衡调整装置及计算机可读取存储介质
技术领域
本发明涉及存储装置，尤指一种均衡调整方法、均衡调整装置及计算机可读取存储介质。
背景技术
闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可在地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储在该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用以定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。
主机端与装置端间在高速传输时，例如在高于6Gb/sec的传输率上，数据容易受到抖动(Jitter)、母板上的电压变化、符码间干扰(Inter-symbol Interference，ISI)的影响而发生错误。因此，主机端和装置端的物理层可配备均衡器(Equalizers)，通过均衡调整参数来消除或抑制数据在高速传输时的错误。根据标准的规范，例如通用闪存存储(Universal Flash Storage UFS)，均衡的调整只能由主机端发动。主机端可能在将传输模式切换到高速文件位(例如高速第四档位，High Speed Gear 4，HS-G4，或更高速的档位)之前，或者是发现从装置端接收到数据的错误率到达或超过阈值时，发动均衡的调整。然而，在一些情况下，装置端会比主机端更早发现接收数据的错误率已经到达或超过阈值，只依靠主机端来发动均衡的调整将延后修正错误的时机。因此，本发明提出一种能够由装置端发动的均衡调整方法、均衡调整装置及计算机可读取存储介质。
发明内容
有鉴于此，如何减轻或消除所述相关领域的缺失，实为有待解决的问题。
本发明涉及一种计算机可读取存储介质，用于存储能够被存储装置的处理单元加载并执行的计算机程序，所述计算机程序被所述处理单元执行时实现以下步骤：在侦测到符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到均衡器输出的连续波形属于开眼状态时为止。
本发明还涉及一种均衡调整方法，由存储装置中的处理单元执行，包括：在侦测到符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到均衡器输出的连续波形属于开眼状态时为止。
本发明还涉及一种均衡调整装置，包括均衡器、符码译码器和处理单元。符码译码器耦接均衡器，用于从均衡器接收主机数据。处理单元耦接均衡器和符码译码器，在侦测到从符码译码器传送的符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到均衡器输出的连续波形属于开眼状态时为止。
上述实施例的优点之一，通过如上所述的均衡调整操作让存储装置能够主动调整均衡器来解决数据接收过程中发生的错误。
本发明的其他优点将配合以下的说明和附图进行更详细的解说。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为依据本发明实施例的存储装置的框图。
图2为依据本发明实施例的均衡器的示意图。
图3为依据本发明实施例的开眼状态的眼图。
图4为依据本发明实施例的开眼状态的眼图。
图5为依据本发明实施例的均衡调整方法的流程图。
图6为依据本发明实施例的存储装置的框图。
图7为依据本发明实施例的均衡调整方法的流程图。
符号说明：
10、60：存储装置；110、600：物理层；122：均衡器；1225：寄存器；123：眼图分析器；124：解串器；126：填充元生成器；128：符码译码器；129、660：复用器；130：介质存取控制层；150：处理单元；170：中断生成器；210：第一级连续时间线性均衡器；230：一阶判决反馈均衡器；S510～S590、S710～S730：方法步骤；620：数据缓存器；640：控制电路。
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、操作、元件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、操作、元件、组件，或以上的任意组合。
本发明中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。使用于描述组件之间关系的其他语词也可类似方式解读，例如“介于”相对于“直接介于”，或者是“邻接”相对于“直接邻接”等等。
参考图1。存储装置10可设置在电子装置中，例如，个人计算机、笔记本计算机(Laptop PC)、平板计算机、移动电话、数字相机、数字摄影机、随身盘、存储卡、固态硬盘(Solid State Disk，SSD)等电子产品。存储装置10包括物理层(Physical Layer，可简称为PHY)110、介质存取控制层(Media Access Control Layer，可简称MAC层)130、处理单元150和中断生成器170。处理单元150可使用多种方式实施，如使用通用硬件(例如，单处理器、具备并行处理能力的多处理器、图形处理器或其他具备运算能力的处理器)，并且在执行软件以及/或固件指令时，提供指定的功能。处理单元150可通过物理层110及介质存取控制层130从主机端接收主机命令，例如符合通用闪存存储(Universal Flash Storage，UFS)标准的读取、写入、抹除命令等。
存储装置10包括存储单元(未显示在图1)，提供大量的存储空间，通常是数百个千兆字节(Gigabytes)，甚至是数个兆兆字节(Terabytes)，用于存储大量的用户数据，例如高分辨率图片、影片等。存储单元中包括控制电路以及存储器数组，存储器数组中的存储单元可包括单层式单元(Single Level Cells，SLCs)、多层式单元(Multiple Level Cells，MLCs)、三层式单元(Triple Level Cells，TLCs)、四层式单元(Quad-Level Cells，QLCs)或上述的任意组合。
物理层110建立在8b/10b、64b/66b或128b/130b串行器/解串器(Serializer/Deserializer，简称SerDes)环境上，包括一对功能电路，用于弥补有限输入/输出的不足，其提供在差动对上传输数据，让输入输出引脚及其间的接线能够最少。详细来说，主机的传送端将低速并行信号转换为高速串行信号，并经过差动对传送到存储装置10的接收端。物理层110包括解串器124，用于将经由均衡器122收到的高速串行信号转换为低速并行信号。从主机的传送端传送给存储装置10的接收端的信号，又可称为主机数据(Host Data)。
为了解决主机端与装置端间在高速传输时数据容易受到抖动、母板上的电压变化、符码间干扰而生成偏差的技术问题，物理层110在传输通道和解串器124之间设置均衡器122。均衡器122包括寄存器1225，让处理单元150通过设定寄存器1225中的值来调整均衡器122运行时的参数。参考图2，举例来说，均衡器122包括第一级连续时间线性均衡器(first-order Continuous Time Linear Equalizer，CTLE)210和一阶判决反馈均衡器(1-tap Decision Feedback Equalizer，DFE)230。虽然实施例描述了如图2所示的均衡器架构，但是所属技术领域人员可使用其他的公知架构来设计均衡器122，例如均衡器122只包括第一级连续时间线性均衡器210，将第一级连续时间线性均衡器210改为其他等效的连续时间线性均衡器，将一阶判决反馈均衡器230改为多阶判决反馈均衡器或其他等效的判决反馈均衡器，本发明并不因此受限。
CTLE的特性可使用以下转换函数表示：
Figure BDA0002449491580000051
其中，ADC代表DC增益，ω代表2πf，fz代表0，fP1代表第一极点(Pole)，fP2代表第二极点。
DFE的特性可使用以下公式表示：
yk＝xk-VDFE_RX
yk＝xk-d1sgn(yk-1)
其中，yk代表DFE的输出电压信号，xk代表输入到DFE的电压信号，VDFE_RX代表DFE的反馈电压信号，k代表数据比特的取样索引值，d1代表DFE的反馈系数。
物理层110包括眼图分析器123，处理单元150可发出信号给眼图分析器123，用于启动眼图分析器123。传统上，眼图分析器123使用在工厂中，用于让工程师校准均衡器122，而不使用在存储装置10出厂后的实际运行中。眼图分析器123计算代表眼图的数值，并判断计算出的数值属于开眼状态(Eye Open State，如图3所示)或闭眼状态(Eye Close State，如图4所示)，而眼图是一种迭加均衡器122输出的连续波形所形成的合并图形。当计算出的数值属于开眼状态时，均衡器122输出的信号才是可以接受的。当计算出的数值属于闭眼状态时，代表均衡器122目前没有办法消除干扰而需要进一步调整。为了节省电力消耗，在一般情况下，眼图分析器123可以是关闭不运行的。处理单元150可视情况发出控制信号给眼图分析器123来启动眼图分析器123。当眼图分析器123侦测到均衡器122输出的连续波形属于闭眼状态时，传送计算出的数值给处理单元150，让处理单元150据以调整均衡器122。当眼图分析器123侦测到均衡器122输出的连续波形属于开眼状态时，传送信息通知处理单元150目前均衡器122输出的信号是能够接受的。
物理层110包括符码译码器(Symbol Decoder)128，根据不同的SerDes环境，可为8b/10b转换器(Converter)、64b/66b转换器或128b/130b转换器。符码译码器128包括映射表，用于将输入的数据比特转换为用较少比特表示的码，例如将输入的10、66或130比特数据映射成8、64或128比特码。举例来说，在8b/10b SerDes环境中，10比特可表示210＝1024个状态，映射表只包括28＝256个映射关系。当任何输入的数据比特依据映射表转换不出任何有效码时，符码译码器128判定输入的数据比特错误，并可设定中断生成器170中的寄存器，用于通知处理单元150发生符码译码错误。
当中断生成器170中寄存器的内容被改变时，中断生成器170会发出中断信号(Interrupt，简称为INT)给处理单元150，用于触发处理单元150执行中断服务例程(Interrupt Service Routine)。在中断服务例程中，处理单元150检视寄存器的内容，并由此知道物理层110侦测到的状态，例如发生符码译码错误等。当侦测到符码译码错误时，处理单元150加载并执行适当的固件程序代码，用于实施本发明实施例的均衡调整方法。
物理层110包括填充元生成器(Filler Generator)126，用于生成连续性的填充元，例如K.28.1符码等。当MAC层130或处理单元150侦测到填充元时，知道这些符码不是从主机端传来的数据。
物理层110包括复用器(Multiplexer，MUX)129，其输入端耦接到符码译码器128和填充元生成器126，其输出端耦接到MAC层130。在正常情况下，复用器129将符码译码器128的输出连接到MAC层130的输入，用于将主机端的数据经由复用器129传送到MAC层130。此外，复用器129能够被处理单元150控制将填充元生成器126的输出连接到MAC层130的输入，用于将填充元生成器126生成的填充元传送到MAC层130，换句话说，阻止主机端的数据被传送到MAC层130。
为了让存储装置120能够主动调整均衡器122来解决数据接收过程中发生的错误，处理单元150可加载并执行固件程序代码来完成如图5所示的方法流程图。此方法流程可限定主机端和存储装置10间运行在高速传输的环境下执行，例如高速第四档位(High SpeedGear 4，HS-G4)或更高速的档位，或者是不管处在哪种传输速率下都可以执行。本发明实施例所述的均衡调整方法的特征在于，在侦测到符码译码错误后，反复调整均衡器122的参数，直到调整失败或者侦测到均衡器122输出的连续波形属于开眼状态时为止。详细说明如下：
步骤S510：通过中断信号INT侦测到符码译码器128发生符码译码错误。符码译码错误可视为存储装置10启动均衡调整的条件。由于中断信号INT为优先权最高的信号，处理单元150会优先执行响应符码译码错误的程序代码。
步骤S520：发出控制信号给复用器129，用于将填充元生成器126的并列输出连接至MAC层130的并列输入，使得填充元生成器126生成的填充元经由复用器129传送到MAC层130，并避免错误的主机数据传送到MAC层130。
步骤S530：发出控制信号给眼图分析器123，用于启动眼图分析器123。眼图分析器123启动后会不断地传送相应于眼图的数值给处理单元150。此外，当侦测到眼图属于开眼状态时，可传送相应信息通知处理单元150。
步骤S540：可使用所属技术领域人员公知的算法，依据眼图分析器计算的数值设定寄存器1225，用于调整均衡器122的参数。
步骤S550：依据从眼图分析器123收到的数据和/或信息判断是否侦测到开眼状态。若是，则进行步骤S580的处理；否则，进行步骤S560的判断。
步骤S560：判断是否调整失败。若是，则进行步骤S570的处理；否则，进行步骤S540的处理。在一些实施例，处理器150可在步骤S510启动定时器，用于计数一段时间，代表允许调整的时间。当侦测到定时器已经计数超过这段时间，表示均衡调整已经超过允许时间，不能再继续调整而调整失败。在另一些实施例，处理器150可判断是否已经尝试过调整均衡器122的所有候选参数值组合。若是，则代表均衡器122不能再继续调整而调整失败。
步骤S570：启动其他错误修正机制。例如，处理单元150通过物理层110传送信息给主机端，通知主机端发生符码译码错误。主机端可能尝试降低主机端和存储装置10间的传输速度再升速，启动主机端中发送端的前馈均衡(Feed Forward Equalizer，FFE)，通过不断传送训练框(如PRBS9)给存储装置10来协助进行均衡调整，或者使用其他机制来尝试解决存储装置10中发生的符码译码错误。
步骤S580：发出控制信号给复用器129，用于将符码译码器128的并列输出连接至MAC层130的并列输入，回到默认的连接状态。
步骤S590：发出控制信号给眼图分析器123，用于关闭眼图分析器123以节省电力消耗。
步骤S540至S560形成一个循环，可每毫秒(Millisecond)或多个毫秒执行一次。
当眼图分析器123侦测到均衡器122输出的连续波形属于开眼状态时(步骤S550中“是”的路径)，代表均衡器122的调整成功，并离开循环。接着，处理器150将复用器129及眼图分析器123恢复为原先默认的状态(步骤S580和S590)。
当经过一段默认时间或尝试过所有的候选参数值组合还不能将均衡器122的输出调整到开眼状态时(步骤S560中“是”的路径)，代表均衡器122的调整失败，并离开循环。接着，处理器150启动其他错误修正机制(步骤S570)并将复用器129及眼图分析器123恢复为原先默认的状态(步骤S580和S590)。
步骤S530及步骤S580的执行，用于让处理单元150在侦测到符码译码错误后，不断输出填充元给介质存取控制层130，用于取代符码译码器128的输出数据，直到调整失败或者侦测到均衡器122输出的连续波形属于开眼状态时为止。在一些情况下，MAC层130可能从物理层110的符码译码器128收到符码译码错误的信息但却没有等待均衡调整的结果而直接触发了主机端发起的错误修正机制。如上所述的步骤可阻止符码译码错误的信息传递到MAC层130，进一步阻止触发主机端发起的错误修正机制。
然而，图1的物理层110在符码译码器128发生符码译码错误到均衡器122调整成功的期间会丢失从主机端传来的数据。参考图6描述的另一种存储装置60的实施例，为了保留这段期间从主机端传来的数据，物理层600还包括数据缓存器(Data Cache)620及控制电路(Control Circuit)640。处理单元150可发出控制信号驱动控制电路640开始将主机端传来的数据依序写入数据缓存器620。此外，为了让数据缓存器620中的数据能够重新输入均衡器122，物理层600还包括复用器660，输入端耦接接收器的输出和控制电路640的输出，输出端耦接均衡器122的输入。在正常的情况下，物理层600的接收器经由复用器660耦接均衡器122。处理单元150可发出控制信号给复用器660，用于将控制电路640的输出耦接至均衡器122，并且发出控制信号来驱动控制电路640依序读取数据缓存器620中的数据并经由复用器660重新输入均衡器122。为了进行区别，物理层600中的复用器129可称为第一复用器，而物理层600中的复用器660可称为第二复用器。
根据图6所示的架构，由处理单元150加载及执行另一种固件程序代码来完成如图7所示的方法流程图。在新的处理中，步骤S510之后还加上步骤S710，并且，步骤S550中“是”的路径之后还加上步骤S730。详细说明如下：
步骤S710：驱动控制电路640开始将主机端传来的数据(也就是侦测到符码译码错误后从主机端传来的数据)依序写入数据缓存器620。
步骤S730：控制复用器660将控制电路640的输出耦接至均衡器122(此时的均衡器122已经调整完毕)，并且发出控制信号来驱动控制电路640依序读取数据缓存器620中的数据并经由复用器660重新输入均衡器122。如果符码译码器128发生符码译码错误到均衡器122调整成功的期间太长以致于数据缓存器620无法存储所有的数据，处理单元150可放弃重新输入数据缓存器620中的数据至调整好的均衡器122。
本发明所述的方法中的全部或部分步骤可以计算机程序实现，例如存储装置中特定硬件的驱动程序、或软件程序。此外，也可实现在如上所示的其他类型程序。所属技术领域具有通常知识者可将本发明实施例的方法撰写成计算机程序，为求简明不再加以描述。依据本发明实施例方法实施的计算机程序可存储在适当的计算机可读取数据介质，例如DVD、CD-ROM、USB、硬盘，亦可置于可通过网络(例如，互联网，或其他适当载具)存取的网络服务器。
虽然图1、图2和图6中包括了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，已达成更佳的技术效果。此外，虽然图5和图7的流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，所属技术领域的技术人员可以在达到相同效果的前提下，修改这些步骤间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，所属技术领域的技术人员也可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或并行地执行更多步骤，本发明也不因此而局限。
虽然本发明使用以上实施例进行说明，但需要注意的是，这些描述并非用于限缩本发明。相反地，此发明涵盖了所属技术领域中的技术人员显而易见的修改与相似设置。所以，权利要求范围须以最宽广的方式解释来包括所有显而易见的修改与相似设置。

Claims (20)

1.一种计算机可读取存储介质，用于存储能够被存储装置中的处理单元执行的计算机程序，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在侦测到符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于开眼状态时为止。
2.如权利要求1所述的计算机可读取存储介质，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在收到中断信号后，通过检视中断生成器中寄存器的内容来知道发生所述符码译码错误。
3.如权利要求1所述的计算机可读取存储介质，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在侦测到所述符码译码错误后，启动眼图分析器，反复依据所述眼图分析器计算的相应于眼图的数值调整所述均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于所述开眼状态时为止。
4.如权利要求3所述的计算机可读取存储介质，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在侦测到所述均衡器输出的连续波形属于所述开眼状态或者调整失败后，关闭所述眼图分析器。
5.如权利要求1所述的计算机可读取存储介质，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在侦测到所述符码译码错误后，不断输出填充元给介质存取控制层，用于取代符码译码器的输出结果，直到调整失败或者侦测到所述均衡器输出的连续波形属于所述开眼状态时为止。
6.如权利要求5所述的计算机可读取存储介质，其特征在于，所述计算机程序被所述处理单元执行时实现以下步骤：
在侦测到所述均衡器输出的连续波形属于所述开眼状态或者调整失败后，输出所述符码译码器的译码结果给所述介质存取控制层，用于取代所述填充元。
7.如权利要求1所述的计算机可读取存储介质，其特征在于，在侦测到所述符码译码错误后经过一段默认时间还没有侦测到所述均衡器输出的连续波形属于所述开眼状态，代表调整失败。
8.如权利要求1所述的计算机可读取存储介质，其特征在于，在尝试过所有候选参数值组合来调整所述均衡器后还没有侦测到所述均衡器输出的连续波形属于所述开眼状态，代表调整失败。
9.如权利要求1所述的计算机可读取存储介质，其特征在于，所述符码译码错误代表从所述均衡器输出的数据转换不出任何有效码。
10.一种均衡调整方法，由存储装置的处理单元加载并执行计算机程序时实施，其特征在于，所述均衡调整方法包括：
在侦测到符码译码错误后，反复调整均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于开眼状态时为止。
11.如权利要求10所述的均衡调整方法，其特征在于，还包括：
在侦测到所述符码译码错误后，启动眼图分析器，反复依据所述眼图分析器计算的相应于眼图的数值调整所述均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于所述开眼状态时为止。
12.如权利要求11所述的均衡调整方法，其特征在于，还包括：
在侦测到所述均衡器输出的连续波形属于所述开眼状态或者调整失败后，关闭所述眼图分析器。
13.一种均衡调整装置，其特征在于，包括：
均衡器；
符码译码器，耦接所述均衡器，用于从所述均衡器接收主机数据；以及
处理单元，耦接所述均衡器和所述符码译码器，在侦测到从所述符码译码器传送的符码译码错误后，反复调整所述均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于开眼状态时为止。
14.如权利要求13所述的均衡调整装置，其特征在于，还包括：
中断生成器，包括寄存器，耦接所述符码译码器和所述处理单元，
其中，所述处理单元在从所述中断生成器收到中断信号后，通过检视所述中断生成器中所述寄存器的内容来知道发生所述符码译码错误。
15.如权利要求13所述的均衡调整装置，其特征在于，还包括：
眼图分析器，耦接所述均衡器和所述处理单元，
其中，所述处理单元在侦测到所述符码译码错误后，启动所述眼图分析器，反复依据所述眼图分析器计算的相应于眼图的数值调整所述均衡器的参数，直到调整失败或者侦测到所述均衡器输出的连续波形属于所述开眼状态时为止。
16.如权利要求15所述的均衡调整装置，其特征在于，所述处理单元在侦测到所述均衡器输出的连续波形属于所述开眼状态或者调整失败后，关闭所述眼图分析器。
17.如权利要求13所述的均衡调整装置，其特征在于，还包括：
填充元生成器；
介质存取控制层，耦接所述处理单元；以及
复用器，包括输入端和输出端，所述输入端耦接所述符码译码器和所述填充元生成器，所述输出端耦接所述介质存取控制层，
其中，所述处理单元在侦测到所述符码译码错误后，控制所述复用器以将所述填充元生成器连接至所述介质存取控制层，用于让所述填充元生成器不断输出填充元给所述介质存取控制层，取代所述符码译码器的输出结果，直到调整失败或者侦测到所述均衡器输出的连续波形属于所述开眼状态时为止。
18.如权利要求17所述的均衡调整装置，其特征在于，所述处理单元在侦测到所述均衡器输出的连续波形属于所述开眼状态或者调整失败后，控制所述复用器以将所述符码译码器连接至所述介质存取控制层，用于输出所述符码译码器的译码结果给所述介质存取控制层，取代所述填充元。
19.如权利要求13所述的均衡调整装置，其特征在于，在所述处理单元侦测到所述符码译码错误后经过一段默认时间还没有侦测到所述均衡器输出的连续波形属于所述开眼状态，或者在所述处理单元尝试过所有候选参数值组合来调整所述均衡器后还没有侦测到所述均衡器输出的连续波形属于所述开眼状态，代表调整失败。
20.如权利要求13所述的均衡调整装置，其特征在于，还包括：
数据缓存器；
控制电路，耦接所述数据缓存器；以及
复用器，包括输入端和输出端，所述输入端耦接所述控制电路和接收器，所述输出端耦接所述均衡器，
其中，所述处理单元在侦测到所述均衡器输出的连续波形属于所述开眼状态后，控制所述复用器将所述控制电路连接到所述均衡器，并且驱动所述控制电路将侦测到所述符码译码错误后缓存的主机数据重新输入所述均衡器。
CN202010288539.7A 2020-04-14 2020-04-14 均衡调整方法、均衡调整装置及计算机可读取存储介质 Pending CN113535596A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010288539.7A CN113535596A (zh) 2020-04-14 2020-04-14 均衡调整方法、均衡调整装置及计算机可读取存储介质
US16/944,986 US11070403B1 (en) 2020-04-14 2020-07-31 Computer program product and method and apparatus for adjusting equalization
US17/346,755 US11349692B2 (en) 2020-04-14 2021-06-14 Computer program product and method and apparatus for adjusting equalization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010288539.7A CN113535596A (zh) 2020-04-14 2020-04-14 均衡调整方法、均衡调整装置及计算机可读取存储介质

Publications (1)

Publication Number Publication Date
CN113535596A true CN113535596A (zh) 2021-10-22

Family

ID=76861626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010288539.7A Pending CN113535596A (zh) 2020-04-14 2020-04-14 均衡调整方法、均衡调整装置及计算机可读取存储介质

Country Status (2)

Country Link
US (2) US11070403B1 (zh)
CN (1) CN113535596A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535596A (zh) * 2020-04-14 2021-10-22 慧荣科技股份有限公司 均衡调整方法、均衡调整装置及计算机可读取存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991339A (en) * 1998-01-16 1999-11-23 Intel Corporation Adaptive equalization using a minimum- jitter criterion
US20010001616A1 (en) * 1995-08-25 2001-05-24 Rakib Selim Shlomo Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US20030147168A1 (en) * 2002-02-04 2003-08-07 International Business Machines Corporation Method and apparatus for enhanced data channel performance using read sample buffering
JP2004063036A (ja) * 2002-07-31 2004-02-26 Sharp Corp 波形等化装置、情報再生装置、通信装置、波形等化方法、波形等化プログラム、及び波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体
US20080175310A1 (en) * 2007-01-19 2008-07-24 Samsung Electronics Co., Ltd. Receiver with equalizer and method of operation
US8081723B1 (en) * 2008-04-09 2011-12-20 Altera Corporation Serial data signal eye width estimator methods and apparatus
US20120044983A1 (en) * 2010-04-14 2012-02-23 Benjamin James Kerr Channel Equalization Using Application Specific Digital Signal Processing In High-Speed Digital Transmission Systems
CN110955387A (zh) * 2019-10-25 2020-04-03 合肥沛睿微电子股份有限公司 自适应识别闪存类型方法及计算机可读取存储介质及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101119185B (zh) 2006-08-02 2010-11-17 凌阳科技股份有限公司 自动等化器装置及其数字眼图侦测单元与方法
US8744012B1 (en) * 2012-02-08 2014-06-03 Altera Corporation On-chip eye viewer architecture for highspeed transceivers
CN111857838B (zh) * 2019-04-24 2024-04-02 三星电子株式会社 用于管理ufs装置与ufs主机之间的通信的方法和系统
CN113535596A (zh) * 2020-04-14 2021-10-22 慧荣科技股份有限公司 均衡调整方法、均衡调整装置及计算机可读取存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001616A1 (en) * 1995-08-25 2001-05-24 Rakib Selim Shlomo Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US5991339A (en) * 1998-01-16 1999-11-23 Intel Corporation Adaptive equalization using a minimum- jitter criterion
US20030147168A1 (en) * 2002-02-04 2003-08-07 International Business Machines Corporation Method and apparatus for enhanced data channel performance using read sample buffering
JP2004063036A (ja) * 2002-07-31 2004-02-26 Sharp Corp 波形等化装置、情報再生装置、通信装置、波形等化方法、波形等化プログラム、及び波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体
US20080175310A1 (en) * 2007-01-19 2008-07-24 Samsung Electronics Co., Ltd. Receiver with equalizer and method of operation
US8081723B1 (en) * 2008-04-09 2011-12-20 Altera Corporation Serial data signal eye width estimator methods and apparatus
US20120044983A1 (en) * 2010-04-14 2012-02-23 Benjamin James Kerr Channel Equalization Using Application Specific Digital Signal Processing In High-Speed Digital Transmission Systems
CN110955387A (zh) * 2019-10-25 2020-04-03 合肥沛睿微电子股份有限公司 自适应识别闪存类型方法及计算机可读取存储介质及装置

Also Published As

Publication number Publication date
US20210320827A1 (en) 2021-10-14
US11349692B2 (en) 2022-05-31
US11070403B1 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US9870040B2 (en) Changing settings for a transient period associated with a deterministic event
KR20200037878A (ko) 판정 궤환 등화기
US8266482B2 (en) Operating parameter control for integrated circuit signal paths
US20210119835A1 (en) Transceiver parameter determination
KR102143042B1 (ko) 메모리 판정 피드백 등화기를 위한 전압 기준 계산
US10108574B2 (en) Electronic device, communication control circuit, and communication control method
US9954576B2 (en) System and method for PAM-4 transmitter bit equalization for improved channel performance
US9935682B1 (en) System and method for PAM-4 transmitter bit equalization for improved channel performance
US11354062B2 (en) Memory system and operation method thereof
US20240064216A1 (en) Device-to-device link training
TW201407363A (zh) 訊號處理器、電子裝置、訊號處理方法以及電腦可讀取記錄媒體
CN113535596A (zh) 均衡调整方法、均衡调整装置及计算机可读取存储介质
US11394591B2 (en) Edge enhancement for signal transmitter
TWI824191B (zh) 均衡調整的電腦程式產品及方法以及裝置
TWI712050B (zh) 均衡調整的電腦程式產品及方法以及裝置
US20230046702A1 (en) Temperature based decision feedback equalization retraining
US10635514B2 (en) Storage device, host system, and information processing system
US20220209998A1 (en) Equalization for Pulse-Amplitude Modulation
US10103910B1 (en) Pulse amplitude modulation equalization optimization system
US9304568B2 (en) Changing settings for a transient period associated with a deterministic event
WO2022062467A1 (zh) 双参考电压产生器、均衡电路及存储器
US11137819B2 (en) PHY calibration for active-idle power reduction
US11924008B2 (en) Compensation circuit for adjusting ratio of coincidence counts of data patterns, and memory device including the same, and operating method thereof
US10581652B1 (en) System and method for PAM-4 transmitter bit equalization for improved channel performance beyond 32 Gbps
US10660197B2 (en) Differential pair group equalization system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination