CN113767602B - 操作过程中的采样器偏移校准 - Google Patents
操作过程中的采样器偏移校准 Download PDFInfo
- Publication number
- CN113767602B CN113767602B CN202080026883.7A CN202080026883A CN113767602B CN 113767602 B CN113767602 B CN 113767602B CN 202080026883 A CN202080026883 A CN 202080026883A CN 113767602 B CN113767602 B CN 113767602B
- Authority
- CN
- China
- Prior art keywords
- sampler
- data
- phase error
- standby
- decision threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 74
- 238000012937 correction Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 27
- 238000013499 data model Methods 0.000 claims abstract description 18
- 238000009825 accumulation Methods 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 34
- 230000004044 response Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 description 29
- 238000005259 measurement Methods 0.000 description 29
- 239000013598 vector Substances 0.000 description 27
- 230000011664 signaling Effects 0.000 description 17
- 230000007704 transition Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000002452 interceptive effect Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
- H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
- H04L25/03063—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using fractionally spaced delay lines or combinations of fractionally and integrally spaced taps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
- H04L2025/03624—Zero-forcing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
在所描述的方法和系统中:以数据采样器对数据信号进行采样,其中,所述数据采样器在具有与判定反馈均衡校正因子相关联的判定阈值的数据信号处理路径内操作;通过调节操作于所述数据信号处理路径外的备用采样器的判定阈值,测量所述数据信号的眼开度,以确定该备用采样器判定阈值的眼图中心值;根据所述眼图中心值和所述DFE校正因子,初始化所述备用采样器的判定阈值;在检测出预设数据模型后,生成所述备用采样器和数据采样器的相应的相位误差信号组;以及根据相应的所述相位误差信号组中相位误差信号的差异累加结果,更新所述数据采样器的判定阈值。
Description
相关申请的交叉引用
本申请要求申请号为16/378,450,申请日为2019年4月8日,发明人为AliHormati,名称为“操作过程中的采样器偏移校准”的美国临时申请的权益,并将其全部内容援引于此,以供所有目的之用。
参考文献
以下在先申请通过引用整体并入本文,以供所有目的之用:
申请号为14/612,241,申请日为2015年2月2日,专利号为9,100,232,授权日为2015年8月4日,发明人为Amin Shokrollahi,Ali Hormati及Roger Ulrich,名称为“低符号间干扰比低功率芯片间通信方法和装置”的美国专利,下称【Shokrollahi】;
申请号为15/582,545,申请日为2017年4月28日,发明人为AliHormati和RichardSimpson,名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请,下称【Hormati】。
背景技术
在现代数字系统中,数字信息必须得到高效可靠的处理。在这一背景下,须将数字信息理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示,而且还可由有限集合内的数字表示。
为了提高总带宽,大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路当中的每一条或每一对均可称为信道或链路,而且多条信道组成电子器件之间的通信总线。在物理电路层级上,芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外,在高频应用中,还可采用微带或带状PCB迹线。
常用总线线路信号传输方法包括单端信令法和差分信令法。在需要高速通信的应用中,这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进一步优化。最近,【Shokrollahi】等文中提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统将发送器的数字信息转换为向量码字这一不同表示空间,并且根据传输信道的特性和通信系统的设计约束选择不同的向量码字,以在功耗、引脚利用率及速度之间做出更优的权衡取舍。这一过程在本申请中称为“编码”。编码后的码字以一组信号的形式从发射器发送至一个或多个接收器。接收器将所接收的与码字对应的信号反转为最初的数字信息表示空间。这一过程在本申请中称为“解码”。
无论采取何种编码方法,均须对接收装置所接收的信号进行间隔采样(或者以其他方式记录其信号值),而且无论传输信道的延迟、干扰及噪声条件如何,该采样间隔均须使得采样值能够以最佳方式表示最初的发送值。这一时钟和数据恢复(CDR)操作需要不但能够确定合适的采样时间,而且能够持续不断地确定合适的采样时间,才能实现对不断变化的信号传播条件的动态补偿。通信接收器通常从接收到的数据流中提取接收时钟信号。为了促进此类时钟数据恢复(CDR)操作,一些通信协议通过对通信信令施加约束来区分时钟相关信号分量和数据相关信号分量。类似地,为了提供促进时钟恢复的额外信息,一些通信接收器通过在所需最小限度之上对接收到的信号进行处理来检测数据。举例而言,所谓的双波特率接收采样器可在两倍于所需数据接收速率的速率下测量接收信号电平,从而能够对与数据分量相应的接收信号电平以及与信号时钟分量相关且在时间上发生偏移的接收信号跃迁进行独立检测。
然而,引入外部通信协议中的跃迁已知会造成对所能实现的数据通信速率的限制。与此同时,以高于发送数据速率的采样速率进行接收已知会显著增大接收器的功耗。
现实中的通信信道存在瑕疵,会同时对发送信号的幅度(如衰减作用)和时间(如延迟及脉冲拖影作用)产生负面影响,此类影响可通过发送器预补偿和/或接收均衡得以消弭。连续时间线性均衡(CTLE)为一种已知的频域均衡方法,该方法例如能够对高频下信道衰减度的增大进行补偿。此外,时域导向型均衡方法用于对接收信号所受符号间干扰(ISI)的影响进行补偿。导致此类ISI的原因在于,先前发送信号在通信传输介质内的残留电效应会对当前符号间隔的幅度和时间造成影响。例如,存在一项或多项阻抗异常的传输线路介质可能会导致信号反射。如此,当发送信号在介质内传播时,将因所述一项或多项阻抗异常而发生部分反射,而且此类反射信号将在稍后的某个时间点以与正常传播信号叠加的形式到达接收器。
一种数据依赖性接收均衡方法为判定反馈均衡法(DFE)。在DFE中,通过如下方式进行时域导向型均衡:先由接收器保持先前接收数据值的历史记录;然后由传输线路模型对接收数据值历史记录进行处理,以推测每一历史数据值对当前接收信号的预期影响。所述传输线路模型既可预先算出,也可通过测量获得,还可通过试错方式生成,并且可涵盖一个或多个先前数据间隔的影响。针对所述一个或多个先前数据间隔预测出的影响程度统称DFE补偿量,在低数据速率或中等数据速率下,DFE补偿量可在后一数据采样值被检测出之前及时算出,以供施加,施加方式例如为在接收采样操作之前从接收数据信号中显式减除,或者为通过变更在接收数据采样器或比较器中作为接收数据信号比较对象的参考电平的方式实现的隐式减除。然而,在高数据速率下,先前数据比特的检测和DFE补偿量的计算可能无法在后一数据采样值被检测出之前及时完成,因此需要对推测数据值或可能数据值进行所谓的“展开式”DFE计算,而非对已知的先前数据值进行计算。例如,展开式DFE处理级可根据用于确定的数据比特的解析结果为“1”或“0”两种情形预测出两个不同的补偿值,而接收检测器同时根据此两预测结果进行采样(切片)操作,并将所得的多个结果一直保留至完成对先前单位间隔DFE判定的解析。
发明内容
在本申请所述方法和系统中:以数据采样器对数据信号进行采样,其中,所述数据采样器在具有与判定反馈均衡校正因子相关联的判定阈值的数据信号处理路径内操作;通过调节操作于所述数据信号处理路径外的备用采样器的判定阈值,测量所述数据信号的眼开度,以确定该备用采样器判定阈值的眼图中心值;根据所述眼图中心值和所述DFE校正因子,初始化所述备用采样器的判定阈值;在检测出预设数据模型后,生成所述备用采样器和数据采样器的相应的相位误差信号组;以及根据相应的所述相位误差信号组中的相位误差信号的差异累加结果,更新所述数据采样器的判定阈值。
一种数字接收器系统同时在幅度和时间两方面对接收信号进行采样,从而无论通信介质所产生的信号质量下降作用如何,均能获得足以实现对发送数据进行精确检测和解码的信息。如想解决通信介质具体特性方面的问题,可能需要进行信号放大,频率与时域滤波,以及采样时间和采样幅度的精确调节。本申请所述方法和系统允许在操作过程中对上述接收参数进行设置和调节,从而实现精确的信号接收。
附图说明
图1为根据一些实施方式的接收器框图。
图2A和图2B所示为眼图形式的例示接收信号。
图3为一种测量系统实施方式的框图。
图4A为根据一些实施方式的数据采样器与备用采样器框图。
图4B和图4C为根据一些实施方式的图3系统所示控制电路的逻辑细节示意图。
图5为另一实施方式示意图。
图6为根据一些实施方式的方法600流程图。
具体实施方式
近年来,高速通信系统的信令速率已达每秒数十吉比特,使得单个数据单位间隔以皮秒计。此类系统的一例见【Shokrollahi】,该文描述了在设置于系统内的两个集成电路装置之间等位置的极高带宽多线路数据通信链路上传输向量信令码的情形。根据所使用的具体向量信令码,组成通信链路的信道数目可少至两条多至八条或八条以上,并且可在数据信道内或另设的通信信道内传输一个或多个时钟信号。
在一种采用向量信令码的实施方式中,发送器将多个数据比特编码为向量信令“码字”,即待在多条线路或通信介质信道中几乎同时发送的一组符号。由于每条此类线路或信道均可承载多于两种的可能取值,因此每一码字符号均取自信号值符集。在【Shokrollahi】给出的示例中,利用四值符集和十值符集将五个数据比特编码为六个符号码字。接收器通过检测多电平线路信号确定所接收的码字,并随后将其解码(例如,通过查找映射表)为接收数据。
在替代实施方式中,需要注意的是,每一向量信令码字的形式均为相互叠加的“子信道”分量,每一此类子信道均为相应线路或信道的正交模或调制模式。因此,在【Shokrollahi】示例中,发送信号可以为五条子信道的求和结果,每条子信道均由五个发送数据比特当中的一者调制。与此同时,向量信令码接收器可直接检测与特定子信道对应的接收线路信号组合。此类检测可例如由多输入比较器(MIC)实施,该MIC对与相应子信道的正交模关联的两个或更多个线路信号进行加权求和操作,并直接生成接收数据的一个比特。在【Shokrollahi】示例中,完全解码五个数据比特需要使用与两至六个线路信号的组合对应的一组MIC。由于码字和子信道处理模型彼此完全等效,因此可以认为,无论所使用的具体编码和解码模型如何,两者之间均可实现互操作。举例而言,在使用相同正交向量信令码的情形下,码字发送器可与基于MIC的子信道接收器结合使用。
如上所述,正交向量信令码系统内的线路信号可取多个不同的值,而子信道检测结果(如MIC输出端的加权求和结果)一般为二进制结果。如此,ISI削减和时偏校正等接收处理功能可以在更为简单的子信道信号而非更复杂的线路信号上实施,因此更为有效。
在现有高速集成电路接收器的实践当中,每一接收信号信道、子信道或线路信号的终点均为采样装置。该采样装置所实施的测量同时在时间和幅度两个维度上施加约束。在一种例示实施方式中,该采样装置可由对待测时间间隔施加约束的采样保持电路以及在下游判断该间隔内的信号大于或小于参考值(或者,在一些实施方式中,判断该信号是否处于参考值所设定的上下限内)的阈值检测器或数字比较器构成。或者,也可由确定信号幅度的数字比较器以及在选定时间点上对所述确定结果进行采集的下游钟控数字触发器构成。在其他实施方式中,还可采用响应时钟跃迁的发生而对输入信号的幅度状态进行采样的组合式时间/幅度采样电路。在一些实施方式中,在接收器的部分或所有采样器内,采样值的采集时间均可调节。在一些实施方式中,在接收器的部分或所有采样器内,作为采样值比较对象的阈值电平均可调节。
由于用于获得输入测量值的接收部件同时对时间和幅度的测量施加约束,因此出于描述的方便性,本文以“采样装置”或更为简洁的“采样器”一词指代该接收部件,而不使用在本领域中可同等指代但在描述性方面有所欠缺的“切片器”一词。在一些实施方式中,在接收器的部分或所有采样器内,采样值的采集时间均可调节。在一些实施方式中,在接收器的部分或所有采样器内,作为采样值比较对象的阈值电平均可调节。例如,众所周知的接收器“眼图”一般通过对此类参数进行迭代式调节的方式获得,所得结果为信号幅度随时间变化图。
本申请所述实施方式还可应用于【Shokrollahi】中的向量处理方法未涵盖的现有技术排列组合排序方法。更加概括性地说,这些实施方式可应用于任何通信或存储方法,尤其需要通过多条信道或多个信道元件之间的协调配合来产生相干性总结果的此类方法。
时钟数据恢复
【Hormati】等文中所述的时钟数据恢复(CDR)或时钟数据对齐(CDA)电路从数据线路本身或从专门的时钟信号输入中提取时间信息,并利用所提取的信息生成时钟信号,以控制接收信号采样装置所使用的时间间隔。实际的时钟提取操作可由锁相环(PLL)或延迟锁相环(DLL)等众所周知的电路实施。为了支持接收器的操作,此类电路还可在其运行过程中生成更高频率的内部时钟、多个时钟相位等。本领域中已见诸报道的CDR实施方式与CDA实施方式之间的实施差异与本文无关,因此本申请下文中将以“CDA”为总称,但这并不意味着限制。
在一种共同的CDA实施方式中,第一采样时间用于最佳地获得数据采样值,第二采样时间用于最佳地确定内部时钟的相位是否仍保持与输入信号跃迁对齐,该采样时间在时间上可与最佳数据采样时间相差至1/2个接收信号单位间隔(UI)。由于在此类实施方式中每一接收单位间隔内进行两次采样,因此可谓采用双波特率CDA的体系。此类体系在低速通信系统或接收信号具有极其尖锐的跃迁的情形(即观察到信号跃迁的时间点与最佳数据采样时间点之间具有较大时间差的情形)中极为常见。
接收信号的均衡
在高数据速率下,即便是相对较短的高质量通信信道仍存在相当可观的频率相关信号损失,因此数据接收器往往具有对接收信号进行均衡的功能。连续时间线性均衡(CTLE)一般用于提高接收信号路径的高频增益,以补偿信道在高频下衰减增大的现象。
此外,通过判定反馈均衡(DFE)补偿传输介质中的信号传播异常也已成为数据通信接收器的一种普遍做法。DFE系统通过如下方式对接收信号进行非线性时域均衡:先由接收器保持先前接收数据值的历史记录;然后由传输线路模型对所述历史数据值进行处理,以推测每一历史数据值对当前接收信号的预期影响。所述传输线路模型既可预先算出,也可通过测量获得,还可通过试错方式生成,并且可涵盖一个或多个先前数据间隔的影响。
在典型的接收器设计中,通过将上述DFE补偿量计算值从当前接收信号输入中减去来生成能够更加准确地表示接收数据值的校正信号。熟悉本领域的人员可意识到的是,上述生成的DFE补偿值只有在先前单位间隔的数据值检测完成后才能计算得出。因此,随着数据速率的增大,用于生成DFE补偿值的信息总会在某一点上变得无法及时施加至后一单位间隔的采样。事实上,在当前实际使用的最高数据速率下,由于单个数据值的检测时间可对应于数个单位间隔的长度,因此先前数个单位间隔均可能发生这一状况,从而使得接收器必须将其检测操作流水线化或并行化。因此,在多种实施方式中,针对一个或多个最近的单位间隔,往往放弃这一“闭环”DFE法,而是采用以“开环”(“环路展开”)方式生成所述DFE补偿值的一个或多个元素。
为了加快此类DFE操作,一些实施方式以推测方式生成给定单位间隔的每一可能检测数据值的对应DFE补偿值。一种实施方式包括多个数据检测采样器,每一数据检测采样器均设有一个或多个先前单位间隔的可能检测数据值的独有关联DFE补偿值。每一采样器的结果直至相应先前数据值变为已知时才被保存,而且与此同时,选择相应的保存结果,以供数据检测之用。
以推测方式生成的表示一个或多个先前发送单位间隔的一系列可能检测数据结果的一组DFE补偿值表示跨越接收信号幅度范围的某个部分的一组测量电平。例如,当先前相继连续发送“0”信号时,可能会使得针对后续采用推测式DFE补偿的接收器数据测量设置的预测阈值电平为低电平;而当先前相继连续发送“1”信号时,可能会使得针对同样数据测量设置的预测阈值电平为高电平。因此,对于用于检测实际数据值的任何数据测量而言,所述多采样器接收器可能会使用阈值均有可能对于相应间隔的实际信号而言过高或过低的方式来实施测量操作。
CDA与DFE的结合使用
在信道存在较大的频率相关衰减作用的高速通信系统中,接收信号即使在均衡之后仍往往具有显著的斜坡上升和斜坡下降时间。因此,在时间上设定为在“眼图中心”处触发的信号采样器在某些情况下(尤其当相应接收信号受ISI影响较为严重时)可能仍会与正从一个数据值跃迁至后一数据值的信号跃迁交叉。此间一例可见图2B,其中,以“+”标出的采样点与标注为[0,1,1]的信号轨迹交叉。对于这种情形,采用DFE的接收器将其有效数据采样阈值进一步朝远离所述信号轨迹的方向调节,从而实现对这一现象的补偿,而固定阈值采样器(即不具有DFE的有益效果的采样器)可能会获得错误的检测值。
在上述情形中,可以通过在每一接收单位间隔内使用单个采样时间的方式同时确定数据值和时钟相位。这一单波特率CDA实施方式的依据在于如下观察结果:在某些情形中,接收ISI与检测采样阈值之间相互作用的结果使得数据采样特性差强人意,也就是说,其有较大概率会与上升和下降较为缓慢且正在经历此类变化的输入信号交叉。因此,通过将接收均衡限定为在跃迁速度方面施加约束,并随后将时钟定时的关注点仅局限于呈现上述的交叉的采样阈值及接收数据模式(与特定的ISI水平相关),即可实现以单个采样时间同时进行时钟和数据的采样。
【Hormati】中的至少一种实施方式利用上述做法,以多个采用推测式DFE操作的采样器或比较器进行测量操作。在此类实施方式中,所存储的推测式结果不用于确定接收数据值(即相对于相应间隔的对应DFE校正值存在信号上偏或下偏但测量时间与有效数据采样值相同的测量值),而是可提供与时钟恢复相关的信息。
操作方面的考量
可以预想到的是,要想使得接收信号质量、均衡程度、采样电平及时钟定时按照上述有利方式彼此相互作用,可能需要对接收系统的参数进行精心配置,并需要在操作过程中进行持续不断地监测和调整。此外,由于每一此类参数均对接收信号质量有所影响,因此接收器操作过程中的调节必须以在信息测量与配置或操作参数变化此两方面均不影响正常信号接收操作的方式完成。
出于描述的简单性,本申请下文中将使用“干扰性”一词形容在接收器的正常操作过程中进行的会对或可能会对该正常操作造成干扰或者会或可能会使得对来自给定信号源的数据值的检测结果不正确的系统测量、调节或配置变化。相反地,“非干扰性”一词形容可在正常操作过程中进行的不会对来自所述信号源的正确数据值的正常接收造成干扰的系统测量、调节或配置变化。
如想获得接收信号电平等关键参数的精确或实时数据,可能需要在电路复杂度和功耗两方面付出较大代价。在实际实施方式中,信号采样器并不记录其输入信号的实际幅度,而是仅记录其触发时输入值是高于还是低于其阈值电平的指示信息。因此,一些实施方式可使用工作于数据信号处理路径之外的备用采样器,该采样器用于按照如下方式测量信号眼图的“上沿”或“下沿”:递进式地上调或下调判定阈值,直至其输出端产生的数据相较于数据信号处理路径内工作的数据采样器接收的数据变为无效。类似地,该备用采样器还可通过如下方式测量眼图的“眼开宽度”:递进式地前移和后移可变相位测量时钟(例如,相位插值器的可变相位测量时钟),并同时将采样结果与数据采样器产生的数据判定结果相比较。
另外,将上述操作方面的考量复杂化的另外一个因素在于,系统实施方式内的大量元件,尤其采样装置本身大部分采用存在稳定性问题的模拟处理功能。由于晶体管增益和阈值电压等器件参数随温度和电源电压的变化而变化,因此采样装置的阈值电平以及其所测量的信号幅度和基线电压可能会发生漂移,从而需要周期性地进行校准和调节。此外,集成电路装置内的工艺差异可能会使不同采样器具有不同特性,尤其具有不同的阈值电压,从而具有不同的采样阈值。因此,一些解决方案采用冗余模拟处理元件,其中,一组元件切换至数据信号处理路径之外,以进行校准或调节,而另一组元件切换至数据信号处理路径之内,以主动进行接收数据的处理。使用大量完全相同的模拟放大器、比较器及采样器等高耗电电路是一种非干扰性的做法,而且虽然该做法可能会使得系统功耗升至不可承受的程度,但是更换采样器及将DFE反馈重新定向这一做法在现实中可能会遭受较大困难。因此,上述解决方案能够避免更换采样器。
例示实施方式
出于非限制性的说明目的,以下以图1所示串行数据接收器为例。该例示接收器包括:由两个比较器120支持的至少一个推测式DFE处理级150,所述两个比较器在两个不同幅度阈值下同时进行时间采样操作;以及用于产生采样时钟的接收器时钟系统170,该系统的相位可通过CDR校正进行调节,以实现数据采样时间的优化。如图所示,所述数据采样器包括两个比较器120,此两比较器生成对接收自CTLE 110的数据信号进行切片的比较器输出,并根据所述采样时钟对所述比较器输出进行采样。在采样前,CTLE 110可对接收数据信号进行放大和/或均衡处理。
在一些实施方式中,一种装置包括用于生成两个比较器输出的两个比较器120,此两比较器用于根据采样时钟,由比较器121将接收数据信号与第一阈值进行比较,并由比较器122将接收数据信号与第二阈值进行比较,所述第一和第二阈值由多线路总线的符号间干扰预估量决定。在一些实施方式中,所述第一和第二阈值对应于前一单位间隔的关联判定反馈均衡(DFE)校正值。该装置可进一步包括数据判定选择电路130,该电路用于根据可存储于数据值历史记录存储器140中的至少一个先前数据判定结果,将所述两个比较器输出当中的一者选择为数据判定结果。如果存储于数据历史记录存储器140中的先前接收比特为逻辑“1”,多路复用器130可将比较器121的输出选择为所述数据判定结果。如果所述先前接收比特为逻辑“0”,比较器122的输出选择为所述数据判定结果。该装置进一步包括相位误差指示选择电路160,该电路响应于从模式检测电路155接收到CDR选择信号,将所述两个比较器输出当中的另一输出选择为相位误差信号,模式检测电路155用于识别数据值历史记录存储器140中的预设数据判定模式。
在一些实施方式中,一个或多个备用采样器180提供额外测量功能。虽然图1包括两个备用采样器180,但是需要注意的是,此类实施方式并不旨在构成限制,备用采样器180的数目既可以为单个,也可以为多于两个。在一种此类实施方式中,一个或多个备用采样器180可用于利用幅度阈值和/或可变相位调节时钟采集眼图范围数据。此类可变相位调节时钟可设置为在采样间隔周围左右移动,或者可对应于提供给比较器120的采样时钟,该采样时钟对应于眼图中心采样时刻。其中,可利用时钟选择电路(未图示)在此两种时钟之间进行选择。在另一种模式中,测量控制器190可对一个或多个备用采样器180进行设置,以使其对接收信号幅度或跃迁时间进行非干扰性测量。
在一些实施方式中,所述装置进一步包括接收器时钟系统170,该系统用于接收所述相位误差信号,并以响应的方式对所述采样时钟进行相位调节。在一些实施方式中,所述相位误差指示为对接收信号的跃迁做出的过早/过晚逻辑判定。在一些实施方式中,数据判定选择电路130与相位误差指示电路160选择不同的比较器输出。在一些实施方式中,所述装置进一步包括用于生成所述第一和第二阈值的判定反馈均衡(DFE)电路150。
在一些实施方式中,所述装置进一步包括对经多条线路接收的信号实施操作的子信道检测多输入比较器(MIC,未图示),该子信道检测MIC用于生成所述接收数据输入信号。在此类实施方式中,经所述多条线路接收的信号对应于向量信令码的码字符号,所述码字对应于多个子信道向量的加权求和结果,每一子信道向量均相互正交。在一种此类实施方式中,符号间干扰特定于具体子信道,而且该子信道特定ISI对应于对与接收信号关联的相应子信道向量的各分量进行的调制。在一些实施方式中,每一子信道向量的关联子信道特定ISI彼此相互正交。在一些实施方式中,所述装置可进一步包括滤波器,该滤波器用于在比较器输出生成前,对接收信号进行滤波。
在一些实施方式中,至少图1所示数据采样器120为多个180,其中,一组数据采样器对接收信号进行测量且以干扰性方式操作,而另一组数据采样器对同一接收信号进行测量且以非干扰性方式操作。在其他实施方式中,在所述测量和/或调节过程中,针对至少一组数据采样器,对比较器阈值、采样时间、CTLE增益及CTLE均衡当中的至少一者进行调整。
图2A所示为典型接收信号“眼图”的一例,该图为接收信号的多个单位间隔在时间轴上叠加后的效果。因此,构成眼图的每一条单独曲线均表示从一个单位间隔过渡至后一单位间隔的接收信号“轨迹”。
在图2B中,对构成图2A眼图的部分信号轨迹以[前一数据值,当前数据值,后一数据值]的三联形式进行了标注。可以预想得到,[1,1,1]轨迹聚集于图中顶部,[1,1,0]轨迹在图中右部从上向下跃迁,[0,0,1]轨迹在图中右部从下向上跃迁,依此类推。前一接收数据值为“1”的对应轨迹(最适于在顶部DFE采样位置进行检测)以粗黑线表示,而前一接收数据值为“0”的对应轨迹(最适于在底部DFE采样位置进行检测)以浅色线表示。
如果前一数据值为“1”,DFE系统选择顶部DFE采样位置进行当前数据值的检测,该采样位置标以黑色符号“+”且以“+VH1”标注。可以注意到的是,该采样位置恰好位于数据眼图上半部分的中心,但处于[0,1,1]接收信号轨迹(由于前一数据值为“0”,因此该轨迹的当前数据值由底部采样位置检测)的正上方。因此,判定阈值设为“-VH1”(由白色的“+”符号表示)的采样器有效地对应于可由CDR系统用于判断采样器时间相对于信号跃迁过早还是过晚的边沿采样。由于CDR会将采样时钟的相位调节至响应于跃迁数据模型而选自数据采样器的过早/过晚指示的比例大约为1:1,因此通过将采样器输出用作过早/过晚指示,将使得采样时钟具有与DFE校正因子±VH1相关联的锁定点。
在一些实施方式中,图2A和图2B所示信号对应于子信道检测多输入比较器(MIC)的输出,该子信道检测MIC用于接收码字的多个符号,并用于检测多个子信道向量当中相应子信道向量的调制方式,其中,每一子信道向量彼此相互正交。所述码字对应于所述多个子信道向量的求和结果,每一子信道向量可分别由生成所述码字的编码器所接收的相应信息比特调制。在此类实施方式中,图2A和图2B所示的ISI特定于具体的子信道,因此相应子信道向量调制中的ISI仅见于相应的MIC。因此,在具有至少两个子信道检测MIC的系统中,因第一子信道向量的调制而产生的ISI并不见于对第二子信道向量进行检测的第二MIC,其原因在于,第一和第二子信道向量彼此正交。
动态数据采样器判定阈值的调节
如上所述,要想对接收数据信号进行无差错的可靠检测,可能需要涉及将数据采样器阈值精准地调节至预设时间及接收信号“眼图”中的预设幅度位置。预设采样器与信号之间的关系随时间、温度或电源电压的漂移可能会导致接收误码率增大,并可能最终导致检测失败。
在一种已知解决方案中,先对备用采样器进行离线(即非干扰性的)校准和调节,然后将该预先配置好的采样器与当前正在工作的数据采样器互换,以将后者替下后进行校准和调节。在此类系统中,必须为进入采样器、控制采样器及由采样器输出的所有信号设置切换电路,以使得这些信号能够按照要求被引导至数据路径或校准功能。
为了免于使用上述切换电路,一种实施方式以工作于数据信号处理路径之外的备用采样器进行测量,然后利用经此类测量获得的信息以非干扰性方式对工作于所述数据信号处理路径内的数据采样器的操作进行调节。由于备用采样器并非处于工作状态下的数据信号处理路径的一部分,因此可以在对阈值电平和时钟时间进行调节的同时而不影响接收数据,从而能够实现对正常操作的两个极端点(即接收“眼图”开眼区域的边界)的识别。在一些实施方式中,由于对备用采样器进行的此类调节类似于为了获得绘制眼图时所需的统计数据而进行的调节,因此在本申请下文中,所述备用采样器可称为眼图采样器,但这并不意味着限制。
由于DFE补偿和数据采样阈值均取决于眼图总高度,因此上述测量过程可包括:通过正常的数据采样时钟时间安排以及接近于眼图中心值的初始眼图中心阈值,确定数据信号的垂直眼开度。在一种具体示例中,先逐步增大备用采样器的判定阈值,直至该备用采样器的判定结果与数据采样器所报的数据判定结果之间的差异达到某个预设比率,以确定开眼区域的顶沿,然后再逐步减小备用采样器的判定阈值,直至该备用采样器的判定结果与数据采样器所报的数据判定结果之间的差异再次达到所述预设比率,以确定开眼区域的底沿。例如,备用采样器的判定阈值可逐步增大至该备用采样器针对每八个“0”输出,报告一个“1”输出,所得比率为1:8。该比率可选择作为准确程度。眼图中心值对应于所确定的眼图顶沿值与眼图底沿值之间的中点。在ISI较为显著(即需要较大的DFE补偿量才能实现适当的数据接收)的一些实施方式中,在确定眼图顶沿和底沿时,通过逻辑门控制,仅针对[1,1,1]和[0,0,0]等特定接收数据模型,进行眼图数据结果与数据采样器结果之间的比较。在一些实施方式中,在确定结果是否匹配时,使用肯定与否定数据比较结果之比(即比率式极限值)这一形式的预设阈值。
虽然一些实施方式可实时进行结果的采集和分析,但是其他实施方式也可仅先对采样器结果进行记录,而后对该历史记录信息或存储信息进行结果比较、模式匹配等操作。在本申请实施方式中,此类操作可由布尔逻辑、有限状态机或执行于嵌入式处理器或管理系统内的软件完成。
需要注意的是,该测量方法并不生成毫伏单位的眼开度绝对数值之类的校准结果。相反地,所得结果的单位一般与内部阈值调节手段相关联,例如输入至用于生成模拟采样器阈值电平的数模转换器(DAC)的值(单位为任意内部单位)。由于该DAC并未以外部基准进行校准,而且采样器已知存在(可变且未测量的)偏移,因此所得眼开度值为相对值,并非绝对值。也就是说,由于测量结果不含采样器偏移量,因此从这些结果中获得的设定值在用于设定同一眼图采样器的阈值时,将产生恒定一致的结果。
在确定垂直眼开度之后,可以继续确定用于数据检测的合适采样阈值电平。在如图1示例所示采用一个DFE推测处理级的接收器系统中,所述阈值电平将含有DFE补偿量的与所测眼开度的关联信号电平对应的H1项。
在根据先前确定的眼图中心值以及校准目的所选数据采样器的关联DFE校正因子对备用采样器的垂直判定阈值电平进行初始化后,如果该垂直判定阈值电平的所得判定结果与数据采样器的判定结果不同,则表示可对数据接收进行优化改进。在至少一种实施方式中,由于垂直判定阈值根据真正的眼图中心值进行了校准,因此将备用采样器的判定结果认作正确结果,并根据从备用采样器获得的判定结果,递进式地修改数据采样器当前使用的判定阈值,例如将数据采样器的判定阈值以单位递进量逐渐增大或减小。由于存在上述电路特性差异(如内部采样器偏移),因此针对备用采样器确定的参数一般无法直接应用于数据采样器。因此,当差异较为显著时,可以实施中间转换步骤。
在一种实施方式中,还实施第二测量过程,其中,将备用采样器的判定阈值递进式地朝远离初始化判定阈值的方向调节,直至备用采样器特性下生成的判定结果与数据采样器的判定结果相匹配。在一种具体实施方式中,所述过程对与由模式检测电路所确定的相位误差信号相对应的判定结果进行分析。将备用采样器的判定阈值从初始化判定阈值调节至与数据采样器特性接近的判定阈值过程中使用的递进式调节量对应于代表该递进式调节量的偏移校正量,其中,该递进式调节量可通过反向施加至数据采样器当前设置的判定阈值而产生更佳数据检测结果。所述调节量的施加可通过包括如下在内的多种方式完成:施加整个差异调节量;施加该差异调节量的一部分;在不同时间点上递进式地施加所述调节量的多个部分;单次施加递进式调节量后,重复整个测量过程。
如上所述,采样器特性差异的确定可包括比单纯比较采样数值输出这一做法更加灵敏的过程。再次参考图2B,容易理解的是,在任何数据比特“1”的检测中发生较为明显的变化之前的“+”符号水平位置所示采样点附近可发生时间和/或阈值方面的较大变化,这一点基本上就是“眼图中心”采样点选择时的前提条件,能够最大程度地提高在各种不同条件下获得正确数据检测结果的概率。然而,对于边沿采样(如图2B中[0,1,1]信号轨迹上黑色“+”处采样点的垂直位置)而言,即使垂直判定阈值发生极小的变化,也会产生迥然不同的结果。
在一种实施方式中,对备用采样器获得的边沿采样值与数据采样器在相同单位采样时刻获得的边沿采样值之间的比较状况进行监测,其中,边沿采样值通过对按顺序接收的数据值进行模式匹配的方式进行逻辑门控制或选择,而且如上所述,边沿采样值结果由不用于在相应单位间隔内提供数据值的环路展开式DFE采样器获得。在一种实施方式中,边沿采样值的差异(例如,通过异或运算确定)表示不同采样器特性,其中边沿采样值与逻辑门控制数据模型的值的正负表示所述差异的方向。图3为一种此类实施方式的框图。图3包括数据采样器301和备用采样器302,此两采样器均对数据信号Vin进行操作。在一些实施方式中,所述数据信号可以为测试模式,而替代实施方式可对内含信息的数据信号进行操作。数据采样器301根据垂直判定阈值+Vh1操作,该阈值可对应于与先前信令间隔内所接收信息关联的DFE校正因子的施加。备用采样器302根据相同的DFE校正因子+Vh1操作,并且在图3中示为根据接收自累加器304的控制信号操作。如上所述,备用采样器302的判定阈值可根据已确定的眼图中心值以及与被选待校准数据采样器关联的DFE校正因子初始化,在图3所示实施方式中,所述数据采样器为+H1数据采样器。可例如作为测量控制器190部件的控制逻辑303从数据采样器(DS)和备用采样器(SS)接收边沿采样值Edge_DS和Edge_SS,此两采样值可对应于应模式检测而确定的相位误差信号。如图2B所示,针对+VH1标出的黑色“+”符号所示判定阈值大致位于[0,1,1]轨迹上,因此可用作相位误差信号。所述模式检测的实施对象可以为经数据历史记录存储器306接收的数据比特Dn-1,Dn,Dn+1,此三比特可分别对应于边沿判定的前一单位间隔的数据判定结果,与边沿判定的同一单位间隔的数据判定结果以及边沿判定的后一单位间隔的数据判定结果。在检测出数据模型后,边沿采样值可相互之间进行比较,并用于调节数据采样器和备用采样器当中一者的判定阈值。可例如作为测量控制器190部件的累加器304可对相位误差信号的差异进行累加,并最终用于对在数据信号处理路径内操作的数据采样器的数据判定阈值进行更新。
图4A、图4B及图4C所示为根据一些实施方式的控制逻辑303的进一步细节。如图所示,图4A包括+H1数据采样器401和备用采样器402。出于简洁目的,图4A中未示出-H1数据采样器。+H1数据采样器401生成数据信号在[0,1,1]数据模型中与+VH1 DFE校正因子比较而得的相位误差信号Edge_DS,而备用采样器402生成数据信号与经先前确定的垂直眼图中心值和+VH1 DFE校正因子初始化的备用采样器判定阈值Vt比较而得的相位误差信号Edge_SS。图4B和图4C所示为用于分别获得与+H1数据采样器和-H1数据采样器关联的寄存器的控制信号的逻辑。如图所示,[前一数据,当前数据,后一数据]数据模型[0,1,1]用于识别适于评价由图4B中逻辑门404确定的+H1采样器对齐状况的边沿,而数据模型[1,0,0]用于识别适于评价由图4B中逻辑门403确定的-H1采样器对齐状况的边沿。
如上所述,图4B中的逻辑与门404用于根据[Dn-1,Dn,Dn+1]识别数据模型[0,1,1]。逻辑异或门405用于验证分别由数据采样器和备用采样器提供的相位误差信号Edge_DS和Edge_SS互不相同。逻辑与门406为与+H1数据采样器关联的寄存器501生成计数使能信号c_en_+H1,逻辑与门408根据下表I中给出的真值表,将数据采样器的相位误差信号Edge_DS转换成过早/过晚指示信号+H1CU/CD。
逻辑门403,415,416,407的功能分别与上述逻辑门404,405,406,408类似,以为-H1数据采样器生成计数使能信号c_en_-H1和过早/过晚指示信号-H1CU/CD。下表I为检测出的数据模型与数据采样器判定结果及差异的过早/过晚之间关系的真值表:
表I
图5所示为累加器304的一种具体实施方式。如图所示,寄存器501和511分别对+VH1和-VH1数据采样器的差异指示进行累加,其高阶位控制对备用采样器504阈值具有贡献作用的DAC。用于在[0,1,1]数据模型中通过数据信号的判定结果与+H1 DFE校正因子之间的比较而生成相位误差信号的+H1比较器阈值由计数器501,DAC 502及求和节点503控制,而用于在[1,0,0]数据模型中通过数据信号的判定结果与-H1 DFE校正因子之间的比较而生成相位误差信号的-H1比较器阈值由计数器511,DAC 512及求和节点513控制。用于控制计数增减方向的控制信号±H1CU/CD及计数使能信号c_en_±H1例如由图4B和图4C中的逻辑提供。在实施完足够次数的逻辑门控制下的边沿采样值比较且完成对最低有效位(LSB)的更新后,与计数器最高有效位(MSB)相对应的一组高阶位将通过DAC使备用采样器阈值发生变化,直至CDA边沿判定结果指示的备用采样器与数据采样器特性变得完全相同。计数器中处于用于控制DAC的所述一组MSB下游的若干比特决定对多个采样事件进行的平均或平滑处理的处理量,该处理实施于施加至备用采样器,或者在一些实施方式中直接施加至数据采样器的递进式阈值变化之间。随后,执行预存程序的逻辑电路、有限状态机或处理器可通过与经发现能够实现检测优化的DAC设置值进行比较而对备用采样器的DAC设置值进行审视,并将相应差异量部分或全部施加至当前数据采样器的DAC设置值。如图5中进一步所示,所述装置可包括某些导向逻辑,以例如在接收到选择信号后,通过多路复用器515,在+H1数据采样器的校准和-H1数据采样器的校准之间进行选择。
虽然图5实施方式示为以寄存器的MSB部分控制备用采样器的判定阈值,但在替代实施方式中,以图3、图4A至图4C及图5所示基于逻辑和计数器的等效累加器在差异累加过程中直接控制数据采样器的判定阈值,而非控制备用采样器的判定阈值。
虽然以上实施方式描述了在获得相位误差信号的比较结果后更新备用采样器和/或数据采样器的判定阈值,但是需要注意的是,在至少一种替代实施方式中,以例如由相位插值器提供的采样时钟,对备用采样器的采样时刻进行更新。此类实施方式可根据相位误差信号的比较结果实现备用采样器的水平调节。如图2B所示,数据采样器由“+”符号标示的+VH1判定阈值在锁定条件下位于[0,1,1]数据模型的轨迹上。图2B中以“x”符号标示出备用采样器判定阈值与数据采样器判定阈值彼此不同的两种可能情形。在对+H1数据采样器进行校准时,如果备用采样器的判定阈值小于+H1数据采样器的判定阈值,可将备用采样器的采样时间前挪,直至相位误差信号开始变的匹配为止;相反地,如果备用采样器的判定阈值大于+H1数据采样器的判定阈值,则朝与上述相反的方向挪动备用采样器的采样时间。如此,采样时刻的挪动方向可用于决定+H1数据采样器判定阈值的调节方向。-H1数据采样器可通过类似技术进行调节。
在一些实施方式中,如上所述,备用采样器504用于确定在更新数据采样器的垂直判定阈值之前分别施加至+VH1和-VH1数据采样器的偏移校正量。其中,在两种数据采样器的偏移校正量均确定后,同时更新此两种数据采样器的垂直判定阈值。在一些实施方式中,在更新两种数据采样器的垂直判定阈值时,可按仅照偏移校正量确定的方向,整体更新。在替代实施方式中,也可按照偏移校正量确定的方向和大小,递进式地完成数据采样器垂直判定阈值的递增。
图6为根据一些实施方式的方法600流程图。如图所示,方法600包括:利用在具有与DFE校正因子相关联的判定阈值的数据信号处理路径内操作的数据采样器,对数据信号进行采样602。方法600进一步包括:通过调节操作于所述数据信号处理路径之外的备用采样器的判定阈值来测量604所述数据信号的眼开度,以确定该备用采样器的判定阈值的眼图中心值。在根据所述眼图中心值和DFE校正因子将备用采样器的判定阈值初始化606后,响应于检测出的预设数据模型,生成608备用采样器和数据采样器的相应的相位误差信号组。随后,根据所述相应的相位误差信号组中的相位误差信号的差异累加结果,对数据采样器的判定阈值进行更新610。
一些实施方式可包括:在更新数据采样器之前,响应于所述相应的相位误差信号组中的相位误差信号的差异累加结果,更新备用采样器的判定阈值。在部分此类实施方式中,备用采样器的判定阈值一直更新至所述相应的相位误差信号组中的相位误差信号的差异累加结果处于阈值以内,例如,相位误差信号的差异数目小于给定数目个相位误差信号的预设百分比阈值。在一些实施方式中,方法600进一步包括:确定备用采样器的更新后判定阈值与该备用采样器的初始化判定阈值之间的偏移校正值。随后,利用所确定的偏移校正值,对数据采样器的判定阈值进行更新。在一些实施方式中,数据采样器判定阈值仅按照所述偏移校正量确定的方向整体更新。在替代实施方式中,也可按照所述偏移校正量确定的方向和大小,完成数据采样器垂直判定阈值的更新。
在一些实施方式中,方法600包括:通过比较所述相应的相位误差信号组,确定所述相应的相位误差信号组之间的差异累加结果。此类比较可例如由逻辑异或门完成。
所述相应的相位误差信号组之间的差异可由寄存器进行累加。在部分此类实施方式中,每确定一对相位误差信号之间的差异后,均对所述寄存器的LSB进行更新,所述一对相位误差信号当中的每一相位误差信号选自所述相应的相位误差信号组当中的一组。所述LSB的更新方向可由所述一对相位误差信号当中的一个相位误差信号决定。在一些实施方式中,备用采样器的判定阈值由所述寄存器的一组高阶MSB控制,从而使得LSB中朝相反方向作用的两方之间的不平衡所导致的所述一组MSB的变化使得备用采样器的判定阈值随时间的推移而变。寄存器中,所述一组MSB与LSB之间的若干分界位可用作低通滤波器,以使得MSB随LSB越来越多地更新而逐渐变化。虽然一些实施方式通过所述一组MSB对备用采样器的判定阈值进行控制,但是需要注意的是,在替代实施方式中,也可利用寄存器的所述一组最高有效位(MSB)直接控制数据采样器的判定阈值。
在一些实施方式中,所述相应的相位误差信号组当中的每组相位误差信号中的每一相位误差信号均根据(i)所述数据信号的采样值以及(ii)所述预设数据模型确定。
在一些实施方式中,一种方法包括通过如下方式整体颠覆式地校正眼图范围偏移:首先以备用采样器测量数据信号眼图的顶沿和底沿;然后使该备用采样器的判定阈值在垂直方向上居中对齐。随后,可将每一子信道的备用采样器判定阈值设置为与该子信道当前选用的+H1值相等。对于每一子信道,通过使两种采样器的过早/过晚指示票数达到平衡,使得备用采样器的判定阈值在每一相位下均与相应的数据采样器对齐。所述过早/过晚指示票数可通过累加电路达到平衡,所述累加电路例如为计数寄存器。一旦所述过早/过晚指示票数之间达到平衡,数据采样器的判定阈值与备用采样器的判定阈值相等,从而使得能够通过将+H1值从备用采样器的偏移量中减去而计算出数据采样器的判定阈值。
随后,将每一子信道备用采样器的判定阈值设置为与该子信道当前选用的-H1值相等,并且针对每一子信道,通过再次使两种采样器的过早/过晚指示票数达到平衡而使得备用采样器的判定阈值在每一相位下均与相应的数据采样器对齐,从而确定备用采样器相对于数据采样器的校正偏移量。在+H1和-H1数据采样器的校正偏移量均已知后,同时对此两数据采样器的判定阈值进行更新。在一些实施方式中,可仅按照所述校正偏移量确定的方向,完成所述更新,但是替代实施方式也可在所述更新中包括幅度分量。
Claims (15)
1.一种用于采样器偏移校准的方法,其特征在于,包括:
以数据采样器对数据信号进行采样,其中,所述数据采样器在具有与判定反馈均衡校正因子相关联的判定阈值的数据信号处理路径内操作;
通过调节备用采样器的判定阈值来测量所述数据信号的眼开度,以确定所述备用采样器的判定阈值的眼图中心值,其中,所述备用采样器操作于所述数据信号处理路径外;
根据所述眼图中心值和所述判定反馈均衡校正因子,初始化所述备用采样器的判定阈值;
响应于预设数据模型的检测,由所述备用采样器生成相位误差信号和由所述数据采样器生成相位误差信号;以及
根据由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号的比较结果的累加,更新所述数据采样器的判定阈值。
2.如权利要求1所述的方法,其特征在于,进一步包括:响应于由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号的所述比较结果的累加,更新所述备用采样器的判定阈值。
3.如权利要求2所述的方法,其特征在于,所述备用采样器的判定阈值一直更新至累加的所述比较结果表明由所述备用采样器所生成的相位误差信号与由所述数据采样器所生成的相位误差信号的差异处于阈值以内。
4.如权利要求3所述的方法,其特征在于,进一步包括:确定所述备用采样器的更新后判定阈值与所述备用采样器的初始化判定阈值之间的偏移校正值。
5.如权利要求4所述的方法,其特征在于,所述数据采样器的判定阈值根据所述偏移校正值更新。
6.如权利要求5所述的方法,其特征在于,所述数据采样器的判定阈值仅按照所述偏移校正值确定的方向更新。
7.如权利要求5所述的方法,其特征在于,所述数据采样器的判定阈值按照所述偏移校正值确定的方向和幅度更新。
8.如权利要求1至7当中任何一项所述的方法,其特征在于,采用逻辑异或比较器来生成由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号的所述比较结果。
9.一种用于采样器偏移校准的装置,其特征在于,包括:
数据采样器,操作于具有与判定反馈均衡校正因子相关联的判定阈值的数据信号处理路径内,其中,所述数据采样器用于对数据信号进行采样;
操作于所述数据信号处理路径外的备用采样器,其中,所述备用采样器用于通过调节所述备用采样器的判定阈值来测量所述数据信号的眼开度,以确定所述备用采样器的判定阈值的眼图中心值;
判定反馈均衡抽头生成器,其中,所述判定反馈均衡抽头生成器用于向所述备用采样器提供所述判定反馈均衡校正因子,以根据所述判定反馈均衡校正因子以及所述眼图中心值来初始化所述备用采样器的判定阈值,
所述数据采样器和所述备用采样器用于响应于预设数据模型的检测,生成相应的相位误差信号;以及
累加器,其中,所述累加器用于对由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号的比较结果进行累加,并且以响应的方式更新所述数据采样器的判定阈值。
10.如权利要求9所述的装置,其特征在于,所述备用采样器的判定阈值响应于由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号的所述比较结果的累加而进行更新。
11.如权利要求10所述的装置,其特征在于,所述备用采样器的判定阈值一直更新至累加的所述比较结果表明由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相位误差信号的差异处于预设阈值以内。
12.如权利要求11所述的装置,其特征在于,进一步包括用于确定所述备用采样器的更新后判定阈值与所述备用采样器的初始化判定阈值之间的偏移校正值的控制逻辑。
13.如权利要求12所述的装置,其特征在于,所述数据采样器的判定阈值根据所述偏移校正值而更新。
14.如权利要求9至13当中任何一项所述的装置,其特征在于,所述累加器包括用于保持由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相位误差信号的所述比较结果的累加的寄存器。
15.如权利要求14所述的装置,其特征在于,所述寄存器用于响应于由所述备用采样器所生成的相位误差信号与在同一单位采样时刻由所述数据采样器所生成的相应的相位误差信号之间的差异的确定,更新最低有效位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/378,450 | 2019-04-08 | ||
US16/378,450 US10574487B1 (en) | 2019-04-08 | 2019-04-08 | Sampler offset calibration during operation |
PCT/US2020/019083 WO2020209937A1 (en) | 2019-04-08 | 2020-02-20 | Sampler offset calibration during operation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113767602A CN113767602A (zh) | 2021-12-07 |
CN113767602B true CN113767602B (zh) | 2024-04-12 |
Family
ID=69590834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080026883.7A Active CN113767602B (zh) | 2019-04-08 | 2020-02-20 | 操作过程中的采样器偏移校准 |
Country Status (5)
Country | Link |
---|---|
US (3) | US10574487B1 (zh) |
EP (2) | EP3954097B1 (zh) |
KR (2) | KR102570800B1 (zh) |
CN (1) | CN113767602B (zh) |
WO (1) | WO2020209937A1 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109314518B (zh) | 2016-04-22 | 2022-07-29 | 康杜实验室公司 | 高性能锁相环 |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10693473B2 (en) | 2017-05-22 | 2020-06-23 | Kandou Labs, S.A. | Multi-modal data-driven clock recovery circuit |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
CN112868181B (zh) | 2018-06-12 | 2023-11-21 | 康杜实验室公司 | 低延迟组合式时钟数据恢复逻辑网络及电荷泵电路 |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
US10972107B2 (en) * | 2019-07-31 | 2021-04-06 | Apple Inc. | Serial data receiver with sampling clock skew compensation |
US11165416B2 (en) | 2019-12-03 | 2021-11-02 | Apple Inc. | Duty cycle and skew measurement and correction for differential and single-ended clock signals |
KR102658272B1 (ko) * | 2020-05-21 | 2024-04-17 | 에스케이하이닉스 주식회사 | 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법 |
CN112290918B (zh) * | 2020-10-30 | 2024-03-26 | 湖北锐世数字医学影像科技有限公司 | 用于对比较器进行阈值校正的方法、装置及系统 |
CN114513393B (zh) * | 2020-11-17 | 2024-10-01 | 深圳市中兴微电子技术有限公司 | 模拟均衡器的校正方法、控制芯片、接收机及存储介质 |
US11942977B2 (en) * | 2021-03-18 | 2024-03-26 | Huawei Technologies Co., Ltd. | System and method for continuous sampler calibration |
US11546127B2 (en) | 2021-03-18 | 2023-01-03 | Samsung Display Co., Ltd. | Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
US11770274B1 (en) * | 2022-05-24 | 2023-09-26 | Apple Inc. | Receiver with half-rate sampler circuits |
CN115001591B (zh) * | 2022-05-25 | 2023-08-04 | 西安交通大学 | 一种100g以上相干光检测用高速模拟复用器 |
CN115801177B (zh) * | 2023-02-06 | 2023-06-20 | 江苏华存电子科技有限公司 | 一种信号偏移校准器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101595699A (zh) * | 2007-01-08 | 2009-12-02 | 拉姆伯斯公司 | 用于校准第一后体isi的自适应连续时间均衡器 |
US8074126B1 (en) * | 2006-06-07 | 2011-12-06 | Marvell International Ltd. | Non-intrusive eye monitor system |
US8249207B1 (en) * | 2008-02-29 | 2012-08-21 | Pmc-Sierra, Inc. | Clock and data recovery sampler calibration |
Family Cites Families (180)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636463A (en) | 1969-12-12 | 1972-01-18 | Shell Oil Co | Method of and means for gainranging amplification |
US3824494A (en) | 1973-06-08 | 1974-07-16 | Motorola Inc | Temperature stable relaxation oscillator having controllable output frequency |
US3939468A (en) | 1974-01-08 | 1976-02-17 | Whitehall Corporation | Differential charge amplifier for marine seismic applications |
US3992616A (en) | 1975-06-24 | 1976-11-16 | Honeywell Inc. | Receiver equalizer apparatus |
US4276543A (en) | 1979-03-19 | 1981-06-30 | Trw Inc. | Monolithic triple diffusion analog to digital converter |
US4774498A (en) | 1987-03-09 | 1988-09-27 | Tektronix, Inc. | Analog-to-digital converter with error checking and correction circuits |
US4897657A (en) | 1988-06-13 | 1990-01-30 | Integrated Device Technology, Inc. | Analog-to-digital converter having error detection and correction |
FR2646741B1 (fr) | 1989-05-03 | 1994-09-02 | Thomson Hybrides Microondes | Echantillonneur-bloqueur a haute frequence d'echantillonnage |
US5172280A (en) | 1989-10-26 | 1992-12-15 | Archive Corporation | Apparatus and method for automatic write current calibration in a streaming tape drive |
FR2708134A1 (fr) | 1993-07-22 | 1995-01-27 | Philips Electronics Nv | Circuit échantillonneur différentiel. |
US5459465A (en) | 1993-10-21 | 1995-10-17 | Comlinear Corporation | Sub-ranging analog-to-digital converter |
GB2305036B (en) | 1994-09-10 | 1997-08-13 | Holtek Microelectronics Inc | Reset signal generator |
JPH09181605A (ja) | 1995-12-27 | 1997-07-11 | Sony Corp | アナログ/デジタル変換およびデジタル/アナログ変換装置 |
US5793254A (en) | 1996-09-24 | 1998-08-11 | Brookhaven Science Associates Llc | Monolithic amplifier with stable, high resistance feedback element and method for fabricating the same |
EP0844740B1 (en) | 1996-11-21 | 2003-02-26 | Matsushita Electric Industrial Co., Ltd. | A/D converter and A/D conversion method |
US6094075A (en) | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
JPH11103253A (ja) | 1997-09-29 | 1999-04-13 | Nec Corp | アナログ−デジタル変換器 |
US6480548B1 (en) | 1997-11-17 | 2002-11-12 | Silicon Graphics, Inc. | Spacial derivative bus encoder and decoder |
US6226330B1 (en) | 1998-07-16 | 2001-05-01 | Silicon Graphics, Inc. | Eigen-mode encoding of signals in a data group |
US6346907B1 (en) | 1998-08-07 | 2002-02-12 | Agere Systems Guardian Corp. | Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same |
US7092043B2 (en) | 1998-11-12 | 2006-08-15 | Broadcom Corporation | Fully integrated tuner architecture |
US6462584B1 (en) | 1999-02-13 | 2002-10-08 | Integrated Device Technology, Inc. | Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device |
US6697420B1 (en) | 1999-05-25 | 2004-02-24 | Intel Corporation | Symbol-based signaling for an electromagnetically-coupled bus system |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US8164362B2 (en) | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
DE10004996C2 (de) | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
US6509796B2 (en) | 2000-02-15 | 2003-01-21 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
DE10016445C2 (de) | 2000-03-29 | 2002-03-28 | Infineon Technologies Ag | Elektronische Ausgangsstufe |
US6597942B1 (en) | 2000-08-15 | 2003-07-22 | Cardiac Pacemakers, Inc. | Electrocardiograph leads-off indicator |
KR100340178B1 (ko) | 2000-08-22 | 2002-06-15 | 선우명훈 | Dfe 구조를 갖는 등화기 |
US6563382B1 (en) | 2000-10-10 | 2003-05-13 | International Business Machines Corporation | Linear variable gain amplifiers |
US6384758B1 (en) | 2000-11-27 | 2002-05-07 | Analog Devices, Inc. | High-speed sampler structures and methods |
US6400302B1 (en) | 2001-02-26 | 2002-06-04 | Analog Devices, Inc. | Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals |
JP3795338B2 (ja) | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
JP2002271201A (ja) | 2001-03-09 | 2002-09-20 | Fujitsu Ltd | A/d変換器 |
TW569534B (en) | 2001-05-15 | 2004-01-01 | Via Tech Inc | Data transmission system using differential signals as edge alignment triggering signals and input/output buffers thereof |
US7133485B1 (en) | 2001-06-25 | 2006-11-07 | Silicon Laboratories Inc. | Feedback system incorporating slow digital switching for glitch-free state changes |
JP3939122B2 (ja) | 2001-07-19 | 2007-07-04 | 富士通株式会社 | レシーバ回路 |
US6624699B2 (en) | 2001-10-25 | 2003-09-23 | Broadcom Corporation | Current-controlled CMOS wideband data amplifier circuits |
US6624688B2 (en) | 2002-01-07 | 2003-09-23 | Intel Corporation | Filtering variable offset amplifer |
US6861888B2 (en) | 2002-01-16 | 2005-03-01 | Agilent Technologies, Inc. | High-sensitivity differential data latch system |
US6977549B2 (en) | 2002-02-25 | 2005-12-20 | Nec Corporation | Differential circuit, amplifier circuit, driver circuit and display device using those circuits |
JP3737058B2 (ja) | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
SE521575C2 (sv) | 2002-03-25 | 2003-11-11 | Ericsson Telefon Ab L M | Kalibrering av A/D omvandlare |
US6573853B1 (en) | 2002-05-24 | 2003-06-03 | Broadcom Corporation | High speed analog to digital converter |
US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
US6996379B2 (en) | 2002-07-23 | 2006-02-07 | Broadcom Corp. | Linear high powered integrated circuit transmitter |
US20040027185A1 (en) | 2002-08-09 | 2004-02-12 | Alan Fiedler | High-speed differential sampling flip-flop |
JP2005537747A (ja) | 2002-08-30 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 周波数領域判定フィードバック等化デバイス及び方法 |
US8064508B1 (en) | 2002-09-19 | 2011-11-22 | Silicon Image, Inc. | Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer |
JP3990966B2 (ja) | 2002-10-08 | 2007-10-17 | 松下電器産業株式会社 | 差動増幅器 |
US7339990B2 (en) | 2003-02-07 | 2008-03-04 | Fujitsu Limited | Processing a received signal at a detection circuit |
US7397848B2 (en) | 2003-04-09 | 2008-07-08 | Rambus Inc. | Partial response receiver |
US7188199B2 (en) | 2003-06-03 | 2007-03-06 | Silicon Labs Cp, Inc. | DMA controller that restricts ADC from memory without interrupting generation of digital words when CPU accesses memory |
US7375568B2 (en) | 2003-06-16 | 2008-05-20 | Nec Corporation | Logic circuit with restrained leak current to differential circuit |
US7283596B2 (en) | 2003-07-08 | 2007-10-16 | Avago Technologies General Ip (Singapore) Pte Ltd | PAM-4 data slicer having symmetrical offset |
US7049889B2 (en) | 2004-03-31 | 2006-05-23 | Analog Devices, Inc. | Differential stage voltage offset trim circuitry |
GB0407663D0 (en) | 2004-04-03 | 2004-05-05 | Ibm | Variable gain amplifier |
US7602246B2 (en) | 2004-06-02 | 2009-10-13 | Qualcomm, Incorporated | General-purpose wideband amplifier |
KR100642008B1 (ko) | 2004-06-28 | 2006-11-02 | 삼성전자주식회사 | 임피던스 제어회로 및 임피던스 제어방법 |
US7697915B2 (en) | 2004-09-10 | 2010-04-13 | Qualcomm Incorporated | Gain boosting RF gain stage with cross-coupled capacitors |
US8305247B2 (en) | 2004-09-20 | 2012-11-06 | The Trustees Of Columbia University In The City Of New York | Low voltage digital to analog converter, comparator and sigma-delta modulator circuits |
TWI269524B (en) | 2004-11-08 | 2006-12-21 | Richwave Technology Corp | Low noise and high gain low noise amplifier |
TWI239715B (en) | 2004-11-16 | 2005-09-11 | Ind Tech Res Inst | Programmable gain current amplifier |
US7126510B2 (en) | 2004-12-17 | 2006-10-24 | Rambus Inc. | Circuit calibration system and method |
US7630740B2 (en) | 2004-12-30 | 2009-12-08 | Lg Electronics Inc. | Method of updating channel information by a mobile station that is in power saving mode |
US7199728B2 (en) | 2005-01-21 | 2007-04-03 | Rambus, Inc. | Communication system with low power, DC-balanced serial link |
JP4607636B2 (ja) | 2005-03-25 | 2011-01-05 | 株式会社東芝 | アナログ/ディジタル変換回路 |
US7656321B2 (en) | 2005-06-02 | 2010-02-02 | Rambus Inc. | Signaling system |
US7560957B2 (en) | 2005-07-12 | 2009-07-14 | Agere Systems Inc. | High-speed CML circuit design |
US7482863B2 (en) | 2005-08-12 | 2009-01-27 | Roberts Retrovalve, Inc. | Expanded performance and functions for vacuum tube replacement devices |
US7912158B2 (en) | 2005-11-08 | 2011-03-22 | Navcom Technology, Inc. | Sampling threshold and gain for satellite navigation receiver |
KR100819119B1 (ko) | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | 초광대역 응용을 위한 필터의 cmos 증폭기 및 그 방법 |
JP4073456B2 (ja) | 2006-01-30 | 2008-04-09 | 寛治 大塚 | インピーダンス変換装置 |
JP4705858B2 (ja) | 2006-02-10 | 2011-06-22 | Okiセミコンダクタ株式会社 | アナログ・ディジタル変換回路 |
US7639737B2 (en) | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
US7688102B2 (en) | 2006-06-29 | 2010-03-30 | Samsung Electronics Co., Ltd. | Majority voter circuits and semiconductor devices including the same |
US20080069198A1 (en) | 2006-08-25 | 2008-03-20 | Broadcom Corporation | Sequence decision feedback equalizer |
US7869498B2 (en) | 2006-09-14 | 2011-01-11 | Lsi Corporation | Low power decision feedback equalization (DFE) through applying DFE data to input data in a data latch |
US20080107209A1 (en) | 2006-11-03 | 2008-05-08 | Yu Cheng | Slicer circuit capable of judging input signal correctly |
US7372295B1 (en) | 2006-12-22 | 2008-05-13 | Altera Corporation | Techniques for calibrating on-chip termination impedances |
US8184686B2 (en) | 2007-01-10 | 2012-05-22 | Cortina Systems, Inc. | System and method for recovering data received over a communication channel |
US7792185B2 (en) | 2007-02-07 | 2010-09-07 | International Business Machines Corporation | Methods and apparatus for calibrating output voltage levels associated with current-integrating summing amplifier |
US7957472B2 (en) | 2007-05-07 | 2011-06-07 | Oracle America, Inc. | Enhanced signaling sensitivity using multiple references |
US7683720B1 (en) | 2007-06-08 | 2010-03-23 | Integrated Device Technology, Inc. | Folded-cascode amplifier with adjustable continuous time equalizer |
DE602007007212D1 (de) | 2007-09-14 | 2010-07-29 | Delphi Tech Holding Sarl | Einspritzsteuerungssystem |
US8159375B2 (en) | 2007-10-01 | 2012-04-17 | Rambus Inc. | Simplified receiver for use in multi-wire communication |
US8362723B2 (en) | 2007-10-23 | 2013-01-29 | Rohm Co., Ltd. | Motor drive circuit |
JP2009118049A (ja) | 2007-11-05 | 2009-05-28 | Panasonic Corp | 離散時間型増幅回路及びアナログ・ディジタル変換器 |
US7978017B2 (en) | 2007-12-05 | 2011-07-12 | Integrated Device Technology, Inc. | Control voltage generator for a clock, frequency reference, and other reference signal generator |
US8159376B2 (en) | 2007-12-07 | 2012-04-17 | Rambus Inc. | Encoding and decoding techniques for bandwidth-efficient communication |
CN101926121A (zh) * | 2008-02-01 | 2010-12-22 | 拉姆伯斯公司 | 具有增强的时钟和数据恢复的接收器 |
KR20090090928A (ko) | 2008-02-22 | 2009-08-26 | 삼성전자주식회사 | 저잡음 증폭기 |
WO2009111175A1 (en) | 2008-03-06 | 2009-09-11 | Rambus Inc. | Error detection and offset cancellation during multi-wire communication |
US7990185B2 (en) | 2008-05-12 | 2011-08-02 | Menara Networks | Analog finite impulse response filter |
US8149955B2 (en) | 2008-06-30 | 2012-04-03 | Telefonaktiebolaget L M Ericsson (Publ) | Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop |
US7635990B1 (en) | 2008-07-18 | 2009-12-22 | Xilinx, Inc. | Methods and apparatus for implementing an output circuit |
EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US20100020862A1 (en) | 2008-07-25 | 2010-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Input control circuit for the summer of a decision feedback equalizer |
WO2010021280A1 (ja) | 2008-08-18 | 2010-02-25 | 日本電信電話株式会社 | ベクトル合成型移相器、光トランシーバおよび制御回路 |
US7710305B2 (en) | 2008-09-22 | 2010-05-04 | National Semiconductor Corporation | Unified architecture for folding ADC |
US8472513B2 (en) | 2009-01-14 | 2013-06-25 | Lsi Corporation | TX back channel adaptation algorithm |
KR101534150B1 (ko) | 2009-02-13 | 2015-07-07 | 삼성전자주식회사 | 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치 |
WO2012024507A2 (en) | 2010-08-18 | 2012-02-23 | Analog Devices, Inc. | Charge sharing analog computation circuitry and applications |
JP5316194B2 (ja) | 2009-04-20 | 2013-10-16 | ソニー株式会社 | Ad変換器 |
JP5272948B2 (ja) | 2009-07-28 | 2013-08-28 | ソニー株式会社 | 増幅回路、半導体集積回路、無線伝送システム、通信装置 |
TW201106663A (en) | 2009-08-05 | 2011-02-16 | Novatek Microelectronics Corp | Dual-port input equalizer |
US7893766B1 (en) | 2009-09-10 | 2011-02-22 | International Business Machines Corporation | Adaptive common mode bias for differential amplifier input circuits |
WO2011043284A1 (ja) | 2009-10-06 | 2011-04-14 | 株式会社日立製作所 | 半導体集積回路装置 |
KR101081356B1 (ko) | 2009-10-27 | 2011-11-08 | 주식회사 실리콘웍스 | 액정 디스플레이 패널 구동 회로 |
US8681894B2 (en) | 2009-11-03 | 2014-03-25 | Telefonaktiebolaget L M (Publ) | Digital affine transformation modulated power amplifier for wireless communications |
US7969203B1 (en) | 2009-12-03 | 2011-06-28 | Nxp B.V. | Switch-body PMOS switch with switch-body dummies |
JP2011182107A (ja) | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | 電力増幅装置 |
US9083576B1 (en) | 2010-05-20 | 2015-07-14 | Kandou Labs, S.A. | Methods and systems for error detection and correction using vector signal prediction |
US9300503B1 (en) | 2010-05-20 | 2016-03-29 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US8385387B2 (en) | 2010-05-20 | 2013-02-26 | Harris Corporation | Time dependent equalization of frequency domain spread orthogonal frequency division multiplexing using decision feedback equalization |
US9178503B2 (en) | 2010-05-28 | 2015-11-03 | Xilinx, Inc. | Differential comparator circuit having a wide common mode input range |
US8258869B2 (en) | 2010-08-01 | 2012-09-04 | Quintic Holdings | Low noise amplifier with current bleeding branch |
TWI405406B (zh) | 2010-08-20 | 2013-08-11 | Ili Technology Corp | Differential amplifier circuit |
JP5623883B2 (ja) | 2010-11-29 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバ |
US8924765B2 (en) | 2011-07-03 | 2014-12-30 | Ambiq Micro, Inc. | Method and apparatus for low jitter distributed clock calibration |
EP2557687B1 (en) | 2011-08-11 | 2018-06-13 | Telefonaktiebolaget LM Ericsson (publ) | Low-noise amplifier, receiver, method and computer program |
TW201310897A (zh) | 2011-08-29 | 2013-03-01 | Novatek Microelectronics Corp | 具動態轉導補償之多輸入差動放大器 |
CN103907285B (zh) | 2011-11-02 | 2017-05-17 | 马维尔国际贸易有限公司 | 差分放大器 |
US9444656B2 (en) | 2011-11-04 | 2016-09-13 | Altera Corporation | Flexible receiver architecture |
JP5799786B2 (ja) | 2011-12-09 | 2015-10-28 | 富士電機株式会社 | オートゼロアンプ及び該アンプを使用した帰還増幅回路 |
CN103999358B (zh) | 2011-12-15 | 2017-09-01 | 马维尔国际贸易有限公司 | 具有对过程、温度和负载阻抗变化的不灵敏的rf功率检测电路 |
US8750406B2 (en) | 2012-01-31 | 2014-06-10 | Altera Corporation | Multi-level amplitude signaling receiver |
US8704583B2 (en) | 2012-02-17 | 2014-04-22 | International Business Machines Corporation | Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier |
US8964825B2 (en) | 2012-02-17 | 2015-02-24 | International Business Machines Corporation | Analog signal current integrators with tunable peaking function |
JP5597660B2 (ja) | 2012-03-05 | 2014-10-01 | 株式会社東芝 | Ad変換器 |
US8711919B2 (en) | 2012-03-29 | 2014-04-29 | Rajendra Kumar | Systems and methods for adaptive blind mode equalization |
US8604879B2 (en) | 2012-03-30 | 2013-12-10 | Integrated Device Technology Inc. | Matched feedback amplifier with improved linearity |
US8917762B2 (en) | 2012-06-01 | 2014-12-23 | International Business Machines Corporation | Receiver with four-slice decision feedback equalizer |
KR20130139586A (ko) | 2012-06-13 | 2013-12-23 | 삼성전자주식회사 | 출력 버퍼 회로, 이를 포함하는 장치들, 및 상기 출력 버퍼 회로의 동작 방법 |
US8537886B1 (en) | 2012-07-05 | 2013-09-17 | Altera Corporation | Reconfigurable equalization architecture for high-speed receivers |
JP5792690B2 (ja) | 2012-07-26 | 2015-10-14 | 株式会社東芝 | 差動出力回路および半導体集積回路 |
CN102882526A (zh) | 2012-10-23 | 2013-01-16 | 四川和芯微电子股份有限公司 | Adc采样电路 |
EP2725712A1 (fr) | 2012-10-26 | 2014-04-30 | EM Microelectronic-Marin SA | Système récepteur amélioré |
US9397868B1 (en) | 2012-12-11 | 2016-07-19 | Rambus Inc. | Split-path equalizer and related methods, devices and systems |
US8908816B2 (en) | 2012-12-19 | 2014-12-09 | Lsi Corporation | Receiver with distortion compensation circuit |
JP2014143672A (ja) * | 2012-12-25 | 2014-08-07 | Renesas Electronics Corp | 等化器および半導体装置 |
KR102003926B1 (ko) | 2012-12-26 | 2019-10-01 | 에스케이하이닉스 주식회사 | 디엠퍼시스 버퍼 회로 |
GB2506458B (en) | 2013-01-15 | 2015-01-14 | Imagination Tech Ltd | Method and circuit for controlling an automatic gain control circuit |
US20140203794A1 (en) | 2013-01-24 | 2014-07-24 | Stefano Pietri | Methods and structures for dynamically calibrating reference voltage |
US9069995B1 (en) | 2013-02-21 | 2015-06-30 | Kandou Labs, S.A. | Multiply accumulate operations in the analog domain |
US9203351B2 (en) | 2013-03-15 | 2015-12-01 | Megachips Corporation | Offset cancellation with minimum noise impact and gain-bandwidth degradation |
JP6032081B2 (ja) | 2013-03-22 | 2016-11-24 | 富士通株式会社 | 受信回路、及び半導体集積回路 |
JP6079388B2 (ja) | 2013-04-03 | 2017-02-15 | 富士通株式会社 | 受信回路及びその制御方法 |
US8976050B1 (en) | 2013-09-12 | 2015-03-10 | Fujitsu Semiconductor Limited | Circuitry and methods for use in mixed-signal circuitry |
JP6171843B2 (ja) | 2013-10-25 | 2017-08-02 | 富士通株式会社 | 受信回路 |
US9106465B2 (en) | 2013-11-22 | 2015-08-11 | Kandou Labs, S.A. | Multiwire linear equalizer for vector signaling code receiver |
US9325489B2 (en) | 2013-12-19 | 2016-04-26 | Xilinx, Inc. | Data receivers and methods of implementing data receivers in an integrated circuit |
US9335370B2 (en) | 2014-01-16 | 2016-05-10 | Globalfoundries Inc. | On-chip test for integrated AC coupling capacitors |
EP4236217A3 (en) | 2014-02-02 | 2023-09-13 | Kandou Labs SA | Method and apparatus for low power chip-to-chip communications with constrained isi ratio |
US9197458B1 (en) | 2014-05-01 | 2015-11-24 | Samsung Display Co., Ltd. | Edge equalization via adjustment of unroll threshold for crossing slicer |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
WO2016007863A2 (en) | 2014-07-10 | 2016-01-14 | Kandou Labs, S.A. | Vector signaling codes with increased signal to noise characteristics |
US9379921B2 (en) | 2014-08-25 | 2016-06-28 | Mediatek Inc. | Method for performing data sampling control in an electronic device, and associated apparatus |
JP6361433B2 (ja) | 2014-10-02 | 2018-07-25 | 富士通株式会社 | 周波数検出回路及び受信回路 |
US9438409B1 (en) * | 2015-07-01 | 2016-09-06 | Xilinx, Inc. | Centering baud-rate CDR sampling phase in a receiver |
US9584346B2 (en) | 2015-07-15 | 2017-02-28 | International Business Machines Corporation | Decision-feedback equalizer |
JP6631089B2 (ja) * | 2015-08-21 | 2020-01-15 | 富士通株式会社 | 判定帰還型等化回路及び受信回路 |
US9755599B2 (en) | 2015-09-17 | 2017-09-05 | Qualcomm Incorporated | Amplifier with boosted peaking |
US10020782B2 (en) | 2015-10-08 | 2018-07-10 | Dsp Group Ltd. | PVT robust closed loop CMOS bias for linear power amplifier |
WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
JP6700854B2 (ja) | 2016-02-26 | 2020-05-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US9853615B2 (en) | 2016-04-13 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Linearized dynamic amplifier |
WO2017185070A1 (en) | 2016-04-22 | 2017-10-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
US10193716B2 (en) * | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
JP6652707B2 (ja) | 2016-06-24 | 2020-02-26 | 富士通株式会社 | 判定帰還型等化回路及び半導体集積回路 |
US10411922B2 (en) * | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10027297B2 (en) | 2016-09-16 | 2018-07-17 | Qualcomm Incorporated | Variable gain amplifier with coupled degeneration resistance and capacitance |
US10326620B2 (en) * | 2017-05-31 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for background calibration of multi-phase parallel receivers |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10291439B1 (en) | 2017-12-13 | 2019-05-14 | Micron Technology, Inc. | Decision feedback equalizer |
US10742451B2 (en) | 2018-06-12 | 2020-08-11 | Kandou Labs, S.A. | Passive multi-input comparator for orthogonal codes on a multi-wire bus |
US11128129B2 (en) | 2019-04-08 | 2021-09-21 | Kandou Labs, S.A. | Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system |
-
2019
- 2019-04-08 US US16/378,450 patent/US10574487B1/en active Active
-
2020
- 2020-02-20 CN CN202080026883.7A patent/CN113767602B/zh active Active
- 2020-02-20 EP EP20712163.3A patent/EP3954097B1/en active Active
- 2020-02-20 KR KR1020237015050A patent/KR102570800B1/ko active IP Right Grant
- 2020-02-20 KR KR1020217035264A patent/KR102529936B1/ko active IP Right Grant
- 2020-02-20 WO PCT/US2020/019083 patent/WO2020209937A1/en active Search and Examination
- 2020-02-20 EP EP23174631.4A patent/EP4254887A3/en active Pending
- 2020-02-25 US US16/800,892 patent/US10848351B2/en active Active
- 2020-11-20 US US17/100,524 patent/US11115246B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074126B1 (en) * | 2006-06-07 | 2011-12-06 | Marvell International Ltd. | Non-intrusive eye monitor system |
CN101595699A (zh) * | 2007-01-08 | 2009-12-02 | 拉姆伯斯公司 | 用于校准第一后体isi的自适应连续时间均衡器 |
US8249207B1 (en) * | 2008-02-29 | 2012-08-21 | Pmc-Sierra, Inc. | Clock and data recovery sampler calibration |
Also Published As
Publication number | Publication date |
---|---|
US20200322189A1 (en) | 2020-10-08 |
US20210075652A1 (en) | 2021-03-11 |
CN113767602A (zh) | 2021-12-07 |
US10848351B2 (en) | 2020-11-24 |
EP3954097B1 (en) | 2023-05-24 |
EP4254887A2 (en) | 2023-10-04 |
WO2020209937A1 (en) | 2020-10-15 |
KR102570800B1 (ko) | 2023-08-24 |
EP4254887A3 (en) | 2023-12-13 |
KR20230062690A (ko) | 2023-05-09 |
KR20210143907A (ko) | 2021-11-29 |
EP3954097A1 (en) | 2022-02-16 |
US11115246B2 (en) | 2021-09-07 |
KR102529936B1 (ko) | 2023-05-04 |
US10574487B1 (en) | 2020-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113767602B (zh) | 操作过程中的采样器偏移校准 | |
US12003354B2 (en) | Clock data recovery with decision feedback equalization | |
CN111149308B (zh) | 多线路时偏的测量和校正方法 | |
CN114553261B (zh) | 用于生成判定反馈均衡补偿误码计数的方法 | |
US20150333938A1 (en) | Offset and decision feedback equalization calibration | |
CN113728552B (zh) | 无时钟恢复情况下的可变增益放大器与采样器偏移校准 | |
US10721106B1 (en) | Adaptive continuous time linear equalization and channel bandwidth control | |
CN112313881A (zh) | 具有抖动注入自应力机制的serdes | |
US20220360475A1 (en) | Continuous time linear equalization and bandwidth adaptation using peak detector | |
CN112868207A (zh) | 正交差分向量信令码的时偏检测和校正 | |
US11496282B1 (en) | Horizontal centering of sampling point using vertical vernier | |
US11563605B2 (en) | Horizontal centering of sampling point using multiple vertical voltage measurements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |