CN112868207A - 正交差分向量信令码的时偏检测和校正 - Google Patents

正交差分向量信令码的时偏检测和校正 Download PDF

Info

Publication number
CN112868207A
CN112868207A CN201980047080.7A CN201980047080A CN112868207A CN 112868207 A CN112868207 A CN 112868207A CN 201980047080 A CN201980047080 A CN 201980047080A CN 112868207 A CN112868207 A CN 112868207A
Authority
CN
China
Prior art keywords
line
specific time
subchannel
transition
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980047080.7A
Other languages
English (en)
Inventor
阿里·霍马提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Publication of CN112868207A publication Critical patent/CN112868207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

所描述的方法和系统用于接收与多线路总线的多条线路中的码字的符号相对应的多个信号，并且通过与所述多线路总线的多条线路连接的多个多输入比较器(MIC)以响应的方式生成多个子信道输出；生成多个线路特定时偏控制信号，所述多个线路特定时偏控制信号当中的每一个线路特定时偏控制信号是通过将(i)与正在经历跃迁的相应的子信道输出相关联的一个或多个子信道特定时偏测量信号与(ii)相应的线路特定跃迁变化量进行组合来生成的；以及将所述多个线路特定时偏控制信号分别提供给相应的线路时偏控制元件，以对线路特定时偏进行调节。

Description

正交差分向量信令码的时偏检测和校正
相关申请的交叉引用
本申请要求申请号为62/683,440，申请日为2018年6月11日，发明人为AliHormati，名称为“正交差分向量信令码的时偏检测和校正”的美国临时申请的权益，并将其全部内容援引于此，以供所有目的之用。
参考文献
以下在先申请的全部内容援引于此，以供所有目的之用：
申请号为12/784,414，申请日为2010年5月20日，专利号为9,288,089，授权日为2016年3月15日，发明人为Harm Cronie，Amin Shokrollahi，名称为“正交差分向量信令”的美国专利，下称《Cronie》；
申请号为14/612,241，申请日为2015年2月2日，专利号为9,100,232，授权日为2015年8月4日，发明人为Amin Shokrollahi，Ali Hormati，Roger Ulrich，名称为“低符号间干扰比低功率芯片间通信方法和装置”的美国专利申请，下称《Shokrollahi》；
申请号为14/926,958，申请日为2015年10月29日，发明人为Richard Simpson，Andrew Stewart，Ali Hormati，名称为“用于向量信令码通信链路的时钟数据对准系统”的美国专利申请，下称《Simpson》；
申请号为15/582,545，申请日为2017年4月28日，发明人为Ali Hormati，RichardSimpson，名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请，下称《Hormati》；
申请号为15/641,313，申请日为2017年7月4日，发明人为Roger Ulrich，ArminTajalli，Ali Hormati，Richard Simpson，名称为“多线路时偏的测量和校正方法”的美国专利申请，下称《Ulrich》。
背景技术
随着人们对通信带宽的需求越来越高，通信速度日益增大，以致当前单条线路的串行信道速率已以每秒数十吉比特计。在理想状况下，多线路通信信道本来应该能够通过在多个信道单元上并行发送完整的数据“字”而提供更高的带宽，但是此类方案不可避免地受限于各种信道单元之间传播延迟的差异。随着信道中各种数据码元到达时间的波动变化在信道传输单元间隔中的占比越来越重，允许采集整个有效数据码字的时间窗口渐渐缩小，并最终完全消失。
在理想状况下，多线路通信接收器应该在每条线路的输入端分别设置详细的幅度和时间检测装置，以对所有信号强度或时间方面的波动变化进行测量、分析及缓减。然而，在现实当中，除了最基本的检测器件之外，系统在功率、复杂性及速度方面的操作约束阻止任何额外检测器件的引入。受此限制，实际使用的多线路接收器可能只具有一个用于从每条、每对或每组构成数据信道的线路中采集接收数据的采样器以及某些用于维持接收时钟同步的最低限度的装置。输入信号间传播时间差异(即“时偏”)的作用体现为信号质量的下降，尤其接收信号眼图(幅度-时间图)水平眼开度的减小，而且从中无法得到任何与如何缓解该问题相关的额外信息。
举例而言，考虑与单个差分线路接收器端接的双线路差分电路的情形。如果两条线路之间存在较大传播时间差异，则该差分线路接收器的有效输出时间间隔的长度将缩短，但同时却无从得知是两条输入信号路径当中哪一条的问题。本领域已提出各种解决方案，这些方案一般在接收线路信号路径中设置可调节延迟元件，并同时结合试错式延迟调节，以期望通过对此类信号路径的“调谐”而实现信号质量的最大化。
其中，从接收信号跃迁中推衍接收时钟信息的接收器相对较佳。由于跃迁可发生于任何一个接收信号信道，因此一般情况下，每一信道均最低限度地设置某种时钟数据对齐或CDR装置，此类装置一般含有向本地采样时钟源反馈相对于输入信号跃迁“过早/过晚”信息的额外采样器。然而，正如上例差分接收器所示，每条接收信道中提供一个时间数据的做法不足以在单条线路路径的层面上明白无误地解析出时间错误的源头。
发明内容
在多线路通信信道中，信号线路之间的延迟特性差异(时偏)可导致接收信号质量的下降。在本文描述的方法和装置中，可将从检测到的数据信号中获得的时间信息与特定线路输入延迟相关联，从而促进时偏校正。
在所描述的方法和系统中，接收与多线路总线的多条线路中的码字的符号相对应的多个信号，并且通过与所述多线路总线的多条线路连接的多个多输入比较器(MIC)以响应的方式生成多个子信道输出；生成多个线路特定时偏控制信号，所述多条线路特定时偏控制信号当中的每一条线路特定时偏控制信号通过将(i)与正在经历跃迁的相应子信道输出相关联的一个或多个子信道特定时偏测量信号与(ii)相应线路特定跃迁变化量组合的方式生成；以及将所述多个线路特定时偏控制信号分别提供给相应的线路时偏控制元件，以对线路特定时偏进行调节。
附图说明
图1为根据一些实施方式的接收器实施方式的框图。
图2为根据一些实施方式的装置的电路图。
图3为从接收信号中获取数据采样值和时间采样值的接收器的一种实施方式的框图。
图4为根据一些实施方式的方法框图。
图5为根据一些实施方式使用状态变化查找表的时偏控制电路的框图。
图6为根据一些实施方式的时偏控制电路的框图。
图7为根据一些实施方式的多输入比较器(MIC)的框图。
具体实施方式
根据《Cronie》所述，正交差分向量信令码(ODVS)尤其适合用于高速多线路通信系统。在一种常见的诠释方式中，ODVS被视为一种能够提供更高性能和更高稳健性的码字导向型编解码方法。其中，数据码字编码为用于以每一单元间隔内一个码字的方式在多条信号线路上基本并行传输的ODVS码字，而接收器随后通过检测和解码这些ODVS码字而恢复数据。在这种观点中，线路传播时间差异(也称信道时偏)可视为对完整有效码字的检测构成干扰，并因而使通信速度局限于上限。
在另一种观点中，每一ODVS码字可诠释为由所传输总数据码字的各数据码元一一对应调制的多个独立子信道(如正交子信道)信号的求和结果。取决于所使用的具体ODVS码的种类，每一子信道可受整个多线路信道中不同线路组的影响，从而具有不同时偏特性(并进而使得这些时偏特性可以测量和处理)。
ODVS码由矩阵描述和定义。矩阵的每一行可理解为构成一条子信道的一个加权信号码元向量，而每一列表示多线路通信信道的一条线路。因此，每个单独的线路信号均可以以与其他线路信号形成各种组合的方式对多个子信道结果有所贡献。
虽然并不暗示任何限制，但是以下各例中均使用《Cronie》中的H4码，也称增强不归零(ENRZ)码。ENRZ码对用于在四线路信道中传输的三个数据比特进行编码。该码的定义矩阵为：
Figure BDA0002896797570000041
三个比特D0，D1，D2可通过与阿达玛(Hadamard)矩阵H4相乘的方式进行编码，以获得四个输出值。
在上述码字导向型观点下，所述三比特数据码字D<2:0>通过与该矩阵相乘而将数据编码为表示输出值[A,B,C,D]的四值码字。
在另一子信道观点下，矩阵最上方的向量视为与共模信令对应，本文中不加以使用。下方三个向量当中的每一个均与其中一个对应的数据比特D0，D1，D2相乘，以产生三个调制子信道，这些调制子信道随后将通过加总在一起而产生输出值A，B，C，D。
作为ODVS码另一例，以下将对《Shokrollahi》中的透翅(Glasswing)码进行描述。透翅码对用于在六线路信道中传输的五个数据比特进行编码，而且由如下矩阵描述：
Figure BDA0002896797570000051
如《Cronie》中所述，ODVS码可通过将接收信号与编码矩阵的逆矩阵相乘而解码。此外，如《Shokrollahi》中所述，这一运算的有效施行方式为使用多输入比较器(MIC)。其中，每一MIC均计算从所述逆矩阵(即检测矩阵)中针对相应的子信道的权重向量中获得的加权输入码元的线性求和结果。因此，用于对ENRZ子信道进行检测的一组MIC可由如下各式描述：
R0＝(A+C)–(B+D) (式3)
R1＝(C+D)–(A+B) (式4)
R2＝(C+B)–(D+A) (式5)
在一种实施方式中，这些等式可在模拟逻辑中有效地实施为四输入差分放大器的三个实例，每一放大器均具有两个反相输入端和两个同相输入端，所有输入端具有相同权重。从式3、式4及式5中可明显地看出，线路输入端信号A，B，C，D中的每一个均以唯一的正交组合方式对每一子信道检测结果R0，R1，R2有所贡献。图7所示为用于分别执行以上式3、式4及式5的MIC702/704/706的网络。在图7中，线路W1对应于“A”，线路W2对应于“B”，线路W3对应于“C”，线路W4对应于“D”。
例示实施方式
出于说明目的，以下以图1所示ENRZ数据接收器实施方式为例，但这并不意味着限制。此处，四个接收输入信号记为线路1，线路2，线路3，线路4，而且已经根据本领域的已知方式经额外放大和频率依赖性均衡等处理。作为按照下文描述进行的时偏削减一例，各线路信号路径已分别设置可调节或可配置的信号延迟元件110，112，114，116，以生成延迟后线路信号111，113，115，117，并随后将其输入三个多输入比较器120，122，124。如上所述，在这些MIC检测到三个ENRZ子信道信号121，123，125后，由接收采样时钟对其进行采样130，132，134，以产生接收子信道输出140，142，144。
此外，各采样器进一步提供指示子信道信号的信号跃迁与接收采样时钟间相对时间关系的第二采样值，这一点将在下文中进一步详细描述。这些第二采样值170，172，174在下文中称为CDR采样值。
以下描述中还使用前后相继的先前单元间隔内接收的子信道输出历史。出于描述的方便性，图1所示当前单元间隔检测到的子信道输出140，142，144还由钟控锁存器150，152，154进行采集，以将其作为可用于比较目的的先前单元间隔子信道输出160，162，164。但是本发明不限于此，还可采用其他能够直接或借由数据历史缓冲器或由采样时钟钟控的D触发器等其他存储手段提供此类数据历史的已知接收器架构和实施方式。
图3所示为与《Hormati》中所述类似的一种采样器实施方式的更详细一例。该采样器包括：至少一个推测式DFE处理级350，该处理级由在不同幅度阈值下执行同步时间采样操作的两个数据采样器320支持；以及用于生成采样时钟的接收器时钟系统370，所述采样时钟的相位可由CDR采样值调节，以实现优化数据采样时间的目的。
与本领域中众所周知的一样，所述推测式采样处理级所使用的两个不同幅度阈值对应于先前子信道输出为“1”或为“0”这一假定下的所需数据切片阈值。当解析出先前间隔的实际子信道输出后，合适的采样结果将作为所检测到的子信道输出，其他采样结果通常将被丢弃。如《Hormati》中所述，在某些条件下，所述其他采样结果可用作数据采样时钟过早或过晚的指示信息，该信息对于保持数据采样时间所需的CDR校正而言为必不可少的信息。当所有接收数据采样器使用共同的采样时钟时，CDR校正通过基于所有数据信道的CDR采样值实施的求和或共识处理实现。
本领域中已存在多种能够提供此类CDR信息的其他实施方式，这些其他实施方式在此能够同等适用。作为另一例，每一子信道可设置第二采样器，该第二采样器由采样时钟控制以在每一单元间隔的起始点进行采样，而非像常规数据采样器一样在单元间隔的中间实施采样，即所谓的“双波特率”架构。在该架构下，所述第二采样器理想上能够在每一接收单元间隔的起始点采集信号跃迁，从而提供采样时钟是否与所接收的数据跃迁同步的指示信息。
过早/过晚检测
虽然CDR采样器获取的结果通常在字面上称为“过早/过晚”指示信息(《Simpson》)，但是其实际表示的是“先前数据/当前数据”结果。也就是说，如果采样时钟相对于实际信号跃迁“过早”，则由于被采样的信号尚未跃迁至新的状态，因此采样结果与先前单元间隔的数据相同。相反，如果采样时钟相对于实际信号跃迁“过晚”，则由于被采样的信号已发生跃迁，因此采样结果与当前单元间隔的数据一致。由此可见，在原始采样值能够准确地指示出“过早或过晚”之前，其尚需经历若干处理步骤。
首先，可确定每一CDR采样器结果的有效性，以确认其确实与跃迁事件或某种跃迁模式相关联。在一些实施方式中，这一点仅需其在被采样子信道发生跃迁时经历“与”操作或其他由取值为“真”的布尔信号门控的操作即可。在一种实施方式中，通过对先前接收子信道输出和当前接收子信道输出实施“异或”操作的方式，确认子信道跃迁。在一些实施方式中，还可确定其他跃迁数据模式，如三元组模式“100”或“011”(或者其他被认为能够可靠地确定“过早/过晚”的模式，如“110”或“001”，或者更短的“01”和“10”等模式，或更长的“1100”或“0011”等模式)，其中，每一三元组模式均对应于“先前、当前、后续”信令间隔的子信道输出数据判定结果。此类三元组模式的检测可例如由三输入逻辑与门实施。随后，所确定的三元组模式和CDR采样值可用于判断用于生成该CDR采样值的采样时刻是过早还是过晚，以下将对此进行进一步描述。
一旦确定有效性，便可将采样结果与子信道输出相关联，以判断其是否表示时间上的过早或过晚。如果子信道输出的跃迁为从“0”至“1”，则采样时间过早(即在信号跃迁之前)记录为“0”，而采样时间过晚记录为“1”。从“1”至“0”的跃迁的记录方式与此相反。因此，“过早”采样时钟对应于与当前数据值不同的有效采样结果的情形，而“过晚”采样时钟对应于与当前数据值相同的有效采样结果的情形。
如《Hormati》中所述，在其他实施方式中，还可在跃迁时间测量值有效性方面施加其他约束条件，例如，要求三个前后相继的子信道输出必须与特定模式匹配才能令采样结果表示有效的时间指示信息。在此类实施方式中，所述模式匹配中涉及的延迟可能要求以与所检测出的跃迁事件对应的所存储的采样结果拷贝以及与所检测出的先前和后续跃迁对应的存储的子信道输出拷贝进行时偏检测计算。
为了避免造成描述时的混淆，无论是实时信息或存储的拷贝，还是下文中的输入值，还是从被检测子信道中获得的用于评价其跃迁时间与采样时钟间相对关系的采样值，均称为CDR(s)；时间t(即跃迁之后的紧邻时间)下检测到的子信道s的子信道输出称为data(s,t)；时间t-1(即跃迁之前的紧邻时间)下检测到的子信道s的子信道输出称为data(s,t-1)。时间t和t-1下所检测到的所有子信道输出的对应组合子信道输出D<0:2>分别称为D(t)和D(t-1)。类似地，出于说明目的，确定CDR(s)采样值可供使用的有效性确定特性假定，子信道s中可例如由异或运算检测到的data(s,t)和data(s,t-1)间信号跃迁。
时偏检测
如上所述，ODVS子信道中检测到的数据信号一般获得自多个线路信号，由此可知，子信道结果的总时间偏移量可类似地从其一个或多个分量线路信号的时偏到达时间中获得。每一线路的幅度和极性对该子信道的作用取决于每一线路信号在产生所述子信道结果时的正负权重。以ENRZ子信道1为例，式4表明，检测结果R1的0至1跃迁发生的原因可在于线路C和/或线路D从0跃迁至1(这是因为这些线路对该结果的贡献为正)，和/或在于线路A和/或线路B从1跃迁至0(这是因为这些线路对该结果的贡献为负)。
与上述CDR计算不同，由于给定线路可对多条子信道具有贡献，而且每一子信道结果可反映多条线路的贡献，因此在确定ODVS系统内的线路时偏时，单个采样器测量结果无法与单个数据结果相关联。但与此相反，这种简单的“计票决定”方案可用于跟踪上述贡献量随时间的变化，以使得能够将多条子信道的结果和多个线路跃迁加总成共识结果。举例而言，如果线路A和线路B均在一定时间内从子信道1接收到多个“过晚”指示票，而子信道2在同样长度的时间内向线路A和线路B分别给出同样数量的“过早”和“过晚”指示票，则从总体来看，时钟跃迁的发生时间似乎很可能晚于线路B中的信号跃迁(这是因为，该线路所有指示票均为“过晚”，而另一线路的“过早”和“过晚”指示票数量均等)，这表明在将线路B的信号提供给MIC之前，应该向其添加额外的延迟。
由于存在将所有可能的子信道输出组合方式映射至线路信号组合方式的完整ODVS“代码簿”(而且其实际上很可能正是传输实施方式所使用的代码簿)，因此可以查找出当前一组子信道输出和先前一组子信道输出的相应线路状态，并将其相互比较，以确定这些单元间隔之间每一线路跃迁的幅度和方向。如此，可使得“指示票”不但与相应线路施加至给定子信道的相对权重成正比，而且还与发生时间具有错误嫌疑的跃迁的实际幅度成正比(这是因为，根据观察结果，与幅度较小的线路跃迁相比，幅度较大的线路跃迁对获得自该线路的子信道信号的时间偏移量的影响感觉更小)。
需要注意的是，与上例中过早/过晚确定方式一致，线路跃迁与其MIC权重相乘所得的乘积也能够与CDR采样值直接比较。在一种实施方式中，这一点通过如下方式实现：为了方便计算，将“0”或“1”CDR采样值映射至{-1,+1}；随后，针对每一具有有效结果的子信道和每一对该子信道有所贡献的线路，将映射后的CDR值与该线路和该子信道的MIC权重以及该线路跃迁的幅度相乘。所得线路“指示票”计入此类指示票随时间滚动的总指示票数。
与《Ulrich》中所述时偏测量方法不同，本发明实施方式在无需对接收眼图的幅度或宽度进行测量的情况下，能够直接容易地计算出所检测到的子信道信号的时间波动变化与线路信号到达时间的波动变化之间的因果关联。
图2所示为利用从得自图1接收器中的MIC120，122，124的子信道输出中检测的信号在硬件中实施时偏检测方法的实施方式。子信道输出信号140，142，144分别为子信道1，2，3的当前或最近检测到的子信道输出，而信号160，162，164为先前单元间隔内检测且锁存的相同子信道输出信号。因此，如上所述，通过在所述当前和先前子信道输出值之间实施异或运算230，231，232，可以判断235，236，237子信道在此两单元间隔之间已经或正在发生跃迁，即相应CDR采样值为有效采样值。
在一些实施方式中，时偏控制电路200包括用于接收与多线路总线的多条线路内的码字的符号相对应的多个信号111/113/115/117的多个MIC120/122/124。所述多个MIC用于产生所述接收信号的线性组合，随后可通过对这些线性组合进行采样而生成所述多个子信道输出140/142/144。在一些实施方式中，采样器130/132/134的采样操作可分别实施为MIC120/122/124操作的一部分。
图2时偏控制电路可包括多个线路特定的时偏控制电路200/201/202/203，每一该电路均用于生成多个线路特定的时偏控制信号当中相应的一个线路特定的性时偏控制信号。如图2所示，所述多个线路特定的时偏控制信号当中的每一线路特定的时偏控制信号可由相应的线路特定的时偏控制电路(如200)通过将(i)与正在经历跃迁的相应子信道输出相关联的一个或多个子信道特定的时偏测量信号与(ii)相应线路特定的跃迁变化量组合的方式生成。在图2中，每一乘法器250/251/252均生成所述一个或多个子信道特定的时偏测量信号当中的一者，而跃迁逻辑门240/241/242判断哪些子信道特定的时偏测量信号与正在经历跃迁的子信道相关联。在图2中，逻辑异或门230/231/232将当前单元间隔内检测到的子信道输出140/142/144与先前单元间隔内检测到的相应先前子信道输出160/162/164相比较，以判断哪些子信道输出已经历了跃迁。由于从信号跃迁中获取的信息可用于确定时钟的定时特性，因此通过判断正在经历跃迁的子信道，可使得所述线路特定的时偏控制信号仅对从信号跃迁中获得的子信道特定的时偏测量信号加以利用。
如图2所示，每一子信道特定的时偏测量信号可包括基于相应子信道输出获得的相应过早/过晚指示分量170/172/174。在一些实施方式中，所述相应过早/过晚指示分量对应于实施推测式判定反馈均衡(DFE)的采样器的输出值。一种具体的此类采样器示于图3。在此类实施方式中，所述采样器可向MIC 310提供的所检测出的子信道输出施加一对由DFE电路350生成的推测式DFE补偿值，而数据值历史元件340可用于向多路复用器330提供选择信号，以供其将其中的一个校正后采样值选择为数据判定结果，而另一校正后采样值可在当跃迁逻辑门240/241/242检测到该子信道输出已发生跃迁时，由多路复用器360选择为过早/过晚指示分量(如170/172/174)。在图3中，跃迁逻辑门的功能可集成为模式检测电路350功能的一部分。
在一些实施方式中，每一子信道特定的时偏测量信号均包括与生成正在经历跃迁的相应子信道输出的MIC相关联的相应MIC输入加权系数分量。在图2中，各MIC输入加权系数标注为提供给乘法器250的MIC1，提供给乘法器251的MIC2以及提供给乘法器252的MIC3。每一MIC系数分量均可具有正负号和幅度。分析式3至式5以及图7的MIC网络可知，对于线路W1(“A”)，提供给各乘法器的MIC输入加权系数可对应于MIC1＝“1”，MIC2＝“-1”以及MIC3＝“-1”。类似地，对于作用于线路W2(“B”)的线路特定的时偏控制电路201，MIC1＝“-1”，MIC2＝“-1”，MIC3＝“1”。对于线路W3和W4，可按照类似方式获得相应各值。还需要注意的是，所述幅度并不需要一定局限为“1”。举例而言，式2所示透翅码矩阵表明，MIC输入加权系数分量可具有1/2和1/3等各种幅度，并且因此可作为数字乘法器250/251/252的多比特输入。
如图2所示，所述相应线路特定的跃迁变化量W1Δ经相应乘法器施加于每一子信道特定的时偏测量值。需要注意的是，在一些实施方式中，所述线路特定的跃迁变化量W1Δ可施加至一个或多个子信道特定的时偏测量信号的加总形式上，也就是说，该线路特定的跃迁变化量W1Δ可在组合电路260下游由乘法器施加，或者在组合电路260内的单个处理级内施加。在一些实施方式中，所述相应线路特定的跃迁变化量包括跃迁幅度和跃迁方向(如施加在幅度上的正负号)。在一些实施方式中，给定线路特定的跃迁变化量通过如下方式生成：生成与接收码字的重新生成符号以及先前接收码字的重新生成符号相对应的多个信号；以及随即在与所述接收码字的重新生成符号相对应的信号和与所述先前接收码字的重新生成符号相对应的信号之间形成信号差220。在此类实施方式中，所述时偏控制电路包括用于生成与所述接收码字和先前接收码字的重新生成符号相对应的多个信号的本地编码器210和212，而本地编码器210和212用于分别重新编码相应各组子信道输出140/142/144和160/162/164。
在一些实施方式中，当前和先前子信道数据码字均由本地编码器(如ENRZ编码器)处理，以获得针对相应单元间隔的等效线路信号。在至少一种实施方式中，如图5所示，所述时偏控制电路可包括将八种可能的输入组合方式转换为四个等效线路信号值(对于ENRZ码，这些信号值可例如以由四个可能的双比特值组成的符号码集表示)的状态变化查找表(LUT)510。在另一实施方式中，所述转换对象可以为四个模拟信号，每一信号均可存在四种可能的取值。无论如何表示，均通过将信号差220减去所述两组线路值而产生与四条线路在所述两个单元间隔之间的跃迁幅度和方向相对应的四个线路特定的跃迁变化量225。
在一些实施方式中，所述时偏控制电路用于将所述多个线路特定的时偏控制信号当中的每一线路特定的时偏控制信号提供给与所述多线路总线的多条线路中的相应线路连接的相应线路时偏调节电路，即图1所示的延迟元件110/112/114/116。在一些此类实施方式中，每一线路时偏调节电路可包括多个电容性元件，而且每一线路特定的时偏控制信号可由多个比特组成，每一比特均将所述多个电容性元件中的相应电容性元件选择性地连接至所述相应线路，以对该相应线路的线路特定的时偏进行调节。
如上所述，所述线路特定的跃迁变化量、MIC输入系数分量及过早/过晚指示分量用于生成子信道特定的时偏测量信号，这些信号组合后生成与线路信号可能的定时特性相对应的线路特定的时偏控制信号。通过将多个子信道特定的时偏测量信号组合，可以准确预测每一线路的时偏。
根据一些实施方式，线路特定的时偏控制电路200图示为用于执行针对一条特定线路W1的指示票的更新处理。从每一子信道输出获得的过早/过晚指示分量170/172/174与与所述线路对所述子信道输出的贡献度相应的MIC输入系数以及针对该线路计算出的线路特定的跃迁变化量相乘。相应地，乘法器250接收子信道1的过早/过晚指示分量170，与线路1相应的MIC输入系数分量MIC1由子信道1的关联MIC 702接收(从式1和图7可知为“+1”)，W1线路针对性跃迁变化量W1Δ接收自所述一组线路特定的跃迁变化量225。需要注意的是，乘法器250无需采用完整的多变量乘法函数；过早/过晚指示分量170可以为两个可能取值(1比特)的二进制或数字表示形式；所述线路幅度可以为四个可能取值(2比特)当中的一个；所述MIC输入系数分量为常数“+1”或“-1”(1比特)。因此，在全数字实施方式中，布尔运算只需最多输入1+2+1＝4个比特并产生由数个结果比特构成的子信道特定的时偏测量信号即可，而在模拟实施方式中，所述“组合”可例如由具有多个固定输入权重的差分放大器完成。如上所述，在一些实施方式中，每一MIC输入系数分量可表示为两个或更多个比特。例如，在上述透翅码中，每一MIC输入系数分量可表示为涵盖(±1，+1/2，±1/3)这五个可能的输入系数分量的3个比特。可以注意到的是，式2定义的透翅码矩阵的五个子信道当中的四个子信道具有多个零元素。带有零元素的子信道表示该子信道仅由所述多线路总线的线路子组承载，对其余的线路不产生作用。在采用对称电路布局的一些实施方式中，乘法器(如250，251，252)可构造为向未与给定线路连接的子信道MIC施加MIC输入加权系数“0”。例如，参考式2，子信道MIC 2的对应矩阵的第三行：
[1/2,-1,1/2,0,0,0]
由总线路数为六的所述多线路总线的三条线路承载。因此，MIC2的乘法器对线路w1的线路特定的时偏控制电路的MIC输入加权系数可以为“1/2”，对线路w2的线路特定的时偏控制电路的MIC输入加权系数可以为“-1”，对线路w3的线路特定的时偏控制电路的MIC输入加权系数可以为“1/2”，对线路w4、w5、w6的线路特定的时偏控制电路的MIC输入加权系数可以为“0”。
在替代实施方式中，给定线路可仅针对与该给定线路相关联的子信道设置乘法器。例如，由于上述透翅码的第一、第二和第五子信道的第一个元素均为非零元素，因此该透翅码的线路w1可包括用于生成针对第一子信道[1,0,-1,0,0,0]、第二子信道[1/2,-1,1/2,0,0,0]以及第五子信道[1/3,1/3,1/3,-1/3,-1/3,-1/3]的子信道特定的时偏测量信号的乘法器。
类似地，乘法器251针对子信道2，利用子信道2的关联MIC 704接收的与线路1相对应的过早/过晚指示分量172和MIC2输入系数分量实施与上述同等的计算；乘法器253针对子信道3，利用子信道3的关联MIC 706接收的与线路1相对应的过早/过晚指示分量174和MIC3输入系数分量实施与上述同等的计算。
如图所示，存在有效过早/过晚指示分量的子信道的有条件求和操作由跃迁逻辑门240，241，242实施，这些逻辑门还允许子信道特定的时偏测量信号与已有或原有的线路1总指示票数一道进入组合器260。出于方便性，图示模拟器适于模拟组合器实施方式的情形，而等效的数字组合器以有效性确定信号为各求和分量的使能条件。所述原有指示票数与线路特定的时偏控制信号的求和结果作为线路1的新的总指示票数。
线路特定的时偏控制电路201，202，203分别以图示各输入信号以及正在接受处理的子信道/线路组合的相应MIC输入系数，对线路W2，W3，W4实施相同的计算，
图6为时偏控制电路的详细框图，其中，原有线路指示票数由级联求和电路640/641/642利用线路特定的控制信号进行递增式更新，以生成新的线路指示票数。在此类实施方式中，每一子信道特定的时偏测量信号均在当逻辑异或门325/326/327的输出值表示相应子信道已经历跃迁时才施加。
该时偏检测算法的一种实施方式的伪代码文本见附录I，图4为根据一些实施方式的方法400的流程图。如图4所示，方法400包括：接收402与多线路总线的多条线路中的码字的符号相对应的多个信号；随之，以与所述多线路总线的多条线路连接的多个多输入比较器(MIC)生成多个子信道输出；生成404多个线路特定的时偏控制信号，所述多个线路特定的时偏控制信号当中的每一线路特定的时偏控制信号通过将(i)与正在经历跃迁的相应子信道输出相关联的一个或多个子信道特定的时偏测量信号与(ii)相应线路特定的跃迁变化量组合的方式生成；将所述多个线路特定的时偏控制信号提供406分别给相应的线路时偏控制元件，以调节线路特定的时偏。
在一些实施方式中，所述相应线路特定的跃迁变化量包括跃迁幅度和跃迁方向。
在一些实施方式中，所述方法包括：通过生成与接收码字的重新生成符号以及先前接收码字的重新生成符号相对应的多个信号，并且在与所述接收码字的重新生成符号相对应的信号和与所述先前接收码字的重新生成符号相对应的信号之间形成信号差220，生成所述相应线路特定的跃迁变化量。在一些此类实施方式中，生成与接收码字以及先前接收码字的重新生成符号相对应的多个信号包括：例如通过以本地编码器210和212，重新编码相应各组子信道输出。
在一些实施方式中，每一子信道特定的时偏测量信号包括基于相应子信道输出140/142/144获得的相应过早/过晚指示分量170/172/174。在一些实施方式中，每一子信道特定的时偏测量信号包括相应的MIC输入加权系数分量。
在一些实施方式中，所述多个线路特定的时偏控制信号当中的每一线路特定的时偏控制信号提供给与所述多线路总线的多条线路当中的相应线路连接的相应线路时偏调节电路。在一些实施方式中，每一线路时偏调节电路包括多个电容性元件，其中，每一线路特定的时偏控制信号包括多个比特，每一比特均将所述多个电容性元件中的相应电容性元件选择性地连接至所述相应线路，以对该相应线路的线路特定的时偏进行调节。
在一些实施方式中，所述方法还包括：通过将多个先前解码子信道输出与所生成的多个子信道输出相比较而确定正在经历跃迁的子信道输出。在一些此类实施方式中，将所述多个先前检测到的子信道输出与所生成的多个子信道输出相比较包括：分别在所生成的多个子信道输出140/142/144当中的子信道输出与所述先前检测到的子信道输出160/162/164当中的相应子信道输出之间实施子信道特定的异或运算230/231/232。
线路时偏校正
本领域已有多种在连续时间模拟信号路径中引入延迟的已知方法，包括：含固定和/或可变R、L、C元件的无源和有源延迟线路；调整电源电流、偏置电流或模拟增益处理级的负载；改变模拟处理级内电路节点的电容性和/或电阻性负载；等等。任何此类方法均可应用于多线路接收器的各个线路信号链路，以促进信号有效到达时间的均衡，从而最大程度减小所觉察到的信号时偏。
在可以进行双向通信的情形中，可以使用某种协议将所觉察到的信号时间差作为线路特定的时偏控制信号传输给发送器，以供其随后发送具有不同时间偏移量的各个线路信号，以最大程度减小接收信号到达时间的差异。
为了描述的简单性，以下对时偏检测的描述仅假设能够通过改变各个线路信号有效到达时间而减小或消除时偏的情形，所述有效到达时间的改变例如，但不限于，通过在延迟手段或接收器或发送器内的位置方面，在所述线路信号路径引(图1中的110，112，114，116)中引入可配置延迟而实现。本领域已知的其他时偏消除方法可结合此处所述时偏检测方案同等应用于此。
与现有时钟数据对齐电路一致，当所有线路的总指示票数为较大的正数或负数时，其一般表示采样时钟相位需要调整。在至少一种实施方式中，按照现有方法从所有CDR采样器结果分别获得求和结果，并将该求和结果用于时钟相位的控制。当系统的总指示票数贡献源头随时间消除后，各条线路的总指示票数倾向于仅表示线路时偏，而非总的时钟相位误差。在一些实施方式中，时钟相位的控制按照如下方式设计：到达时间最晚的线路信号无需额外引入延迟，而较早到达的线路信号路径中通过引入各种信号延迟而实现上述时偏削减目的。
在一些实施方式中，所述延迟变更操作在对线路指示票数进行加总时实施。在其他实施方式中，所述延迟变更操作作为周期性调整活动，并且/或者作为初始化、校准或特别调用的调整操作的一部分分别实施。
所述计票过程中的重构、重组及性能优化操作按照上述实施方式进行。需要注意的是，线路跃迁严格根据当前和先前检测的数据D(t)和D(t-1)值确定的方式仅为具体一例，但是在改进实施方式中，还可预先计算出当前和先前子信道输出的所有组合方式的相应线路跃迁，以加快计票所需的计算。在一种实施方式中，部分或全部上述操作可实施为由CPU执行的软件、有限状态机的步骤或钟控或非钟控数字逻辑。在一些实施方式中，针对多条线路和/或多条子信道同步(即基本并行)计算指示票数，而非像某些实施例一样，为了描述的方便性而采取按顺序计算的方式。
类似地，一些实施方式在对同时报告有效CDA采样值的采集的多条子信道的处理方式方面彼此不同。在最低限度实施方式中，可仅计算和累加得自一个此类子信道的给定接收单元间隔的线路指示票，而其他变形实施方式包括：对子信道进行随机选择；对子信道进行循环选择；对特定顺序下的首个子信道进行选择；等等。在设计更为精良的实施方式中，可对得自具有有效CDA采样值的一个以上子信道的同一接收单元间隔的线路指示票进行计算和累加。在其他实施方式中，也可对算出的线路指示票直接使用，而非保持随时间滚动的总票数。指示票可表示为带正负号或不带正负号的整数、一元字符串或比特数组、模拟电压等。
附录I
Figure BDA0002896797570000181

Claims (15)

1.一种方法，其特征在于，包括：
接收与多线路总线的多条线路中的码字的符号相对应的多个信号，并且通过与所述多线路总线的所述多条线路连接的多个多输入比较器以响应的方式生成多个子信道输出；
生成多个线路特定时偏控制信号，其中，所述多个线路特定时偏控制信号当中的每一个线路特定时偏控制信号是通过将(i)与正在经历跃迁的相应的子信道输出相关联的一个或多个子信道特定时偏测量信号与(ii)相应的线路特定跃迁变化量进行组合来生成的；以及
将所述多个线路特定时偏控制信号分别提供给相应的线路时偏控制元件，以对线路特定时偏进行调节。
2.如权利要求1所述的方法，其特征在于，相应的所述线路特定跃迁变化量包括跃迁幅度和跃迁方向。
3.如权利要求1所述的方法，其特征在于，还包括通过以下步骤来生成相应的所述线路特定跃迁变化量：
生成与接收码字的重新生成符号以及先前接收码字的重新生成符号相对应的多个信号，以及
在与所述接收码字的重新生成符号相对应的信号和与所述先前接收码字的重新生成符号相对应的信号之间形成信号差。
4.如权利要求1所述的方法，其特征在于，每一个子信道特定时偏测量信号包括基于相应的所述子信道输出所获得的相应的早/晚指示分量。
5.如权利要求1所述的方法，其特征在于，每一个子信道特定时偏测量信号包括相应的多输入比较器输入加权系数分量。
6.如权利要求1所述的方法，其特征在于，所述多个线路特定时偏控制信号当中的每一个线路特定时偏控制信号提供给与所述多线路总线的所述多条线路当中的相应的线路连接的相应的线路时偏调节电路。
7.如权利要求1所述的方法，其特征在于，所述多个线路特定时偏控制信号经反向信道提供给发送器电路，以对所述多线路总线中的后续信号的信号传输时间进行调节。
8.一种装置，其特征在于，包括：
多个多输入比较器，用于接收与多线路总线的多条线路中的码字的符号相对应的多个信号，并且以响应的方式生成多个子信道输出；
时偏控制电路，用于生成多个线路特定时偏控制信号，其中，所述多个线路特定时偏控制信号当中的每一个线路特定时偏控制信号是通过将(i)与正在经历跃迁的相应的子信道输出相关联的一个或多个子信道特定时偏测量信号与(ii)相应的线路特定跃迁变化量进行组合来生成的；以及
多个线路时偏控制元件，用于接收所述多个线路特定时偏控制信号，并且对线路特定时偏进行调节。
9.如权利要求8所述的装置，其特征在于，相应的所述线路特定跃迁变化量包括跃迁幅度和跃迁方向。
10.如权利要求8所述的装置，其特征在于，所述时偏控制电路用于通过以下步骤来生成相应的所述线路特定跃迁变化量：
生成与接收码字的重新生成符号以及与先前接收码字的重新生成符号相对应的多个信号，以及
在与所述接收码字的重新生成符号相对应的信号和与所述先前接收码字的重新生成符号相对应的信号之间形成信号差。
11.如权利要求8所述的装置，其特征在于，每一个子信道特定时偏测量信号包括基于相应的所述子信道输出所获得的相应的早/晚指示分量。
12.如权利要求8所述的装置，其特征在于，每一个子信道特定时偏测量信号包括相应的多输入比较器输入加权系数分量。
13.如权利要求8所述的装置，其特征在于，所述时偏控制电路用于将所述多个线路特定时偏控制信号当中的每一个线路特定时偏控制信号提供给与所述多线路总线的所述多条线路当中的相应的线路连接的相应的线路时偏调节电路。
14.如权利要求8所述的装置，其特征在于，所述时偏控制电路用于通过识别包含至少一个先前解码子信道输出在内的一系列子信道输出的跃迁模式来确定正在经历跃迁的子信道输出。
15.如权利要求8所述的装置，其特征在于，所述多个线路时偏控制元件位于发送器的一组驱动器内，其中，所述多个线路特定时偏控制信号经反向信道传送至所述发送器。
CN201980047080.7A 2018-06-11 2019-06-07 正交差分向量信令码的时偏检测和校正 Pending CN112868207A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862683440P 2018-06-11 2018-06-11
US62/683,440 2018-06-11
PCT/US2019/036169 WO2019241080A1 (en) 2018-06-11 2019-06-07 Skew detection and correction for orthogonal differential vector signaling codes

Publications (1)

Publication Number Publication Date
CN112868207A true CN112868207A (zh) 2021-05-28

Family

ID=67138037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980047080.7A Pending CN112868207A (zh) 2018-06-11 2019-06-07 正交差分向量信令码的时偏检测和校正

Country Status (5)

Country Link
US (4) US10601574B2 (zh)
EP (1) EP3804246B1 (zh)
KR (3) KR102389071B1 (zh)
CN (1) CN112868207A (zh)
WO (1) WO2019241080A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
KR102389071B1 (ko) 2018-06-11 2022-04-22 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
CN114710253A (zh) * 2017-07-04 2022-07-05 康杜实验室公司 多线路时偏的测量和校正方法及装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US8660020B2 (en) 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
CN102396170A (zh) 2009-04-16 2012-03-28 日本电气株式会社 检测并行信号之间时滞的方法和系统
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8159377B2 (en) 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8751880B2 (en) 2011-10-11 2014-06-10 Broadcom Corporation Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor
US9275013B2 (en) * 2012-03-16 2016-03-01 Qualcomm Incorporated System and method for analysis and reconstruction of variable pulse-width signals having low sampling rates
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
KR102241045B1 (ko) * 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
CN110266615B (zh) 2014-02-02 2022-04-29 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
KR101943048B1 (ko) * 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
JP6498912B2 (ja) * 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
WO2016210445A1 (en) * 2015-06-26 2016-12-29 Kandou Labs, S.A. High speed communications system
US9577815B1 (en) * 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10347283B2 (en) * 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
KR102389071B1 (ko) * 2018-06-11 2022-04-22 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
CN114710253A (zh) * 2017-07-04 2022-07-05 康杜实验室公司 多线路时偏的测量和校正方法及装置

Also Published As

Publication number Publication date
KR102497840B1 (ko) 2023-02-07
WO2019241080A1 (en) 2019-12-19
US11368278B2 (en) 2022-06-21
US11716190B2 (en) 2023-08-01
US10601574B2 (en) 2020-03-24
US20210160044A1 (en) 2021-05-27
EP3804246B1 (en) 2023-08-16
KR20230025030A (ko) 2023-02-21
KR20210019512A (ko) 2021-02-22
US20200228302A1 (en) 2020-07-16
KR20220050246A (ko) 2022-04-22
KR102389071B1 (ko) 2022-04-22
US20220321319A1 (en) 2022-10-06
US10911212B2 (en) 2021-02-02
EP3804246A1 (en) 2021-04-14
KR102541227B1 (ko) 2023-06-08
US20190379523A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
US9083576B1 (en) Methods and systems for error detection and correction using vector signal prediction
CN113767602B (zh) 操作过程中的采样器偏移校准
CN111149308B (zh) 多线路时偏的测量和校正方法
CN105993151B (zh) 低isi比低功率芯片间通信方法和装置
CN111868661B (zh) 多线路时偏校正方法和系统
CN106797352B (zh) 高信噪特性向量信令码
EP3672176B1 (en) Clock-embedded vector signaling codes
CN114553261B (zh) 用于生成判定反馈均衡补偿误码计数的方法
US11716190B2 (en) Skew detection and correction for orthogonal differential vector signaling codes
KR101300659B1 (ko) 등화기를 갖는 수신기 및 그것의 등화방법
US8615062B2 (en) Adaptation using error signature analysis in a communication system
US9014313B2 (en) Error signature analysis for data and clock recovery in a communication system
US7177352B1 (en) Pre-cursor inter-symbol interference cancellation
CN113728552B (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210528