KR102389071B1 - 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정 - Google Patents

직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정 Download PDF

Info

Publication number
KR102389071B1
KR102389071B1 KR1020217000680A KR20217000680A KR102389071B1 KR 102389071 B1 KR102389071 B1 KR 102389071B1 KR 1020217000680 A KR1020217000680 A KR 1020217000680A KR 20217000680 A KR20217000680 A KR 20217000680A KR 102389071 B1 KR102389071 B1 KR 102389071B1
Authority
KR
South Korea
Prior art keywords
wire
sub
channel
specific
skew control
Prior art date
Application number
KR1020217000680A
Other languages
English (en)
Other versions
KR20210019512A (ko
Inventor
알리 호르마티
Original Assignee
칸도우 랩스 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸도우 랩스 에스에이 filed Critical 칸도우 랩스 에스에이
Priority to KR1020227012716A priority Critical patent/KR102497840B1/ko
Publication of KR20210019512A publication Critical patent/KR20210019512A/ko
Application granted granted Critical
Publication of KR102389071B1 publication Critical patent/KR102389071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

멀티-와이어 버스의 복수의 와이어 상의 코드워드의 심볼들에 대응하는 복수의 신호를 수신하고, 이에 응답하여 상기 멀티-와이어 버스의 복수의 와이어에 연결된 복수의 MIC(multi-input comparator)를 사용하여 복수의 서브-채널 출력을 생성하고, 복수의 와이어-특유의 스큐 제어 신호를 생성하고 - 상기 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호는 (i) 전이를 겪은 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정 신호와 (ii) 대응하는 와이어-특유의 전이 델타를 조합하여 생성됨 - , 상기 복수의 와이어-특유의 스큐 제어 신호를 각자의 와이어-스큐 제어 요소에 제공하여 와이어-특유의 스큐를 조정하기 위한 방법들 및 시스템들이 설명된다.

Description

직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
관련 출원에 대한 상호 참조
이 출원은 Ali Hormati 명의로 2018년 6월 11일에 출원된, 발명의 명칭이 "Skew Detection and Correction for Orthogonal Differential Vector Signaling Codes"인 미국 가출원 제62/683,440호의 우선권을 주장하며, 해당 출원은 사실상 그 전체가 인용에 의해 본 명세서에 포함된다.
참고 문헌들
다음의 선행 출원들은 사실상 그 전체가 인용에 의해 본 명세서에 포함된다:
Harm Cronie 및 Amin Shokrollahi 명의로 2010년 5월 20일에 출원 제12/784,414호로서 출원되고 2016년 3월 15일에 발행된, 발명의 명칭이 "Orthogonal Differential Vector Signaling"인 미국 특허 제9,288,089호(이하에서 [Cronie]로서 식별됨).
Amin Shokrollahi, Ali Hormati, 및 Roger Ulrich 명의로 2015년 5월 2일에 출원 제14/612,241호로서 출원되고 2015년 8월 4일에 발행된, 발명의 명칭이 "Method and Apparatus for Low Power Chip-to-Chip Communications with Constrained ISI Ratio"인 미국 특허 제9,100,232호(이하에서 [Shokrollahi]로서 식별됨).
Richard Simpson, Andrew Stewart, 및 Ali Hormati 명의로 2015년 10월 29일에 출원된, 발명의 명칭이 "Clock Data Alignment System for Vector Signaling Code Communications Link"인 미국 특허 출원 제14/926,958호(이하에서 [Simpson]으로서 식별됨).
Ali Hormati 및 Richard Simpson 명의로 2017년 4월 28일에 출원된, 발명의 명칭이 "Clock Data Recovery Utilizing Decision Feedback Equalization"인 미국 특허 출원 제15/582,545호(이하에서 [Hormati]로서 식별됨).
Roger Ulrich, Armin Tajalli, Ali Hormati, 및 Richard Simpson 명의로 2017년 7월 4일에 출원된, 발명의 명칭이 "Method for Measuring and Correcting Multi-wire Skew"인 미국 특허 출원 제15/641,313호(이하에서 [Ulrich]로서 식별됨).
증가된 통신 대역폭에 대한 필요로 인해 통신 속도가 점진적으로 증가하였고, 단일 와이어 직렬 채널 속도가 현재는 초당 수십 기가비트로 측정된다. 이상적으로는, 멀티와이어 통신 채널은 다수의 채널 요소들에 걸쳐 병렬로 데이터의 전체 "워드들"을 송신함으로써 훨씬 더 많은 대역폭을 전달할 수 있지만, 그러한 방식들은 다양한 채널 요소들의 차동 전파 지연들에 의해 불가피하게 제한된다. 다양한 데이터 요소들에 대한 도착 시간의 변화들이 채널에 대한 송신 단위 간격의 상당한 비율이 됨에 따라, 전체 유효 데이터 워드가 캡처될 수 있는 시간 창이 줄어들고, 결국 닫힌다.
이상적인 세계에서는, 멀티와이어 통신 수신기가 각각의 개별 와이어 입력 상에 상세한 진폭 및 타이밍 검출 장치를 포함하여, 신호 강도 또는 타이밍의 모든 변화가 측정, 분석, 및 완화될 수 있다. 유감스럽게도, 현실 세계 시스템들은 전력, 복잡성 및 속도에 대한 제약들 하에서 동작하여, 임의의 그러나 가장 필수적인 검출 컴포넌트들의 도입을 좌절시킨다. 실제로는, 멀티와이어 수신기가 데이터 채널을 포함하는 각각의 와이어, 와이어 쌍, 또는 와이어 그룹으로부터 수신 데이터를 캡처하는 샘플러, 및 수신 클록 동기화를 유지하기 위한 어떤 최소의 수단으로 제한될 수 있다. 따라서, 입력 신호들 사이의 차동 전파 시간 또는 "스큐"의 영향들은, 문제가 어떻게 완화할 수 있는지에 대한 어떤 추가적인 정보도 없이, 감소된 신호 품질로서, 특히 시간-대-진폭 수신 신호 "아이(eye)" 다이어그램에서 아이 오프닝(eye opening)의 수평 감소로서 경험될 수 있다.
일 예로서, 단일 차동 라인 수신기에서 종단되는 2 와이어 차동 회로를 생각해보자. 2개의 와이어 중 하나가 다른 하나와는 상당히 다른 전파 시간을 가진다면, 차동 라인 수신기 출력이 유효한 시간 간격이 감소될 것이지만, 2개의 입력 신호 경로 중 어느 것이 문제인지를 아는 방법은 없다. 일반적으로 수신 와이어 신호 경로들에 조정 가능한 지연 요소들을 포함하고, 최대 신호 품질을 위해 해당 신호 경로들을 "튜닝" 하려고 하는 시행착오의 지연 조정들과 조합된, 다양한 솔루션들이 이 기술분야에서 제안되었다.
이 상황은 수신 신호 전이들에서 수신 클록 정보를 유도하는 수신기들에 대해 다소 더 좋다. 임의의 수신 신호 채널에서 전이들이 발생할 수 있으므로, 각각의 채널은, 입력 신호 전이들에 대해, 로컬 샘플링 클록 소스에 대해 "조기/후기(early/late)" 피드백을 제공하도록 전형적으로 구성된 추가 샘플러로 구성된, 어떤 최소의 클록-데이터-정렬(clock-data-alignment) 또는 CDR 장치를 전형적으로 포함할 것이다. 그러나, 위의 차동 수신기 예에 의해 보여진 바와 같이, 수신 채널 당 하나의 타이밍 데이터는 타이밍 오류들의 소스를 개별 와이어 경로 레벨로 명확하게 분해(resolve)하기에는 충분하지 않을 수 있다.
멀티와이어 통신 채널에서, 신호 와이어들 사이의 차동 지연 특성들(스큐)은 수신 신호 품질의 저하로 이어질 수 있다. 검출된 데이터 신호들로부터 유도된 타이밍 정보가 특정 와이어 입력 지연들과 상관되어, 스큐 보정을 용이하게 하는 방법 및 장치가 설명된다.
멀티-와이어 버스(multi-wire bus)의 복수의 와이어 상의 코드워드(codeword)의 심볼들에 대응하는 복수의 신호를 수신하고, 이에 응답하여 상기 멀티-와이어 버스의 복수의 와이어에 연결된 복수의 MIC(multi-input comparator)를 사용하여 복수의 서브-채널 출력을 생성하고, 복수의 와이어-특유의 스큐 제어 신호(wire-specific skew control signals)를 생성하고 - 상기 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호는 (i) 전이를 겪은(undergo) 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정 신호(sub-channel specific skew measurement signal)와 (ii) 대응하는 와이어-특유의 전이 델타를 조합하여 생성됨 - , 와이어-특유의 스큐를 조정하기 위해 상기 복수의 와이어-특유의 스큐 제어 신호를 각자의 와이어-스큐 제어 요소에 제공하기 위한 방법들 및 시스템들이 설명된다.
도 1은 일부 실시예들에 따른 수신기 실시예의 블록도이다.
도 2는 일부 실시예들에 따른 장치에 대한 회로도이다.
도 3은 수신 신호로부터 데이터 샘플 및 타이밍 샘플을 획득하는 수신기의 일 실시예를 도시하는 블록도이다.
도 4는 일부 실시예들에 따른 프로세스를 예시하는 블록도이다.
도 5는 일부 실시예들에 따른 상태-변경 룩업 테이블을 이용하는 스큐 제어 회로의 블록도이다.
도 6은 일부 실시예들에 따른 스큐 제어 회로의 블록도이다.
도 7은 일부 실시예들에 따른 MIC(multi-input comparator) 회로망의 블록도이다.
직교 차동 벡터 시그널링 코드(Orthogonal Differential Vector Signaling codes, ODVS)는 고속 멀티와이어 통신 시스템들에서 사용하기에 특히 적합한 것으로 [Cronie]에 기술되어 있다. 하나의 공통 해석에서, ODVS는 개선된 성능과 견고성을 제공하는 워드-지향 인코딩/디코딩 방법으로 취급되었다; 데이터 워드들은 ODVS 코드워드들로 인코딩되고, 그러한 코드워드가 단위 간격 당 하나씩, 다수의 신호 와이어들 상에서 본질적으로 병렬로 송신되고, 수신기는 후속하여 해당 코드워드들을 검출하고 그것들을 디코딩하여 데이터를 복구한다. 이 관점에서, 채널 스큐로도 알려진 차동 와이어 전파 시간은 완전하고 유효한 코드워드들의 검출을 방해하고, 따라서 통신 속도에 대한 상한을 도입하는 것으로 간주될 수 있다.
대안적인 관점에서, 각각의 ODVS 코드워드는, 송신되고 있는 전체 데이터 워드의 하나의 데이터 요소에 의해 각각 변조되는, 다수의 독립적인(예를 들어, 직교) 서브-채널 신호들의 합계로 해석될 수 있다. 사용되고 있는 특정 ODVS 코드에 따라, 각각의 서브-채널은 전체 멀티와이어 채널의 상이한 와이어 그룹들에 의해 영향을 받을 수 있고, 따라서 별개의(그리고 따라서, 독립적으로 측정 가능하고 처리 가능한) 스큐 특성들을 가질 수 있다.
ODVS 코드는 행렬에 의해 기술되고 정의된다. 행렬의 각각의 행은 하나의 서브-채널을 포함하는 가중 신호 요소(weighted signal element)들의 벡터로서 해석될 수 있고, 각각의 열은 멀티와이어 통신 채널의 하나의 와이어를 나타낸다. 따라서 개별 와이어 신호는 다른 와이어 신호들과의 다양한 조합들로 다수의 서브-채널 결과들에 기여할 수 있다.
제한을 암시하지 않고, 후속 예들에서는 Enhanced Non-Return-to-Zero 또는 ENRZ 코드로도 알려진, [Cronie]의 H4 코드가 사용될 것이다. ENRZ는 4 와이어 채널을 통한 송신을 위해 3개의 데이터 비트를 인코딩한다. 그것의 정의 행렬은 다음과 같다:
Figure 112021002654105-pct00001
그리고 3개의 비트 D0, D1, D2의 인코딩은 해당 비트들을 하다마드(Hadamard) 행렬 H4와 곱하여 4개의 출력 값을 획득하는 것에 의해 획득될 수 있다.
워드-지향 관점에서, 3 비트 데이터 워드 D<2:0>를 이 행렬과 곱하여 데이터를 출력 값들 [A, B, C, D]를 나타내는 4 값 코드워드로 인코딩한다.
대안적인 서브-채널 관점에서, 행렬의 최상위 벡터는, 본 명세서에서 사용되지 않는, 공통 모드 시그널링에 대응하는 것으로 기술된다. 다음 3개의 벡터 각각을 데이터 비트들 D0, D1, D2 중 하나와 곱하여 3개의 변조된 서브-채널을 생성하고, 그 후 이것들을 함께 합계하여 출력 값들 A, B, C, D를 생성한다.
후속하여 ODVS 코드의 다른 예로서 [Shokrollahi]의 Glasswing 코드도 참조될 것이다. Glasswing은 6 와이어 채널을 통한 송신을 위해 5개의 데이터 비트를 인코딩하고, 다음 행렬에 의해 기술된다:
Figure 112021002654105-pct00002
[Cronie]에 의해 교시된 바와 같이, ODVS는 수신 신호들을 인코딩 행렬의 역행렬과 곱하는 것에 의해 디코딩될 수 있다. [Shokrollahi]는 이 연산을 수행하는 하나의 효율적인 수단은 MIC(multi-input comparator)들을 사용한다는 것을 추가로 교시한다. 각각의 MIC는 역행렬 또는 검출 행렬에서 해당 서브-채널에 대한 가중치들의 벡터로부터 유도된 가중 입력 요소들의 선형 합계를 계산한다. 따라서, ENRZ 서브-채널들을 검출하는 MIC들의 세트가 다음 수학식들에 의해 기술될 수 있다:
Figure 112021002654105-pct00003
Figure 112021002654105-pct00004
Figure 112021002654105-pct00005
일 실시예에서, 이들 수학식은 4-입력 차동 증폭기의 3개의 인스턴스로서 아날로그 로직에서 효율적으로 구현될 수 있고, 각각의 증폭기는 모두 동등한 가중치인 2개의 반전 입력 및 2개의 비반전 입력을 갖는다. 수학식 3, 수학식 4, 및 수학식 5를 살펴보는 것에 의해 명백한 바와 같이, 와이어 입력 신호들 A, B, C, D 각각은, 고유하고 직교하는 조합으로, 각각의 검출된 서브-채널 결과들 R0, R1, R2에 기여한다. 도 7은 수학식 3, 수학식 4, 및 수학식 5를 각각 구현하기 위한 MIC들(702/704/706)의 회로망을 예시한다. 도 7에서, 와이어 W1은 'A'에 대응하고, 와이어 W2는 'B'에 대응하고, 와이어 W3은 'C'에 대응하고, 와이어 W4는 'D'에 대응한다.
예시적인 실시예
제한을 암시하지 않고 설명을 위해, ENRZ 데이터 수신기를 예시하는 도 1의 실시예가 예로서 사용될 것이다. 본 명세서에서 와이어 1, 와이어 2, 와이어 3, 와이어 4로서 식별된, 4개의 수신된 입력 신호는 이 기술분야에 공지된 바와 같이 추가로 증폭되고, 주파수 의존적 등화(frequency-dependent equalization) 등을 겪었을 수 있다. 후속 설명들에 따른 스큐 완화의 일 예로서, 개별 조정 가능한 또는 구성 가능한 신호 지연 요소들(110, 112, 114, 116)이 와이어 신호 경로들에 삽입되어, 지연된 와이어 신호들(111, 113, 115, 117)을 야기하였고, 이들은 그 후 3개의 멀티-입력 비교기(Multi-Input Comparator)(120, 122, 124)에 입력된다. 이전에 설명된 바와 같이, 이들 MIC는 3개의 ENRZ 서브-채널 신호(121, 123, 125)를 검출하고, 이들은 그 후 Rx 샘플링 클록을 사용하여 샘플링되어(130, 132, 134) 수신된 서브-채널 출력들(140, 142, 144)을 생성한다.
후속하여 더 상세히 설명되는 바와 같이, 샘플러들은 서브-채널 신호들의 신호 전이들과 Rx 샘플링 클록 사이의 상대적 타이밍 관계의 표시를 제공하는 제2 샘플링된 값을 추가로 제공한다. 이들 제2 샘플링된 값들(각각, 170, 172, 174)은 후속하여 CDR 샘플링된 값들로 지칭될 것이다.
후속 설명들은 연속적인 이전 단위 간격들에서 수신된 서브-채널 출력들의 이력도 이용한다. 설명의 편의로서, 도 1은 이전 단위 간격(160, 162, 164)으로부터의 필적하는 서브-채널 출력들로서 유지되도록 클로킹된 래치들(150, 152, 154)에 의해 캡처되는 것으로서 현재 단위 간격에서 검출된 서브-채널 출력들(140, 142, 144)을 예시한다. 그러한 데이터 이력을 직접, 또는 데이터 이력 버퍼와 같은 다른 저장 수단, 또는 샘플링 클록에 의해 클로킹되는 D 플립 플롭들에 의해 제공하는 것으로 알려진 다른 수신기 아키텍처들 및 실시예들이 있어, 어떤 제한도 암시되지 않는다.
[Hormati]의 것과 유사한 하나의 샘플러 실시예의 더 상세한 예가 도 3에 예시되어 있다. 그것은 2개의 상이한 진폭 임계치에서 동시 발생의 시간-샘플링 동작들을 수행하는 2개의 데이터 샘플러(320), 및 데이터 샘플링 타이밍을 최적화하기 위해 CDR 샘플링된 값에 의해 그 위상이 조정될 수 있는 샘플링 클록을 생성하는 수신기 클록 시스템(370)에 의해 지원되는 투기적 DFE(350)의 적어도 하나의 스테이지를 포함한다.
이 기술분야에서 잘 이해되는 바와 같이, 투기적 샘플링 스테이지에 의해 사용되는 2개의 상이한 진폭 임계치는 이전 서브-채널 출력이 '1'이었다는, 또는 그것이 '0'이었다는 가정 하에서 원하는 데이터 슬라이싱 임계치에 대응한다. 이전 간격에 대한 실제 서브-채널 출력이 분해될 때, 적절한 샘플링된 결과는 검출된 서브-채널 출력으로서 수용되고, 다른 샘플링된 결과는 전형적으로 폐기된다. [Hormati]에 의해 기술된 바와 같이, 어떤 조건들 하에서는 다른 샘플링된 결과가 데이터 샘플링 클록이 조기인지 후기인지에 대한 표시로서 이용될 수 있는데, 이 지시는 데이터 샘플링 타이밍을 유지하기 위해 필요한 CDR 보정을 생성하는 데 필수적인 정보이다. 모든 수신된 데이터 샘플러들에 대해 공통 샘플링 클록이 사용되는 경우, 해당 CDR 보정은 모든 데이터 채널들로부터의 CDR 샘플링된 값들에 기초한 합계 또는 합의이다.
그러한 CDR 정보를 제공하는 수많은 다른 실시예들이 이 기술분야에 공지되어 있고 동등하게 적용 가능하다. 다른 예로서, 각각의 서브-채널은, 종래의 데이터 샘플러와 같이 단위 간격의 중간에서보다는, 각각의 단위 간격의 처음에 발생하는 샘플링 클록에 의해 제어되는 제2 샘플러를 포함할 수 있다. 그러한 소위 "더블 보레이트(double baud rate)" 구성에서는, 이 제2 샘플러가 이상적으로는 각각의 수신 단위 간격의 처음에 신호 전이들을 캡처하고, 따라서 샘플링 클록이 수신된 데이터 전이들과 동시 발생인지에 대한 표시를 제공하도록 구성된다.
조기/후기 검출
CDR 샘플러로부터 획득된 결과는 종종 구어체로 "조기/후기" 표시라고 불리지만[Simpson], 그것은 실제로는 "마지막 데이터/현재 데이터(last data/present data)"결과를 나타낸다. 즉, 샘플링 클록이 실제 신호 전이에 비해 "조기"이면, 샘플링되고 있는 신호가 아직 그것의 새로운 값으로 변경되지 않았기 때문에, 샘플 결과는 이전 단위 간격의 데이터와 동일할 것이다. 반대로, 샘플링 클록이 실제 신호 전이에 비해 "후기"이면, 샘플링되고 있는 신호가 이미 변경되었기 때문에, 샘플 결과는 현재 단위 간격의 데이터와 동일할 것이다. 따라서, 원시 샘플링된 값이 "조기 또는 후기" 신호라고 정확하게 불릴 수 있기 전에 수 개의 단계가 필요하다.
우선, 각각의 CDR 샘플러 결과에 자격을 부여하여, 그것이 실제로 전이 이벤트 또는 일부 전이 패턴과 연관되어 있는 것을 확인할 수 있다. 일부 실시예들에서, 이는 단순히 샘플링된 서브-채널이 전이를 겪었다면 '참(true)'인 부울 신호와 AND 연산되거나 달리 그 신호에 의해 게이팅될 것을 요구할 수 있다. 일 실시예에서는, 이전 및 현재 수신된 서브-채널 출력들을 XOR 연산함으로써 서브-채널 전이가 식별된다. 일부 실시예들에서는, 삼중항 패턴(triplet pattern)들 "100" 또는 "011"(또는 아마도 "110" 또는 "001" 또는 더 짧은 패턴들 "01" 및 "10", 또는 "1100" 또는 "0011"과 같은 더 긴 패턴들과 같은 신뢰할 수 있는 조기/후기 결정들을 위해 적합한 것으로 간주되는 다른 패턴들)과 같은 대안적인 전이 데이터 패턴들이 결정될 수 있고, 여기서 각각의 삼중항 패턴은 "이전, 현재, 다음" 신호 간격들에서의 서브-채널 출력 데이터 결정들에 대응한다. 그러한 삼중항 패턴들의 검출은, 예를 들어, 로직 3-입력 AND 게이트를 사용하여 수행될 수 있다. 식별된 삼중항 패턴 및 CDR 샘플은 CDR 샘플을 생성하기 위해 사용되는 샘플링 순간이, 아래에 설명된 바와 같이, 조기인지 후기인지를 결정하기 위해 사용될 수 있다.
샘플링된 결과에 자격이 부여되면, 그것을 서브-채널 출력과 상관시켜, 그것이 조기 또는 후기 타이밍을 나타내는지를 결정할 수 있다. 서브-채널 출력이 '0'에서 '1'로 전이했다면, 조기 샘플링(즉, 신호 전이들 전)은 '0'을 기록할 것인 반면, 후기 샘플링은 '1'을 기록할 것이다. 1 -> 0 전이에 대해서는 반대 상황이 적용된다. 따라서, "조기" 샘플링 클록은 현재 데이터 값과는 상이한 자격이 부여된 샘플링된 결과에 대응하는 반면, "후기" 샘플링 클록은 동일한 결과에 대응한다.
[Hormati]에 기술된 바와 같이, 다른 실시예들은, 유효 타이밍 표시자를 나타내기 위해 3개의 연속적인 서브-채널 출력이 샘플링된 결과에 대한 특정 패턴과 매칭할 것을 요구하는 것과 같이, 전이 타이밍 측정의 유효성에 대한 추가 제약을 부과할 수 있다. 그러한 실시예들에서, 그러한 패턴 매칭에 관련된 지연은 검출된 전이 이벤트에 대응하는 샘플링된 결과의 저장된 사본, 및 해당 전이의 직전 및 직후에 검출된 서브-채널 출력의 저장된 사본들을 사용하여 설명된 스큐 검출 계산들이 수행될 것을 요구할 수 있다.
설명의 혼동을 피하기 위해, 실시간 정보이든 저장된 사본들이든, 샘플링 클록에 대한 그것의 전이 타이밍을 평가하기 위해 검출된 서브-채널 s로부터 취해진 샘플의 후속 설명들에 대한 입력들은 CDR(s)라고 불릴 것이다; 시간 t(즉, 전이의 직후)에 서브-채널 s에서 검출된 서브-채널 출력은 data( s,t )라고 불릴 것이고; 시간 t - 1(즉, 전이의 직전)에서 서브-채널 s에서 검출된 서브-채널 출력은 data(s, t-1)이라고 불릴 것이다. 시간 t 및 t - 1에서 모든 서브-채널들에 걸쳐 검출된 대응하는 조합된 서브-채널 출력들 D<0:2>는 D(t) 및 D(t-1)이라고 불릴 것이다. 유사하게, 설명의 목적으로 CDR(s) 샘플의 유용성을 검증하는 자격 특성은 data(s, t)와 data(s, t-1) 사이의 XOR에 의해 일 예로서 검출 가능한, 서브-채널 s에서의 신호 전이인 것으로 가정될 것이다.
스큐 검출
앞서 기술된 바와 같이, ODVS 서브-채널 상의 검출된 데이터 신호는 일반적으로 다수의 와이어 신호들로부터 유도되고, 따라서 서브-채널 결과의 총 타이밍 오프셋은 그것의 컴포넌트 와이어 신호들 중 하나 이상의 와이어 신호의 스큐잉된 도착 시간들로부터 유사하게 유도된다. 서브-채널에 대한 각각의 와이어의 영향의 양 및 극성은 서브-채널 결과를 생성할 때 각각의 와이어 신호의 부호 있는 가중치의 함수이다. ENRZ 서브-채널 1을 예로서 사용하여, 수학식 4는 결과 R1의 검출된 0 -> 1 전이는 와이어 C 및/또는 와이어 D가 0 -> 1로 전이하였기 때문에(해당 와이어들은 결과에 긍정적인 기여를 하기 때문에) 발생할 수 있다는 것 및/또는 와이어 A 및/또는 와이어 B가 1 -> 0으로 전이한 것(해당 와이어들은 결과에 부정적인 기여를 제공하기 때문에)을 암시한다.
이전 CDR 계산과 달리, 단일 샘플러 측정은 ODVS 시스템에서 와이어-스큐를 결정할 때 단일 데이터 결과와 상관될 수 없는데, 그 이유는 주어진 와이어가 다수의 서브-채널들에 기여할 수 있고 각각의 서브-채널 결과가 다수의 와이어들의 기여를 반영할 수 있기 때문이다. 대신에, 간단한 "투표" 방식을 사용하여 시간 경과에 따른 이들 기여를 추적하여, 다수의 서브-채널들 및 다수의 와이어 전이들로부터의 결과들이 합의 결과들로 집계될 수 있게 한다. 예로서, 와이어 A와 와이어 B가 둘 다 시간 경과에 따라 서브-채널 1로부터 다수의 "후기" 투표들을 수신하지만, 필적하는 기간에 걸쳐 서브-채널 2도 와이어 A에 필적하는 수의 "조기" 투표들을 제공하고 와이어 B에 "후기" 투표들을 제공했다면, 전체적으로 이는 클록 전이가 와이어 B 상의 신호 전이보다 후기에 발생하고 있는 것 같이 보여서(해당 와이어에 대해 모든 투표들의 총합이 해당 방향에 있는 반면, 다른 와이어에 대해서는 투표들이 고르게 분할되기 때문에) 와이어 B 신호가 MIC들에 의해 사용되기 전에 그것에 추가 지연을 추가되어야 함을 암시한다.
서브-채널 출력들의 모든 가능한 조합들을 모든 가능한 와이어 신호 조합들에 매핑하는 완전한 ODVS "코드북"이 존재하기 때문에,(그리고 실제로 송신 실시예에서 이용되었을 가능성이 있기 때문에) 서브-채널 출력들의 현재 및 이 세트들에 대한 대응하는 와이어 상태들을 서브-채널 출력 세트를 검색하고 비교하여 해당 단위 간격들 사이의 각각의 와이어 전이의 크기(magnitude) 및 방향을 식별할 수 있다. 이는 "투표"가 그것의 와이어가 주어진 서브-채널에 부과하는 상대적인 가중치뿐만 아니라 타이밍이 잘못된 것으로 의심되는 전이의 실제 진폭에 비례할 수 있게 하는데, 그 이유는 큰 와이어 전이가 해당 와이어로부터 유도된 서브-채널 신호의 인지된 타이밍 오프셋에 미치는 영향이 작은 와이어 전이보다 작을 것이기 때문이다.
와이어 전이를 그것의 MIC 가중치와 곱하는 것도, 조기/후기 결정의 이전 예에서와 같이, 결과의 곱이 CDR 샘플링된 값과 직접 비교될 수 있게 한다는 점에 유의해야 한다. 일 실시예는 계산 편의를 위해 '0' 또는 '1' CDR 샘플링된 값들을 { -1, +1 }에 매핑한 다음, 자격이 부여된 결과를 갖는 각각의 서브-채널에 대해 그리고 해당 서브-채널에 기여하는 각각의 와이어에 대해, 매핑된 CDR 값을 해당 와이어 및 해당 서브-채널에 대한 MIC 가중치와, 그리고 와이어 전이의 양과 곱하는 것에 의해 그렇게 한다. 결과의 와이어 "투표"는 시간 경과에 따라 모든 그러한 투표들에 대한 누계 투표 총합(running vote total)에 추가된다.
[Ulrich]에 의해 기술된 스큐 측정 절차와 달리, 본 실시예들에 의해서는 수신된 "아이" 진폭 또는 폭의 측정이 요구되지 않고, 이것도 서브-채널 신호들에서의 검출된 타이밍 변화들과 원인이 되는 와이어 신호들에서의 도착 시간 변화들 사이에 직접 그리고 쉽게 계산된 상관 관계를 제공한다.
도 2는 도 1의 수신기에서 MIC들(120, 122, 및 124)로부터 획득된 신호 검출된 서브-채널 출력들을 사용하여, 하드웨어에서 스큐 검출 절차를 수행하는 실시예를 예시한다. 신호들인 서브-채널 출력들(140, 142, 144)은 각각 서브-채널들 1, 2, 및 3에서 현재 또는 가장 최근에 검출된 서브-채널 출력들이고, 160, 162, 164는 이전 단위 간격으로부터 래치된 동일한 신호들인 이전에 검출된 서브-채널 출력들이다. 따라서, 앞서 기술된 바와 같이, 현재 및 이전 값 서브-채널 출력들 사이의 XOR 연산(230, 231, 232)은 해당 단위 간격들, 즉, 대응하는 CDR 샘플링된 값에 자격이 부여된 것들 사이에 전이를 겪은 전이된 235, 236, 237 서브-채널 출력들을 식별한다.
일부 실시예들에서, 스큐 제어 회로(200)는 멀티-와이어 버스의 복수의 와이어 상의 코드워드의 심볼에 대응하는 복수의 신호(111/113/115/117)를 수신하도록 구성된 복수의 MIC(120/122/124)를 포함한다. 복수의 MIC는 수신된 신호들의 선형 조합들을 생성하도록 구성되고, 그것들은 복수의 서브-채널 출력(140/142/144)을 생성하기 위해 후속하여 샘플링될 수 있다. 일부 실시예들에서, 샘플러들(130/132/134)의 샘플링 동작은 MIC들(120/122/124) 각각의 일부로서 구현될 수 있다.
도 2의 스큐 제어 회로는 복수의 와이어-특유의 스큐 제어 신호의 각자의 와이어-특유의 스큐 제어 신호를 생성하도록 각각 구성되어 있는, 복수의 와이어-특유의 스큐 제어 회로(200/201/202/203)를 포함할 수 있다. 도 2에 도시된 바와 같이, 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호는 대응하는 와이어-특유의 스큐 제어 회로(예를 들어, 200)에 의해 (i) 전이를 겪은 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정들과 (ii) 대응하는 와이어-특유의 전이 델타를 조합하여 생성될 수 있다. 도 2에서, 각각의 승산기(250/251/252)는 하나 이상의 서브-채널 특정 스큐 측정 신호 중 하나를 생성하고, 전이 게이트들(240/241/242)는 어떤 서브-채널 특정 스큐 측정 신호가 전이들을 겪은 서브-채널들과 연관되는지를 식별한다. 도 2에서, 논리 XOR 게이트들(230/231/232)는 현재 단위 간격(140/142/144)에서 검출된 서브-채널 출력들을 이전 단위 간격에서 검출된 각자의 이전에 검출된 서브-채널 출력들(160/162/164)과 비교하여 어떤 서브-채널 출력들이 전이를 겪었는지를 식별한다. 전이들을 겪은 서브-채널들을 식별하는 것은 와이어-특유의 스큐 제어 신호들이 신호 전이 시에 획득된 서브-채널 특정 스큐 측정 신호들만을 이용할 수 있게 하는데, 이는 신호 전이 시에 획득된 정보가 클록 타이밍 특성들을 결정하는 데 사용될 수 있기 때문이다.
도 2에 도시된 바와 같이, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 서브-채널 출력에 기초하여 획득된 대응하는 조기-후기 표시 성분(170/172/174)을 포함할 수 있다. 일부 실시예들에서, 대응하는 조기-후기 표시 성분은 투기적 결정 피드백 등화(decision feedback equalization, DFE)를 수행하는 샘플러의 출력에 대응한다. 하나의 특정 샘플러가 도 3에 도시되어 있다. 그러한 실시예에서, 샘플러는 DFE 회로(350)에 의해 생성된 한 쌍의 투기적 DFE 보상 값들을 MIC(310)에 의해 제공되는 검출된 서브-채널 출력에 적용할 수 있고, 데이터 값 이력 요소(340)는 보정된 샘플들 중 하나를 데이터 결정으로 선택하기 위해 선택 신호를 멀티플렉서(330)에 제공하기 위해 사용될 수 있고, 다른 보정된 샘플은 전이 게이트들(240/241/242)을 사용하여 검출된 서브-채널 출력에서 전이가 발생한 경우에 멀티플렉서(360)를 사용하여 조기-후기 표시 성분(예를 들어, 170/172/174)으로서 선택될 수 있다. 도 3에서, 전이 게이트 기능성이 패턴 검출 회로(350)의 일부로서 포함될 수 있다.
일부 실시예들에서, 각각의 서브-채널 특정 스큐 측정 신호는 전이를 겪은 대응하는 서브-채널 출력을 생성하는 MIC와 연관된 대응하는 MIC 입력 가중 계수 성분을 포함한다. 도 2에서, MIC 입력 가중 계수들은 승산기(250)에 제공되는 MIC1, 승산기(251)에 제공되는 MIC2, 및 승산기(252)에 제공되는 MIC3으로 표시된다. 각각의 MIC 계수 성분은 부호와 크기 둘 다를 가질 수 있다. 수학식 3 내지 수학식 5, 및 도 7의 MIC 회로망을 분석하면, 와이어 W1('A')에 대해, 승산기들에 제공되는 MIC 입력 가중 계수들은 MIC1 = '1', MIC2 = '-1', 및 MIC3 = '-1'에 대응할 수 있다는 것이 관찰될 수 있다. 유사하게, 와이어 W2('B') 상에서 동작하는 와이어-특유의 스큐 제어 회로(201)에 대해, MIC1 = '-1', MIC2 = '-1', MIC3 = '1'이다. 와이어 W3 및 W4에 대해서도 유사한 관찰들이 이루어질 수 있다. 크기는 '1'로 제한될 필요가 없다는 점에도 유의해야 한다. 예를 들어, 수학식 2의 Glasswing 행렬은 MIC 입력 가중 계수 성분들이 다양한 크기들(예를 들어, 1/2 및 1/3)을 취할 수 있고, 따라서 디지털 승산기들(250/251/252)에 대한 멀티-비트 입력들로서 제공될 수 있다는 것을 보여준다.
도 2에 도시된 바와 같이, 대응하는 와이어-특유의 전이 델타 W1Δ은 대응하는 승산기를 통해 각각의 서브-채널 특정 스큐 측정에 적용된다. 일부 실시예들에서, 와이어-특유의 전이 델타 W1Δ은 하나 이상의 서브-채널 특정 스큐 측정 신호의 집합에 적용될 수 있는데, 즉, 와이어-특유의 전이 델타 W1Δ은 조합 회로(260) 후에 승산기를 통해 적용되거나 대안적으로 조합 회로(260) 내의 단일 스테이지에서 적용될 수 있다는 점에 유의해야 한다. 일부 실시예들에서, 대응하는 와이어-특유의 전이 델타는 전이 크기와 전이 방향(예를 들어, 크기에 적용되는 부호) 둘 다를 포함한다. 일부 실시예들에서, 주어진 와이어-특유의 전이 델타는 수신된 코드워드의 재생성된 심볼들 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호를 생성하고, 이에 응답하여 수신된 코드워드의 재생성된 심볼에 대응하는 신호와 이전에 수신된 코드워드의 재생성된 심볼에 대응하는 신호 간의 차이(220)를 형성하는 것에 의해 생성된다. 그러한 실시예들에서, 스큐 제어 회로는 수신된 코드워드 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호를 생성하도록 구성된 로컬 인코더들(210 및 212)을 포함하고, 로컬 인코더들(210 및 212)은 서브-채널 출력들(140/142/144 및 160/162/164) 각각의 대응하는 세트들을 다시 인코딩하도록 구성된다.
일부 실시예들에서는, 현재 및 이전 서브-채널 데이터 워드들을 각각 로컬 인코더(예를 들어, ENRZ 인코더)에 의해 처리하여 대응하는 단위 간격들에 대한 등가 와이어 신호들을 획득한다. 적어도 하나의 실시예에서, 도 5에 도시된 바와 같이, 스큐 제어 회로는 상태-변경 룩업 테이블(LUT)(510)을 포함할 수 있는데, 여기서는 8개의 가능한 입력 조합이 4개의 등가 와이어 신호 값(이는 ENRZ에 대해, 일 예로서, 4개의 가능한 2-비트 값의 심볼 알파벳을 사용하여 표현될 수 있음)으로 변환될 수 있다. 다른 실시예에서는, 각각 4개의 가능한 값을 취할 수 있는 4개의 아날로그 신호로 변환이 이루어질 수 있다. 표현에 관계없이, 220은 와이어 값들의 2개의 세트를 감산하여, 2개의 단위 간격 사이의 4개의 와이어의 전이 진폭 및 방향에 대응하는 4개의 와이어-특유의 전이 델타(225)를 생성한다.
일부 실시예들에서, 스큐 제어 회로는 멀티-와이어 버스의 복수의 와이어 중 대응하는 와이어에 연결된 대응하는 와이어-스큐 조정 회로, 도 1에 도시된 지연 요소들(110/112/114/116)에 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호를 제공하도록 구성된다. 일부 그러한 실시예들에서, 각각의 와이어-스큐 조정 회로는 복수의 용량성 요소를 포함할 수 있고, 각각의 와이어-특유의 스큐 제어 신호는 복수의 비트로 구성될 수 있고, 각각의 비트는 복수의 용량성 요소 중 대응하는 용량성 요소를 대응하는 와이어에 선택적으로 결합하여 대응하는 와이어의 와이어-특유의 스큐를 조정한다.
이전에 설명된 바와 같이, 와이어-특유의 전이 델타, MIC 입력 계수 성분들 및 조기-후기 표시 성분들은 와이어 신호들에 대한 가능한 타이밍 거동들에 대응하는 와이어-특유의 스큐 제어 신호들을 생성하도록 조합되는 서브-채널 특정 스큐 측정 신호들을 생성하기 위해 사용된다. 다수의 서브-채널 특정 스큐 측정 신호들을 조합하는 것은 각각의 와이어의 타이밍 스큐를 정확한 예측으로 이어진다.
와이어-특유의 스큐 제어 회로(200)는, 일부 실시예들에 따른, 하나의 특정 와이어 W1에 대한 투표들을 업데이트하는 처리를 예시한다. 각각의 서브-채널 출력으로부터 획득된 조기-후기 표시 성분들(170/172/174)은 해당 서브-채널 출력에 대한 해당 와이어의 기여에 대응하는 MIC 입력 계수와, 그리고 해당 와이어에 대해 계산된 와이어-특유의 전이 델타와 곱해진다. 따라서, 승산기(250)는 서브-채널 1 조기-후기 표시 성분(170), 서브-채널 1과 연관된 MIC(702)에서 수신되는 와이어 1에 대응하는 MIC 입력 계수 성분 MIC1(이는 수학식 1 및 도 7로부터 "+1"인 것을 알 수 있다), 및 와이어-특유의 전이 델타들(225)의 세트로부터의 W1 와이어-특유의 전이 델타 W1Δ을 수용한다. 승산기(250)는 완전한 다변수 승산 함수(multivariable multiplication function)를 구현할 필요가 없다는 점에 유의해야 한다; 조기-후기 표시 성분(170)은 2개의 가능한 값(1 비트)의 이진 또는 수치 표현일 수 있고, 와이어 진폭은 4개의 가능한 값(2 비트) 중 하나 일 수 있고, MIC 입력 계수 성분은 " +1" 또는 "-1"(1 비트)의 상수이다. 따라서, 완전한 디지털 실시예에서는 많아야 1+2+1 = 4 비트의 입력의 부울 계산과 수 개의 비트의 결과로 구성된 서브-채널 특정 스큐 측정 신호를 생성하는 것으로 충분할 수 있는 반면, 아날로그 실시예에서는 "조합"은, 예를 들어, 다수의 고정 입력 가중치들을 가진 차동 증폭기에 의해 수행될 수 있다. 위에 언급된 바와 같이, 일부 실시예들에서, 각각의 MIC 입력 계수 성분은 2개 이상의 비트로서 표현될 수 있는데, 예를 들어, Glasswing 코드에서 각각의 MIC 입력 계수 성분은 5개의 가능한 입력 계수 성분(±1, +1/2, ±1/3)을 포함하는 3개의 비트로서 표현될 수 있다. 수학식 2에서 정의된 Glasswing 행렬 내의 5개의 서브-채널 중 4개가 다수의 0 요소들을 갖는다는 것을 알 수 있다. 0 요소들을 갖는 서브-채널들은 서브-채널이 멀티-와이어 버스의 와이어들의 서브세트에 의해서만 전달되고, 나머지 와이어들에는 영향을 미치지 않는다는 것을 표시한다. 대칭 회로 레이아웃들을 이용하는 일부 실시예들에서, 승산기들(예를 들어, 250, 251, 252)은 주어진 와이어가 연결되지 않은 서브-채널 MIC들에 대해 '0'의 MIC 입력 가중 계수를 적용하도록 구성 가능할 수 있다. 예를 들어, 수학식 2를 참조하면, 서브-채널 MIC 2에 대응하는 행렬의 세 번째 행:
[ ½, -1, ½, 0 0 0]
은 멀티-와이어 버스의 총 6개의 와이어 중 3개에 의해 전달된다. 따라서, MIC2에 대한 승산기들은 와이어 w1에 대한 와이어-특유의 스큐 제어 회로에서는 '½', 와이어 w2에 대한 와이어-특유의 스큐 제어 회로에서는 '-1', 와이어 w3에 대한 와이어-특유의 스큐 제어 회로에서는 '½', 및 와이어 w4, w5, 및 w6에 대한 와이어-특유의 스큐 제어 회로들에서는 '0'의 MIC 입력 가중 계수들을 가질 수 있다.
대안적인 실시예들에서는, 주어진 와이어가 주어진 와이어가 연관되어 있는 서브-채널들만을 위한 승산기들을 포함할 수 있다. 예를 들어, Glasswing 코드의 와이어 w1은 제1 [1, 0, -1, 0, 0, 0], 제2 [½, -1, ½, 0, 0, 0], 및 제5 서브-채널들 [1/3, 1/3, 1/3, -1/3, -1/3, -1/3]에 대한 서브-채널 특정 스큐 측정 신호들을 생성하기 위한 승산기들을 포함할 수 있는데 그 이유는 제1, 제2 및 제5 서브-채널들 각각의 첫 번째 요소가 0이 아니기 때문이다.
유사하게, 251은 서브-채널 2와 연관된 MIC(704)에서 수신된 와이어 1에 대응하는 MIC2 입력 계수 성분 및 조기-후기 표시 성분(172)을 사용하여 서브-채널 2에 대한 등가 계산을 수행하고, 253은 서브-채널 3과 관련된 MIC(706)에서 수신되는 와이어 1에 대응하는 MIC3 입력 계수 성분 및 조기-후기 표시 성분(174)을 사용하여 서브-채널 3에 대한 등가 계산을 수행한다.
자격이 부여된 조기-후기 표시 성분이 존재하는 서브-채널들의 조건부 합계는, 서브-채널 특정 스큐 측정 신호들이 기존 또는 "이전(old)" 와이어 1 투표 총합과 함께 조합기(260)에 들어갈 수 있게 하는, 전이 게이트들(240/241/242)에 의해 예시된다. 이 예시적인 편의는, 합계 컴포넌트들에 대한 인에이블들로서 자격 부여 신호들을 사용하는 등가 디지털 조합기와 함께, 아날로그 조합기 실시예에 대해 적합할 것이다. 이전 투표와 와이어-특유의 스큐 제어 신호의 합계는 새로운 와이어 1(New Wire 1) 투표 총합을 생성한다.
와이어-특유의 스큐 제어 회로들(201, 202 및 203)은 예시된 입력 신호들을 각각 사용하여 와이어 W2, W3, 및 W4에 대한 등가 계산들을 수행하고, 서브-채널 및 와이어의 조합에 대한 적절한 MIC 입력 계수들이 처리된다.
도 6은 새로운 와이어 투표를 생성하기 위해 캐스케이드 접속된 합계 회로들(640/641/642)를 사용하여 와이어-특유의 제어 신호를 통해 이전 와이어 투표들이 점진적으로 업데이트되는 스큐 제어 회로의 상세한 블록도이다. 그러한 실시예들에서, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 서브-채널이 전이를 겪었다는 것을 표시하는 논리 XOR들(325/326/327)의 출력들에 응답하여 적용된다.
이 스큐 검출 알고리즘의 실시예에 대한 의사 코드 기술이 부록 I로서 제공되고, 도 4는 일부 실시예들에 따른 방법(400)의 흐름도이다. 도 4에 도시된 바와 같이, 방법(400)은 멀티-와이어 버스의 복수의 와이어 상의 코드워드의 심볼들에 대응하는 복수의 신호를 수신하고, 이에 응답하여 멀티-와이어 버스의 복수의 와이어에 연결된 복수의 MIC(multi-input comparator)를 사용하여 복수의 서브-채널 출력을 생성하는 단계(402)를 포함한다. 복수의 와이어-특유의 스큐 제어 신호가 생성되고(404), 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호는 (i) 전이를 겪은 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정 신호와 (ii) 대응하는 와이어-특유의 전이 델타를 조합하여 생성된다. 복수의 와이어-특유의 스큐 제어 신호는 와이어-특유의 스큐를 조정하기 위해 각자의 와이어-스큐 제어 요소들에 제공된다(406).
일부 실시예들에서, 대응하는 와이어-특유의 전이 델타는 전이 크기 및 전이 방향을 포함한다.
일부 실시예들에서, 이 방법은 수신된 코드워드의 재생성된 심볼들 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호를 생성하고, 수신된 코드워드의 재생성된 심볼에 대응하는 신호와 이전에 수신된 코드워드의 재생성된 심볼에 대응하는 신호 간의 차이(220)를 형성하는 것에 의해 대응하는 와이어-특유의 전이 델타를 생성하는 단계를 포함한다. 일부 그러한 실시예들에서, 수신된 코드워드 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호를 생성하는 것은, 예를 들어, 로컬 인코더들(210 및 212)을 사용하여 서브-채널 출력들의 대응하는 세트들을 다시 인코딩하는 것을 포함한다.
일부 실시예들에서, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 서브-채널 출력(140/142/144)에 기초하여 획득된 대응하는 조기-후기 표시 성분(170/172/174)을 포함한다. 일부 실시예들에서, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 MIC 입력 가중 계수 성분을 포함한다.
일부 실시예들에서, 복수의 와이어-특유의 스큐 제어 신호의 각각의 와이어-특유의 스큐 제어 신호는 멀티-와이어 버스의 복수의 와이어 중 대응하는 와이어에 연결된 대응하는 와이어-스큐 조정 회로에 제공된다. 일부 실시예들에서, 각각의 와이어-스큐 조정 회로는 복수의 용량성 요소를 포함하고, 각각의 와이어-특유의 스큐 제어 신호는 복수의 비트를 포함하고, 각각의 비트는 복수의 용량성 요소 중 대응하는 용량성 요소를 대응하는 와이어에 선택적으로 결합하여 대응하는 와이어의 와이어-특유의 스큐를 조정한다.
일부 실시예들에서, 이 방법은 복수의 이전에 디코딩된 서브-채널 출력을 생성된 복수의 서브-채널 출력과 비교하는 것에 의해 전이를 겪은 서브-채널 출력들을 식별하는 단계를 더 포함한다. 일부 그러한 실시예들에서, 복수의 이전에 검출된 서브-채널 출력을 생성된 복수의 서브-채널 출력과 비교하는 것은 생성된 복수의 서브-채널 출력들(140/142/144)의 서브-채널 출력들과 이전에 검출된 서브-채널 출력들(160/162/164) 각각의 대응하는 서브-채널 출력들 사이에 서브-채널 특정 XOR 연산들(230/231/232)를 수행하는 것을 포함한다.
와이어-스큐 보정
연속 시간 아날로그 신호 경로에 지연을 도입하는 수많은 방법들이 이 기술분야에 공지되어 있는데, 이는 고정 및/또는 가변 R, L, C 요소들을 포함하는 수동 및 능동 지연 라인들; 아날로그 이득 스테이지의 공급 전류, 바이어스 전류, 또는 부하의 조정; 아날로그 스테이지 내의 회로 노드의 용량성 및/또는 저항성 부하의 수정 등을 포함한다. 임의의 그러한 방법을 멀티와이어 수신기의 개별 와이어 신호 체인들에 적용하여, 신호들의 유효 도착 시간을 등화시키는 것을 용이하게 하고 따라서 인지된 신호 스큐를 최소화할 수 있다.
양방향 통신이 가능한 경우들에서는, 프로토콜을 사용하여 와이어-특유의 스큐 제어 신호로서 인지된 신호 타이밍 차이들을 송신기에 전달할 수 있고, 송신기는 그 후 상이한 시간 오프셋들을 갖는 개별 와이어 신호들을 송신하여 수신 신호 도착 시간 차이들을 최소화할 수 있다.
설명의 단순함을 위해, 이들 다음의 스큐 검출 설명들은 단순히, 예를 들어, 수신기 또는 송신기에서의 지연 수단 또는 위치에 대한 제한을 암시하지 않고 해당 와이어 신호 경로들(도 1의 110, 112, 114, 116)에 구성 가능한 지연을 도입함으로써, 스큐를 감소시키거나 제거하기 위해 개별 와이어 신호들의 유효 도착 시간들이 변경될 수 있다고 가정한다. 이 기술분야에 공지된 다른 스큐 제거 방법들은 본 명세서에 기술된 스큐 검출과 조합하여 동등하게 적용 가능하다.
종래의 클록-데이터-정렬 회로들과 마찬가지로, 모든 와이어들에 걸쳐 상당히 긍정적인 또는 상당히 부정적인 투표 총합들은 일반적으로 샘플링 클록 위상이 조정되어야 하는 것을 표시한다. 적어도 하나의 실시예에서, 모든 CDR 샘플러 결과들로부터 유도된 종래의 합계가 개별적으로 생성되고 클록 위상을 제어하기 위해 사용된다. 시간 경과에 따라 시스템 투표 총합의 해당 소스가 제거됨으로써, 개별 와이어들에 대한 합계된 투표들은, 전체 클록 위상 오류가 아니라, 와이어 스큐만을 나타내는 경향이 있을 것이다. 일부 실시예들에서, 클록 위상의 제어는 설명된 스큐 완화를 제공하기 위해 더 조기에 도착하는 와이어 신호 경로들에는 다양한 양의 신호 지연이 도입되고, 가장 후기 도착 시간을 갖는 와이어 신호는 0의 추가 지연을 필요로 하도록 구성될 수 있다.
일부 실시예들은 와이어 투표들이 합계될 때 그러한 지연 수정들을 호출한다. 다른 실시예들은 주기적 조정 활동으로서 그리고/또는 초기화, 캘리브레이션, 또는 특별히 호출된 조정 액션의 일부로서 개별적으로 지연 수정들을 수행한다.
투표 절차의 리팩터링, 리그룹핑, 및 성능 최적화들은 설명된 실시예들에 따라 유지된다. 특정 예로서, 와이어 전이들의 식별은 검출된 데이터 D(t) 및 D(t-1)의 현재 및 이전 값들의 엄격한 함수이고, 따라서 진보된 실시예는 투표 계산을 촉진하기 위해 현재 및 이전 서브-채널 출력의 모든 조합들에 대해 대응하는 와이어 전이들을 미리 계산할 수 있다는 점에 유의할 수 있다. 실시예는 설명된 연산들의 일부 또는 전부를 CPU에 의해 실행되는 소프트웨어로서, 유한 상태 기계의 단계들로서, 또는 클로킹된 또는 클로킹되지 않은 디지털 로직으로서 구현할 수 있다. 일부 실시예들은 설명의 단순함을 위해 일부 예들에서 사용되는 순차적 순서보다는, 동시에, 즉 본질적으로 병렬로 다수의 와이어들에 대해 그리고/또는 다수의 서브-채널들에 대한 투표들을 계산한다.
유사하게, 일부 실시예들은 자격이 부여된 CDA 샘플들의 취득을 동시에 보고하는 다수의 서브-채널들을 처리하는 방법이 상이할 수 있다. 최소의 실시예는 주어진 수신 단위 간격 내에서 하나의 그러한 서브-채널로부터의 와이어 투표들만을 계산하고 추가할 수 있다; 변형들은 선택된 서브-채널의 무작위 선택, 선택된 서브-채널의 라운드-로빈 선택, 특정 순서로 서브-채널들 중에서 처음 발견되는 것 등을 포함한다. 더 정교한 실시예는 동일한 수신 단위 간격 내에서 자격이 부여된 CDA 샘플을 갖는 둘 이상의 서브-채널로부터 와이어 투표들을 계산하고 추가할 수 있다. 다른 실시예들은, 시간 경과에 따른 누계 총합을 유지하기보다는, 계산된 와이어 투표들을 직접 사용할 수 있다. 투표들은 부호 있는 또는 부호 없는 정수들, 단항 문자열들(unary strings) 또는 비트들의 어레이들, 아날로그 전압 등으로서 표현될 수 있다.
Figure 112021002654105-pct00006

Claims (15)

  1. 방법으로서,
    멀티-와이어 버스(multi-wire bus)의 복수의 와이어들 상의 코드워드(codeword)의 심볼들에 대응하는 복수의 신호들을 수신하고, 이에 응답하여 상기 멀티-와이어 버스의 복수의 와이어들에 연결된 복수의 MIC(multi-input comparator)들을 사용하여 복수의 서브-채널 출력들을 생성하는 단계;
    복수의 와이어-특유의 스큐 제어 신호(wire-specific skew control signal)들을 생성하는 단계 - 상기 복수의 와이어-특유의 스큐 제어 신호들 중 각각의 와이어-특유의 스큐 제어 신호는, (i) 전이(transition)를 겪은(undergo) 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정 신호(sub-channel specific skew measurement signal)와 (ii) 대응하는 와이어-특유의 전이 델타를 조합함으로써 생성됨 - ; 및
    와이어-특유의 스큐를 조정하기 위해 상기 복수의 와이어-특유의 스큐 제어 신호들을 각자의 와이어-스큐 제어 요소들에 제공하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 대응하는 와이어-특유의 전이 델타는 전이 크기(transition magnitude) 및 전이 방향을 포함하는 것인, 방법.
  3. 제1항에 있어서,
    상기 수신된 코드워드의 재생성된 심볼들 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호들을 생성함으로써, 그리고
    상기 수신된 코드워드의 재생성된 심볼에 대응하는 신호와 상기 이전에 수신된 코드워드의 재생성된 심볼에 대응하는 신호 간의 차이를 형성함으로써,
    상기 대응하는 와이어-특유의 전이 델타를 생성하는 단계를 더 포함하는, 방법.
  4. 제1항에 있어서, 각각의 서브-채널 특정 스큐 측정 신호는, 상기 대응하는 서브-채널 출력에 기초하여 획득된 대응하는 조기-후기 표시 성분(early-late indication component)을 포함하는 것인, 방법.
  5. 제1항에 있어서, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 MIC 입력 가중 계수 성분(MIC input weighting coefficient component)을 포함하는 것인, 방법.
  6. 제1항에 있어서, 상기 복수의 와이어-특유의 스큐 제어 신호들 중 각각의 와이어-특유의 스큐 제어 신호는, 상기 멀티-와이어 버스의 복수의 와이어들 중 대응하는 와이어에 연결된 대응하는 와이어-스큐 조정 회로에 제공되는 것인, 방법.
  7. 제1항에 있어서, 상기 복수의 와이어-특유의 스큐 제어 신호들은, 상기 멀티-와이어 버스 상의 후속 신호들의 신호 송신 시간을 조정하기 위해 백 채널(back channel)을 통해 송신기 회로에 제공되는 것인, 방법.
  8. 장치로서,
    멀티-와이어 버스의 복수의 와이어들 상의 코드워드의 심볼들에 대응하는 복수의 신호들을 수신하도록, 그리고 이에 응답하여 복수의 서브-채널 출력들을 생성하도록 구성된 복수의 MIC(multi-input comparator)들;
    복수의 와이어-특유의 스큐 제어 신호들을 생성하도록 구성된 스큐 제어 회로 - 상기 복수의 와이어-특유의 스큐 제어 신호들 중 각각의 와이어-특유의 스큐 제어 신호는, (i) 전이를 겪은 대응하는 서브-채널 출력들과 연관된 하나 이상의 서브-채널 특정 스큐 측정 신호와 (ii) 대응하는 와이어-특유의 전이 델타를 조합함으로써 생성됨 - ; 및
    상기 복수의 와이어-특유의 스큐 제어 신호들을 수신하도록 그리고 와이어-특유의 스큐를 조정하도록 구성된 복수의 와이어-스큐 제어 요소들
    을 포함하는, 장치.
  9. 제8항에 있어서, 상기 대응하는 와이어-특유의 전이 델타는 전이 크기 및 전이 방향을 포함하는 것인, 장치.
  10. 제8항에 있어서, 상기 스큐 제어 회로는,
    상기 수신된 코드워드의 재생성된 심볼들 및 이전에 수신된 코드워드의 재생성된 심볼들에 대응하는 복수의 신호들을 생성함으로써, 그리고
    상기 수신된 코드워드의 재생성된 심볼에 대응하는 신호와 상기 이전에 수신된 코드워드의 재생성된 심볼에 대응하는 신호 간의 차이를 형성함으로써,
    상기 대응하는 와이어-특유의 전이 델타를 생성하도록 구성되는 것인, 장치.
  11. 제8항에 있어서, 각각의 서브-채널 특정 스큐 측정 신호는, 상기 대응하는 서브-채널 출력에 기초하여 획득된 대응하는 조기-후기 표시 성분을 포함하는 것인, 장치.
  12. 제8항에 있어서, 각각의 서브-채널 특정 스큐 측정 신호는 대응하는 MIC 입력 가중 계수 성분을 포함하는 것인, 장치.
  13. 제8항에 있어서, 상기 스큐 제어 회로는, 상기 멀티-와이어 버스의 복수의 와이어들 중 대응하는 와이어에 연결된 대응하는 와이어-스큐 조정 회로에 상기 복수의 와이어-특유의 스큐 제어 신호들 중 각각의 와이어-특유의 스큐 제어 신호를 제공하도록 구성되는 것인, 장치.
  14. 제8항에 있어서, 상기 스큐 제어 회로는, 적어도 하나의 이전에 디코딩된 서브-채널 출력을 포함하는 서브-채널 출력들의 시퀀스에 걸쳐 전이 패턴을 식별함으로써 전이를 겪은 서브-채널 출력들을 식별하도록 구성되는 것인, 장치.
  15. 제8항에 있어서, 상기 복수의 와이어-스큐 제어 요소들은 송신기 내의 드라이버들의 세트 내에 있고, 상기 복수의 와이어-특유의 스큐 제어 신호들은 백 채널을 통해 상기 송신기에 전달되는 것인, 장치.
KR1020217000680A 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정 KR102389071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227012716A KR102497840B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862683440P 2018-06-11 2018-06-11
US62/683,440 2018-06-11
PCT/US2019/036169 WO2019241080A1 (en) 2018-06-11 2019-06-07 Skew detection and correction for orthogonal differential vector signaling codes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012716A Division KR102497840B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Publications (2)

Publication Number Publication Date
KR20210019512A KR20210019512A (ko) 2021-02-22
KR102389071B1 true KR102389071B1 (ko) 2022-04-22

Family

ID=67138037

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237004147A KR102541227B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
KR1020227012716A KR102497840B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
KR1020217000680A KR102389071B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020237004147A KR102541227B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
KR1020227012716A KR102497840B1 (ko) 2018-06-11 2019-06-07 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Country Status (5)

Country Link
US (4) US10601574B2 (ko)
EP (1) EP3804246B1 (ko)
KR (3) KR102541227B1 (ko)
CN (1) CN112868207A (ko)
WO (1) WO2019241080A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
KR102541227B1 (ko) 2018-06-11 2023-06-08 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334956A (en) 1992-03-30 1994-08-02 Motorola, Inc. Coaxial cable having an impedance matched terminating end
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
US7054331B1 (en) 2000-09-13 2006-05-30 Intel Corporation Multi-lane receiver de-skewing
US7123660B2 (en) 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US8660020B2 (en) 2007-01-19 2014-02-25 Infinera Corporation Communication network with skew compensation
WO2009075713A1 (en) * 2007-12-06 2009-06-18 Rambus, Inc. Apparatus and methods for differential signal receiving
KR20100068670A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
WO2010119576A1 (en) 2009-04-16 2010-10-21 Nec Corporation Method of and system for detecting skew between parallel signals
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US8159377B2 (en) 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8751880B2 (en) 2011-10-11 2014-06-10 Broadcom Corporation Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor
US9275013B2 (en) * 2012-03-16 2016-03-01 Qualcomm Incorporated System and method for analysis and reconstruction of variable pulse-width signals having low sampling rates
US8760325B2 (en) 2012-03-23 2014-06-24 Analog Devices, Inc. Scheme for balancing skew between lanes of high-speed serial digital interface
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
KR102241045B1 (ko) * 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
KR102243423B1 (ko) * 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
JP6498912B2 (ja) * 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
EP3700154A1 (en) * 2015-06-26 2020-08-26 Kandou Labs, S.A. High speed communications system
US9577815B1 (en) * 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10347283B2 (en) * 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
KR102541227B1 (ko) * 2018-06-11 2023-06-08 칸도우 랩스 에스에이 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정

Also Published As

Publication number Publication date
US11716190B2 (en) 2023-08-01
KR20230025030A (ko) 2023-02-21
KR102541227B1 (ko) 2023-06-08
US10601574B2 (en) 2020-03-24
US10911212B2 (en) 2021-02-02
KR102497840B1 (ko) 2023-02-07
US20220321319A1 (en) 2022-10-06
US11368278B2 (en) 2022-06-21
EP3804246B1 (en) 2023-08-16
US20190379523A1 (en) 2019-12-12
KR20220050246A (ko) 2022-04-22
EP3804246A1 (en) 2021-04-14
US20200228302A1 (en) 2020-07-16
WO2019241080A1 (en) 2019-12-19
US20210160044A1 (en) 2021-05-27
CN112868207A (zh) 2021-05-28
KR20210019512A (ko) 2021-02-22

Similar Documents

Publication Publication Date Title
US10805129B2 (en) Clock-embedded vector signaling codes
US9083576B1 (en) Methods and systems for error detection and correction using vector signal prediction
CN110266615B (zh) 低isi比低功率芯片间通信方法和装置
US11716190B2 (en) Skew detection and correction for orthogonal differential vector signaling codes
CN111149308B (zh) 多线路时偏的测量和校正方法
CN113767602A (zh) 操作过程中的采样器偏移校准
KR20200118446A (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
KR101357360B1 (ko) 래치의 임계 위치 결정 방법 및 시스템과, 집적 회로
CN113728552B (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
US8462857B2 (en) Method and receiver for decoding digital information
US10291437B1 (en) Systems and methods for measuring impulse responses in a digital communication system
US7054387B2 (en) Feed-forward/feedback system and method for non-causal channel equalization

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant