CN115001591B - 一种100g以上相干光检测用高速模拟复用器 - Google Patents

一种100g以上相干光检测用高速模拟复用器 Download PDF

Info

Publication number
CN115001591B
CN115001591B CN202210575875.9A CN202210575875A CN115001591B CN 115001591 B CN115001591 B CN 115001591B CN 202210575875 A CN202210575875 A CN 202210575875A CN 115001591 B CN115001591 B CN 115001591B
Authority
CN
China
Prior art keywords
bjt
clock
data
tube
feedforward equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210575875.9A
Other languages
English (en)
Other versions
CN115001591A (zh
Inventor
桂小琰
杨浩然
王卡楠
赵振
唐人杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG XI'AN JIAOTONG UNIVERSITY ACADEMY
Xian Jiaotong University
Original Assignee
GUANGDONG XI'AN JIAOTONG UNIVERSITY ACADEMY
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG XI'AN JIAOTONG UNIVERSITY ACADEMY, Xian Jiaotong University filed Critical GUANGDONG XI'AN JIAOTONG UNIVERSITY ACADEMY
Priority to CN202210575875.9A priority Critical patent/CN115001591B/zh
Publication of CN115001591A publication Critical patent/CN115001591A/zh
Application granted granted Critical
Publication of CN115001591B publication Critical patent/CN115001591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种100G以上相干光检测用高速模拟复用器电路，包括前馈均衡器，前馈均衡器的时钟输入端依次经第二时钟缓冲器、电压控制延迟线、时钟选择器、第一时钟缓冲器和传输线分别连接两路时钟信号；前馈均衡器的两个数据输入端分别经连续时间线性均衡器和传输线连接对应的数据信号；前馈均衡器的数据信号输出端经输出缓冲器和传输线输出；通过调整前馈均衡器实现高频信号的衰减补偿。本发明将高速时钟模块集成于片内，同时把均衡技术应用于模拟架构多路复用设计，以补偿板间互联信道衰减，实现高速数据的正确传输。

Description

一种100G以上相干光检测用高速模拟复用器
技术领域
本发明属于高速集成电路设计技术领域，具体涉及一种100G以上相干光检测用高速模拟复用器。
背景技术
基于数字信号处理(Digital Signal Processing,DSP)的下一代100Gbaud以上相干光通信收发系统需要100GS/s的数模转换器(DAC)和模数转换器(ADC)，而ADC和DAC则需要超过50GHz的模拟带宽，这对基于CMOS工艺的ADC和DAC提出了巨大的挑战。模拟架构多路复用技术成为弥补ADC/DAC模拟带宽不足的新技术方案。
目前已有部分关于超高速AMUX的设计与研究工作，包括基于吉尔伯特单元的多路选择架构，以及基于归零码(RZ)产生电路和加法器的模拟时间交织架构等。例如采用基于吉尔伯特单元的AMUX架构，如图1(a)所示，测试的数据和时钟路径的3db带宽均超过110GHz。采用双吉尔伯特单元的AMUX架构，如图1(b)所示，测试得到56GS/s的PAM4信号眼图。但是，以上架构在输出数据率为130Gbaud时需要采用65GHz的超高速输入时钟进而导致功耗激增，且无法补偿接口对信道的衰减。除此之外，采用基于归零码生成电路架构，如图2所示，通过调整两抽头系数实现加重，进而针对信道的衰减进行补偿。
发明内容
本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种100G以上相干光检测用高速模拟复用器，基于BiCMOS工艺，将高速时钟模块集成于片内，同时把均衡技术应用于模拟架构多路复用设计，以补偿板间互联信道衰减，实现高速数据的正确传输。
本发明采用以下技术方案：
一种100G以上相干光检测用高速模拟复用器，包括前馈均衡器，前馈均衡器的时钟输入端依次经第二时钟缓冲器、电压控制延迟线、时钟选择器、第一时钟缓冲器和传输线分别连接两路时钟信号；前馈均衡器的两个数据输入端分别经连续时间线性均衡器和传输线连接对应的数据信号；前馈均衡器的数据信号输出端经输出缓冲器和传输线输出；通过调整前馈均衡器实现高频信号的衰减补偿。
具体的，前馈均衡器包括主抽头和次抽头，前馈均衡器的一个数据输入端经主抽头与前馈均衡器的数据输出端连接，前馈均衡器的另一个数据输入端经次抽头与前馈均衡器的数据输出端连接。
进一步的，主抽头和次抽头均包括一个与门电路，主抽头的与门电路经一个跨导单元电路与前馈均衡器的数据输出端连接；次抽头的与门电路经另一个跨导单元电路与前馈均衡器的数据输出端连接；采用RZ信号实现MUX功能，通过与门时钟与数据信号的相位关系实现1个数据单位时间间隔的延时。
更进一步的，与门电路具体为：
BJT管Q1和BJT管Q2的基极分别连接差分输入的数据信号VIP和VIN；BJT管Q3和BJT管Q4的基极连接直流电压VDC，BJT管Q1和BJT管Q3的集电极与串联连接的电阻R1和电感L1连接作为VOUTN输出，BJT管Q2和BJT管Q4的集电极与串联连接的电阻R2和电感L2连接作为VOUTP输出；BJT管Q5和BJT管Q6的基极分别接差分输入的时钟信号CKP，CKN，Q5的集电极与BJT管Q1和BJT管Q2的发射极连接，BJT管Q6的集电极与BJT管Q3和BJT管Q4的发射极连接，BJT管Q5和BJT管Q6的发射极与电流源管M1的漏极连接，M1的源极接地，栅极接偏置电压VBIAS。
更进一步的，跨导单元电路具体为：
BJT管Q7和BJT管Q8的基极分别接偏置电压VBIASP和VBIASN；BJT管Q9和BJT管Q10的基极分别连接偏置电压VBIASN和VBIASP；BJT管Q7的集电极和BJT管Q9的集电极连接，作为电流IOUTN输出；BJT管Q8的集电极和BJT管Q10的集电极连接，作为电流IOUTP输出；BJT管Q11和BJT管Q12的基极分别连接第一路数据的差分输入VIN1P和VIN1N；BJT管Q13和BJT管Q14的基极分别接第二路数据的差分输入VIN2P和VIN2N；
BJT管Q11，BJT管Q13的集电极与BJT管Q7，BJT管Q8的发射极连接；BJT管Q12，BJT管Q14的集电极与BJT管Q9，BJT管Q10的发射极连接；BJT管Q11的发射极分别与电阻R3和电容C1连接，BJT管Q12的发射极分别与电阻R4和电容C2连接，BJT管Q13的发射极分别与电阻R5和电容C3连接，BJT管Q14的发射极分别与电阻R6和电容C4连接；电流源管M2和电流源管M3的栅极连接偏置电压VBIAS；电流源管M2的漏极连接电阻R3，电容C1，电阻R4和电容C2，电流源管M3的漏极连接电阻R5，电容C3，电阻R6和电容C4；电流源管M2和电流源管M3的源极接地。
再更进一步的，BJT管Q7和BJT管Q10的基极接偏置电压VBIASP，BJT管Q8和BJT管Q9的基极接偏置电压VBIASN，通过调节VBIASP和VBIASN的差值实现跨导的变化调节。
进一步的，对于主抽头，时钟的高电平与第一路数据做与运算，时钟的低电平与第二路数据做与运算，对于次抽头，时钟的低电平与第一路数据做与运算，时钟的高电平与第二路数据做与运算。
具体的，两路时钟信号为16.25GHz时钟信号和65GHz时钟信号。
进一步的，16.25GHz时钟信号经传输线和注入锁定四倍频器与第一时钟缓冲器的一个输入端连接，65GHz时钟信号经传输线与第一时钟缓冲器的另一个输入端连接。
具体的，数据信号为两路130Gb/s的PAM4数据信号，两路130Gb/s的PAM4数据信号分别经对应的传输线和连续时间线性均衡器与带前馈均衡器的两个数据输入端连接。
与现有技术相比，本发明至少具有以下有益效果：
本发明一种100G以上相干光检测用高速模拟复用器，时钟缓冲器Clock Buffer依次经选择器Selector、VCDL延迟单元和时钟缓冲器Clock Buffer与带前馈均衡器FFE的AMUX连接；片上的注入锁定四倍频器提高了芯片集成度，降低了后续系统应用阶段对外部提供的高速时钟速率的要求；输入端的连续时间线性均衡器CTLE和输出端的前馈均衡器FFE通过均衡技术可以补偿高速信号在板间信道传输的损耗，确保链路传输过程中的信号完整性，通过与门电路实现RZ信号，通过跨导电路实现RZ信号的相加，最终实现两路数据输入，一路数据输出的2:1的复用功能。
进一步的，在不考虑均衡的情况下，即只打开主抽头，关闭次抽头时，在与门电路中，时钟的高电平与第一路数据做与运算，时钟的低电平与第二路数据做与运算，产生的两路RZ信号通过跨导电路进行加和，实现MUX的功能；在考虑均衡的情况下，即打开主抽头以及次抽头时，主抽头与次抽头均产生了MUX后的数据信号，且次抽头的数据相较于主抽头的数据滞后了一个UI(Unit Interval)的时间，通过跨导电路调节两抽头系数，再由主抽头的数据减去次抽头的数据即可实现均衡功能。
进一步的，与门电路的目的是实现RZ信号，即归零码，当CKP为高电平，CKN为低电平时，Q1，Q2差分对管对应的通路导通，Q3，Q4差分对管对应的通路关断，此时数据正常输出；当CKP为低电平，CKN为高电平时，Q1，Q2差分对管对应的通路关断，Q3，Q4差分对管对应的通路导通，此时输出无信号。因此在时钟信号的一半周期内数据正常输出，另一半周期内没有数据信号输出，即可实现RZ信号。
进一步的，跨导电路将两路RZ数据进行相加，实现MUX的功能；跨导电路可以通过调节跨导大小来完成FFE抽头系数调节的功能。
进一步的，本发明只需调节Cascode BJT管的偏置电压VBIASP和VBIASN的差值即可实现跨导的变化，尾电流源大小保持不变，可以保证允许的最大输出信号摆幅不变，从而提高电路的线性度。
进一步的，主抽头与次抽头对应的与门电路相同，区别是时钟与数据的时序关系不同，只需要调整时钟信号与数据信号的相位关系即可实现1个数据UI(Unit Interval)的延时，降低了电路设计的复杂度。
进一步的，通过设置两条时钟链路，若后续产品形态可以集成片上高速时钟，即65GHz时钟产生模块，则选用倍频时钟这条时钟链路，外部只需注入16.25GHz的时钟信号，降低了对外部信号源的性能需求；若后续产品形态无法集成片上高速时钟(65GHz)，则选用备用的时钟链路；AMUX的设计选择加入前馈均衡器FFE是因为输出的PAM4数据速率很高，最高可达到130Gbaud，即260Gb/s，因此需要前馈均衡器提供均衡功能，补偿高频情况下输出信道的插入损耗。
进一步的，两路130Gb/s的PAM4数据信号分别经对应的传输线和连续时间线性均衡器与带前馈均衡器的两个数据输入端连接，连续时间线性均衡器CTLE是为了补偿输入信道的损耗；前馈均衡器FFE是为了补偿输出信道的损耗。
综上所述，本发明集成了注入锁定四倍频器，降低了系统应用中对外部所需时钟源速率的要求；针对PAM4信号完成了2:1的复用功能，实现了速率超过100Gbaud的高速PAM4信号传输；引入由与门单元和跨导单元实现的前馈均衡技术，补偿板间互联信道在高频下的损耗。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有高速AMUX架构1示意图，其中，(a)为单吉尔伯特单元，(b)为双吉尔伯特单元；
图2为现有高速AMUX架构2示意图；
图3为带有均衡单元及时钟模块的AMUX架构图；
图4为带有FFE功能的AMUX结构图；
图5为时钟与数据的相位关系图；
图6为130Gbaud输出PAM4信号眼图，其中，(a)为均衡前，(b)为均衡后；
图7为本发明关于幅频响应的仿真结果图；
图8为本发明关于总谐波失真(Total Harmonic Distortion，THD)的仿真结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
随着视频流和云计算等宽带应用的快速发展，光网络中的通信流量呈指数增长。尤其是在核心网中，需要大容量、长距离的传输技术来容纳客户数据以及链接城域。结合了相干检测和DSP的数字相干技术已部署在核心网络中，通过增加符号速率、调制阶数或增加子载波数量来增加信道容量，以应对快速增长的流量需求。然而这对于光发射机中基于CMOS工艺的DAC的模拟带宽提出了巨大的挑战。高符号速率系统中的DAC不仅必须具有高采样率，而且还必须具有宽模拟输出带宽。
本发明提供了一种100G以上相干光检测用高速模拟复用器，通过一种2:1的高速模拟复用器实现带宽倍增技术，以此缓解对于DAC带宽需求的压力。伴随着数据速率不断提高的同时，信道的损耗越来越无法忽略，由于信道对信号不同频率成分的衰减是不一致的，且频率越高衰减越大，导致信号较为严重的码间干扰，因此需要在AMUX中引入均衡技术，以此来补偿信道的损耗。此外，SiGe工艺既具备硅工艺的良率、集成度和成本优势，又具备III-V族化合物半导体良好的高频特性。
请参阅图3，本发明一种100G以上相干光检测用高速模拟复用器，能够输出最高可达130Gbaud四电平脉冲幅度调制(4Pulse Amplitude Modulation,PAM4)信号，不仅实现了2:1的复用功能，而且引入了均衡技术，具体如下：
时钟信号包括16.25GHz时钟信号和65GHz时钟信号，16.25GHz时钟信号经传输线，注入锁定四倍频器及第一时钟缓冲器后与时钟选择器的一个输入端连接；65GHz的时钟信号经过传输线及第一时钟缓冲器后与时钟选择器的另外一个输入端连接；时钟选择器选择其中一路时钟信号并将其输出，经电压控制延迟线和第二时钟缓冲器后与前馈均衡器的时钟输入端口连接。
数据信号为两路130Gb/s的PAM4数据信号，两路130Gb/s的PAM4数据信号分别经各自对应的传输线和连续时间线性均衡器后与前馈均衡器的两个数据输入端连接。
前馈均衡器将复用后的数据信号经数据信号输出端经输出缓冲器和传输线后输出；前馈均衡器包括主抽头和次抽头，通过调整主抽头及次抽头的系数实现高频信号的衰减补偿。
时钟采用注入锁定技术实现倍频效果，将外部注入的16.25GHz的时钟信号四倍频至65GHz，考虑到实际测试的需要，内置时钟选通模块Selector，对内部或外部的时钟进行选择；16.25GHz的时钟信号CLKext2经T-Line、IL Quadrupler和时钟缓冲器Clock Buffer与Selector的一个输入端连接，65GHz的时钟信号CLKext1经T-Line和Clock Buffer与Selector的另一个输入端连接；选择器Selector的输出端经VCDL延迟单元和时钟缓冲器Clock Buffer与带FFE功能的AMUX时钟输入端连接；Input Data1和Input Data2分别经对应的T-Line和CTLE后与AMUX的数据输入端连接，AMUX的数据输出端经输出缓冲器OutputBuffer和T-Line连接，用于输出Output Data。
T-Line：传输线
用于传输高速信号，并可用于50欧姆匹配。
IL Quadrupler：注入锁定四倍频器
用于将输入的时钟信号的频率提升至原来的四倍。
Clock Buffer：时钟缓冲器
用于增强时钟信号的驱动能力，提高时钟信号的摆幅。
Selector：选择器
用于对两路时钟信号进行选择，起到2选1的功能。
VCDL：电压控制延迟线
用于调整时钟信号的相位。
CTLE：连续时间线性均衡器
用于输入数据信号的均衡。
FFE：前馈均衡器
用于实现两路数据输入，一路数据输出的复用功能，均衡输出数据信号。
Output Buffer：输出缓冲器
用于增强输出数据信号的驱动能力，提高输出数据信号的摆幅，还可用于50欧姆匹配。
数据的输入及输出通路均增加均衡功能，对于输入信道的损耗，由输入连续时间线性均衡器(Continuous time linear equalization，CTLE)进行补偿，对于输出信道的损耗，由带有前馈均衡器(Feedforward equalization，FFE)功能的AMUX进行补偿，前馈均衡器设置有两个抽头，通过调整主抽头及次抽头系数实现高频信号的衰减补偿，为本发明区别于现有结构的创新所在。
请参阅图4，主抽头和次抽头分别包括一个与门(AND)及一个跨导(Gm)单元，采用RZ信号实现MUX的功能，通过与门时钟与数据信号的相位关系实现1个数据单位时间间隔(Unit Interval，UI)的延时。
请参阅图5，对于主抽头(Main Tap)，时钟的高电平与第一路数据做“与”运算，时钟的低电平与第二路数据做“与”运算，次抽头(Post Tap)反之，从而构成一个两抽头的FFE。与门电路结构如图4所示，其中的电感不仅可以扩大带宽，而且可以保证归零信号中的零电平持续的时间更加接近1/2个UI。
与门电路：Q1，Q2的基极分别接差分输入的数据信号VIP，VIN，Q3，Q4的基极接直流电压VDC，差分输出的负载分别是电阻R1和电感L1以及电阻R2和电感L2的串联，Q1和Q3的集电极与R1相连并作为VOUTN输出，Q2和Q4的集电极与R2相连并作为VOUTP输出。Q5，Q6的基极分别接差分输入的时钟信号CKP，CKN，Q5的集电极与Q1，Q2的发射极相连，Q6的集电极与Q3，Q4的发射极相连，Q5，Q6的发射极与电流源管M1的漏极相连，M1的源极接地，栅极接偏置电压VBIAS。
跨导电路：Q7，Q8的基极分别接偏置电压VBIASP和VBIASN；Q9，Q10的基极分别接偏置电压VBIASN和VBIASP；Q7，Q9的集电极相连，作为电流IOUTN输出；Q8，Q10的集电极相连，作为电流IOUTP输出；Q11，Q12的基极分别接第一路数据的差分输入VIN1P，VIN1N；Q13，Q14的基极分别接第二路数据的差分输入VIN2P，VIN2N；Q11，Q13的集电极与Q7，Q8的发射极相连；Q12，Q14的集电极与Q9，Q10的发射极相连；Q11的发射极与R3，C1相连，Q12的发射极与R4，C2相连，Q13的发射极与R5，C3相连，Q14的发射极与R6，C4相连；电流源管M2，M3的栅极接偏置电压VBIAS；M2的漏极接R3，C1，R4和C2，M3的漏极接R5，C3，R6和C4；M2，M3的源极接地。
本发明一种100G以上相干光检测用高速模拟复用器电路，针对PAM4信号完成了2:1的复用功能，实现了速率超过100Gbaud的高速PAM4信号传输，完成了电域的数据信号合成。之后4个AMUX产生的4路高速数据信号经过驱动放大器(Driver)驱动4个马赫-曾德调制器(Mach-Zehnder Modulator；MZM)，随后在光子域经过2个IQM(I/Q调制器)，被合成为两路16-QAM光信号，最后经过偏振光合束器合成为一路光信号(DP-16QAM)送入光纤通道，完成光域的信号发射。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
跨导单元电路结构如图4所示，相比于传统的通过控制尾电流大小来调节抽头系数的方式，该Gm单元可以针对PAM4信号实现更好的线性度，其原理是在不改变尾电流源大小的情况下，通过调节Cascode BJT管的偏置电压VBIASP和VBIASN的差值实现跨导的变化，从而实现抽头系数的调节。
当AMUX输入两路65GBaud的PAM4信号时，输出为130Gbaud的PAM4信号，在有信道损耗的情况下，输出眼图如图6(a)所示，可以看出此时眼图中的眼睛已经闭合，在经过均衡后，输出眼图如图6(b)所示，此时眼图中的眼睛张开，高度为40mV，宽度为2.1ps，高速信号能够正确地传输。同现有技术相比，能够较好地满足实际应用需求。
本发明关于幅频响应的仿真结果如图7所示，能够看出3dB带宽为63GHz，满足100Gbaud以上输出数据信号的奈奎斯特带宽的要求。
本发明关于总谐波失真(Total Harmonic Distortion，THD)的仿真结果如图8所示，横轴为输入信号摆幅，能够看出在输入信号频率为40GHz，50GHz及60GHz时，随着输入信号摆幅的增加，最差的THD也小于-30dB，因此本发明取得了非常好的线性度。
综上所述，本发明一种100G以上相干光检测用高速模拟复用器，集成了注入锁定四倍频器，降低了对于外部测试所需时钟源速率的要求；针对PAM4信号完成了2:1的复用功能，实现了速率超过100Gbaud的高速PAM4信号传输；引入由与门单元和跨导单元实现的前馈均衡技术，可以补偿板间互联信道在高频下的损耗。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (7)

1.一种100G以上相干光检测用高速模拟复用器，其特征在于，包括前馈均衡器，通过调整前馈均衡器实现高频信号的衰减补偿；
时钟信号包括16.25GHz时钟信号和65GHz时钟信号，16.25GHz时钟信号经传输线，注入锁定四倍频器及对应的时钟缓冲器后与时钟选择器的一个输入端连接；65GHz的时钟信号经过传输线及对应的时钟缓冲器后与时钟选择器的另外一个输入端连接；时钟选择器选择其中一路时钟信号并将其输出，经电压控制延迟线和第二时钟缓冲器后与前馈均衡器的时钟输入端口连接；
数据信号为两路130Gb/s的PAM4数据信号，两路130Gb/s的PAM4数据信号分别经各自对应的传输线和连续时间线性均衡器后与前馈均衡器的两个数据输入端连接；
前馈均衡器将复用后的数据信号经数据信号输出端经输出缓冲器和传输线后输出；前馈均衡器包括主抽头和次抽头，通过调整主抽头及次抽头的系数实现高频信号的衰减补偿。
2.根据权利要求1所述的100G以上相干光检测用高速模拟复用器，其特征在于，前馈均衡器的一个数据输入端经主抽头与前馈均衡器的数据输出端连接，前馈均衡器的另一个数据输入端经次抽头与前馈均衡器的数据输出端连接。
3.根据权利要求2所述的100G以上相干光检测用高速模拟复用器，其特征在于，主抽头和次抽头均包括一个与门电路，主抽头的与门电路经一个跨导单元电路与前馈均衡器的数据输出端连接；次抽头的与门电路经另一个跨导单元电路与前馈均衡器的数据输出端连接；采用RZ信号实现MUX功能，通过与门时钟与数据信号的相位关系实现1个数据单位时间间隔的延时。
4.根据权利要求3所述的100G以上相干光检测用高速模拟复用器，其特征在于，与门电路具体为：
BJT管Q1和BJT管Q2的基极分别连接差分输入的数据信号VIP和VIN；BJT管Q3和BJT管Q4的基极连接直流电压VDC，BJT管Q1和BJT管Q3的集电极与串联连接的电阻R1和电感L1连接作为VOUTN输出， BJT管Q2和BJT管Q4的集电极与串联连接的电阻R2和电感L2连接作为VOUTP输出；BJT管Q5和BJT管Q6的基极分别接差分输入的时钟信号CKP，CKN，Q5的集电极与BJT管Q1和BJT管Q2的发射极连接，BJT管Q6的集电极与BJT管Q3和BJT管Q4的发射极连接，BJT管Q5和BJT管Q6的发射极与电流源管M1的漏极连接，M1的源极接地，栅极接偏置电压VBIAS。
5.根据权利要求3所述的100G以上相干光检测用高速模拟复用器，其特征在于，跨导单元电路具体为：
BJT管Q7和BJT管Q8的基极分别接偏置电压VBIASP和VBIASN；BJT管Q9和BJT管Q10的基极分别连接偏置电压VBIASN和VBIASP；BJT管Q7的集电极和BJT管Q9的集电极连接，作为电流IOUTN输出；BJT管Q8的集电极和BJT管Q10的集电极连接，作为电流IOUTP输出；BJT管Q11和BJT管Q12的基极分别连接第一路数据的差分输入VIN1P和VIN1N；BJT管Q13和BJT管Q14的基极分别接第二路数据的差分输入VIN2P和VIN2N；
BJT管Q11，BJT管Q13的集电极与BJT管Q7，BJT管Q8的发射极连接；BJT管Q12，BJT管Q14的集电极与BJT管Q9，BJT管Q10的发射极连接；BJT管Q11的发射极分别与电阻R3和电容C1连接，BJT管Q12的发射极分别与电阻R4和电容C2连接，BJT管Q13的发射极分别与电阻R5和电容C3连接，BJT管Q14的发射极分别与电阻R6和电容C4连接；电流源管M2和电流源管M3的栅极连接偏置电压VBIAS；电流源管M2的漏极连接电阻R3，电容C1，电阻R4和电容C2，电流源管M3的漏极连接电阻R5，电容C3，电阻R6和电容C4；电流源管M2和电流源管M3的源极接地。
6.根据权利要求5所述的100G以上相干光检测用高速模拟复用器，其特征在于，BJT管Q7和BJT管Q10的基极接偏置电压VBIASP，BJT管Q8和BJT管Q9的基极接偏置电压VBIASN，通过调节VBIASP和VBIASN的差值实现跨导的变化调节。
7.根据权利要求2所述的100G以上相干光检测用高速模拟复用器，其特征在于，对于主抽头，时钟的高电平与第一路数据做与运算，时钟的低电平与第二路数据做与运算，对于次抽头，时钟的低电平与第一路数据做与运算，时钟的高电平与第二路数据做与运算。
CN202210575875.9A 2022-05-25 2022-05-25 一种100g以上相干光检测用高速模拟复用器 Active CN115001591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210575875.9A CN115001591B (zh) 2022-05-25 2022-05-25 一种100g以上相干光检测用高速模拟复用器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210575875.9A CN115001591B (zh) 2022-05-25 2022-05-25 一种100g以上相干光检测用高速模拟复用器

Publications (2)

Publication Number Publication Date
CN115001591A CN115001591A (zh) 2022-09-02
CN115001591B true CN115001591B (zh) 2023-08-04

Family

ID=83029012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210575875.9A Active CN115001591B (zh) 2022-05-25 2022-05-25 一种100g以上相干光检测用高速模拟复用器

Country Status (1)

Country Link
CN (1) CN115001591B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102204132A (zh) * 2009-12-15 2011-09-28 穆尔蒂菲有限公司 对光纤中光信号的色度色散进行相干均衡的方法和系统
US8705602B1 (en) * 2009-10-16 2014-04-22 Altera Corporation Equalizer circuitry with selectable tap positions and coefficients
CN105262707A (zh) * 2014-07-18 2016-01-20 武汉中兴软件有限责任公司 高速光传输系统自适应均衡的方法及装置
CN105681238A (zh) * 2016-02-03 2016-06-15 晨星半导体股份有限公司 一种模拟均衡器
CN107113258A (zh) * 2014-11-13 2017-08-29 瑞典爱立信有限公司 相干光学接收器中光学通信信号的数字信号处理
CN109302147A (zh) * 2018-08-31 2019-02-01 光梓信息科技（上海）有限公司 一种判决反馈均衡器、判决反馈系统及其判决反馈方法
US10404496B1 (en) * 2018-09-07 2019-09-03 MACOM Technology Solutions Holding, Inc. Mitigating interaction between adaptive equalization and timing recovery in multi-rate receiver
CN113767602A (zh) * 2019-04-08 2021-12-07 康杜实验室公司 操作过程中的采样器偏移校准
CN114124092A (zh) * 2021-12-16 2022-03-01 西安交通大学 一种模数转换器模拟前端电路及控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8977139B2 (en) * 2012-10-29 2015-03-10 Finisar Corporation Integrated circuits in optical receivers
US9608735B2 (en) * 2014-03-11 2017-03-28 Multiphy Ltd. MIMO equalization optimized for baud rate clock recovery in coherent DP-QPSK metro systems
US9602116B1 (en) * 2016-01-07 2017-03-21 Inphi Corporation Interleaved successive approximation register analog to digital converter
US10958487B2 (en) * 2019-07-16 2021-03-23 International Business Machines Corporation Integrated switched-capacitor-based analog feed-forward equalizer circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705602B1 (en) * 2009-10-16 2014-04-22 Altera Corporation Equalizer circuitry with selectable tap positions and coefficients
CN102204132A (zh) * 2009-12-15 2011-09-28 穆尔蒂菲有限公司 对光纤中光信号的色度色散进行相干均衡的方法和系统
CN105262707A (zh) * 2014-07-18 2016-01-20 武汉中兴软件有限责任公司 高速光传输系统自适应均衡的方法及装置
CN107113258A (zh) * 2014-11-13 2017-08-29 瑞典爱立信有限公司 相干光学接收器中光学通信信号的数字信号处理
CN105681238A (zh) * 2016-02-03 2016-06-15 晨星半导体股份有限公司 一种模拟均衡器
CN109302147A (zh) * 2018-08-31 2019-02-01 光梓信息科技（上海）有限公司 一种判决反馈均衡器、判决反馈系统及其判决反馈方法
US10404496B1 (en) * 2018-09-07 2019-09-03 MACOM Technology Solutions Holding, Inc. Mitigating interaction between adaptive equalization and timing recovery in multi-rate receiver
CN113767602A (zh) * 2019-04-08 2021-12-07 康杜实验室公司 操作过程中的采样器偏移校准
CN114124092A (zh) * 2021-12-16 2022-03-01 西安交通大学 一种模数转换器模拟前端电路及控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种高速串行信号线性均衡电路;兰雨娇;侯伶俐;岳宏卫;韦雪明;;微电子学(第04期);全文 *

Also Published As

Publication number Publication date
CN115001591A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US11599005B2 (en) Optical waveguide modulator
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
Mishra et al. 8.7 A 112Gb/s ADC-DSP-based PAM-4 transceiver for long-reach applications with> 40dB channel loss in 7nm FinFET
US7835387B2 (en) Methods and systems for digitally processing data signals
US7990185B2 (en) Analog finite impulse response filter
Meghelli et al. A 10Gb/s 5-tap-DFE/4-tap-FFE transceiver in 90nm CMOS
Verplaetse et al. Analog I/Q FIR filter in 55-nm SiGe BiCMOS for 16-QAM optical communications at 112 Gb/s
Maeng et al. 0.18-/spl mu/m CMOS equalization techniques for 10-Gb/s fiber optical communication links
Hersent et al. 160-GSa/s-and-beyond 108-GHz-bandwidth over-2-V ppd output-swing 0.5-μm InP DHBT 2: 1 AMUX-driver for next-generation optical communications
Peng et al. A 56-Gb/s PAM-4 transmitter/receiver chipset with nonlinear FFE for VCSEL-based optical links in 40-nm CMOS
Ramon et al. 12.4 A 700mW 4-to-1 SiGe BiCMOS 100GS/s Analog Time-Interleaver
CN115001591B (zh) 一种100g以上相干光检测用高速模拟复用器
Hu et al. 120 GSa/s BiCMOS AMUX for 360 Gbit/s high-information-rate signal generation demonstrated in 10 km IM/DD system
Sheng et al. A 4.6-pJ/b 200-Gb/s analog DP-QPSK coherent optical receiver in 28-nm CMOS
Verplaetse et al. A 4-to-1 240 Gb/s PAM-4 MUX with a 7-tap mixed-signal FFE in 55nm BiCMOS
Moeneclaey et al. A 6-bit 56-GSa/s DAC in 55 nm SiGe BiCMOS
Fatemi et al. A Multi-mode Linear Optical Modulator Driver Circuit in 130 nm SiGe BiCMOS Technology
Torfs et al. High-Speed SiGe BiCMOS Circuits for Optical Communication
Hecht et al. PAM-4/6/8 Performance and Power Analysis for Next Generation 224Gbit/s Links
Bien et al. A 10-Gb/s reconfigurable CMOS equalizer employing a transition detector-based output monitoring technique for band-limited serial links
Momtaz et al. A Fully Integrated 10-Gb/s Receiver With Adaptive Optical Dispersion Equalizer in 0.13-$\mu {\hbox {m}} $ CMOS
US11368164B2 (en) Analog interleavers
Li et al. A 28Gbaud/s 4Vpp PAM4 MZ Modulator Driver in 0.13\mu\mathrm {m} $ SiGe BiCMOS Technology
Wittenhagen et al. A 224 Gbit/s Transceiver Front-end Design for Next Generation Data Centers
Maeng et al. Fully integrated 0.18/spl mu/m CMOS equalizer with an active inductance peaking delay line for 10Gbps data throughput over 500m multimode fiber

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant