CN114124092A - 一种模数转换器模拟前端电路及控制方法 - Google Patents

Abstract

一种模数转换器模拟前端电路及控制方法，包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个输入缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关：4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号；时钟产生电路分出四路控制信号连接采样保持电路。本发明使用三级连续时间线性均街器，每一级都是用相同的结构，降低了设计的复杂度且增加了带宽结合频率调节范围。

Description

一种模数转换器模拟前端电路及控制方法

技术领域

本发明属于模拟集成电路设计领域，特别涉及一种模数转换器模拟前端电路及控制方法。

背景技术

数字电路的快速发展，使得现在大多数集成电路产品中的数字模块比重不断加大。数字电路的优势在于其速度快，抗干扰能力强，依靠着半导体工艺制程的不断发展，单个MOS管的尺寸被不断缩小，数字电路的切换速度随之加快，整个电路的运算能力日益增大。为了满足数字电路速度的需求，高速高精度的ADC研究迫在眉睫。设计单个高速高精度且低功耗的ADC对设计者提出了很高的要求，在基于单通道采样结构的ADC性能达到瓶颈之后，为了提高ADC采样率，基于时间交织技术的ADC应运而生，与单通道相比，这种结构可以降低子通道的采样速率，同时多通道并行，使得整体的采样率达到一个很高的值。这种高带宽高速度的ADC在实际应用中经常会出现输入信号高频损耗问题，因此需要一个补偿电路加在输入和采样保持电路之中，模数转换器的模拟前端就是这个作用，通常采用的是连续时间线性均衡器模块。2016年博通公司提出了一种速率为32Gbps,精度为8bit的模数转换器模拟前端，使用一级连续时间线性均衡器和两级可编程增益放大器，实现了14dB的增益调整和7dB的尖峰控制，在28nm工艺下达到了32bps的数据传输速率，ENOB在低频下为6.4bit,在Nyquist频率下为5.85bit，功耗为320mW。2018年Kevin Zheng等人提出一种模数转换器模拟前端电路，主要用于短距离数据传输，该结构以用稳压接地电源进行偏置的反相器为基础，使用基于环形振荡器的反馈环路稳定反相器的单位增益频率，从而跟踪PVT变化。其中连续时间线性均衡器核心尺寸仅为20um×15um,功耗为6mW。同年他还提出了一种基于反相器的模拟接收器前端，包含低频和高频峰值的混合连续时间线性均衡器和基于反相器的可编程增益放大器，在14nmFinFET工艺下实现了0.00425mm²的面积和165mW的功耗。2019年Shiva Kiran等人提出了一种具有两级可编程连续时间线性均衡器,测试结果显示在13GHz频率时增益达到了15dB，可以实现最小4.7dB的尖峰控制。

以上技术均需要PGA进行增益的补偿和调整，并且需要校准模块对时钟进行校准，增加了功耗和设计复杂度。

发明内容

本发明的目的在于提供一种模数转换器模拟前端电路及控制方法，以解决上述现有技术中存在模数转换器模拟前端的电路复杂，补偿增益低的缺点。

为实现上述目的，本发明采用以下技术方案：

一种模数转换器模拟前端电路，包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个输入缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关：4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号；时钟产生电路分出四路控制信号连接采样保持电路。

进一步的，连续时间线性均街器共有三级，三级采用相同的配置，包括:第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一电流源、第二电流源、第三电流源、第四电流源、第一电阻、第二电阻、第三电阻、第一电容和第二电容；第一NMOS晶体管和第二NMOS晶体管作为输入对管，第三NMOS晶体管和第四NMOS晶体管交叉耦合相连，第一电阻和第二电阻分别作为第一、第三NMOS晶体管和第二、第四NMOS晶体管的负载电阻，第一、第二、第三、第四电流源分别作为第一、第二、第三、第四NMOS晶体管的源极电流源，第三电阻和第一电容连接在第一和第二NMOS晶体管的源极之间用作频率补偿，第二电容连接在第三、第四NMOS晶体管的源极之间。

进一步的，采样保持电路采用的是差分输入和差分输出，两输出之间接有与输入NMOS尺寸相同的dummy管。

进一步的，输入缓冲器采用自适应偏置源极跟随器。

进一步的，输出缓冲器采用源极跟随器。

进一步的，时钟产生电路生成：

CK4(0:3)、EN4(0:3)、Res4(0:3)和EN16(0:15)四个控制信号；

用于控制每条支路的工作时序；

其频率满足CK4(0:3)＝4EN4(0:3)＝4Res4(0:3)＝4EN16(0:15)。

进一步的，16个Sub-ADC分成4×4阵列，每4个Sub-ADC组成一个单元Ui。

进一步的，一种模数转换器模拟前端电路的控制方法，包括：

Res4(0),EN4(0)会在CK4(0)到达高电平时，先到达高电平，消除前一级的采样电荷，校正失配电压；

CK4(0)到达高点平时，Res4(0)变为低电平，EN4(0)保持不变，此时输入信号被采集到sub-ADC(0)的采样电容上，当EN16(0)为高电平时，采样信号被送到sub-ADC(0)进行处理；

在下一个EN4(i)有效时，继续进行下一Sub-ADC的采样；CK(1)，CK(2)，CK(3)交替采样，分别控制U1，U2，U3。

与现有技术相比，本发明有以下技术效果：

本发明使用三级连续时间线性均街器，每一级都是用相同的结构，降低了设计的复杂度且增加了带宽结合频率调节范围。时钟电路可直接输出四相位正交时钟，环路锁定时，时钟之间的相位是固定的，不需要额外的校准模块对时钟进行校准。

附图说明

图1为本发明的数模转换器模拟前端示意图；

图2为本发明的时钟控制逻辑示意图；

图3为本发明的连续时间线性均衡器示意图；

图4为本发明的采样保持电路示意图；

图5为本发明的输入和输出缓冲器示意图；

图6为本发明的连续时间线性均衡器AC仿真结果图；

图7为本发明的采样保持电路仿真结果图；

图8为本发明的输入缓冲器仿真结果图；

图9为本发明的输出缓冲器仿真结果图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

参见图1，一种超高速模数转换器模拟前端电路，所述的模拟前端电路包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关；4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号。16个Sub-ADC分成4×4阵列，每4个Sub-ADC组成一个单元Ui，包括以下工作步骤：

S1：首先Res4(0)，EN4(0)会在CK4(0)到达高电平时，先到达高电平，其目的是消除前一级的采样电荷，还具有校正失配电压的作用；

S2：CK4(0)到达高点平时，Res4(0)变为低电平，EN4(0)保持不变，此时输入信号被采集到sub-ADC(0)的采样电容上，当EN16(0)为高电平时，采样信号被送到sub-ADC(O)进行处理；

S3：同理，在下一个EN4(i)有效时，继续进行下一Sub-ADC的采样。同理CK(1)，CK(2)，CK(3)交替采样，分别控制U1，U2，U3。

参见图2，时钟产生电路生成CK4(0:3)、EN4(0:3)、Res4(0:3)和EN16(0:15)四个控制信号，用于控制每条支路的工作时序，其频率满足CK4(0:3)＝4EN4(0:3)＝4Res4(0:3)＝4EN16(0:15)。

参见图3，连续时间线性均衡器共有三级，三级采用相同的配置，包括:第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一电流源、第二电流源、第三电流源、第四电流源、第一电阻、第二电阻、第三电阻、第一电容、第二电容；第一NMOS晶体管和第二NMOS晶体管作为输入对管，第三NMOS晶体管和第四NMOS晶体管交叉耦合相连，第一电阻和第二电阻分别作为第一、三NMOS晶体管和第二、四NMOS晶体管的负载电阻，第一、二、三、四电流源分别作为第一、二、三、四NMOS晶体管的源极电流源，第三电阻和第一电容连接在第一和第二NMOS晶体管的源极之间用作频率补偿，第二电容连接在第三、四NMOS晶体管的源极之间。

参见图4，采样保持电路采用的是差分输入和差分输出，两输出之间接有与输入NMOS尺寸相同的dummy管M11和M12，以及与采样电容相同尺寸的dummy管M13和M14。

参见图5,输入缓冲器采用自适应偏置源随器，可以提供高带宽，输出支路开关速度慢，因此不需要很大带宽，输出缓冲器采用源极跟随器。缓冲器有三个作用，第一，缓冲器通常是高输入阻抗，低输出阻抗，采样保持电路如果需要大的带宽，需要与采样电容串联的电阻尽可能的小，而低输出阻抗的缓冲器可以实现这个要求。第二，由于输入信号需要驱动后续的多个子通道，而输入信号的驱动能力是有限的，缓冲器可以加大驱动能力。第三，缓冲器可以隔离采样保持电路和输入信号。

图6是连续时间线性均衡器的交流仿真结果，电路的直流增益可以从-17dB到9.6dB调节，在2GHz的奈奎斯特频率的补偿幅度达到了15dB。

图7是采样保持电路的快速傅里叶分析结果，根据相干采样定理，对输出信号做2048个点的FFT分析，无杂散动态范围为59.815dB,有效位数95998bit。

图8和图9分别是输入缓冲器和输出缓冲器的交流仿真结果，输入缓冲器带宽为14.18GHz，输出缓冲器带宽为9.08GHz。

Claims (8)

1.一种模数转换器模拟前端电路，其特征在于，包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个输入缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关：4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号；16路差分信号作为16个sub-ADC的输入信号；时钟产生电路分出四路控制信号连接采样保持电路。

2.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，连续时间线性均街器共有三级，三级采用相同的配置，包括:第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一电流源、第二电流源、第三电流源、第四电流源、第一电阻、第二电阻、第三电阻、第一电容和第二电容；第一NMOS晶体管和第二NMOS晶体管作为输入对管，第三NMOS晶体管和第四NMOS晶体管交叉耦合相连，第一电阻和第二电阻分别作为第一、第三NMOS晶体管和第二、第四NMOS晶体管的负载电阻，第一、第二、第三、第四电流源分别作为第一、第二、第三、第四NMOS晶体管的源极电流源，第三电阻和第一电容连接在第一和第二NMOS晶体管的源极之间用作频率补偿，第二电容连接在第三、第四NMOS晶体管的源极之间。

3.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，采样保持电路采用的是差分输入和差分输出，两输出之间接有与输入NMOS尺寸相同的dummy管。

4.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，输入缓冲器采用自适应偏置源极跟随器。

5.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，输出缓冲器采用源极跟随器。

6.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，时钟产生电路生成：

CK4(0:3)、EN4(0:3)、Res4(0:3)和EN16(0:15)四个控制信号；

用于控制每条支路的工作时序；

其频率满足CK4(0:3)＝4EN4(0:3)＝4Res4(0:3)＝4EN16(0:15)。

7.根据权利要求1所述的一种模数转换器模拟前端电路，其特征在于，16个Sub-ADC分成4×4阵列，每4个Sub-ADC组成一个单元Ui。

8.一种模数转换器模拟前端电路的控制方法，其特征在于，基于权利要求1-7任意一项所述的一种模数转换器模拟前端电路，包括：

Res4(0),EN4(0)会在CK4(0)到达高电平时，先到达高电平，消除前一级的采样电荷，校正失配电压；

CK4(0)到达高点平时，Res4(0)变为低电平，EN4(0)保持不变，此时输入信号被采集到sub-ADC(0)的采样电容上，当EN16(0)为高电平时，采样信号被送到sub-ADC(0)进行处理；

在下一个EN4(i)有效时，继续进行下一Sub-ADC的采样；CK(1)，CK(2)，CK(3)交替采样，分别控制U1，U2，U3。

Images