CN112104365B - 一种应用于高速高精度模数转换器中的余量放大器 - Google Patents

一种应用于高速高精度模数转换器中的余量放大器 Download PDF

Info

Publication number
CN112104365B
CN112104365B CN202010865738.XA CN202010865738A CN112104365B CN 112104365 B CN112104365 B CN 112104365B CN 202010865738 A CN202010865738 A CN 202010865738A CN 112104365 B CN112104365 B CN 112104365B
Authority
CN
China
Prior art keywords
transistor
source
follower
amplifier
residual amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010865738.XA
Other languages
English (en)
Other versions
CN112104365A (zh
Inventor
叶凡
何文彬
李子为
任俊彦
许俊
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010865738.XA priority Critical patent/CN112104365B/zh
Publication of CN112104365A publication Critical patent/CN112104365A/zh
Application granted granted Critical
Publication of CN112104365B publication Critical patent/CN112104365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Abstract

本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的余量放大器。本发明的余量放大器，以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式来提高传统开环结构的余量放大器的线性度和电流效率；采用不完全建立的工作模式避免开环结构的余量放大器的带宽要求；通过设置开关晶体管，使其工作在动态模式下；通过设置增益调整单元，以克服余量放大器的跨导受到温度、工艺、电源电压波动的影响；本发明可显著降低集成模数转换器余量放大器的功耗。

Description

一种应用于高速高精度模数转换器中的余量放大器
技术领域
本发明属于集成电路技术领域，具体涉及应用于高速高精度模数转换器中的余量放大器。
背景技术
随着通信技术、高性能计算、超宽带系统的飞速发展，对高性能模数转换器的需求不断提高。通信基站、医疗图像系统和仪器仪表等系统都高度依赖于高速高精度的模数转换器。例如，在传统的 900MHz-5GHz的无线通信系统中一般使用的12-14位、100-200MS/s采样率的模数转换器和12-14位、200-400MS/s采样率的数模转换器，微基站中的模数/数模转换器的信号带宽要求在吉赫兹以上。高速高精度模数转换器核心电路一直以来是科研的热门领域，高性能的模数转换器也成为我国集成电路领域卡脖子的一项重要技术。
时间交织模数转换器将整个模数转换器的采样速率成倍数的增加，然而，时间交织技术面临着面积成倍增加、不同通道间失调、增益误差和带宽的失配、校准复杂度高等设计挑战。此外，用于补偿交错不匹配的输入前端缓冲器、时钟生成/分布和校准电路会产生额外的设计开销。对于单通道模数转换器而言，提高采样率不仅有助于减少大规模时间交织模数转换器中的通道数量，而且有助于降低它们的整体抖动和输入电容，从而进一步推动模数转换器的性能边界。
随着技术的发展和工艺制成的提升，多种新型的模数转化器结构的提出，导致模数转换器的速度上限不断提高。具备实现高速高精度这一目标的模数转换器架构包括有：流水线型模数转换器、逐次逼近辅助的流水线型模数转换器以及混合型模数转换器。这些结构均得益于将量化位数分散到更多的子模数转换器，通过流水线型的工作模式实现高的转换速度。包含有流水线级的模数转换器的架构如图1所示，包括有采样开关101，子模数转换器102和104，和余量放大器103。其中，余量放大器实现对子模数转换器余量信号进行放大后传递给后级子模数转换器的作用。余量放大器放大信号的增益误差决定了模数转换器的有效位数，其能实现的线性度需要大于后级子模数转换器的线性度要求，其所需的放大时间决定整体模数模数转换器所能达到的最大转换速度，且其占模数转换器核心电路的较大一部分功耗。因此，在高速高精度模数转换器系统中，级间的余量放大器的性能决定了模数转换器整体的性能。
传统流水线型模数转换器中采用的闭环反馈工作的运算放大器，高增益高带宽的设计指标导致需要很大的功耗，并且随着工艺尺寸的缩小，更低的电源电压和本征增益更加剧了设计的挑战，在先进工艺下，往往需要额外的高电源电压，导致很低的能量效率。近年来，研究人员提出了多种新型结构的余量放大器，对余量放大器的性能进行不断优化，余量放大器的放大速度、带宽、增益误差和功耗等性能都得到大幅提高。如环形放大器级联三级反相器，基于大信号转换的工作方式为负载电容快速充电或放电，提供了一种低功耗、快速建立的闭环余量放大器解决方案。然而，三种级联反向器结构在闭环使用时由于多极点的存在而具有稳定性问题，如果考虑工艺、电压和温度的变化，将会产生更加严重的稳定性问题。与基于闭环的余量放大器相比，基于开环的余量放大器具有较快的放大速度和较低的功耗，如传统的带电阻负载的单共源极放大器的开环放大器。但总体而言，开环结构的余量放大器的线性度较差，没有闭环电路中能够通过高的环路增益来提高环路线性度的特点。同时开环放大倍数受工艺波动和温度的影响较大，在流片前难以确定实际的开环增益大小，需要较为复杂的校准电路进行调试。校准电路的效果是决定开环结构的余量放大器能否正常有效工作的重要因素。
为了解决开环结构的余量放大器的较差线性度，图2中提供了一种翻转电压源级跟随器型的跨导单元，以单端为例。通过图中的连接方式，当NMOS源级跟随器201的源级电压（源级跟随器输出端电压）205存在一个电压变化ΔV时，NMOS源级跟随器201就如同共栅放大器，在NMOS晶体管202的栅端产生gm1ro1ΔV大小的电压变化，因此，NMOS源级跟随器M1的输出阻抗将变成1/gm1(ro1gm3)，实现了一个非常低的源级电阻。在尾电流源IB203的作用下，NMOS源级跟随器保持了一个恒定的栅源电压，从而输入晶体管204实现线性电流：
图3中展示了一种采用翻转电压源级跟随器跨导单元301的开环结构的余量放大器。以单端为例，尾电流源304保证源级跟随器恒定电流，动态开关管302使能余量放大器。在较短的放大时间内，较大的输出摆幅下实现较高的线性度。然而，图中所示的余量放大器采用完全建立的工作方式，为了在较短的时间内完成信号的放大，这种结构的余量放大器需要较小取值的输出电阻303从而保证较高的信号带宽。但较小的输出电阻需要消耗较大的电流来保证足够的增益以及合适的输出共模电压。因此开环结构的余量放大器功耗问题还需要进一步解决。
发明内容
本发明的目的在于提出一种应用于高速高精度模数转换器中的余量放大器。
本发明提供的余量放大器，其特点是以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式来提高传统开环结构的余量放大器的线性度和电流效率，采用不完全建立的工作模式避免开环结构的余量放大器的带宽要求，同时工作在动态模式下；这些技术大大节省了余量放大器所需的功耗。
下面以图4中的NMOS和PMOS翻转电压源级跟随器跨导单元相结合的开环结构的余量放大器为例，具体说明本发明的特征和技术优点。
本发明提出的余量放大器，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式，将NMOS翻转电压源级跟随器跨导单元401和PMOS翻转电压源级跟随器跨导单元402的输出端直接相连。其中：
跨导单元401，包括输入晶体管M3、M4，源级跟随器晶体管M7、M8，电流源晶体管M11、M12。M3的源端、M4的源端和M7的漏端相连，M11的栅端与M7的漏端相连；M4的源端、M8的源端和M12的漏端相连，M12的栅端与M8的漏端相连；
跨导单元402，包括输入晶体管M1、M2，源级跟随器晶体管M5、M6，电流源晶体管M9、M10。M1的源端、M5的源端和M9的漏端相连，M9的栅端与M5的漏端相连；M2的源端、M6的源端和M10的漏端相连，M10的栅端与M6的漏端相连。输入信号同时驱动两个跨导单元的输入晶体管（M1~M8），两个跨导单元中源级跟随器部分，以单端为例，M5和M9、M7和M11，分别作为两个跨导单元的电流源。M6和M10、M8和M2同样类似。
这种NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式同样实现了源级跟随器M5、M6、M7和M8较低的输出电阻，从而保留了两个跨导单元的线性电流特性：
；
；
其中，Vid=Vin-Vip, k= μ·CoxW/2L表示工艺相关参数，VTP和VTN分别表示PMOS和NMOS晶体管的阈值电压，假设两个跨导单元中输入对管不存在失配，那么差分电流可以表示为：
；
其中，kp和 kn分别表示PMOS管和NMOS管的工艺相关参数。通过上述公式可知，NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式实现了线性化的输出电流，并且实现了电流复用的功能，相比传统的电阻负载开环结构的余量放大器而言，实现了近两倍的跨导效率。因此，这种余量放大器相比传统的电阻负载的余量放大器可以实现良好的线性放大功能，在和电阻负载的翻转电压源级跟随器的余量放大器相比，具有相同的增益时可以有效降低放大器的功耗。
本发明所采用的开环结构的余量放大器，还采用了不完全建立的工作方式。以单端为例，通过配置图4中M5的漏级节点阻抗和M1的漏极节点（输出端）阻抗，调节开环结构的余量放大器的电路时常数τ，来改变时常数τ与放大时间ts的比值，从而实现不完全建立的工作模式。不完全建立的工作方式需要放大器的直流增益大于系统所需要的直流增益，在有限的放大时间内，达到系统所需要的增益。这种方式相比于完全建立的工作方式，即电路时常数τ远小于放大时间ts，避免了需要低时常数τ，即较低阻抗而导致需要较大的电流来满足增益要求和带宽的要求。因此，本发明采用不完全建立的工作方式的开环结构的余量放大器具有很低的功耗，实现良好能量效率。
为了进一步降低开环结构的余量放大器的功耗，通过开关晶体管403使其工作在动态模式下，开关晶体管403的栅端由时钟信号Φra控制，其漏端与M11和M12的源端相连，其源端接地。当需要放大前级子模数转换器的余量电压时，通过施加高电平的时钟信号Φra使余量放大器处于正常工作的状态；当放大完成时，关闭开关晶体管403，从而节省余量放大器所消耗的功耗。
由于开环结构的余量放大器的跨导容易受到温度、工艺、电源电压波动而偏离设计值，本设计增加了增益调整单元404，包括有增益调整晶体管M14 405，快速开启电容CL406，校准开关407。M14的漏端与M11和M12的源端相连，其栅端接快速开启电容CL406和校准开关407。电容CL的另一端接时钟信号Φrae，校准开关407的另一端接校准电压Vcal 408。通过调整校准电压Vcal 408，改变开环结构的余量放大器的等效增益，从而实现增益误差的校准，保证余量放大器在不同的温度、工艺、电源电压的情况下，实现精准的放大增益。快速开启电容CL406连接在增益调整晶体管M14 405的栅端，当开启校准开关407时，快速开启电容406在增益调整晶体管M14 405的栅端耦合一个上升信号，可以加快增益调整晶体管M14 405的开启速度。
前述内容大致叙述了本发明的特征和技术优点，下文将以1GS/s采样率，12位模数转换器中的余量放大器应用为实例，更加明晰地说明本发明的思想。
附图说明
图1为高速高精度模数转换器结构示意图。
图2为翻转电压源级跟随器跨导单元示意图。
图3为传统的采用翻转电压源级跟随器跨导单元的开环结构的余量放大器示意图。
图4为采用NMOS和PMOS翻转电压源级跟随器结合的开环结构的余量放大器结构图。
图5为余量放大器的工作原理图。
图6为余量放大器的工作时序图。
图中标号：101为采样开关，102和104为子模数转换器，103为余量放大器；201为源级跟随器晶体管，202为NMOS管，203为尾电流源，204为跨导单元输入晶体管，205为源级跟随器输出端电压；301为翻转电压源级跟随器跨导单元，302为动态开关管，303为输出端负载电阻，304为源级跟随器尾电流源管；401为NMOS翻转电压源极跟随器跨导单元，402为PMOS翻转电压源极跟随器跨导单元，403为动态开关管，404为增益调整单元，405为增益调整晶体管，406为快速开启电容，407为校准开关，408为增益校准电压；501为开环结构的余量放大器，502为输入采样电容，503为输出负载电容，504为采样信号开关，505~507为共模开关，508为后级采样开关，509为余量放大器动态开关时钟。
具体实施方式
下面对本发明中提出的应用于高速高精度模数转换器中的余量放大器进行说明。值得注意的是，本发明提供的余量放大器可以有许多不同的指标以及性能的实现方式，本发明中的开环结构的余量放大器也可以有多种应用场景。下文的实施仅为本发明提供一个典型实现电路，仅用以说明本发明的形成与使用，并非用以限定本发明。
本发明提供的余量放大器，实施目标为应用于1GS/s采样率，12位分辨率的模数转换器中，采用CMOS输入对，结合NMOS和PMOS翻转电压源级跟随器跨导单元实现，工作在不完全建立和动态模式下。余量放大器的输入共模电压0.45V，输出共模电压0.45V，该实例中的模数转换器核心电路和余量放大器均采用0.9V的电源电压。
首先，输入信号先经过采样开关进行采样，在转换阶段，第一级模数转换器实现初步量化，量化完成后，在放大相位时，前级子模数转换器的余量信号通过本发明提出的余量放大器进行放大，放大后的信号再经过后级的子模数转换器进行进一步量化。
余量放大器的工作原理如图5所示，工作时序如图6所示。在图5中，余量放大器的输入端接输入采样电容502和共模开关506，输入采样电容502的另一端接采样信号开关504和共模开关505，余量放大器51的输出端接共模开关507和后级采样开关508，采样开关508另一端为后级采样电容503。首先，关闭采样信号开关504和共模开关506，将前级子模数转换器的余量信号和共模电压的电压差通过输入采样电容502采样在余量放大器501的输入端，其后关闭采样信号开关504和共模开关506，打开共模开关505，在余量放大器的输入端减掉共模电压，实现将前级子模数转换器的余量信号保持在余量放大器的输入端。之后打开余量放大器的动态开关时钟509使其正常实现放大工作，共模开关507保证在余量放大器准备开始工作前，其输出端保持在共模电压上，后级采样开关508用来将放大后的信号采集到输出负载电容503上。
在本发明的应用实例中，余量放大器的放大时间为220ps，单端输入采样电容502容值为1pF，输出负载电容503为40fF。余量放大器可以提供8.3倍的放大增益，在输出差分信号峰-峰值为-320mV~+320mV时，仍具有9位的线性度，保证后级的子模数转换器的线性度要求。由于采用了NMOS和PMOS翻转电压源级跟随器跨导单元结合，工作在不完全建立、以及动态模式下，本发明提出的开环结构的余量放大器的功耗仅为0.644mW，实现了高速、高线性度和低功耗的余量放大器。
由于采用了不完全建立的工作模式，放大器的增益会随放大时间变化而改变。放大时间设计为220ps，当出现±1.05ps的时钟抖动时，差分输出端会产生约0.97mV的电压误差，小于后级子模数转换器的1/2最小量化位（LSB）。因此，当时钟抖动为亚皮秒量级时，本发明提出的不完全建立的开环结构的余量放大器对时钟抖动不敏感。
本发明的内容及优点虽然已详细揭示如上，然而必须说明的是，本发明的范围并不受限于说明书中所描述的方法及步骤等特定实施例，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，这些也应视为本发明的保护范围。

Claims (4)

1.一种应用于高速高精度模数转换器中的余量放大器，其特征在于，以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式，来提高传统开环结构的余量放大器的线性度和电流效率；具体地，将NMOS翻转电压源级跟随器跨导单元和PMOS翻转电压源级跟随器跨导单元的输出端直接相连；其中：
NMOS翻转电压源级跟随器跨导单元，包括输入晶体管M3、M4，源级跟随器晶体管M7、M8，电流源晶体管M11、M12；输入晶体管M3的源端、输入晶体管M4的源端和源级跟随器晶体管M7的漏端相连，电流源晶体管M11的栅端与源级跟随器晶体管M7的漏端相连；输入晶体管M4的源端、源级跟随器晶体管M8的源端和电流源晶体管M12的漏端相连，电流源晶体管M12的栅端与源级跟随器晶体管M8的漏端相连；
PMOS翻转电压源级跟随器跨导单元，包括输入晶体管M1、M2，源级跟随器晶体管M5、M6，电流源晶体管M9、M10；输入晶体管M1的源端、源级跟随器晶体管M5的源端和电流源晶体管M9的漏端相连，电流源晶体管M9的栅端与源级跟随器晶体管M5的漏端相连；输入晶体管M2的源端、源级跟随器晶体管M6的源端和电流源晶体管M10的漏端相连，电流源晶体管M10的栅端与源级跟随器晶体管M6的漏端相连；输入信号同时驱动两个跨导单元的输入晶体管M1~M8，两个跨导单元中源级跟随器部分，源级跟随器晶体管M5和电流源晶体管M9、源级跟随器晶体管M7和电流源晶体管M11，分别作为两个跨导单元的电流源；源级跟随器晶体管M6和电流源晶体管M10、源级跟随器晶体管M8和输入晶体管M2同样类似。
2.根据权利要求1所述的余量放大器，其特征在于，采用不完全建立的工作方式，具体地，通过配置源级跟随器晶体管M5的漏级节点阻抗和输入晶体管M1的漏极节点阻抗，调节开环结构的余量放大器的电路时常数τ，来改变时常数τ与放大时间ts的比值，从而实现不完全建立的工作模式。
3.根据权利要求2所述的余量放大器，其特征在于，通过设置开关晶体管，使其工作在动态模式下；所述开关晶体管的栅端由时钟信号Φra控制，其漏端与电流源晶体管M11和M12的源端相连，其源端接地；当需要放大前级子模数转换器的余量电压时，通过施加高电平的时钟信号Φra使余量放大器处于正常工作的状态；当放大完成时，关闭开关晶体管403，从而节省余量放大器所消耗的功耗。
4. 根据权利要求3所述的余量放大器，其特征在于，通过设置增益调整单元，以克服余量放大器的跨导受到温度、工艺、电源电压波动的影响；所述增益调整单元，包括增益调整晶体管M14 、快速开启电容CL、校准开关；增益调整晶体管M14的漏端与电流源晶体管M11和M12的源端相连，其栅端接快速开启电容CL和校准开关；电容CL的另一端接时钟信号Φrae，校准开关的另一端接校准电压Vcal ；通过调整校准电压Vcal ，改变开环结构的余量放大器的等效增益，从而实现增益误差的校准，保证余量放大器在不同的温度、工艺、电源电压的情况下，实现精准的放大增益；快速开启电容CL连接在增益调整晶体管M14的栅端，当开启校准开关时，快速开启电容在增益调整晶体管M14的栅端耦合一个上升信号，以加快增益调整晶体管M14的开启速度。
CN202010865738.XA 2020-08-25 2020-08-25 一种应用于高速高精度模数转换器中的余量放大器 Active CN112104365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010865738.XA CN112104365B (zh) 2020-08-25 2020-08-25 一种应用于高速高精度模数转换器中的余量放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010865738.XA CN112104365B (zh) 2020-08-25 2020-08-25 一种应用于高速高精度模数转换器中的余量放大器

Publications (2)

Publication Number Publication Date
CN112104365A CN112104365A (zh) 2020-12-18
CN112104365B true CN112104365B (zh) 2023-11-24

Family

ID=73753284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010865738.XA Active CN112104365B (zh) 2020-08-25 2020-08-25 一种应用于高速高精度模数转换器中的余量放大器

Country Status (1)

Country Link
CN (1) CN112104365B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556123B (zh) * 2021-07-09 2023-06-02 清华大学深圳国际研究生院 一种校准模数转换器非线性的数字校准方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101001078A (zh) * 2007-01-12 2007-07-18 清华大学 一种低电压负反馈跨导放大器
CN101277112A (zh) * 2008-05-15 2008-10-01 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN108540134A (zh) * 2018-03-19 2018-09-14 复旦大学 一种应用于高速高精度模数转换器中的输入缓冲器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101001078A (zh) * 2007-01-12 2007-07-18 清华大学 一种低电压负反馈跨导放大器
CN101277112A (zh) * 2008-05-15 2008-10-01 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN108540134A (zh) * 2018-03-19 2018-09-14 复旦大学 一种应用于高速高精度模数转换器中的输入缓冲器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Reference Buffer with High-Efficiency for High-Speed and High-Precision Switched-Capacitor ADCs;Yabo N, Ting L, Yong Z, et al.;《 international conference on communication technology》;全文 *
用于8位80MS/s模数转换器的增益数模单元电路;董嗣万;朱樟明;刘敏杰;杨银堂;;西安电子科技大学学报(第01期);全文 *

Also Published As

Publication number Publication date
CN112104365A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
Wu et al. A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN112564650B (zh) 一种用于流水线逐次逼近型adc的残差放大器电路
KR101352767B1 (ko) 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ａｄｃ
CN112104365B (zh) 一种应用于高速高精度模数转换器中的余量放大器
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
CN114124092A (zh) 一种模数转换器模拟前端电路及控制方法
Tu et al. A 1.2 V 30mW 8b 800MS/s time-interleaved ADC in 65nm CMOS
Hsieh et al. A 1.8 GHz 12b pre-sampling pipelined ADC with reference buffer and OP power relaxations
Duan et al. A 12.8 GS/s time-interleaved SAR ADC with 25GHz 3dB ERBW and 4.6 b ENOB
Ishii et al. A 1.0 v 40mW 10b 100MS/s pipeline ADC in 90nm CMOS
Kim et al. A 9.43-ENOB 160MS/s 1.2 V 65nm CMOS ADC based on multi-stage amplifiers
CN115664350A (zh) 一种用于高精度高速流水线adc的高增益高带宽运算放大器
Ha et al. A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology
KR20120013121A (ko) 커패시터 및 증폭기를 공유하는 ａｄｃ
Payne et al. A 16b 100-to-160MS/s SiGe BiCMOS pipelined ADC with 100dBFS SFDR
CN117691956B (zh) 一种应用于高速模数转换器的开环残差放大器电路
CN219181502U (zh) 流水线型模数转换器
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
CN116938246A (zh) 一种基于环形放大器的4通道时间交织adc电路
Wang et al. Track-and-Hold Techniques for Ultra High Speed Time-Interleaved ADCs
Lotfi et al. A MDAC Common-Mode Shifting Technique enabling Power Consumption Reduction in Pipeline ADCs
Zhang et al. A 1-GS/s 12-bit Single-Channel Pipelined ADC in 28-nm CMOS With Input-Split Fully Differential Ring Amplifier
CN117879609A (zh) 一种适用于超高速多通道时间交织adc的采样网络
Wang et al. High speed pipeline ADC using dual-input op-amp to cancel memory effect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant