CN112564650B - 一种用于流水线逐次逼近型adc的残差放大器电路 - Google Patents

一种用于流水线逐次逼近型adc的残差放大器电路 Download PDF

Info

Publication number
CN112564650B
CN112564650B CN202011521568.XA CN202011521568A CN112564650B CN 112564650 B CN112564650 B CN 112564650B CN 202011521568 A CN202011521568 A CN 202011521568A CN 112564650 B CN112564650 B CN 112564650B
Authority
CN
China
Prior art keywords
inverter
throw switch
output end
adc
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011521568.XA
Other languages
English (en)
Other versions
CN112564650A (zh
Inventor
陈润
郭啸峰
陈振骐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Nuoruixin Technology Co ltd
Original Assignee
Shenzhen Nuoruixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Nuoruixin Technology Co ltd filed Critical Shenzhen Nuoruixin Technology Co ltd
Priority to CN202011521568.XA priority Critical patent/CN112564650B/zh
Publication of CN112564650A publication Critical patent/CN112564650A/zh
Application granted granted Critical
Publication of CN112564650B publication Critical patent/CN112564650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出一种用于流水线逐次逼近型ADC的残差放大器电路，属于数模转换器ADC电路结构设计领域。该放大器包括：三个反相器，三个单刀单掷开关和一个阻值为R的电阻；其中，输入信号连接第一反相器输入端，该信号同时通过第一单刀单掷开关连接第三反相器输出端；第三反相器输入端与输出端直接连接，第三反相器的电源端通过第三单刀单掷开关连接电源；第一反相器输出端分别连接输出信号和第二反相器输出端；第一反相器的电源端通过第二单刀单掷开关连接电源；第二反相器输入端通过电阻连接第二反相器输出端。本发明电路结构简单，功耗低，可提高残差放大器的增益精度，又可克服因电源电压、工艺角以及温度变化产生的增益变化。

Description

一种用于流水线逐次逼近型ADC的残差放大器电路
技术领域
本发明属于集成电路技术中数模转换器ADC电路结构设计技术领域，具体涉及一种用于流水线逐次逼近型ADC的残差放大器电路。
背景技术
高速高精度数模转换器ADC在近些年得到了快速发展，尤其是转换精度在12比特以上，转换速度在每秒几百兆采样点的单通道ADC，在各种混合信号处理系统中需求巨大，例如用于第五代和后五代移动通信(5G与B5G)收发机芯片。
流水线逐次逼近型数模ADC(Pipelined-SARADC)是近年来在数据转换器设计领域中出现的新结构。它将流水线ADC经典的两步式电路结构中前后两级的子ADC采用逐次逼近型ADC实现，这样做既可以利用流水线ADC的高数据转换速率，又可以利用逐次逼近型ADC的低功耗、高线性度以及简单易集成等优点。
随着CMOS工艺的不断进步，流水线逐次逼近型数模ADC能够达到的性能也不断提高。阻碍性能进一步提升的瓶颈是各级子ADC之间的残差放大器(ResidueAmplifier，简称RA)。残差放大器的主要功能是将前级子ADC量化之后残存的微弱信号余量进行精确线性放大，以使得后级子ADC能够准确地进行数据转换。残差放大器的增益精度、响应速度、线性度以及功耗是高速高精度流水线逐次逼近型数模ADC的设计难点，也决定了整个ADC的性能。
用于流水线逐次逼近型数模ADC的残差放大器，在结构上可以分为闭环结构和开环结构。闭环结构具有增益精度高和线性度高的优点，但是往往需要使用增益带宽积极高的运算放大器，这导致极大的功耗开销，因此不适用于高速ADC的设计。目前研究的热点方向都使用开环结构。在开环结构中，根据信号处理的方式，又分为不完全建立型和完全建立型。前者往往采用动态放大器或者积分放大器的电路结构，通过对负载电容在设定时间内进行线性充放电达到残差信号放大的效果，这种电路结构往往比较复杂，需要额外的时钟产生与控制电路，转换速度较慢且增益精度受限于对积分时间的控制精度。完全建立型的残差放大器摆脱了对积分时间的精确限制，可以将残差信号迅速放大，近来在高速设计中得到了广泛应用。
完全建立型的残差放大器多采用单级放大电路结构。已有一种采用这种电路结构的残差放大器，由WenningJiang等人发表于2019年IEEEISSCC(国际固态电路大会)，“A7.6mW1GS/s60dBSNDRSingle-ChannelSAR-AssistedPipelinedADCwith Temperature-CompensatedDynamicGm-R-BasedAmplifier”，图1描述了这种残差放大器的电路结构和器件连接关系。这种残差放大器采用伪差分结构，包括了M1～M6共6个NMOS晶体管，M7和M8共两个PMOS晶体管，一个开关S1和两个等阻值的电阻RL1和RL2。当该残差放大器处于残差放大状态时，开关S1闭合，残差放大器的电压增益等于等效跨导Gm(约两倍于晶体管M1或M4的跨导)与负载电阻RL的乘积(图中RL＝RL1＝RL2)。这种电路结构简单，不需要精确控制残差放大时间，响应速度较快。但是这种电路结构增益精确性差。由于跨导Gm和电阻RL各自随电源电压、工艺角以及温度而产生不相关的变化，电压增益便会出现很大偏差，如果不进行任何校准，实际电压增益值可能会比设计值高或者低5dB以上。这将导致残差放大器后级子ADC的动态范围大大降低，进而限制了ADC整体的转换精度。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种用于流水线逐次逼近型ADC的残差放大器电路，本发明既能提高残差放大器的增益精度，又可以克服因电源电压、工艺角以及温度变化产生的增益变化，同时具有电路结构简单和功耗低等特点。
本发明提出一种用于流水线逐次逼近型ADC的残差放大器电路，包括：三个反相器、三个单刀单掷开关和一个阻值为R的电阻；其中，输入信号连接第一反相器的输入端，该信号同时通过第一单刀单掷开关连接第三反相器的输出端；第三反相器的输入端与输出端直接连接，第三反相器的输入端还连接一个共模电压信号，第三反相器的电源端通过第三单刀单掷开关连接电源；第一反相器的输出端分别连接输出信号和第二反相器的输出端；第一反相器的电源端通过第二单刀单掷开关连接电源；第二反相器的输入端通过阻值为R的电阻连接第二反相器的输出端；
在第一步采样相时，第一单刀单掷开关和第三单刀单掷开关同时闭合，第二单刀单掷开关打开，第三反相器处于工作状态并将输入信号的电压稳定在共模电压上；
当采样结束后，进入第二步放大相时，第二单刀单掷开关闭合，第一单刀单掷开关和第三单刀单掷开关同时断开，第三反相器处于不工作状态，第一反相器的输入端采集到叠加在共模电压信号上的残差信号。
本发明的特点及有益效果：
(1)本发明的残差放大器的增益是基于两个跨导之间的比例，而不是跨导Gm和电阻RL的乘积，可以大大提高增益的精确度，克服电源电压、工艺角以及温度变化带来的增益偏差；
(2)本发明的电路结构紧凑，实现方式简单；
(3)本发明属于完全建立型的残差放大器，不需要复杂的时序控制电路；
(4)本发明电路寄生小，带宽大，适用于高速ADC设计；
(5)本发明建立时间短，建立过程完整，可以提高残差放大器的线性度；
(6)本发明电路结构模块化，可以通过简单级联的方式实现各种不同的增益需求；
(7)本发明电路功耗小，适用于低功耗ADC设计。
附图说明
图1是一种已知的残差放大器电路结构图；
图2是本发明提出的一种用于流水线逐次逼近型ADC的残差放大器电路结构图；
图3是一个公知的反相器电路图；
图4是本发明提出的残差放大器工作时序图；
图5是用本发明提出的残差放大器组成的流水线逐次逼近型ADC实施例电路图；
图6是流水线逐次逼近型ADC实施例的时序图。
具体实施方式
本发明提出的一种用于流水线逐次逼近型ADC的残差放大器电路，下面结合附图及具体实施例详细说明如下：
本发明提出的一种用于流水线逐次逼近型ADC的残差放大器电路，电路结构图如图2所示，包括：三个反相器，三个单刀单掷开关和一个阻值为R的电阻。本发明提出的一种用于流水线逐次逼近型ADC的残差放大器电路连接关系为：输入信号vin连接反相器1的输入端，该信号同时通过单刀单掷开关S1与反相器3的输出端连接；反相器3的输入端与其输出端直接连接，反相器3的电源端通过单刀单掷开关S3与电源Vdd连接；反相器1的输出端分别连接输出信号vout和反相器2的输出端；反相器1的电源端通过单刀单掷开关S2与电源Vdd连接；反相器2的输入端通过一个阻值为R(一般为几百到几千欧姆)的电阻与反相器2的输出端连接。其中，图2中所有Vdd为同一个电源。在电路图里面为了增强电路的可读性，电源Vdd往往分开就近连接各个电路器件，但本身他们是连接在一起的。地(Vss或者Gnd)也是类似。
本发明电路结构中的反相器可由如图3所示的电路实现。这是一个公知的电路结构，包括一个NMOS晶体管MN和PMOS晶体管MP；MN和MP的栅极共同连接该反相器的输入端Ain，MN和MP的漏极共同连接该反相器的输出端Aout，MN的源极接地，MP的源极接该反相器的电源端VP(此处的VP是反相器作为一个电路器件的电源端；在实际中，反相器1和3的电源端分别通过开关连接实际电路的电源Vdd；反相器2的电源端直接连Vdd)。
本发明的用于流水线逐次逼近型ADC的残差放大器电路具体工作原理如下：残差放大器的工作在一个采样周期Ts内分为采样相和放大相两步，其时序关系如图4所示。在第一步采样相时，开关S1和S3同时闭合，开关S2打开，此时反相器3工作并将输入信号vin的电压稳定在一个固定的共模电压VCM上，此电压提供了残差放大器的输入静态工作点电压；反相器1因与电源电压断开连接而处于不工作状态；反相器2和电阻R为输出信号vout提供一个静态工作点电压。当采样结束后，进入第二步放大相时，开关S2闭合，开关S1和S3同时断开，反相器3处于不工作状态，反相器1的输入端采集到叠加在固定共模电压信号VCM上的残差信号vin；如果反相器1和反相器2的跨导分别为gm1和gm2，可以推导得出残差放大器的电压增益Av为gm1和gm2的比值，即Av＝-gm1/gm2，此时输出信号vout电压在之前的静态工作点电压上叠加了Av*vin的信号，从而将残差信号vin放大输出。该残差放大器的3dB带宽BW-3dB由gm2和负载电容CL(图2中未画出)决定，即BW-3dB＝gm2/CL；电路结构中电阻R的作用是和反相器2的输入寄生电容形成一个传输函数零点，从而拓宽残差放大器的带宽，提高ADC的转换速度。
本发明的用于流水线逐次逼近型ADC的残差放大器电路，电路结构由简单的反相器单元、若干开关和一个电阻组成，结构紧凑，实现方式简单易集成；电压增益取决于反相器跨导的比值，而不是传统放大器中跨导Gm与负载电阻RL的乘积，可以大大提高增益的精确度，克服电源电压、工艺角以及温度变化带来的增益偏差；电路时序控制简单，电路寄生小，带宽大，线性度高，适用于高速ADC设计；电路结构模块化，延展性好，可通过简单级联实现不同增益需求；电路功耗小，适用于低功耗ADC设计。
以下结合实施例介绍本发明残差放大器在流水线逐次逼近型ADC中的应用。
本发明的一个实施例是在本发明电路结构的基础上，展示了一种高速流水线逐次逼近型ADC电路结构，如图5所示，其实施目标为一款600MSps采样率、12位有效精度的ADC。它包含了三个逐次逼近型子ADC和两个本发明描述的残差放大器，其连接关系为：输入信号vin和参考电压vref连接第一级逐次逼近型子ADC的输入端；第一级逐次逼近型子ADC的输出端与第一级残差放大器的输入端相连；第一级残差放大器的输出端与第二级逐次逼近型子ADC的输入端相连；第二级逐次逼近型子ADC的输出端与第三级逐次逼近型子ADC相连。为达到12位转换精度，三级逐次逼近型子ADC的转换精度分别为4比特、4比特和6比特，这其中包括了两个冗余位。
本发明实施例中的三个逐次逼近型子ADC可选取公知的电路结构，如图5第一个虚框内所示，包括一个开关电容阵列，一个比较器和一个SAR逻辑控制单元。以第一级逐次逼近型子ADC为例，这是一个转换精度为4比特的ADC，其中开关电容阵列1包括容值从Cu到8Cu的一系列电容(Cu为一个单位电容的容值)；这些电容的一端共同连接第一级逐次逼近型ADC的输出端，另一端分别通过一系列单刀双掷开关连接ADC的输入端vin和参考电压vref。第一级逐次逼近型子ADC的输出端同时连接第一级残差放大器的输入端和比较器1的正输入端；比较器1的负输入端接地；比较器1的输出端连接SAR逻辑控制单元1，其输出端反馈到开关电容阵列1以控制其中单刀双掷开关的选通方向。
本实施例中的流水线逐次逼近型ADC电路具体工作原理，结合图6所示的时序关系说明如下：在一个采样周期Ts内，在采样相时，第一级逐次逼近型子ADC中开关电容阵列的单刀双掷开关选通连接输入端信号vin，第一级残差放大器中开关S1和S3闭合，S2断开，此时信号被采集到第一级逐次逼近型子ADC的电容阵列上，信号的共模电压VCM由第一级残差放大器中的反相器3提供；当采样相结束后，第一级逐次逼近型子ADC进入逐次逼近比较逻辑，如图6中SAR1时序所示，共经过4次比较逻辑产生ADC的高4位数字信号位；SAR1比较完成后，第一级残差放大器进入放大相，如图6中RA1时序所示，第一级残差放大器的输入端采集到输入信号vin和参考电压vref形成的残差信号，同时它的输出端输出经过精确放大的残差信号，该信号作为第二级逐次逼近型子ADC的输入信号；由于电路结构的流水线特征，第二级逐次逼近型ADC和第二级残差放大器会经历类似的逐次逼近转换逻辑与第二级的残差信号放大，其时序关系如图6中SAR2和RA2所示，同时产生ADC的中间4位数字信号位；第二级残差放大器输出的残差信号继续被第三级逐次逼近型子ADC量化，并产生ADC的低6位数字信号位。经过三级逐次逼近型子ADC和两次残差放大后，ADC共输出14位数字信号位，经过去冗余数字逻辑处理后，ADC可以输出12位有效数字位信号。
本实施例在40nmCMOS工艺下设计出的残差放大器增益精度可以达到+/-1dB以内，远远小于采用图1所示基于Gm-R乘积的残差放大器+/-4dB的增益偏差。整体ADC可以达到600MSps采样率和12位有效精度的ADC性能，总功耗小于10mW，满足低功耗设计需求。

Claims (2)

1.一种用于流水线逐次逼近型ADC的残差放大器电路，其特征在于，包括：三个反相器、三个单刀单掷开关和一个阻值为R的电阻；其中，输入信号连接第一反相器的输入端，该信号同时通过第一单刀单掷开关连接第三反相器的输出端；第三反相器的输入端与输出端直接连接，第三反相器的输入端还连接一个共模电压信号，第三反相器的电源端通过第三单刀单掷开关连接电源；第一反相器的输出端分别连接输出信号和第二反相器的输出端；第一反相器的电源端通过第二单刀单掷开关连接电源；第二反相器的输入端通过阻值为R的电阻连接第二反相器的输出端；
在第一步采样相时，第一单刀单掷开关和第三单刀单掷开关同时闭合，第二单刀单掷开关打开，第三反相器处于工作状态并将输入信号的电压稳定在共模电压上；
当采样结束后，进入第二步放大相时，第二单刀单掷开关闭合，第一单刀单掷开关和第三单刀单掷开关同时断开，第三反相器处于不工作状态，第一反相器的输入端采集到叠加在共模电压信号上的残差信号。
2.如权利要求1所述的残差放大器电路，其特征在于，所述反相器包括一个NMOS晶体管MN和PMOS晶体管MP；MN和MP的栅极共同连接该反相器的输入端，MN和MP的漏极共同连接该反相器的输出端，MN的源极接地，MP的源极接该反相器的电源端。
CN202011521568.XA 2020-12-21 2020-12-21 一种用于流水线逐次逼近型adc的残差放大器电路 Active CN112564650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011521568.XA CN112564650B (zh) 2020-12-21 2020-12-21 一种用于流水线逐次逼近型adc的残差放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011521568.XA CN112564650B (zh) 2020-12-21 2020-12-21 一种用于流水线逐次逼近型adc的残差放大器电路

Publications (2)

Publication Number Publication Date
CN112564650A CN112564650A (zh) 2021-03-26
CN112564650B true CN112564650B (zh) 2023-06-16

Family

ID=75031205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011521568.XA Active CN112564650B (zh) 2020-12-21 2020-12-21 一种用于流水线逐次逼近型adc的残差放大器电路

Country Status (1)

Country Link
CN (1) CN112564650B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437976B (zh) * 2021-04-09 2023-04-28 深圳市纽瑞芯科技有限公司 一种三态型量化的逐次逼近方法和逐次逼近模数转换电路
CN115580248B (zh) * 2022-11-10 2023-11-28 江苏谷泰微电子有限公司 一种输出共模可调的精密差分放大器
CN117691956B (zh) * 2024-01-31 2024-04-16 成都铭科思微电子技术有限责任公司 一种应用于高速模数转换器的开环残差放大器电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336033A (ja) * 1997-05-29 1998-12-18 Yozan:Kk 逐次比較型ａ／ｄ変換器
JP2001284990A (ja) * 2000-04-03 2001-10-12 Seiko Epson Corp 差動増幅器
US6972596B1 (en) * 2004-02-03 2005-12-06 Sun Microsystems, Inc. Method and apparatus for amplifying capacitively coupled inter-chip communication signals
CN101507106A (zh) * 2006-08-25 2009-08-12 夏普株式会社 放大电路及具有该放大电路的显示装置
JP2014107651A (ja) * 2012-11-27 2014-06-09 Asahi Kasei Electronics Co Ltd リングアンプ
CN106817131A (zh) * 2015-11-30 2017-06-09 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN108108153A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 随机数发生器和用可调整的亚稳定电压生成随机数的方法
CN111295839A (zh) * 2017-10-31 2020-06-16 思科技术公司 工艺与温度不敏感的线性电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336033A (ja) * 1997-05-29 1998-12-18 Yozan:Kk 逐次比較型ａ／ｄ変換器
JP2001284990A (ja) * 2000-04-03 2001-10-12 Seiko Epson Corp 差動増幅器
US6972596B1 (en) * 2004-02-03 2005-12-06 Sun Microsystems, Inc. Method and apparatus for amplifying capacitively coupled inter-chip communication signals
CN101507106A (zh) * 2006-08-25 2009-08-12 夏普株式会社 放大电路及具有该放大电路的显示装置
JP2014107651A (ja) * 2012-11-27 2014-06-09 Asahi Kasei Electronics Co Ltd リングアンプ
CN106817131A (zh) * 2015-11-30 2017-06-09 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN108108153A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 随机数发生器和用可调整的亚稳定电压生成随机数的方法
CN111295839A (zh) * 2017-10-31 2020-06-16 思科技术公司 工艺与温度不敏感的线性电路

Also Published As

Publication number Publication date
CN112564650A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN112564650B (zh) 一种用于流水线逐次逼近型adc的残差放大器电路
US10284145B2 (en) Variable gain amplifier utilizing positive feedback and time-domain calibration
US6313779B1 (en) Comparator-amplifier configuration in an ADC
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
CN110311680B (zh) 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN107968656B (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
CN111446965A (zh) 一种应用于sar adc的高能效全动态比较器
CN100586025C (zh) 一种乘法数字模拟转换电路及其应用
CN118018027A (zh) 基于浮空采样的乘法型数模转换器及射频直采模数转换器
CN112104365B (zh) 一种应用于高速高精度模数转换器中的余量放大器
CN115842554A (zh) 一种逐次逼近型模数转换器
Zhang et al. A 12-bit 1.25 GS/s RF sampling pipelined ADC using a bandwidth-expanded residue amplifier with bias-free gain-boost technique
US7034736B1 (en) Processing systems and methods that reduce even-order harmonic energy
CN113691260A (zh) 一种低共模电压变化的逐次逼近模数转换器电容开关方法
CN113037289A (zh) 一种基于高线性度低功耗放大器的流水线模数转换器
Ha et al. A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology
CN118487600B (zh) 一种单端输入的精度可配置的sar-adc及其芯片
CN113098511B (zh) 一种流水线逐次逼近型模数转换器的前端自校准方法
CN117938156B (zh) 一种应用于ns sar adc的二阶噪声整形电路
JPH11112305A (ja) 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
CN219181502U (zh) 流水线型模数转换器
US11381207B2 (en) Apparatus and method for an analog to digital converter
JPH03173223A (ja) 指数型アナログーディジタル変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant