CN106301229B - 数据接收电路 - Google Patents
数据接收电路 Download PDFInfo
- Publication number
- CN106301229B CN106301229B CN201610681404.0A CN201610681404A CN106301229B CN 106301229 B CN106301229 B CN 106301229B CN 201610681404 A CN201610681404 A CN 201610681404A CN 106301229 B CN106301229 B CN 106301229B
- Authority
- CN
- China
- Prior art keywords
- data
- error
- sequence
- group
- continuous time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
Abstract
本发明揭露了一种数据接收电路，其包括：连续时间线性均衡器，用于接收输入差分信号，并对输入差分信号进行处理得到输出差分信号，其包括并联的可调电阻和可调电容；决策反馈均衡器，其根据连续时间线性均衡器输出的输出差分信号得到二进制的数据序列以及与数据序列一一对应的二进制的误差序列；自适应控制器，其在决策反馈均衡器得到的数据序列中查找预定数据组，并基于该预定数据组对应的误差序列中的误差数据组中的一位或多位误差数据来调整所述可调电阻的电阻值，基于该预定数据组对应的误差序列中的误差数据组中的另外一位或多位误差数据来调整所述可调电容的电容值。这样，本发明利用决策反馈均衡器生成的数据序列和误差序列对连续时间线性均衡器的可调电阻和可调电容进行自优化调整，实现简单。
Description
【技术领域】
本发明涉及电子设计领域，特别涉及高速接口设计中的数据接收电路。
【背景技术】
以电平表征的模拟信号需要先经过一定的编码规则转换成数字信号被信号发送端(TX)发送，数字信号经过信道传送至信号接收端(RX)，最后由接收端的解码器还原成模拟信号。数字信号表现出来的是一连串的二进制(0和1组成)数字信号，数字信号和电平之间有一定的编码关系。
码间干扰(ISI)是不同信号之间的干扰，由于ISI的存在，接收端(RX)无法从接收到的数据信号中判断电平的“0”和“1”，如果不经过处理的话，数字信号从发送端传送到接收端会出现大量的误码。
在高速接口设计中，模拟线性均衡器是一个常用模块，为了更好的适应不同的数据传输通道，优化链接性能，需要模拟线性均衡器采用自优化算法。现有的自优化算法可以分为两类，一类是通过开环的DFE(Decision Feed-Back，决策反馈均衡器)结构实现，另一种是基于特定数据序列(data pattern)中数据跳变过程中数据沿的情况加以调整。第一类，因为是开环调整，系统就不能同时进行，线性均衡器和DFE要分开处理，实现很复杂。第二类，由于采用数据边沿的信息进行调整，这个和CDR(clock data recovery，时钟数据恢复)就会相互影响，很难实现两个环路的稳定。
因此有必要提供一种新的解决方案来解决上述问题。
【发明内容】
本发明的目的在于提供一种数据接收电路，其利用数据序列和误差序列对连续时间线性均衡器进行自优化调整，不增加系统硬件，实现简单。
根据本发明的目的，本发明提供一种数据接收电路，其包括：连续时间线性均衡器，用于接收输入差分信号，并对输入差分信号进行处理得到输出差分信号，其包括并联的可调电阻和可调电容；决策反馈均衡器，其根据连续时间线性均衡器输出的输出差分信号得到二进制的数据序列以及与数据序列一一对应的二进制的误差序列；自适应控制器，其在决策反馈均衡器得到的数据序列中查找预定数据组，并基于该预定数据组对应的误差序列中的误差数据组中的一位或多位误差数据来调整所述可调电阻的电阻值，基于该预定数据组对应的误差序列中的误差数据组中的另外一位或多位误差数据来调整所述可调电容的电容值。
进一步的，所述连续时间线性均衡器还包括第一差分晶体管、第二差分晶体管、第一电阻、第二电阻、第一电流源和第二电流源，第一差分晶体管的漏极通过第一电阻与电源电压或接地端相连，其源极连接第一电流源的第一连接端，第一电流源的第二连接端接地或电源电压，第二差分晶体管的漏极通过第二电阻与电源电压或接地端相连，其源极连接第二电流源的第一连接端，第二电流源的第二连接端接地或电源电压，可调电阻和可调电容并联在第一差分晶体管的源极和第二差分晶体管的源极之间，第一差分晶体管的栅极和第二差分晶体管的栅极分别为所述连续时间线性均衡器的两个差分输入端，第一差分晶体管的漏极和第二差分晶体管的漏极分别为所述连续时间线性均衡器的两个差分输出端。
进一步的，所述预定数据组包括前段数据和与前段数据连续的后段数据，前段数据包括至少两个比特，前段数据的每个比特的值均相同，后段数据包括至少两个比特，后段数据的每个比特的值均相同且与前段数据的每个比特的值不同，自适应控制器基于该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据来调整所述可调电阻的电阻值，基于该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据来调整所述可调电容的电容值。
进一步的，如果该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据为指定二进制数，则降低所述可调电阻的电阻值，否则，增加所述可调电阻的电阻值，所述指定二进制数为0或1，如果该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据为指定二进制数，则降低所述可调电容的电容值，否则，增加所述可调电容的电容值。
进一步的，所述预定数据组的前段数据是由多位0组成，所述预定数据组的后段数据是由多位1组成。
进一步的，误差序列中的每比特的值等于数据序列中对应比特的值减去参考电压。
进一步的，所述决策反馈均衡器采用SSLMS自优化算法。
进一步的，第一差分晶体管和第二差分晶体管为NMOS场效应晶体管或PMOS场效应晶体管。
与现有技术相比，本发明中的利用决策反馈均衡器生成的数据序列和误差序列对连续时间线性均衡器的可调电阻和可调电容进行自优化调整，实现简单。
【附图说明】
结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：
图1为本发明中的数据接收电路在一个实施例中的结构框图；
图2为图1中的连续时间线性均衡器在一个实施例中的电路图；
图3a为未采用本发明中的自优化算法的连续时间线性均衡器的输出眼图；
图3b为采用本发明中的自优化算法的连续时间线性均衡器的输出眼图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明中的数据接收电路100在一个实施例中的结构框图。所述数据接收电路100包括连续时间线性均衡器(CTLE)110、决策反馈均衡器(DFE)120和自适应控制器130。
所述连续时间线性均衡器110用于接收输入差分信号VI，并对输入差分信号VI进行处理得到输出差分信号VH。该连续时间线性均衡器110包括并联的可调电阻Rr和可调电容Cr。通过调整可调电阻Rr的电阻值可以对连续时间线性均衡器110的可变直流增益，通过调整所述可调电容Cr的电容值可以对连续时间线性均衡器110小信号交流增益进行调整，从而改变所述连续时间线性均衡器110的数据眼图。
所述决策反馈均衡器120根据连续时间线性均衡器110输出的输出差分信号得到二进制的数据序列DATA以及与数据序列DATA一一对应的二进制的误差序列ERROR。在一个实施例中，所述决策反馈均衡器120采用SSLMS(Step Size Least Mean Squares，步长尺寸最小均方差)自优化算法，该算法会产生与数据序列DATA一一对应的误差序列ERROR。具体的，误差序列中的每比特的值等于数据序列中对应比特的值减去参考电压，Error＝Data-Vref，Vref为参考电压。
所述自适应控制器130在所述数据序列DATA中查找预定数据组，并基于该预定数据组对应的误差序列中的误差数据组中的一位或多位误差数据来调整所述可调电阻Rr的电阻值，基于该预定数据组对应的误差序列中的误差数据组中的另外一位或多位误差数据来调整所述可调电容Cr的电容值，从而可以对连续时间线性均衡器110的可变直流增益和小信号交流增益进行调整，得到优化的数据眼图。
可以看出，本发明中的连续时间线性均衡器110采用了全新的自优化算法，数据接收电路100采用DFE(Decision Feed-Back)结构，它会产生数据序列DATA和误差序列ERROR，利用数据需要DATA和误差序列ERROR可以对连续时间线性均衡器110的可变直流增益和小信号交流增益进行调整，可以得到优化的数据眼图。所述连续时间线性均衡器110的自优化算法中需要的信息，数据序列DATA和误差序列ERROR，都是现成的，实现简单，不需要附加硬件。
图2为图1中的连续时间线性均衡器110在一个实施例中的电路图。除了并联的可调电阻Rr和可调电容Cr，所述连续时间线性均衡器110还包括第一差分晶体管MN1、第二差分晶体管MN2、第一电阻R1、第二电阻R2、第一电流源I1和第二电流源I2。第一差分晶体管MN1的漏极通过第一电阻R1与电源电压VCC相连，其源极连接第一电流源I1的第一连接端，第一电流源I1的第二连接端接地。第二差分晶体管MN2的漏极通过第二电阻R2与电源电压VCC相连，其源极连接第二电流源I2的第一连接端，第二电流源I2的第二连接端接地，可调电阻Rr和可调电容Cr并联在第一差分晶体管MN1的源极和第二差分晶体管MN2的源极之间。第一差分晶体管MN1的栅极和第二差分晶体管MN2的栅极分别为所述连续时间线性均衡器110的两个差分输入端VI+和VI-，第一差分晶体管MN1的漏极和第二差分晶体管MN2的漏极分别为所述连续时间线性均衡器的两个差分输出端VH-和VH+。第一差分晶体管MN1和第二差分晶体管MN2为NMOS场效应晶体管。
在另一个实施例中，第一差分晶体管和第二差分晶体管也可以为PMOS场效应晶体管，此时第一差分晶体管的漏极通过第一电阻R1与接地端相连，其源极连接第一电流源I1的第一连接端，第一电流源I1的第二连接端接电源电压。第二差分晶体管的漏极通过第二电阻R2接地，其源极连接第二电流源I2的第一连接端，第二电流源I2的第二连接端接电源电压，其余连接关系不变。
在一个实施例中，所述预定数据组包括前段数据和与前段数据连续的后段数据，前段数据包括至少两个比特，前段数据的每个比特的值均相同，比如均为0或1，后段数据包括至少两个比特(bit，其中每个比特表示一位二进制数)，后段数据的每个比特的值均相同且与前段数据的每个比特的值不同，比如均为1或0。所述自适应控制器130基于该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据来调整所述可调电阻Rr的电阻值，基于该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据来调整所述可调电容Cr的电容值。更为具体的，如果该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据为指定二进制数，比如0或1，则降低所述可调电阻的电阻值，否则，增加所述可调电阻的电阻值，如果该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据为指定二进制数，则降低所述可调电容的电容值，否则，增加所述可调电容的电容值。
在一个应用实例中，所述预定数据组为“0011”，其中00为前段数据，11为后段数据，在后段数据中的第一个1对应的误差数据为1时，则降低所述可调电阻Rr的电阻值，反之增加，在后段数据中的第二个1对应的误差数据为1时，则降低所述可调电容的电容值，反之增加。在另一个应用实例中，所述预定数据组还可以为“00011”，此时与所述预定数据组为“0011”时采用相同的规则来调整可调电阻和可调电容。在另一个应用实例中，所述预定数据组还可以为“00111”，此时可以根据如下规则来调整可调电阻和可调电容，在后段数据中的第一个1对应的误差数据为1时，则降低所述可调电阻Rr的电阻值，反之增加，在后段数据中的第二个或第三个1对应的误差数据为1时，则降低所述可调电容的电容值，反之增加。当然，所述预定数据组还可以为其他数值，比如“1100”，“11000”等，可以根据实际情况来确定所述预定数据组。所述预定数据组在数据序列中的出现则表示所述连续时间线性均衡器110中的可调电阻的电阻值和可调电容的电容值仍然需要调整优化。
图3a为未采用本发明中的自优化算法的连续时间线性均衡器的输出眼图；图3b为采用本发明中的自优化算法的连续时间线性均衡器的输出眼图。通过图3a和图3b可以看出，采用本发明中的自优化算法的连续时间线性均衡器的输出眼图明显优于未采用本发明中的自优化算法的连续时间线性均衡器的输出眼图。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于所述具体实施方式。
Claims (7)
1.一种数据接收电路，其特征在于，其包括：
连续时间线性均衡器，用于接收输入差分信号，并对输入差分信号进行处理得到输出差分信号，其包括并联的可调电阻和可调电容；
决策反馈均衡器，其根据连续时间线性均衡器输出的输出差分信号得到二进制的数据序列以及与数据序列一一对应的二进制的误差序列；
自适应控制器，其在决策反馈均衡器得到的数据序列中查找预定数据组，并基于该预定数据组对应的误差序列中的误差数据组中的一位或多位误差数据来调整所述可调电阻的电阻值，基于该预定数据组对应的误差序列中的误差数据组中的另外一位或多位误差数据来调整所述可调电容的电容值，
所述预定数据组包括前段数据和与前段数据连续的后段数据，前段数据包括至少两个比特，前段数据的每个比特的值均相同，后段数据包括至少两个比特，后段数据的每个比特的值均相同且与前段数据的每个比特的值不同，
自适应控制器基于该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据来调整所述可调电阻的电阻值，基于该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据来调整所述可调电容的电容值。
2.根据权利要求1所述的数据接收电路，其特征在于，
所述连续时间线性均衡器还包括第一差分晶体管、第二差分晶体管、第一电阻、第二电阻、第一电流源和第二电流源，
第一差分晶体管的漏极通过第一电阻与电源电压或接地端相连，其源极连接第一电流源的第一连接端，第一电流源的第二连接端接地或电源电压，
第二差分晶体管的漏极通过第二电阻与电源电压或接地端相连，其源极连接第二电流源的第一连接端，第二电流源的第二连接端接地或电源电压，
可调电阻和可调电容并联在第一差分晶体管的源极和第二差分晶体管的源极之间，
第一差分晶体管的栅极和第二差分晶体管的栅极分别为所述连续时间线性均衡器的两个差分输入端，
第一差分晶体管的漏极和第二差分晶体管的漏极分别为所述连续时间线性均衡器的两个差分输出端。
3.根据权利要求1所述的数据接收电路，其特征在于，
如果该预定数据组中的后段数据中的一位或多位对应的误差序列中的误差数据为指定二进制数，则降低所述可调电阻的电阻值，否则，增加所述可调电阻的电阻值，所述指定二进制数为0或1，
如果该预定数据组中的后段数据中的另外一位或多位对应的误差序列中的误差数据为指定二进制数，则降低所述可调电容的电容值，否则，增加所述可调电容的电容值。
4.根据权利要求3所述的数据接收电路，其特征在于，
所述预定数据组的前段数据是由多位0组成，所述预定数据组的后段数据是由多位1组成。
5.根据权利要求1所述的数据接收电路，其特征在于，误差序列中的每比特的值等于数据序列中对应比特的值减去参考电压。
6.根据权利要求1所述的数据接收电路，其特征在于，所述决策反馈均衡器采用SSLMS自优化算法。
7.根据权利要求2所述的数据接收电路，其特征在于，第一差分晶体管和第二差分晶体管为NMOS场效应晶体管或PMOS场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610681404.0A CN106301229B (zh) | 2016-08-17 | 2016-08-17 | 数据接收电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610681404.0A CN106301229B (zh) | 2016-08-17 | 2016-08-17 | 数据接收电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106301229A CN106301229A (zh) | 2017-01-04 |
| CN106301229B true CN106301229B (zh) | 2018-12-14 |
Family
ID=57679615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610681404.0A Active CN106301229B (zh) | 2016-08-17 | 2016-08-17 | 数据接收电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106301229B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107835139A (zh) * | 2017-09-29 | 2018-03-23 | 灿芯创智微电子技术（北京）有限公司 | 一种抑制过补偿的均衡器反馈控制电路及方法 |
| KR102409883B1 (ko) * | 2017-12-07 | 2022-06-22 | 칸도우 랩스 에스에이 | 눈 스코프 측정치의 판정 피드백 등화 보정 |
| US10326623B1 (en) * | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
| CN108833317B (zh) * | 2018-06-26 | 2021-06-25 | 重庆湃芯入微科技有限公司 | 一种基于线性均衡器的可调电容装置 |
| CN108931693A (zh) * | 2018-07-13 | 2018-12-04 | 广东电网有限责任公司 | 一种近电告警器中调节电阻的优化方法、mcu和近电告警器 |
| CN109379307B (zh) * | 2018-11-15 | 2021-08-31 | 常州工学院 | 一种高速串行通信的连续时间均衡器电路 |
| CN116888932A (zh) * | 2021-03-31 | 2023-10-13 | 华为技术有限公司 | 均衡器参数的调整方法、训练序列的发送方法及装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1655483A (zh) * | 2003-12-19 | 2005-08-17 | 美国博通公司 | 连续时间滤波器－用于光信道均衡的决策反馈均衡器 |
| CN101310495A (zh) * | 2005-11-18 | 2008-11-19 | 皇家飞利浦电子股份有限公司 | 近似最小误码率的均衡器自适应 |
| CN101595699A (zh) * | 2007-01-08 | 2009-12-02 | 拉姆伯斯公司 | 用于校准第一后体isi的自适应连续时间均衡器 |
| CN101729033A (zh) * | 2008-10-30 | 2010-06-09 | 联发科技股份有限公司 | 可调均衡器及用于调整均衡器的方法 |
| CN102480449A (zh) * | 2010-11-19 | 2012-05-30 | 马克西姆综合产品公司 | 用于控制连续时间线性均衡器的方法和设备 |
| CN103107964A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 具有可编程抽头的判定反馈均衡器 |
| CN103873403A (zh) * | 2012-12-14 | 2014-06-18 | 阿尔特拉公司 | 用于均衡器适配的装置和方法 |
| CN104050122A (zh) * | 2013-03-15 | 2014-09-17 | 英特尔公司 | 自适应反向信道均衡 |
| CN104580040A (zh) * | 2013-10-18 | 2015-04-29 | 阿尔特拉公司 | 用于接收器均衡适配的系统和方法 |
-
2016
- 2016-08-17 CN CN201610681404.0A patent/CN106301229B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1655483A (zh) * | 2003-12-19 | 2005-08-17 | 美国博通公司 | 连续时间滤波器－用于光信道均衡的决策反馈均衡器 |
| CN101310495A (zh) * | 2005-11-18 | 2008-11-19 | 皇家飞利浦电子股份有限公司 | 近似最小误码率的均衡器自适应 |
| CN101595699A (zh) * | 2007-01-08 | 2009-12-02 | 拉姆伯斯公司 | 用于校准第一后体isi的自适应连续时间均衡器 |
| CN101729033A (zh) * | 2008-10-30 | 2010-06-09 | 联发科技股份有限公司 | 可调均衡器及用于调整均衡器的方法 |
| CN102480449A (zh) * | 2010-11-19 | 2012-05-30 | 马克西姆综合产品公司 | 用于控制连续时间线性均衡器的方法和设备 |
| CN103107964A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 具有可编程抽头的判定反馈均衡器 |
| CN103873403A (zh) * | 2012-12-14 | 2014-06-18 | 阿尔特拉公司 | 用于均衡器适配的装置和方法 |
| CN104050122A (zh) * | 2013-03-15 | 2014-09-17 | 英特尔公司 | 自适应反向信道均衡 |
| CN104580040A (zh) * | 2013-10-18 | 2015-04-29 | 阿尔特拉公司 | 用于接收器均衡适配的系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106301229A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106301229B (zh) | 数据接收电路 | |
| Won et al. | A 28-Gb/s receiver with self-contained adaptive equalization and sampling point control using stochastic sigma-tracking eye-opening monitor | |
| EP2119156B1 (en) | Adaptive continuous-time equalizer for correcting the first post-cursor isi | |
| US10313165B2 (en) | Finite impulse response analog receive filter with amplifier-based delay chain | |
| CN104660227B (zh) | 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器 | |
| CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
| US7696787B2 (en) | Signal history controlled slew-rate transmission method and bus interface transmitter | |
| US8878568B1 (en) | High-speed SSR transmit driver | |
| JP2010518749A (ja) | 高速低電力差動受信機ＲｏｂｅｒｔＥ．ＰａｌｍｅｒＪｏｈｎＷ．Ｐｏｕｌｔｏｎ | |
| US7447278B2 (en) | Apparatus for transmitting and receiving data | |
| US9722769B2 (en) | Equalizer | |
| CN110868228A (zh) | 重定时器数据通信设备 | |
| CN110301122B (zh) | 具有电压升压功能的高摆幅发射机驱动器及发射机 | |
| CN113938114A (zh) | 用于随机数据的自参考无时钟延迟自适应的方法及设备 | |
| Song et al. | A 13.5-mW 10-Gb/s 4-PAM Serial Link Transmitter in 0.13-$\mu\hbox {m} $ CMOS Technology | |
| US7164711B2 (en) | Programmable receive-side channel equalizer | |
| US10778478B2 (en) | Fast-settling voltage reference generator for SERDES applications | |
| US10341147B1 (en) | High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates | |
| US7529296B2 (en) | Adaptive equalization method and circuit for continuous run-time adaptation | |
| US10944601B2 (en) | Reception circuit, receiver, and reception control method | |
| CN107995135A (zh) | 信道衰减补偿系统、方法、电路、存储介质及处理器 | |
| US20070109163A1 (en) | Dynamic comparator system | |
| CN104579574B (zh) | 应用于高速背板芯片间电互连系统的网格编码调制方法 | |
| US9614531B1 (en) | Termination resistance adjustment circuit and device including termination resistance adjustment circuit | |
| US10812301B1 (en) | Time dependent line equalizer for data transmission systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201203 7th floor, building 2, 1158 Zhangdong Road, Zhangjiang hi tech, Pudong New Area, Shanghai Patentee after: Canxin semiconductor (Shanghai) Co.,Ltd. Address before: 201203 7th floor, building 2, 1158 Zhangdong Road, Zhangjiang hi tech, Pudong New Area, Shanghai Patentee before: BRITE SEMICONDUCTOR (SHANGHAI) Corp. |
|
| CP01 | Change in the name or title of a patent holder |