CN110868228A - 重定时器数据通信设备 - Google Patents

重定时器数据通信设备 Download PDF

Info

Publication number
CN110868228A
CN110868228A CN201910798617.5A CN201910798617A CN110868228A CN 110868228 A CN110868228 A CN 110868228A CN 201910798617 A CN201910798617 A CN 201910798617A CN 110868228 A CN110868228 A CN 110868228A
Authority
CN
China
Prior art keywords
host
line
section
data
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910798617.5A
Other languages
English (en)
Other versions
CN110868228B (zh
Inventor
贾迈勒·里亚尼
阿拉什·法胡德法
苏迪普·布亚
塔伦·塞蒂亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvel Technologies Cayman I
Marvell Asia Pte Ltd
Original Assignee
Inphi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inphi Corp filed Critical Inphi Corp
Publication of CN110868228A publication Critical patent/CN110868228A/zh
Application granted granted Critical
Publication of CN110868228B publication Critical patent/CN110868228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/12—Network monitoring probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/241—Testing correct operation using pseudo-errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Abstract

本发明涉及重定时器数据通信设备。更具体地，本发明的实施例提供了一种重定时器模块，其包括用于与主机系统和线路系统接口连接的多个通信通道。重定时器模块包括链路监测器和交叉点部。重定时器还包括管理接口模块。还存在其他实施例。

Description

重定时器数据通信设备
技术领域
本发明涉及数据通信系统及其技术。
背景技术
在过去的几十年中，通信网络的使用已经激增。在因特网的早期，流行的应用限于电子邮件、公告板以及大多数基于信息和文本的网页冲浪，并且所传送的数据量相对较小。当今，因特网和移动应用需要大量带宽来传送照片、视频、音乐和其他多媒体文件。例如，Facebook之类的社交网络每天处理超过500TB的数据。由于对数据存储和数据传输的这种高要求，需要改进现有的数据通信系统以满足这些需要。
对于高速数据通信应用，经常使用重定时器模块。现有的重定时器模块是不足的，因为其缺乏期望的性能水平。因此，需要改进的重定时器模块。
发明内容
本发明涉及数据通信系统及其技术。更具体地，本发明的实施例提供了一种重定时器模块，其包括用于与主机系统和线路系统接口连接的多个通信通道。重定时器模块包括链路监测器和交叉点部。重定时器还包括管理接口模块。还存在其他实施例。
根据一个实施例，本发明提供了一种数据通信设备，其包括用于从主机设备接收输入主机数据的主机接收部。主机接收部具有多个主机接收通道。多个主机接收通道包括第一主机接收通道，其具有第一模拟接口和第一模式检查器模块(first pattern checkermodule，第一图案检查器模块)。该设备还包括用于向主机设备发送输出主机数据的主机发送部。主机发送部具有多个主机发送通道和主机交叉点部。多个主机发送通道包括第一主机发送通道。第一主机发送通道包括第一缓冲器和第一模式生成器(first patterngenerator，第一图案生成器)。该设备还包括耦接到主机接收部和主机发送部的链路监测器部。该设备还包括用于从线路设备接收输入线路数据的线路接收部。线路接收部具有多个线路接收通道。多个线路接收通道具有第一线路接收通道，其包括第一序列检查器和第一软FEC解码器。该设备还包括用于向线路设备发送输出线路数据的线路发送部。线路发送部具有多个线路发送通道和线路交叉点部。多个线路发送通道包括第一线路发送通道，第一线路发送通道包括第一软FEC编码器。该设备还包括耦接到链路监测器部的管理接口模块。在外出操作(egress operation，出口操作)中，通过主机接收部和线路发送部将输入主机数据发送到线路设备。在进入操作(ingress operation，进口操作)中，通过线路接收部和主机发送部将输入线路数据发送到主机设备。
根据另一个实施例，本发明提供了一种数据通信设备，其包括用于从主机设备接收输入主机数据的主机接收部。主机接收部具有多个主机接收通道。该设备还包括用于向主机设备发送输出主机数据的主机发送部。主机发送部具有多个主机发送通道和主机交叉点部。该设备还包括用于从线路设备接收输入线路数据的线路接收部。线路接收部具有多个线路接收通道。该设备还包括用于向线路设备发送输出线路数据的线路发送部。线路发送部包括多个线路发送通道和线路交叉点部。该设备还包括耦接到主机接收部和线路发送部的链路监测器部。链路监测器部被配置为检测来自输入主机数据和输入线路数据的误差。该设备还包括耦接到链路监测器部的管理接口模块。在外出操作中，通过主机接收部和线路发送部将输入主机数据发送到线路设备。在进入操作中，通过线路接收部和主机发送部将输入线路数据发送到主机设备。
根据又一实施例，本发明提供一种数据通信设备，其包括用于从主机设备接收输入主机数据的主机接收部。主机接收部具有多个主机接收通道，其包括第一主机接收通道。第一接收通道包括第一模拟接口和第一模式检查器模块。该设备还包括用于向主机设备发送输出主机数据的主机发送部。主机发送部具有多个主机发送通道和主机交叉点部。多个主机发送通道包括第一主机发送通道。第一主机发送通道包括第一缓冲器和第一模式生成器。该设备还包括耦接到主机接收部和主机发送部的链路监测器部。该设备包括用于从线路设备接收输入的线路数据的线路接收部。线路接收部具有多个线路接收通道，其包括第一线路接收通道。第一线路接收通道具有第一序列检查器和第一软FEC解码器。该设备还包括用于向线路设备发送输出线路数据的线路发送部。线路发送部具有多个线路发送通道和线路交叉点部。多个线路发送通道包括第一线路发送通道，其具有第一软FEC编码器。该设备还包括联接到链路监测器部的管理接口模块。管理接口模块具有MDIO块和MCU块。
应当理解，本发明的实施例提供了优于传统技术的许多优点。其中，重定时器模块允许高速通信网络系统的灵活实现。例如，针对光通信网络支持多种快速通信协议，例如PAM-4通信技术。根据本发明实施例的重定时器模块可以容易地应用于数据中心，并且提供性能的改进和成本的降低。
本发明的实施例可以结合现有系统和方法来实现。例如，根据本发明的重定时器模块可以在物理上与QSFP56形状因数兼容。另外，本发明的实施例可以使用现有的制造技术和设备来制造。还有其他益处。
附图说明
图1是示出根据本发明实施例的通信模块100的简化图。
图2是示出根据本发明实施例的重定时器模块的简化图。
图3是示出根据本发明实施例的线路接收器模块的简化图。
图4是示出根据本发明实施例的线路侧发送器模块400的简化图。
图5是示出根据本发明实施例的主机侧接收器模块500的简化框图。
图6是示出根据本发明实施例的主机侧发送器模块600处的发送器的简化框图。
图7是示出根据本发明实施例的用于服务PAM-4或NRZ数据流的链路监测器的单个切片的高级框图。
具体实施方式
图1是示出根据本发明实施例的通信模块100的简化图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。在其他特征中，通信模块可以容易地部署在需要100Gb/s或200Gb/s以太网的数据中心。对于数据中心应用，期望具有支持200Gb/s并符合QSFP56形状因数的光学模块，与现有模块相比具有更低的成本和更低的功率。为了降低模块的成本，已经努力通过减少用于以200Gb/s发送数据的波长的数量来减少光学部件的数量，这需要先进的调制技术。脉冲振幅调制(PAM)是作为这种应用的优选调制技术出现的。例如，“IN015050-CC02”模块是用于线路和主机接口之间的PAM-4信号的四端口双工重定时器。图1所示的示例性通信模块是使用IN015050-CC02的QSFP56模块的应用示图。通信模块100包括用于发送四个50G数据通道的发送器接口(例如“4XTOSA”)和用于接收四个50G数据通道的接收器接口(例如“4XROSA”)。对发送和接收数据执行多种DSP处理。通信模块100使用四个50G的PAM4通信通道与路由器线路卡120接口连接。下面提供更详细的描述。
图2是示出根据本发明实施例的重定时器模块的简化图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。如图2所示，重定时器模块200包括与主机系统(未示出)接口连接的主机Rx部201和主机Tx部203。如各自的名称和箭头所暗示的，主机Rx部201从主机系统接收数据，并且主机Tx部203将数据发送到主机系统。重定时器模块200还包括线路Tx部202和线路Rx部204。对于从主机系统发送到线路的数据，数据路径(即外出数据路径)由主机Rx部201和线路Tx部202形成，链路监测器部205在中间。
对于诸如主机系统处的诊断之类的处理，主机系统可以将数据发送到主机Rx部201，然后通过主机Tx部203处的交叉点207。最初从主机系统发送的数据由主机Tx部203发送回主机系统。例如，这种处理有时被称为浅数字主机回送。在多种实施方式中，使用PAM格式(例如PAM-4)来发送数据，并且数据在回送过程期间是数字格式的(即没有被转换成模拟信号)。例如，交叉点207允许重定时器模块200在主机系统侧的从线路侧接收的发送数据之间进行选择。
在线路侧，数据由线路Rx部204接收。输出的数据(从重定时器模块200发送到前述侧)由线路Tx部202发送。在标准操作中，数据在线路侧由线路Rx部204接收，由链路监测器205分析，然后由主机Tx部203发送到主机系统。来自主机系统的数据由主机Rx部201接收，由链路监测器205分析，并由线路Tx部202发送到线路侧。
在线路侧，线路Tx部202和线路Rx部204也可以在浅数字线路回送模式下操作。例如，从线路侧接收的数据由线路Rx部204接收并经由交叉点208路由到线路Tx部202。在多种实施方案中，浅数字线路回送模式可用于诊断和/或其他目的，且所传输的数据为PAM数字格式(例如PAM-4格式)。在多种实施例中，当以浅数字线路回送模式操作时，在线路Rx部204处接收的数据被转发到主机系统。当多于一个PAM-4通道在浅数字线路回送模式下操作时，这些通道被频率锁定，因为线路Tx部202仅具有单个PLL。
应了解，重定时器模块200可经配置以在多种模式下操作且可支持多种标准。例如，支持以下数据速率(例如，从10.3Gbps到28.125Gbps)：
20.625GBaud、25.78125GBaud和26.5625GBaud的PAM-4
10.3125Gbit/s、25.78125Gbit/s或26.5625Gbit/s的NRZ数据
28.125Gbps的NRZ或28.125GBaud的PAM-4数据
重定时器模块200的操作大部分由联接到链路监测器205的管理接口206控制。如上所述，链路监测器205位于主机侧部(201和203)和线路侧部(202和204)之间，并且它被配置成监测通过重定时器模块200的数据流量以确保正确的操作。在多种实施例中，链路监测器205被配置成提供诊断功能并分析特定类型的诊断数据。如图所示，管理接口206包括管理数据输入/输出(MIDIO)接口和微控制器单元(MCU)。在特定实施方式中，重定时器模块200具有0.75、1V和1.95V(在非EML模式中为1.6V)的电源轨。
为了启动操作，通过固件(FW)和应用编程接口(API)启动收发器启动序列和初启序列。例如，初始化处理包括获取特定“eFuse”内容，随后对诸如带隙、电压调节器和PLL的部件加电。然后依次建立数据路径，即图2所示的进入和外出数据路径。
在重定时器模块200经历初始化序列之后，可通过写入配置寄存器(例如特定实施方案中的MMD30寄存器)来建立多种所需模式。
在多种实施例中，重定时器模块200与存储单元一起工作，存储单元可以用通过SPI接口连接的EEPROM器件来实现。EEPROM器件存储启动时由重定时器模块200读取的启动和DSP定序码。这使得器件的加电能够独立于整个模块的加电。应当理解，初始化序列自动地使所有内部设计块能够处于其正确的操作状态。例如，与内部块相关联的许多寄存器不必通过MDIO/I2C接口从外部写入。
如上所述，重定时器模块200包括用于管理其操作的管理接口206。管理接口206可以经由MDIO或I2C接口来配置/监测。在特定实施例中，重定时器模块200实现两个IEEE802.3条款45的MDIO可管理装置(MMD)地址空间：MMD8和MMD30。更具体地，由IEEE802.3-2012为最靠近PMD的分离的PMA层规定MMD8地址空间。IEEE802.3-2012将MMD30地址空间规定为厂商特定地址空间。
在多种实施例中，管理数据输入/输出(MDIO)接口符合IEEE802.3条款22中描述的定时特性，并且符合IEEE802.3条款45中描述的帧结构扩展和电特性。在MDIO词典中，驱动MDIO总线的设备被称为站管理实体(STA)，并且由STA管理的设备被称为MDIO可管理设备(MMD)。STA驱动MDC线路。它使用包含设备内部的目标地址的MDIO帧启动事务。在写入事务期间，STA还提供数据。在读取事务的情况中，MMD承担MDIO线路的控制并向STA提供所请求的数据。例如，重定时器模块200可以严格地实现为MMD。通过确保某个I/O正确接地来建立MDIO操作。
如图2所示，重定时器模块包括线路侧和主机侧。线路侧包括线路接收器。例如，图2中的接收器模块204包括四个线路侧接收器。例如，四个基于ADC/DSP的线路侧接收器均以28Gbaud/s的数据速率工作。每个线路接收器包括一个或多个均衡器。例如，均衡器可以实现为数字FFE和DFE的组合。线路接收器可另外搭载自动增益控制回路以适当地加载接收器ADC。线路接收器还可以支持接收器上的眼图监测器功能和针对每个PAM4水平的限幅器阈值调整。
对于误差校验，线路接收器可以使用PRBS检查器。例如，在整个数据宽度上或每偶数/奇数位将PRBS检查器设置给每个通道。在多种实施方案中，PRBS检查器支持PRBS7、PRBS9、PRBS11、PRBS15、PRBS23、PRBS31及其反转。当在自动锁定模式下操作时，通信系统扫描所有PRBS模式。
图3是示出根据本发明实施例的线路接收器模块的简化图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。线路接收器模块300实施为再定时器模块200的一部分，并且它被配置在线路侧，以用于接收光信号。接收器模块300包括四个接收器(示为堆叠的接收器片)，以用于支持具有PAM-4调制(56.25Gb/s)的高达28.125GBd的数据流。公共PLL被配置为服务于四个通道。例如，数据路径的高速模拟前端(AFE)部包括四个通道，每个通道处理高达56Gbps的PAM-4数据。在多种实施方案中，AFE部包括均衡器和可变增益放大器(VGA)，它们未在图3中示出。
在特定实施例中，VGA经由外部电容器AC耦合到线路信号且具有约50欧姆的内部电阻。AFE包括设计成提供高性能提升的连续时间线性均衡器(CTLE)。例如，自动增益控制和CTLE功能可以被配置为自适应的。片上低压降调节器用于向AFE的功能块提供经调节的电压。
线路侧接收器(线路RX)PLL提供用于PAM-4操作的所需的高速时钟。相位内插器(PI)和延迟锁相环(DLL)一起提供7GHz时钟的4个相位以对输入数据采样。对于某些实施方式，重定时器模块200支持无参考操作，其中线路RX PLL从主机接收器之一获得其参考时钟。
接收器模块300的数字信号处理(DSP)模块包括线路RxD宏，其是数据路径的一部分。DSP模块提供许多功能。根据实施方案，DSP模块可以包括FFE块、PAM-4限幅器、PAM4-DFE、PAM-4反射消除器、PAM-4级相关均衡器、PAM-4的1+D解码-预编码器和/或软FEC解码器。
例如，FEC块可以用6/10抽头FFE来实现。假设接口是32个单位间隔(UI)交错的。具有增益和DC偏移补偿的6/10抽头FFE提供所需的均衡。这10个抽头是完全自适应的。PAM-4限幅器块将FFE输出数据与阈值(例如{Tn，Tm，Tp})进行比较，并产生PAM-4判决。例如，阈值{Tn，Tm，Tp}是自适应的，并且可以用于补偿光信道的级相关噪声特性(level-dependentnoise nature)。PAM-4判决反馈均衡器(DFE)被配置为在数据路径中的内部级(innerlevels)上提供非线性自适应反馈。线路接收器模块300还可以包括PAM-4反射消除器，以减小群时延效应。线路接收器模块300还可以包括PAM-4级相关均衡器，它为PAM-4眼图的两个内部级提供均衡。PAM-4的1+D解码-预编码器块被配置成以DFE模式操作。在DFE模式中，为了克服DFE误差的传播，在发送驱动器和接收器端采用1/(1+D)预编码器。最终的DFE判决通过(1+D)滤波器以消除预编码器的影响。线路接收器模块300还可以包括与奇偶校验码一起工作的软FEC，其每间隔20个FEC符号插入奇偶校验信息。应当理解，软FEC可以在5％开销的情况下提供1.5dB增益。在多种实施方案中，SFEC支持200GE模式，其中主机数据是KP4 FEC编码的。例如，SFEC的用途描述于2017年8月30日提交的专利申请号15/691,023中，其通过引用并入本文。
在多种实施例中，线路接收器模块300被配置为提供多种诊断特征。例如，线路接收器模块300利用伪随机二进制序列(PRBS)检查器来(例如在整个数据宽度上，或在每偶数/奇数比特位)检查每条通信通道，并且PRBS检查器可以提供以下特征：
○支持PRBS7、PRBS9、PRBS11、PRBS15、PRBS16、PRBS23和PRBS31以及它们的反转(inversion)，例如PRBS13Q
○扫描所有PRBS模式的自动锁定模式
○锁定模式中的PRBS保持(stay)
○锁定声明的可编程阈值和持续期间
○计数器支持快照或单独读取模式
○调试存储器以启动数据捕获的误差触发
诊断特征还可以包括32KB捕获存储器，以探测在所有4个通道上共享的ADC和DSP内部。诊断特征还可以包括在所有4个通道上共享的眼状图(eye histogram，眼状直方图)处理。
图4是示出根据本发明实施例的线路侧发送器模块400的简化图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。例如，发送器模块400被实现为图2所示的重定时器200的部件(例如部202)。发送器模块400包括支持具有PAM-4调制(56.25Gb/s)的高达28.125GBd的数据流的四通道发送器。公共PLL为所有四个通道提供服务。
数据路径从核心接收多达四通道的PAM-4数据，并准备它们以用于光传输。在多种实施例中，发送器模块400以28.125GBd的四λ模式操作，以PAM-4调制(56.25Gb/s)发送数据流。数据作为光信号发送。例如，发送器模块400的AFE块包括用于光数据发送的外部调制激光器，并且在四个发送通道之间共享单个发送PLL。例如，四个发送通道在图4中显示为四个切片。除了数据发送(即从主机Rx到线路Tx)之外，发送器模块400还以浅线路回送模式操作(例如以PAM-4到PAM-4操作)。
如图所示，在交叉点401处接收数据。对于标准外出操作，从主机Rx接收数据并对其进行处理以进行发送。对于回送操作，从线路Rx部接收数据。如图所示，数据首先存储在FIFO缓冲器中。模式生成器块跟随FIFO缓冲器。为每条通信通道提供模式生成器块，并且该模式生成器块被配置为生成预定的测试模式以帮助去除抖动。模式生成器块可支持宽范围的格式，例如PRBS58/31/23/16/15/13/11/9/7、PRBS13Q、SSPRQ和/或其他格式。PRBS可以在PAM-4的最高有效位(MSB)和最低有效位(LSB)上独立地生成。在特定实施例中，产生2×63比特可编程可重复固定模式。也可以生成其他模式，例如方波、JP03A、JP03B和发送器线性测试模式。例如，也可以生成连续的相同数字(CID)抖动容限模式。
发送器模块400包括可以结合对准标记(AM)成帧器实现的软FEC编码器。例如，软FEC编码器引起5％的开销，并且它被配置成以200GE模式操作，其中主机数据是KP4 FEC编码的。在其他操作模式中，可以绕过软FEC。AM成帧器可以被配置为支持不同的协议，例如25GE、50GE、100GE、200GE和400GE协议。AM成帧器可以被配置为向软FEC编码器提供锁定协议状态和200G成帧对准信息。在多种实施例中，提供静噪控制作为DSP的一部分。
在由AM成帧器和/或软FEC处理之后，数据与存储在测试模式存储器块中的数据一起被提供给误差注入块。测试模式存储器块以二进制模式和线性模式操作。在二进制模式中，测试模式存储器块为四个发送器通道提供多达32768个比特，其中每一发送器可具有拥有相同长度的唯一模式。在线性模式中，测试模式存储器块在一个发送器通道上提供高达16384UI(每8个比特位)。误差注入块选择性地接收来自AM成帧器块和测试模式存储器块的输入。举例来说，误差注入块经配置以向从测试模式存储器接收的测试模式引入误差以改进测试质量。
PAM-4编码/格雷编码块跟随在误差注入块之后。举例来说，在此区块处，可执行格雷编码、极性反转、PAM-4编码、PAM-4MSB/LSB交换和/或其他编码过程。接下来，Tx的DSP块对编码的数据执行多种DSP处理。在AFE块处，数据被转换为用于传输的光信号。如果发送器模块400以测试模式操作，则发送来自测试模式存储器块的测试模式(而不是实际数据)。
主机接收器用多种特征来实现。例如，OIF 56G-VSR兼容接口是用自适应CTLE/AGC实现的，其能够均衡10dB的信道损耗加上多达4dB的总封装损耗。可以包括判决反馈均衡器(DFE)以用于迹线反射消除。可以利用全速率LC VCO在每个通道中配置独立的CDR。类似地，为每个通道提供独立的断电控制。主机接收器还可以包括对无参考操作的支持。附加特征包括SNR监测器、自适应均衡器收敛监测器，以及信号丢失(LOS)检测器，所述信号丢失(LOS)检测器具有可编程阈值、PAM-4反向灰度编码、极性反转、PAM-4解码以及PAM-4MSB/LSB交换。主机接收器还可具有诊断特征，例如PRBS13Q、PRBS58/31/23/16/15/13/11/9/7检查器、PRBS自动极性检测以及连续相同符号检测。
数据传输可以通过具有PAM-4调制(56.25Gb/s)的四元28.125GBd数据流来配置，或者通过具有NRZ调制的四元28.125Gb/s发送数据流来配置。虽然主机接收器被实施为多个切片，但是单个发送PLL在四个发送通道之间共享。对于诸如诊断的特征，主机接收器可以被配置成以浅线路回送模式操作。
图5是示出根据本发明实施例的主机侧接收器模块500的简化框图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。例如，主机侧接收器模块500实施图2中的部201。接收器模块500可以在具有200Gbps的总带宽的不同模式下操作。例如，接收器模块500支持八个通道的NRZ数据或四个通道的PAM-4数据。如图5所示，接收器通道能够在NRZ模式下以28.125Gbps或在PAM-4模式下以28.125GBd接收数据流。例如，从八个数据通道接收的数据通过八个并行数据发送通道发送。AFE 501通过光通信信道接收光信号。AFE 501被配置为处理多种类型的数据格式，例如56Gbps的PAM-4数据。在多种实施例中，AFE 501支持自适应CTLE/AGC，用于均衡10dB的损耗信道和高达4dB的总封装损耗。AFE块501还可以包括覆盖h3到h12的判决反馈均衡器，用于均衡反射。AFE块501还可以包括具有全速率电感/电容(LC)压控振荡器(VCO)的独立时钟数据恢复(CDR)模块。八个数据通道中的每一个可以具有其自己的独立断电控制。AFE块501还可支持无参考操作(接收器能够粗调其VCO并将其VCO的频率锁定到输入数据，而无需外部导频音)。AFE块501还可以包括信噪比(SNR)监测器和/或自适应均衡器收敛监测器。另外，AFE块501还可以包括具有可编程阈值(例如50mV到100mV)的信号丢失检测器。应当理解，AFE块501的功能可以由模拟支持块502提供。
数据流一旦被AFE块501处理，就通过数据路径504发送。在多种实施例中，数据路径块504提供PAM-4反向格雷编码、极性反转、PAM-4解码和/或PAM-4MSB/LSB交换。
如图所示，DSP块503联接到AFE块501、数据路径块504和CID检测器块505。例如，DSP块503能够每时钟周期处理32个UI的数据和误差采样。在多种实施方案中，DSP块503提供六个共享的加上十个DFE LMS引擎和两个共享搜索引擎。DSP块503还可以(例如通过确定操作参数)为LFEQ、CTLE、AGC增益、采样偏移、阈值、相位和DFE提供校准和适配。DSP块503还可以包括在2个单位间隔上具有256个步长和512个电压步长的眼图监测器。为了执行信号处理，DSP块503可以用捕获缓冲器来实施，以用于32个单位间隔的对准数据、误差和眼图监测器采样和限定符。
应当理解，主机侧接收器模块500提供多种诊断特征。例如，诊断特征包括PRBS13Q和PRBS58/31/23/16/15/13/11/9/7检查器。PRBS可在PAM-4MSB或LSB上或在全字上独立地检查。诊断特征还包括PRBS自动极性检测。可连续重复任何64比特位模式的固定模式以进行误差检查。诊断特征还包括连续相同符号的检测。另外，诊断特征可以包括时钟监测器。
图6是示出根据本发明实施例的主机侧发送器模块600处的发送器的简化框图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。例如，发送器模块600实施为图2所示的重定时器200的部件(例如部203)。发送器模块600包括支持具有PAM-4调制(56.25Gb/s)的高达28.125GBd的数据流的四通道发送器。四个PLL服务于允许4个独立输出频率的8个发送通道。数据路径从核心接收多达8个通道的NRZ数据或4个通道的PAM-4数据，并准备它们以用于传输。交叉点601支持要在任何主机发送通道上发送的接收数据流。如图所示，接收数据首先由FIFO缓冲器处理。在多种实施例中，AM成帧器支持25GE、50GE、100GE、200GE和400GE协议。AM成帧器提供协议锁定状态。使用PAM-4通信协议对数据进行编码以用于传输。例如，PAM-4编码块提供极性反转、PAM-4编码和PAM-4MSB/LSB交换的处理。发送器模块600还提供静噪控制。模式生成器块为每个通信生成测试模式。模式生成器逻辑支持PRSB58/31/23/16/15/13/11/9/7、PRBS13Q、SSPRQ和/或其他格式。例如，PRBS可以独立地在PAM-4MSB和LSB上生成。在特定实施例中，使用2×63比特的可编程可重复固定模式。也可以使用方波、JP03A、JP03B、发送器线性测试模式和CID抖动容限模式。测试模式存储器可配置成二进制模式，其为四个发送器通道提供多达32768个比特位，且每一发送器可具有拥有相同长度的唯一模式。测试模式存储器可在线性模式下操作：在一个发送器通道上高达16384UI(每8比特位)。主机侧发送器模块600还可以包括诸如误差注入和连续相同符号检测器之类的特征。
在多种实施例中，提供链路监测器(例如配置为线路接收器切片的一部分)。在其他特征中，链路监测器用于检测误差，以用于验证和校正。
图7是示出根据本发明实施例的用于服务PAM-4或NRZ数据流的链路监测器的单个切片的高级框图。该图仅仅是一个例子，不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。如图7所示，接收到的数据(64比特)由PRBS验证器块处理，并且PRBS验证器块的输出被提供给FEC监测器块。例如，(例如如图3所示的)PRBS验证器块提供PRBS模式验证器的全集，其可以是直的或比特交织的。它向FEC监测器和FEC校正仿真器块提供比特误差信息。FEC监测器块分析接收误差统计，以估计如果链路已被FEC编码则将得到的FEC误差统计，并定位可校正的误差块。对于多信道协议，相邻通道中的FEC监控器块通信以产生整个链路的统计。在多种实施例中，块支持25GE、50GE、100GE、200GE和400GE的FEC协议。
FEC校正仿真器块结合从PRBS验证器接收的比特误差，使用来自FEC监测器的可校正块位置信息，来创建校正后的输出数据流。注意，纠错在400GE模式下不可用。例如，由BLK/ALGN/SM块执行校正。没有校正的接收数据由延迟/再生块处理以输出。
为了操作通信系统，将通用输入输出(GPIO)接口实施为提供从设备外部收集状态或将状态点从设备内部传送到外部世界而不使用寄存器接口的灵活方法。在多种实施例中，通信系统可以支持不同配置的多个GPIO。
应当理解，本发明的实施例以多种方式实施。例如，根据本发明实施例的重定时器以低功率操作并且与PAM通信协议兼容。在多种实施方案中，重定时器形状因数适用于QSFP56 200G模块。某些重定时器实施PAM-4电输出并且包括集成的EML驱动器。重定时器可以支持PAM-4调制的56.25Gb/s的数据流和NRZ调制的28.125Gb/s的数据流。基于通道的诊断链路监测器可以实施为分析接收误差统计并估计BER。

Claims (14)

1.一种数据通信设备，包括：
主机接收部，用于从主机设备接收输入主机数据，所述主机接收部包括多个主机接收通道，所述多个主机接收通道包括第一主机接收通道，所述第一主机接收通道包括第一模拟接口和第一模式检查器模块；
主机发送部，用于将输出主机数据发送到所述主机设备，所述主机发送部包括多个主机发送通道和主机交叉点部，所述多个主机发送通道包括第一主机发送通道，所述第一主机发送通道包括第一缓冲器和第一模式生成器；
链路监测器部，耦接到所述主机接收部和所述主机发送部；
线路接收部，用于从线路设备接收输入线路数据，所述线路接收部包括多个线路接收通道，所述多个线路接收通道包括第一线路接收通道，所述第一线路接收通道包括第一序列检查器和第一软FEC解码器；
线路发送部，用于将输出线路数据发送到所述线路设备，所述线路发送部包括多个线路发送通道和线路交叉点部，所述多个线路发送通道包括第一线路发送通道，所述第一线路发送通道包括第一软FEC编码器；以及
管理接口模块，耦接到所述链路监测器部；
其中：
在外出操作中，所述输入主机数据经由所述主机接收部和所述线路发送部发送到所述线路设备；
在进入操作中，所述输入线路数据经由所述线路接收部和所述主机发送部发送到所述主机设备。
2.根据权利要求1所述的设备，其中，在主机回送操作中，所述输入主机数据经由所述主机接收部和所述主机发送部发送回所述主机设备。
3.根据权利要求2所述的设备，其中，所述输入主机数据穿过所述主机交叉点部。
4.根据权利要求1所述的设备，其中，在线路回送操作中，所述输入线路数据经由所述线路接收部和所述线路发送部发送回所述线路设备。
5.根据权利要求1所述的设备，其中，所述管理接口模块包括管理数据输入/输出模块。
6.根据权利要求5所述的设备，其中，所述管理接口模块包括微处理器单元。
7.根据权利要求1所述的设备，其中，在所述外出操作期间，输入数据穿过所述链路监测器部。
8.根据权利要求1所述的设备，其中，所述第一线路接收通道还包括数字信号处理器。
9.根据权利要求8所述的设备，其中，所述数字信号处理器被配置为处理眼状图。
10.根据权利要求1所述的设备，其中，所述第一序列检查器被配置成执行PRBS检查。
11.根据权利要求1所述的设备，其中，所述第一线路发送通道还包括误差注入块。
12.根据权利要求1所述的设备，其中，所述第一线路发送通道进一步包括误差注入块。
13.一种数据通信设备，包括：
主机接收部，用于从主机设备接收输入主机数据，所述主机接收部包括多个主机接收通道；
主机发送部，用于将输出主机数据发送到所述主机设备，所述主机发送部包括多个主机发送通道和主机交叉点部；
线路接收部，用于从线路设备接收输入线路数据，所述线路接收部包括多个线路接收通道；
线路发送部，用于将输出线路数据发送到所述线路设备，所述线路发送部包括多个线路发送通道和线路交叉点部；
链路监测器部，耦接到所述主机接收部和所述线路发送部，所述链路监测器部被配置为检测来自所述输入主机数据和所述输入线路数据的误差；以及
管理接口模块，耦接到所述链路监测器部；
其中：
在外出操作中，所述输入主机数据经由所述主机接收部和所述线路发送部发送到所述线路设备；
在进入操作中，所述输入线路数据经由所述线路接收部和所述主机发送部发送到所述主机设备。
14.一种数据通信设备，包括：
主机接收部，用于从主机设备接收输入主机数据，所述主机接收部包括多个主机接收通道，所述多个主机接收通道包括第一主机接收通道，所述第一主机接收通道包括第一模拟接口和第一模式检查器模块；
主机发送部，用于将输出主机数据发送到所述主机设备，所述主机发送部包括多个主机发送通道和主机交叉点部，所述多个主机发送通道包括第一主机发送通道，所述第一主机发送通道包括第一缓冲器和第一模式生成器；
链路监测器部，耦接到所述主机接收部和所述主机发送部；
线路接收部，用于从线路设备接收输入线路数据，所述线路接收部包括多个线路接收通道，所述多个线路接收通道包括第一线路接收通道，所述第一线路接收通道包括第一序列检查器和第一软FEC解码器；
线路发送部，用于将输出线路数据发送到所述线路设备，所述线路发送部包括多个线路发送通道和线路交叉点部，所述多个线路发送通道包括第一线路发送通道，所述第一线路发送通道包括第一软FEC编码器；以及
管理接口模块，耦接到所述链路监测器部，所述管理接口模块包括MDIO块和MCU块。
CN201910798617.5A 2018-08-28 2019-08-27 重定时器数据通信设备 Active CN110868228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/115,291 2018-08-28
US16/115,291 US10659337B2 (en) 2018-08-28 2018-08-28 Retimer data communication modules

Publications (2)

Publication Number Publication Date
CN110868228A true CN110868228A (zh) 2020-03-06
CN110868228B CN110868228B (zh) 2022-12-16

Family

ID=69640700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910798617.5A Active CN110868228B (zh) 2018-08-28 2019-08-27 重定时器数据通信设备

Country Status (2)

Country Link
US (2) US10659337B2 (zh)
CN (1) CN110868228B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111740785A (zh) * 2020-08-24 2020-10-02 深圳市迅特通信技术有限公司 Pam4光模块接收输出控制电路、方法及系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500593B2 (en) * 2019-03-20 2022-11-15 Samsung Electronics Co., Ltd. High-speed data transfers through storage device connectors
US11050527B1 (en) * 2019-06-26 2021-06-29 Keysight Technologies, Inc. Methods, systems, and computer readable media for testing of hardened forward error correction (FEC) implementations
US11102104B1 (en) 2019-08-30 2021-08-24 Keysight Technologies, Inc. Methods, systems, and computer readable media for generating analog-distorted test data
US10826613B1 (en) * 2019-12-06 2020-11-03 Inphi Corporation Integrated compact in-package light engine
US11226919B1 (en) * 2020-06-23 2022-01-18 Amazon Technologies, Inc. Communication link recovery
US11743080B2 (en) 2020-06-29 2023-08-29 Texas Instruments Incorporated Sample-and-hold-based retimer supporting link training
US11539555B2 (en) 2020-06-29 2022-12-27 Texas Instruments Incorporated Enhanced discrete-time feedforward equalizer
US20210311895A1 (en) * 2020-11-16 2021-10-07 Intel Corporation Disaggregation of computing devices using enhanced retimers with circuit switching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894931A (zh) * 2003-10-15 2007-01-10 高通股份有限公司 高数据速率接口
US20130162279A1 (en) * 2011-12-22 2013-06-27 Cisco Technology, Inc. Universal test system for testing electrical and optical hosts
US20150043628A1 (en) * 2013-08-07 2015-02-12 Texas Instruments Incorporated Serdes communications with retiming receiver supporting link training
US20150063828A1 (en) * 2013-08-27 2015-03-05 Broadcom Corporation Generalized Transmit Pre-Coding for Optical and Backplane Channels
WO2017069777A1 (en) * 2015-10-23 2017-04-27 Hewlett Packard Enterprise Development Lp Expansion bus devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0700229B1 (en) * 1994-08-22 2006-06-28 Fujitsu Limited Connectionless communications system, test method, and intra-station control system
US7672222B2 (en) * 2004-01-12 2010-03-02 Hewlett-Packard Development Company, L.P. Link failures
US7543190B2 (en) * 2006-06-28 2009-06-02 Walker Don H System and method for detecting false positive information handling system device connection errors
US9100299B2 (en) * 2012-05-21 2015-08-04 Verizon Patent And Licensing Inc. Detecting error conditions in standby links
US10747688B2 (en) * 2016-12-22 2020-08-18 Intel Corporation Low latency retimer
US10931329B2 (en) * 2016-12-29 2021-02-23 Intel Corporation High speed interconnect with channel extension
US10860449B2 (en) * 2017-03-31 2020-12-08 Intel Corporation Adjustable retimer buffer
US10298465B2 (en) * 2017-08-01 2019-05-21 Juniper Networks, Inc. Using machine learning to monitor link quality and predict link faults
US10636577B2 (en) * 2018-05-25 2020-04-28 Qualcomm Incorporated Safe handling of link errors in a peripheral component interconnect express (PCIE) device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894931A (zh) * 2003-10-15 2007-01-10 高通股份有限公司 高数据速率接口
US20130162279A1 (en) * 2011-12-22 2013-06-27 Cisco Technology, Inc. Universal test system for testing electrical and optical hosts
WO2013096250A1 (en) * 2011-12-22 2013-06-27 Cisco Technology, Inc. Universal test system for testing electrical and optical hosts
US20150043628A1 (en) * 2013-08-07 2015-02-12 Texas Instruments Incorporated Serdes communications with retiming receiver supporting link training
US20150063828A1 (en) * 2013-08-27 2015-03-05 Broadcom Corporation Generalized Transmit Pre-Coding for Optical and Backplane Channels
WO2017069777A1 (en) * 2015-10-23 2017-04-27 Hewlett Packard Enterprise Development Lp Expansion bus devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111740785A (zh) * 2020-08-24 2020-10-02 深圳市迅特通信技术有限公司 Pam4光模块接收输出控制电路、方法及系统
CN111740785B (zh) * 2020-08-24 2020-12-08 深圳市迅特通信技术有限公司 Pam4光模块接收输出控制电路、方法及系统

Also Published As

Publication number Publication date
US10659337B2 (en) 2020-05-19
US20200076720A1 (en) 2020-03-05
US20200244561A1 (en) 2020-07-30
CN110868228B (zh) 2022-12-16
US11121955B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
CN110868228B (zh) 重定时器数据通信设备
US11784782B2 (en) Method for measuring and correcting multi-wire skew
EP4033666B1 (en) Method and system for calibrating multi-wire skew
US9338040B2 (en) Use of multi-level modulation signaling for short reach data communications
US8228972B2 (en) SERDES with jitter-based built-in self test (BIST) for adapting FIR filter coefficients
US8654898B2 (en) Digital equalizer for high-speed serial communications
US7823041B2 (en) Techniques for decoding information from signals received over multiple channels
CN113472708B (zh) 用于并行数字均衡器的眼图监测器
US8848769B2 (en) Joint transmitter and receiver gain optimization for high-speed serial data systems
US8638895B2 (en) Extension of Ethernet PHY to channels with bridged tap wires
US6570916B1 (en) Adaptive equalization circuit and method
US20190020509A1 (en) High-speed interconnect solutions with support for co-propagating and counter-propagating continuous time back channel communication
US8687682B2 (en) Transmitter adaptation loop using adjustable gain and convergence detection
US7426235B1 (en) Method of adaptive equalization for high-speed NRZ and multi-level signal data communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220513

Address after: Singapore, Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

Effective date of registration: 20220513

Address after: Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: Grand Cayman, Cayman Islands

Applicant before: Marvel technologies Cayman I

Effective date of registration: 20220513

Address after: Grand Cayman, Cayman Islands

Applicant after: Marvel technologies Cayman I

Address before: California, USA

Applicant before: INPHI Corp.

GR01 Patent grant
GR01 Patent grant