JP2010518749A - 高速低電力差動受信機RobertE.PalmerJohnW.Poulton - Google Patents
高速低電力差動受信機RobertE.PalmerJohnW.Poulton Download PDFInfo
- Publication number
- JP2010518749A JP2010518749A JP2009549137A JP2009549137A JP2010518749A JP 2010518749 A JP2010518749 A JP 2010518749A JP 2009549137 A JP2009549137 A JP 2009549137A JP 2009549137 A JP2009549137 A JP 2009549137A JP 2010518749 A JP2010518749 A JP 2010518749A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- processing terminal
- current processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
Abstract
低電圧差動通信システムには、差動チャネルを介して低電圧差動信号を受信機に伝達するプログラム可能な低振幅電圧モード送信機が含まれる。受信機は、2つの入力トランジスタ(それぞれは共通ゲート構成である)を用いて、低電圧差動信号を回復する。受信機における電流源は、入力トランジスタをバイアスし、それらのソース電圧が、差動信号の共通モード電圧において公称上バイアスされ、かつそれらのゲート−ソース電圧が、共通モード電圧変動に対してほぼ一定のままであるようにする。
Description
本明細書で開示される主題は、一般に、通信分野に関し、特に、集積回路装置内および集積回路装置間における高速電子シグナリングに関する。
今日のコンピューティングシステムは、非常に高いオフチップ通信帯域幅を必要とし、チップ対チップ相互接続用の高速シリアルリンクは、今や、どこにでもある。これらのリンクの多くは、適度な減衰、漏話および反射を示すチャネルを有する。しかしながら、チップ対チップシリアルリンクは、一般に、比較的厄介なチャネルに対処しなければならないバックプレーントランシーバから発展したので、短距離のチップ対チップリンク用に必要であるよりもずっと多くの電力を消費することが多い。したがって、かかるチャネルは、比較的電力効率が悪い。
多くのシステムが、高データレートで情報を移動させるためにそれほどの電力を必要としないリンクから利益を得るであろう。例えば、ラップトップコンピュータは高価な電池を急速に消耗させ、熱として放散される電力は、不快な場合があり、騒々しいファンおよび/または複雑な電力管理方式を必要とすることが多い。恐らくより重要なことだが、電力要件は、携帯機器の使用時間および性能に著しく影響する。したがって、最小限の電力を用いて高速でデータを通信するためのシステムおよび方法に対する需要がある。用語「比電力」は、高速でデータを移動させるために必要とされる電力を考慮した有用な性能測定基準であり、典型的には、ワット/ギガビット/秒(W/Gb/s)の単位で表現される。したがって、効率的な高速シグナリングの需要は、非常に低い比電力要件を備えたシステムの必要性として表現することができる。
開示される主題は、添付の図面において、限定としてではなく例として示され、同様の参照数字は、類似の要素を指す。
図1は、一実施形態に従って、差動低電圧システム100を示す。システム100には、差動通信チャネル115によって相互接続された送信機105および受信機110が含まれる。送信機105は、低電圧差動信号を受信機110に効率的に伝達する。受信機110は、差動信号を増幅し、一方で優れた共通モードノイズ除去を提供する。送信機および受信機の両方とも、非常に低い比電力要件を有し、したがって、電力効率および速度性能の両方を要求する用途において有利になるように用いることができる。
送信機105には、一対の電圧調整器120および122、相補プリドライバ125、差動積層型nMOS送信段階130、ならびに一対の相補出力パッド135/140が含まれる。出力ドライバ130は、調整器122およびグランド電位によって電力を供給される。調整器122は、出力信号TX[P,N]が、50および300mVppd(ミリボルト・ピークツーピーク・ディファレンシャル)間のどこにでもあるように、振幅電圧Voを調整することができる。
プリドライバ125は、出力ドライバ130内におけるnMOSトランジスタゲートへの相補ビットストリームDP/DNへと、着信データストリームDinを分割する。信号DPがハイで、DNがローの場合には、左上および右下のnMOSトランジスタがターンオンされる。その場合には、電流は、チャネル115および受信機110を介して、電源ノードVoからグランドに流れる。逆に、信号DPがローで、DNがハイの場合には、右上および左下のnMOSトランジスタがターンオンされる。受信機110を通して反対方向であるとはいえ、電流は、もう一度、チャネル115および受信機110を介して電源ノードVoからグランドに流れる。このシグナリング方式の電力効率は、電源ノードVoとグランドとの間のほぼ全ての電流が、受信機110に信号を伝達するために用いられるという事実から明らかである。
プリドライバ125が、調整器120およびグランド電位によって電力を供給されるので、nMOSゲートに適用される信号DP/DNは、調整電圧Vrとグランドとの間で交番する。調整器120は、電圧Vrを調整して、チャネル115の差動インピーダンスとほぼ等しい、段階130のプルアップおよびプルダウンインピーダンス合計を設定する。プルアップおよびプルダウントランジスタの相対的なサイズは、想定される動作点において等しいインピーダンスを与えるように、設計時に固定してもよい。
送信機出力端子135/140に入る差動インピーダンスは、信号TX[P,N]の共通モード電圧Vcmからかなり独立している。なぜなら、プルアップトランジスタが、ソースフォロワとして動作し、一方でプルダウントランジスタが、共通ソースであるからである。共通モード電圧Vcmが増加するにつれて、プルダウンの小信号インピーダンスが増加し、一方でプルアップの小信号インピーダンスが減少する。
高品質の終端を提供するために、終端を分路するキャパシタンスは、小さくするべきである。送信機および受信機の両方において、分路キャパシタンスは、一般に、配線およびESDクランプ145/150によって左右される。低電圧Voを用い、かつ出力信号TX[P,N]をグランドに基準づけることによって、ESDクランプ145/150は、順方向バイアスダイオードを含むことが可能になる。全体的なESD保護戦略は、後で図3に関連して詳述する。調整器122は、電圧Voを十分に低く維持して(すなわち、Vo<Vtd)、順方向バイアスダイオードがターンオンするのを防ぎ、かつ一実施形態において、50および300mVppd間で調整することができる。すなわち、共通モード電圧Vcmは、25および150mV間で調整することができる。次に、調整器120は、電圧Vrを調整して、出力ドライバ130のnMOSトランジスタが、バイアスされた場合に、所望の抵抗を示し、かつ三極管領域に留まるようにする。一実施形態では、nMOSトランジスタ用の望ましいオン抵抗は、50オームである。
典型的な例において、送信機105が、約200mVppdの出力振幅電圧を有し、かつ100オームの差動出力インピーダンスを示す差動信号TX[P,N]を伝達することが望ましいと仮定する。出力電圧Voが約200mVであるように、調整器122を設定してもよい。差動出力ドライバ130における各半部の出力振幅は、調整供給電圧Voの半分に等しい共通モード電圧を中心にして、調整供給電圧Voの半分に等しい。次に、調整器120は、望ましい50オームの出力インピーダンスを相補送信機出力部のそれぞれに提供するレベルに、電圧Vrを設定してもよい。Vrを制御して所望のインピーダンスを得るための多くの方法および回路があるが、これらのいくつかは、下記で論じる。多くの点で送信機に類似したシングルエンド送信機が、"Self Terminating Low Voltage Swing CMOS Output Driver," by Tom Knight and Alex Krymm (CICC 1987)に詳述されている。
出力ドライバ130内のトランジスタは、終端インピーダンスを兼ねる。かかるものとして、各トランジスタの「オン」インピーダンスは、チャネルに整合すべきであり、かつ出力電圧の範囲にわたって(抵抗器のように)線形的に動作すべきである。これを達成するために、各トランジスタは、導通の場合に「線形」領域(「三極管」領域とも呼ばれる)に留まるようにバイアスされる。トランジスタが、線形領域にある場合には、トランジスタを通る電流は、ドレイン−ソース電圧Vdsにおける変化と共に線形的に変化する。換言すれば、トランジスタは、抵抗器のように動作する。
周知のように、トランジスタのゲート/ソース電圧Vgsがトランジスタの閾値電圧Vtより大きく(Vgs>Vt)、かつそのドレイン−ソース電圧Vdsが、Vgs−Vtより小さいかまたは等しい場合には、トランジスタは線形領域にある。数学的に言うと、トランジスタは、
Vgs>Vt & Vds≦Vgs−Vt (1)
の場合に、線形領域にある。
Vgs>Vt & Vds≦Vgs−Vt (1)
の場合に、線形領域にある。
図1において、出力ドライバ130は、グランドまたはゼロボルトを基準とする。したがって、所与のトランジスタ用の電圧Vgsは、ゼロボルト(トランジスタオフ)またはVr(トランジスタオン)のどちらかであり、Vdsは、多くても0.75×Voである。トランジスタがオフの場合は、無視することができる。なぜなら、オフにバイアスされたトランジスタのインピーダンスは、オンにバイアスされたトランジスタのインピーダンスに比べて非常に大きいからである。したがって、式(1)は、
0.75*Vo≦Vr−Vt (2)
と簡単になるが、これは、活性化された場合に、出力ドライバ130のトランジスタを三極管領域に維持する電圧Vrを導き出すように書き換えることができる。すなわち、
Vr≧0.75*Vo+Vt (3)
ドライバ130におけるトランジスタは、調整器120が、出力電圧振幅の予想される範囲にわたって所望の出力インピーダンスを生成する電圧Vrを提供できるように、選択される。式1〜3における電圧Vtは、ドライバ130内のトランジスタに関連し、かつこの例における各nMOSトランジスタに対して同じかまたは類似していると仮定される。電圧Vtは、ダイオード閾値Vtdと同じかまたは異なってもよい。
0.75*Vo≦Vr−Vt (2)
と簡単になるが、これは、活性化された場合に、出力ドライバ130のトランジスタを三極管領域に維持する電圧Vrを導き出すように書き換えることができる。すなわち、
Vr≧0.75*Vo+Vt (3)
ドライバ130におけるトランジスタは、調整器120が、出力電圧振幅の予想される範囲にわたって所望の出力インピーダンスを生成する電圧Vrを提供できるように、選択される。式1〜3における電圧Vtは、ドライバ130内のトランジスタに関連し、かつこの例における各nMOSトランジスタに対して同じかまたは類似していると仮定される。電圧Vtは、ダイオード閾値Vtdと同じかまたは異なってもよい。
図1においてチャネル115上に挿入された波形図155は、出力電圧Voとグランドとの間の差動信号として出力信号TX[P,N]を示し、かつ出力電圧VoがVtdをかなり下回り、調整電圧VrがVtdを上回ることを示す。典型的な例において、電圧Voは200mVであり、Vcmは100mVであり、信号TX[P,N]は、電圧Vcm付近を中心として、ピークツーピークで100mV(200mVppd)であり、閾値電圧VtおよびVtdは、それぞれ、約400mVおよび600mvであり、調整電圧Vrは、700mVを超えるどこかにあり、かつドライバ130におけるnMOSトランジスタの出力インピーダンスが、オンにバイアスされたときに50オームになるように選択される。
受信機110は、相補入力パッド165/170において、差動低共通モード信号RX[P,N]として低電圧差動信号TX[P,N]を受信する。クランプ145および150に類似したESDクランプ175/180は、受信機110のこれらの差動入力ノードおよび入力装置を静電放電による損傷から保護する。パッド165および170は、着信差動信号RX[P,N]用に利得およびレベル変換の両方を提供する共通ゲート増幅器185を駆動する。この例において、増幅器185の入力部は、差動モードだけのために終端され、終端インピーダンスの約25%は、増幅器の入力インピーダンスによって表わされる。
2つの等価な抵抗器R1およびR2(例えば、それぞれ75オーム)からなる分圧器が、入力ノードRXPおよびRXN間に延びている。抵抗器R1およびR2に共通なノードは、増幅器185が、着信信号の共通モード電圧Vcmを抽出するタップである。第1のnMOSトランジスタT1は、そのソースを入力ノード165に、かつ抵抗器R3を介してグランドに結合し、そのドレインを、抵抗器R4を介して供給電圧Vddに結合し、そのゲートを、(「電圧共通ゲート」用の)バイアス電圧Vcgに結合する。第2のnMOSトランジスタT2は、そのソースを入力ノード170に、かつ抵抗器R5を介してグランドに結合し、そのドレインを、抵抗器R6を介して供給電圧Vddに結合し、そのゲートを、バイアス電圧Vcgに結合する。第3のnMOSトランジスタT3は、そのソースを、共通モード電圧タップVcmに結合し、そのドレインを、バイアス電流Ibiasを供給する電流源190に結合し、そのゲートを、そのドレインおよびバイアス電圧Vcgの両方に結合する。
共通ゲート増幅器185は、比較的低い入力電圧に対してうまく働き、電流源190およびトランジスタT3によって提供されるバイアス方式は、増幅器帯域幅を損なうことのなく、かなりの共通モード除去をもたらす。
共通モード電圧変動は、トランジスタT1およびT2のソース、ならびに抵抗器R1およびR2間の共通モード電圧タップVcmに現れる。トランジスタT3のゲート−ソース電圧Vgs3は、バイアス電流Ibiasの値に依存する。バイアス電流Ibiasが一定であるので、電圧Vgs3も同様である。共通ゲート電圧Vcgが、VcmおよびVcg3の合計なので、共通ゲート電圧Vcgは、電圧Vcmと共に上昇および下降する。したがって、共通モード電圧変動は、トランジスタT1およびT2のソースおよびゲートの両方に現れる。結果として、入力トランジスタT1およびT2のゲート−ソース電圧Vgs1およびVgs2は、共通モードノイズにもかかわらず一定のままである。抵抗器R4およびR6を通る電流ならびにそれぞれの出力電圧DinPおよびDinNもまた、一定のままであるということになる。したがって、共通ゲート増幅器185は、効果的な共通モードノイズ除去を提供する。さらに、本実施形態では電流源190およびトランジスタT3を含む共通モード除去回路は、ノード165/170と、それぞれのトランジスタT1およびT2のソースとの間の差動信号経路の外側にある。トランジスタT3は、本実施形態ではダイオード接続され、バイアス電流Ibiasを安定したゲート−ソース電圧Vgsに変換するように機能する。他の実施形態において、トランジスタT3は、例えばダイオードまたは抵抗器と取り替えてもよい。
いくつかの実施形態において、共通ゲート増幅器185の入力部であるトランジスタT1およびT2のソース電圧Vs1およびVs2は、公称共通モード電圧にバイアスされる。この例において、電圧Vcmは、二分割された出力電圧Vo(Vcm=Vo/2)であるかまたはその非常に近くであるべきである。したがって、トランジスタT1およびT2のソース電圧Vs1およびVs2を公称共通モード電圧Vo/2にバイアスするレベルに、トランジスタT3のゲート−ソース電圧Vgs3が電圧Vcgを設定するように、バイアス電流Ibiasは、注意深く制御される。
図2は、図1における電流源190の実施形態として用いることができる電流源200を詳細に示す。電流源200には、電圧基準202、複製共通ゲート増幅器205、レベル変換器210、演算増幅器215、ならびに変換器210および演算増幅器215用の適切なバイアスレベルを生成するためのあるバイアス回路220が含まれる。図1の電流源190に関連して上記したように、電流源200の目的は、電流Ibiasをあるレベルに設定することであるが、このレベルは、トランジスタT1およびT2(図1)が、それらのソース電圧Vs1およびVs2が公称共通モード電圧Vo/2に設定されるように、バイアスされることを保証するレベルである。
この例において、電圧基準202は、出力電圧Voを二分割する単純な分圧器である。電圧VoまたはVo/2は、オンチップまたはオフチップで供給することができ、固定するかまたは調整可能にすることができる。受信機110が、図1の送信機105のような1つまたは複数の隣接する送信機を有する実施形態において、電圧Voは、これらの送信機の1つから取り出すことができる。代替として、電圧Vo/2は、受信機における共通モード電圧Vcmから引き出すことができる。当業者には明らかであろうが、適切な基準共通モード電圧を供給する他の多くの方法を用いることができる。
複製増幅器205には、トランジスタT1’およびT3’ならびに抵抗器R3’およびR4’が含まれ、これらのそれぞれは、図1の類似の名前を付けられた要素と同じ方法で動作するように作製される。したがって、トランジスタT1’およびT3ならびに抵抗器R3’およびR4’は、それぞれ、トランジスタT1ならびに抵抗器R3およびR4と同じ方法で動作すると予想することができる。
レベル変換器210は、電圧Vo/2およびVcm’をVolおよびVcmlにそれぞれ上昇させる。次に、演算増幅器215は、信号VolおよびVcml間の差を増幅し、結果としての出力電圧をnMOSトランジスタT4のゲートに供給し、結果としてバイアス電流Ibias’を制御する。PMOSトランジスタT5、T6およびT7で構成された電流ミラーは、バイアス電圧Pbiasを分配することによって電流Ibias’を複製し、図1の電流Ibiasおよび複製増幅器205におけるIbias’’を生成する。(トランジスタT6の下にあるトランジスタT8は、受信機が動作可能な場合はオフである。)
演算増幅器215の出力部からトランジスタT7へのフィードバックは、トランジスタT1’および抵抗器R3’を通る電流が、トランジスタT1’のソース電圧である電圧Vcm’を公称共通モード電圧Vo/2と整合させるまで、電圧Vcgを変化させる。電流Ibias’’が電圧Vcg’を決定するので、同一のバイアス電流Ibiasは、Vcg’に等しい図1の電圧Vcgを設定する。トランジスタT1’ならびに抵抗器R3’およびR4’が、トランジスタT1ならびに抵抗器R3およびR4を複製するので、複製制御電圧Vcg’と整合するゲート電圧Vcgを印加することによって、トランジスタT1のソースは、公称共通モード電圧Vo/2に設定される。同じことは、トランジスタT2に当てはまる。したがって、電流源200は、トランジスタT1およびT2のソース電圧が、公称上、電圧Vo/2にバイアスされることを保証する。
図2に戻ると、一対のインバータ250および255が、電源オン信号Ponから信号ponLおよびponHを生成する。信号Ponをアサートすることによって、電流源200は動作モードに置かれるのに対して、信号Ponをデアサートすることによって、電流源200は、低電力状態に置かれる。電圧Voは、パワーダウンでグランドに落としてもよく、またはさもなければ、基準電圧202は、電流源200がディスエーブルされた場合に、電流フローを低減または除去する方法でディスエーブルすることができる。
図3は、一実施形態において用いるための送信機300を詳細に示す。送信機300は、いろいろな意味で図1の送信機105に似ており、同様のラベル付けをされた要素は、同じかまたは類似している。出力端子TX[P,N]は、グランドGNDと調整供給電圧Voとの間で動作するN−over−N出力ドライバ130によって駆動されるが、調整供給電圧Voは、本実施形態ではオンチップ調整器305によって生成される。グランドGNDと第2の調整電圧Vrとの間で動作するプリドライバ125は、ドライバ130におけるnMOSトランジスタのゲートを駆動する。第2の調整電圧Vrは、出力ドライバ130の出力インピーダンスを決定し、本実施形態ではオンチップ調整器310によって生成される。出力電圧Voおよびしたがって出力振幅は、調整器305および310の両方における電流を設定するDAC315を介してデジタル的に調整される。多くの送信機を備えたシステムにおいて、調整器305および310の1つまたは両方は、送信機間で共有してもよい。しかしながら、専用の調整器(単数または複数)を各送信機に設けることによって、出力インピーダンスおよび/または出力振幅を送信機ごとに調整することが可能になる。
電圧調整器310は、スケール抵抗器と同じインピーダンスを複製送信機320に持たせる複製バイアス回路である。この方法によって、ドライバ130のプルアップおよびプルダウンインピーダンスの合計は、関連チャネル(例えば、図1のチャネル115)の配線インピーダンスとほぼ等しく設定される。プルアップおよびプルダウントランジスタの相対的なサイズは、想定される動作点において等しいインピーダンスを与えるように、設計時に固定される。
送信機出力端子(例えば、ノードTX[P,N])に入る差動インピーダンスは、共通モード電圧Vcmからかなり独立している。なぜなら、活性プルアップトランジスタがソースフォロワとして形成され、一方で、活性プルダウントランジスタが、共通ソース構成にあるからである。共通モード電圧Vcmが増加するにつれて、プルダウントランジスタの小信号インピーダンスは増加し、一方で、プルアップトランジスタのインピーダンスは減少する。データ遷移中、出力インピーダンスは、出力トランジスタのゲートにおける駆動電圧の軌跡の詳細に依存する。シミュレーションは、小信号差動出力インピーダンスが、遷移中に15%未満だけ変化することを示している。
キャパシタンスCbypは、ノイズを除去し、終端インピーダンスに寄与する。端子TX[P,N]への線電流は、調整器305出力部インピーダンスと直列のプルアップ/プルダウンインピーダンスを通って流れるが、このプルアップ/プルダウンインピーダンスは、高周波においてキャパシタンスCbypのリアクタンスXCbypによって左右される。一例において約36pFのキャパシタンスCbypは、2.5V「ネイティブ」nMOS装置に実現されて、約8400um2を占めてもよい。キャパシタンスCbypは、信頼性の改善のために厚い酸化物の装置として実現できるが、しかしこのキャパシタは、300mV未満に充電されるので、酸化物は、いずれにせよ、大きな応力を受けることはない。1−Vネイティブ装置の使用によって、同じエリアに2.5倍のキャパシタンスが提供されることになろう。
前述のように、プリドライバ125は、調整された終端制御電圧Vrから電力を供給される。一対のインバータは、両方のデータエッジ極性に対する遷移時間が等しいことを保証する。プリドライバは、プリドライバ125の入力部における2:1マルチプレクサ325を非常に小さくできるファンアウトを提供し、それによって、ハーフビットレート分配クロックClk[P,N]における負荷を最小限にする。プリドライバ125が、調整された電源から電力を供給されるので、それは、電源ノイズにはかなり免疫があり、タイミングジッタをほとんど導入しない。複数の事例にわたる調整電圧Vrの変動は、出力段階を駆動するゲート制御信号のエッジレートを、PVT変動にわたってほぼ一定にする傾向があり、送信機出力のエッジレートもまた、ほぼ一定である。
両方の電圧調整器に関し、調整器回路内で比較しなければならない電圧がGNDに近いので、共通ゲート(CG)nMOS増幅器は、利得ブロックに対するよい選択である。Vt基準電流源330が、pMOS DAC315用にバイアス電圧Vbを生成する。基準の電流は、Vtn/Rに比例するので、DACにおける抵抗器負荷の両端にわたる電圧は、Rとは無関係に、Vref=KVtnであり、ここでKは、Vs_setを介してデジタル的に調整することができる。DAC315においてダイオード接続されたnMOSは、調整器305および310におけるnMOS共通ゲート装置と同じサイズにされ、高ループ利得を仮定すると、電圧は、CG増幅器の4つの全ての入力端子に現れる。
調整器305は、出力電圧Voを基準電圧Vrefと等しくし(Vo=Vref)、それによって、Vo_setによりVoを直接設定できるようにする簡単な直列調整器である。調整器305は、そのループ伝達関数に2つの極を有する。CG増幅器の出力インピーダンスおよびpMOS直列調整器の入力キャパシタンスによって設定される1つの極と、出力ドライバ130における負荷インピーダンスおよびバイパスキャパシタCbypによる第2の極である。追加の補償キャパシタCcompによって、増幅器の極が支配的な極にされる。キャパシタCcompの追加によって、調整器305のCG誤差増幅器における電力が節約され、非常に大きなバイパスキャパシタが回避されるが、しかし調整器305用の電源除去が損なわれ、10−100MHz間で電源ノイズの半分が調整器を通過可能にされる。このリンクの製造バージョンは、出力極を支配的にしてもよいが、これは、調整器305のCG増幅器におけるより大きなバイパスキャパシタンスおよびより高い電力消費を必要とする可能性がある。例えば、キャパシタCbypが、同じ8200um2のエリアで薄い酸化物のネイティブnMOSに実現されると、約1mWの追加電力消費で、非常に改善された調整器を構築することが可能に思われる。
調整器310は、二段階設計である。第一段階は、Vr制御電圧の「マスタ」コピーVmを生成する。pMOS段階用の負荷電流がほぼゼロなので、この2極調整器用の出力極を支配的な極にすることは簡単であり、電源除去は、極めてよい。第二段階は、1の利得を備えた簡単な直列調整器であり、これは、送信機のプリドライバインバータの時変負荷から「マスタ」電圧Vmを分離する役割をする。インピーダンスを設定するために用いられる送信機複製320は、非常に小さくされる(1/16の規模)。複製装置と主送信機との間の不整合が、出力インピーダンスにおける約5%の変動に寄与する。
P+/ポリ非サリサイド化抵抗器の全ては、プロセス変動に対処するために、±20%だけデジタル的にトリム可能である。いくつかの実施形態において、トリムは、ベンチ測定を用いて実行される。製造リンクが、例えば、抵抗器トリムセルおよび外部基準抵抗器を用いてもよい。
ハーフビットレート分配クロックClk[P,N]が、2つのCMOSインバータ段階において受信およびバッファされ、最後の2:1マルチプレクサ(mux)325と、16:2mux段階340用に4分の1、8分の1および16分の1レートクロックを生成するクロック分割器段階335とを駆動する。クロック負荷が比較的小さいので、2段階クロックバッファのファンアウトは、2に設定されて、電源ノイズからのジッタの導入を回避し、一方ではやはり、クロックバッファにおいて比較的わずかな電力しか消費しない。
ESDクランプ145/150の実施形態が、図3の右下隅に詳細に示されている。類似のESDクレームは、受信機110において用いることができる。この例において、たすきがけのダイオード対445が、出力パッド(例えば140)とグランドとの間に延びている。最も左のダイオードは、順方向にバイアスされる。すなわち、その陽極は出力端子に接続され、その陰極はグランドに接続される。したがって、ESDクレームは、ノード140における電圧がダイオード閾値電圧Vtdを超えて上昇する場合には、電流をグランドに分路する。直列接続されたnMOSトランジスタおよび抵抗器は、ドライバ130の1つの脚からの出力を表わす。追加のダイオード450が、グランドと供給線Vddとの間の分路経路を確立する。他の適切な低電圧ESDクランプが、公開された米国出願第20060132996号においてJohn Poultonによって詳述されている。
図4は、一実施形態において用いるための受信機400の実施形態を詳細に示す。入力ノードRX[P,N]は、第二段階の増幅器/イコライザ405用に利得およびレベル変換の両方を提供する共通ゲート増幅器を駆動する。入力部は、差動モードだけのために終端され、終端インピーダンスの約25%は、共通ゲート増幅器の入力部によって表わされる。共通ゲート増幅器において共通モードを正確に終端するには、適切な入力共通モードバイアスを維持するために、5倍の電力の消耗を必要とすることになったであろう。代りに、本実施形態は、受信機の共通モード除去と共に送信機の共通モード終端に依存する。
制御信号dgateによりイネーブルされる大きなnFETスイッチ410によって、受信機は、オフセットトリム用に配線から切断することが可能になる。バイアス電圧Vcgは、図2に関連して前に詳述したように、複製バイアス構成において展開してもよい。電圧Vcgは、受信機の入力共通モード電圧を、送信機の公称出力共通モード電圧に設定する。代替として、電圧Vcgは、外部的にプログラムすることができる。
第二段階増幅器405は、かなり従来的なソース縮退差動増幅器である。縮退の量は、デコーダ412へのeq_set入力を介してデジタル的に制御される。90nmCMOSにおける6.25Gb/s動作用に設計された実施形態において、この増幅器における最大EQ設定は、3dB/オクターブの勾配を備えた、dc利得に対してナイキスト周波数でピークに達する約8.7dBを提供する。2つの入力増幅器段階のオフセットは、DAC415へのトリム信号eqtrimを調整することによって、サンプラとは別個にトリムすることができる。EQ増幅器は、例えば、J. Montanaro et al., "A 160-MHz, 32-b, 0.5-W CMOS RISC microprocessor," IEEE J. Solid-State Circuits, vol. 31, no. 11, pp. 1703-1714, Nov. 1996に説明されたタイプのStrongARM flip-flopsに由来する2つのデータおよび2つのエッジの4サンプラのバンクを駆動する。
各サンプラは、入力オフセットを約1mV内までキャンセルする関連の8ビットDAC420を有する。各サンプラペア(データおよびエッジ)は、1:2段階の2分木から構成された同一の2:16デマルチプレクサ425を駆動する。サンプラは、イネーブル入力部を装備しているが、このイネーブル入力部は、信号enab_edgeがデアサートされると、サンプラがトグルするのを防ぐ。エッジサンプラは、ソフトウェアCDRおよび適応EQアルゴリズムによってたまにイネーブルされるが、ソフトウェアCDRおよび適応EQアルゴリズムのどちらもここでは詳述しない。エッジサンプラおよびそれらの関連する2:16デマルチプレクサは、ディスエーブルされると、実質的に電力を消費しない。一実施形態においてPLLとして実現される、7ビットのデジタル的にプログラム可能な位相回転子430は、分配されたハーフビットレートクロックclk[P,N]を入力として受信し、4つの直交ハーフビットレートクロックeclkN、eclkP、dclkNおよびdclkPを生成して、4つのサンプラを駆動する。
受信機400の入力オフセットは、繰り返しトリムしてもよい。第1に、両方の入力増幅器は、パワーダウンされ、各サンプラを、Vddにおけるその入力でトリムできるようにする。次に、入力増幅器はパワーオンされ、入力部RX[P,N]は、dgateをデアサートすることによって、共通ゲート増幅器の入力部から切断される。次に、サンプラにわたって平均された、結果としてのオフセットは、DAC415への信号eqtrimを調整することによって、トリムされる。最後に、どんな残余のオフセットも、各サンプラにおいて除去される。32の受信機(128のサンプラ)にわたる最大の必要オフセットトリムは、一例において、サンプラに対して約45mV、および入力増幅器に対して25mVであった。
上記の送信機および受信機は、単一の速度で動作するように設計されているが、さまざまな速度にわたって動作するように修正可能である。けれども広範囲のデータレートにわたって働くシリアルリンクを提供するには、典型的には、より多くの電力消費を必要とする。固定であろうと調整可であろうと、動作周波数は、装置を作製するために用いられる処理技術を最も良く利用するように選択することができる。
前述の説明および添付の図面において、本発明の完全な理解を提供するために、特定の専門用語および図面符号が示されている。いくつかの例において、専門用語および符号は、本発明を実施するために必要とされない特定の詳細を意味する場合がある。例えば、回路要素または回路ブロック間の相互接続は、多導体または単一導体信号線として図示または説明してもよい。多導体信号線のそれぞれは、代替として、単一導体信号線であってもよく、単一導体信号線のそれぞれは、代替として、多導体信号線であってもよい。シングルエンドとして図示または説明されている信号およびシグナリング経路はまた、差動であってもよく、逆も同様である。同様にアクティブハイまたはアクティブロー論理レベルを有すると説明または図示されている信号は、代替実施形態において、反対の論理レベルを有してもよい。
図1に関連して、出力ドライバ130および増幅器185は、nMOSトランジスタを用いたが、これらのnMOSトランジスタは、図示のように構成された場合には、低電圧動作によく適している。しかしながら、他のタイプのnおよびp型トランジスタもまた、用いてもよい。例えば、トランジスタT1、T2およびT3は、n型バイポーラ接合トランジスタ(BJT)を用いて実現してもよい。トランジスタT1のように構成されたBJTは、共通ベース構成であり、電流処理端子は、ドレインおよびソースの代わりにコレクタおよびエミッタと呼ばれ、BJT制御端子は、ゲートの代わりにベースと呼ばれることになろう。
本明細書で説明する回路の1つまたは複数を含む集積回路または集積回路の一部を設計するプロセスの出力部は、例えば、磁気テープまたは光もしくは磁気ディスクなどのコンピュータ可読媒体であってもよい。コンピュータ可読媒体は、集積回路または集積回路の一部として物理的にインスタンス化可能な回路を記述するデータ構造または他の情報で符号化してもよい。かかる符号化には様々な形式を用いてもよいが、これらのデータ構造は、通常、カルテック中間形式(CIF)、カルマGDSIIストリーム形式(GDSII)または電子設計交換形式(EDIF)で書かれている。集積回路設計の熟練者は、上記で詳述したタイプの概略図および対応する説明からかかるデータ構造を開発し、これらのデータ構造をコンピュータ可読媒体上に符号化することができる。集積回路製造の熟練者は、かかる符号化されたデータを用いて、本明細書で説明する回路の1つまたは複数を含む集積回路を作製することができる。
特定の実施形態に関連して本発明を説明したが、これらの実施形態の変形が、当業者には明らかになろう。例えばメモリシステムに必要とされるであろう上記のリンクは、例えば、双方向とすることができ、ほとんど漏話および反射のないチャネルでは、非終端受信機と動作してもよい。さらに、互いに直接接続されたいくつかの構成要素が示され、一方で中間構成要素を介して接続された他の構成要素が示されている。各例において、相互接続または「カップリング」の方法によって、2以上の回路ノードまたは端子間で、いくらかの望ましい電気通信が確立される。当業者には理解されるであろうが、かかるカップリングは、多数の回路構成を用いて達成してもよい。したがって、添付の特許請求の範囲の趣旨および範囲は、前述の説明に限定されるべきではない。「〜のための手段」または「〜のためのステップ」を特に挙げる請求項だけが、合衆国第35法典第112条第6パラグラフ下で要求される方法で解釈されるべきである。
Claims (18)
- 共通モード電圧を示す差動信号を受信する相補的な第1および第2の入力ノードと、
前記第1および第2の入力ノード間に延び、かつ共通モード電圧タップを含む分圧器と、
前記第1の入力ノードに結合された第1の電流処理端子、第2の電流処理端子、および第1の制御端子を有する第1のトランジスタと、
前記第2の入力ノードに結合された第3の電流処理端子、第4の電流処理端子、および前記第1の制御端子に結合された第2の制御端子を有する第2のトランジスタと、
前記共通モード電圧タップに結合された第5の電流処理端子、第6の電流処理端子、ならびに前記第1および第2の制御端子と前記第6の電流処理端子とに結合された第3の制御端子を有する第3のトランジスタと、
バイアス電流出力ノードを前記第6の電流処理端子に結合し、前記第6の電流処理端子を通してバイアス電流を供給する電流源と、
を含む増幅器。 - 前記第1、第2および第3のトランジスタがnMOSトランジスタである、請求項1に記載の増幅器。
- 前記第3のトランジスタの前記第6の電流処理端子を通る前記バイアス電流が、前記共通モード電圧タップと前記第1および第2の制御端子との間の電圧を固定する、請求項1に記載の増幅器。
- 前記電流源が、複製制御端子および複製電流処理端子を有する複製トランジスタを含む、請求項1に記載の増幅器。
- 前記電流源が、前記複製電流処理端子を基準電圧に保持することになる、請求項4に記載の増幅器。
- 前記基準電圧が、前記共通モード電圧に近似する、請求項5に記載の増幅器。
- 陽極を前記第1の入力ノードに接続し、かつ陰極をグランド電位でグランド端子に接続したダイオードをさらに含み、前記ダイオードが閾値電圧を示す、請求項1に記載の増幅器。
- 前記共通モード電圧が、前記グランド電位を基準とし、前記共通モード電圧が、前記閾値電圧の半分未満である、請求項8に記載の増幅器。
- グランド電位においてグランド端子を基準とする差動信号を伝達する第1および第2の送信機出力ノードを有する差動送信機と、
第1および第2の導体を前記第1および第2の送信機出力ノードのそれぞれのノードに接続して、前記差動信号を伝達する差動チャネルと、
それぞれが前記差動チャネルの前記第1および第2の導体の1つに陽極を接続し、かつ前記グランド端子に陰極を接続した第1および第2のダイオードであって、前記第1および第2のダイオードのそれぞれが、陽極−陰極電圧がダイオード閾値電圧を超える場合に、前記陽極から前記陰極に電流を導通させ、前記差動信号が、前記ダイオード閾値電圧の半分未満の、グランド電位を基準にした共通モード電圧を示す第1および第2のダイオードと、
差動受信機であって、
前記チャネルの前記第1および第2導体にそれぞれ結合されて、前記差動信号を受信する相補的な第1および第2の入力ノードと、
前記第1および第2の入力ノード間に延び、かつ前記共通モード電圧を回復する共通モード電圧タップを含む分圧器と、
前記第1の入力ノードに結合された第1の電流処理端子、第2の電流処理端子、および第1の制御端子を有する第1のトランジスタであって、前記第1の制御端子と前記第1の電流処理端子との間の電圧がトランジスタ閾値電圧である場合に、前記第1および第2の電流処理端子間に電流を導通させる第1のトランジスタと、
前記第2の入力ノードに結合された第3の電流処理端子、第4の電流処理端子、および前記第1の制御端子に結合された第2の制御端子を有する第2のトランジスタと、
前記共通モード電圧タップに結合された第5の電流処理端子、第6の電流処理端子、ならびに前記第1および第2の制御端子と前記第6の電流処理端子とに結合された第3の制御端子を有する第3のトランジスタと、
バイアス電流出力ノードを前記第6の電流処理端子に結合して、前記第5の電流処理端子を通るバイアス電流を供給する電流源と、を含む差動受信機と、
を含む通信システム。 - 前記第1、第2および第3のトランジスタがnMOSトランジスタであり、前記第1および第2の電流処理端子がそれぞれソースおよびドレイン端子であり、前記第1の制御端子がゲート端子である、請求項9に記載のシステム。
- 前記第3のトランジスタの前記第5の電流処理端子を通る前記バイアス電流が、前記共通モード電圧タップと前記第1および第2の制御端子との間の第2の電圧を固定する、請求項9に記載のシステム。
- 前記電流源が、前記第1のトランジスタに類似し、かつ複製制御端子および複製電流処理端子を有する複製トランジスタを含む、請求項9に記載のシステム。
- 前記電流源が、前記複製電流処理端子を基準電圧に保持することになる、請求項12に記載の増幅器。
- 前記基準電圧が、前記共通モード電圧に近似する、請求項13に記載の増幅器。
- 第1および第2の相補信号として供給された差動信号をそれぞれの相補入力パッドにおいて受信するための方法であって、前記相補入力パッドのそれぞれが、電源ノードに結合されて、ダイオード閾値電圧を示し、前記方法が、
第1のn型トランジスタのソースまたはエミッタを、ダイオード閾値電圧の半分未満の基準電圧にバイアスし、かつ前記第1のn型トランジスタのゲートまたはベースを、前記基準電圧を超えるゲートバイアス電圧にバイアスすることと、
第2のn型トランジスタのソースまたはエミッタを、前記基準電圧レベルにバイアスし、かつ前記第2のn型トランジスタのゲートまたはベースを、前記ゲートバイアス電圧にバイアスすることと、
第1および第2の相補信号として差動信号を受信し、かつ前記基準電圧に公称上等しい共通モード電圧を示すことと、
前記第1の相補信号を前記第1のn型トランジスタのソースまたはエミッタに適用することと、
前記第2の相補信号を前記第2のn型トランジスタのソースまたはエミッタに適用することと、
前記第1および第2の相補信号から前記共通モード電圧を抽出することと、
前記抽出された共通モード電圧における変化と共に前記ゲートバイアス電圧を変化させることであって、前記ゲートバイアス電圧が、前記抽出された前記共通モード電圧と共に上昇および下降することと、
を含む方法。 - 前記第1のn型トランジスタのゲートまたはベースにゲートまたはベースを接続させた第3のトランジスタにバイアス電流を通すことによって、前記ゲートバイアス電圧を生成することをさらに含む、請求項15に記載の方法。
- 前記第1のトランジスタの複製に電流を通して前記バイアス電流を確立することをさらに含む、請求項16に記載の方法。
- 共通モード電圧を示す差動信号を受信する相補的な第1および第2の入力ノードと、
前記第1の入力ノードに結合された第1の電流処理端子、第2の電流処理端子、および第1の制御端子を有する第1のトランジスタと、
前記第2に結合された第3の電流処理端子を有する第2のトランジスタと、
前記共通モード電圧タップに結合された第5の電流処理端子、第6の電流処理端子、ならびに前記第1および第2の制御端子と前記第6の電流処理端子とに結合された第3の制御端子を有する第3のトランジスタを表す第5のデータと、
バイアス電流出力ノードを前記第6の電流処理端子に結合して、前記第6の電流処理端子を通るバイアス電流を供給する電流源を表す第6のデータと、
を含む増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90080407P | 2007-02-12 | 2007-02-12 | |
PCT/US2008/001826 WO2008100494A2 (en) | 2007-02-12 | 2008-02-11 | Differential receiver with common-gate input stage |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010518749A true JP2010518749A (ja) | 2010-05-27 |
Family
ID=39388278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549137A Pending JP2010518749A (ja) | 2007-02-12 | 2008-02-11 | 高速低電力差動受信機RobertE.PalmerJohnW.Poulton |
Country Status (5)
Country | Link |
---|---|
US (3) | US20100066450A1 (ja) |
EP (2) | EP2111709A2 (ja) |
JP (1) | JP2010518749A (ja) |
CN (1) | CN101606365A (ja) |
WO (3) | WO2008100843A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192763A (ja) * | 2015-03-30 | 2016-11-10 | ハネウェル・インターナショナル・インコーポレーテッド | 耐故障性用途のための動的フェイルセーフバイアス回路 |
JP2017519456A (ja) * | 2014-06-27 | 2017-07-13 | フィニサー コーポレイション | ドライバ回路 |
KR20180011214A (ko) * | 2015-05-20 | 2018-01-31 | 자일링크스 인코포레이티드 | Ac-커플링된 인터커넥트를 테스트하기 위해서 테스트 신호 주입을 위해 구성된 송신기 |
JP2019075759A (ja) * | 2017-10-19 | 2019-05-16 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101889402A (zh) * | 2007-12-06 | 2010-11-17 | 拉姆伯斯公司 | 基于沿的信号损失检测 |
US7733118B2 (en) * | 2008-03-06 | 2010-06-08 | Micron Technology, Inc. | Devices and methods for driving a signal off an integrated circuit |
US7965117B2 (en) * | 2009-05-06 | 2011-06-21 | Freescale Semiconductor, Inc. | Charge pump for phase locked loop |
CN101710837B (zh) * | 2009-05-22 | 2012-07-25 | 北京荣达千里科技有限公司 | 一种2m信号眼图测试方法 |
WO2011008356A2 (en) * | 2009-06-30 | 2011-01-20 | Rambus Inc. | Techniques for adjusting clock signals to compensate for noise |
US9209912B2 (en) * | 2009-11-18 | 2015-12-08 | Silicon Laboratories Inc. | Circuit devices and methods for re-clocking an input signal |
US8633777B2 (en) * | 2009-12-01 | 2014-01-21 | Qualcomm Incorporated | Methods and apparatus for inductors with integrated passive and active elements |
JP5548461B2 (ja) * | 2010-01-15 | 2014-07-16 | 株式会社リブ技術研究所 | 通信回路、通信ネットワークおよび連結装置 |
US8283946B2 (en) * | 2010-04-15 | 2012-10-09 | Micron Technology, Inc. | Signaling systems, preamplifiers, memory devices and methods |
US9923711B2 (en) * | 2010-04-30 | 2018-03-20 | Rambus Inc. | Low power edge and data sampling |
US8594262B2 (en) | 2010-06-17 | 2013-11-26 | Transwitch Corporation | Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit |
US8898511B2 (en) | 2010-06-24 | 2014-11-25 | International Business Machines Corporation | Homogeneous recovery in a redundant memory system |
US8631271B2 (en) * | 2010-06-24 | 2014-01-14 | International Business Machines Corporation | Heterogeneous recovery in a redundant memory system |
JP5560989B2 (ja) * | 2010-07-21 | 2014-07-30 | 富士通株式会社 | 受信回路 |
KR101139633B1 (ko) * | 2010-08-04 | 2012-05-15 | 성균관대학교산학협력단 | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 |
US9355051B2 (en) | 2010-09-10 | 2016-05-31 | Cypress Semiconductor Corporation | Apparatus, method, and manufacture for using a read preamble to optimize data capture |
US8140778B1 (en) * | 2010-09-10 | 2012-03-20 | Spansion Llc | Apparatus and method for data capture using a read preamble |
US8990605B2 (en) | 2010-09-10 | 2015-03-24 | Spansion Llc | Apparatus and method for read preamble disable |
US9223726B2 (en) | 2010-09-10 | 2015-12-29 | Cypress Semiconductor Corporation | Apparatus and method for programmable read preamble with training pattern |
CN102121950A (zh) * | 2010-12-21 | 2011-07-13 | 厦门拓能信息科技有限公司 | 一种自适应交流电压过零点检测的方法 |
JP5786427B2 (ja) * | 2011-04-13 | 2015-09-30 | 富士通株式会社 | スキュー低減方法および光伝送システム |
US9035677B2 (en) | 2011-07-08 | 2015-05-19 | Rambus Inc. | High-speed low power stacked transceiver |
US8736306B2 (en) | 2011-08-04 | 2014-05-27 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
US9136690B1 (en) * | 2011-08-30 | 2015-09-15 | Xilinx, Inc. | Front-end circuit with electro-static discharge protection |
US8559145B1 (en) * | 2011-12-21 | 2013-10-15 | Xilinx, Inc. | Serializer/deserializer frontend |
US9753479B2 (en) | 2012-08-01 | 2017-09-05 | Qualcomm Incorporated | Multi-standard, automatic impedance controlled driver with supply regulation |
US8891704B2 (en) * | 2012-11-06 | 2014-11-18 | Fujitsu Limited | Transimpedance amplifier with equalization |
US9397868B1 (en) | 2012-12-11 | 2016-07-19 | Rambus Inc. | Split-path equalizer and related methods, devices and systems |
US9634664B2 (en) * | 2013-04-05 | 2017-04-25 | Applied Wireless Identifications Group, Inc. | Over-current and/or over-voltage protection circuit |
US9100094B2 (en) | 2013-04-25 | 2015-08-04 | Nvidia Corporation | System and method for tuning a serial link |
LT2866354T (lt) * | 2013-10-25 | 2019-10-10 | Vito Nv (Vlaamse Instelling Voor Technologisch Onderzoek Nv) | Būdas ir sistema energijos bei duomenų impulsams perduoti per magistralę |
US9459689B2 (en) | 2013-12-23 | 2016-10-04 | Intel Corporation | Dyanamically adapting a voltage of a clock generation circuit |
US9225371B2 (en) * | 2014-02-28 | 2015-12-29 | Fujitsu Limited | Offset compensation for serial links |
US9264218B2 (en) * | 2014-06-10 | 2016-02-16 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Rising and falling edge detection and re-assembly for high speed serial data communications |
KR101949964B1 (ko) | 2014-08-01 | 2019-02-20 | 칸도우 랩스 에스에이 | 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드 |
US9438188B2 (en) * | 2014-09-15 | 2016-09-06 | Qualcomm Incorporated | Common-gate amplifier for high-speed DC-coupling communications |
US10270630B2 (en) * | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10536309B2 (en) * | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9531335B2 (en) * | 2014-11-11 | 2016-12-27 | Texas Instruments Incorporated | Method and circuitry for CMOS transconductor linearization |
WO2016099846A1 (en) | 2014-12-17 | 2016-06-23 | Rambus Inc. | Sampler reference level, dc offset, and afe gain adaptation for pam-n receiver |
US9674009B2 (en) | 2014-12-19 | 2017-06-06 | Rambus Inc. | Receiver with offset calibration |
US9479148B2 (en) | 2015-02-26 | 2016-10-25 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Serial data signal edge detection |
US9923547B2 (en) * | 2015-08-12 | 2018-03-20 | Maxlinear, Inc. | Method and system for a distributed transmission line multiplexer for a multi-core multi-mode voltage-controlled oscillator (VCO) |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
KR101729864B1 (ko) * | 2015-11-25 | 2017-04-24 | 주식회사 긱옵틱스테라스퀘어코리아 | 고속 데이터의 신호 검출을 위한 신호 검출기 및 그 방법 |
CN106878217B (zh) * | 2015-12-10 | 2021-01-15 | 美国莱迪思半导体公司 | 用于数据解调的方法和设备 |
US9634561B1 (en) | 2016-01-07 | 2017-04-25 | Freescale Semiconductor, Inc. | Programmable charge pump |
EP3433929A1 (en) * | 2016-03-22 | 2019-01-30 | Telefonaktiebolaget LM Ericsson (PUBL) | Low power high speed interface |
EP3446403B1 (en) | 2016-04-22 | 2021-01-06 | Kandou Labs S.A. | High performance phase locked loop |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
KR102679069B1 (ko) * | 2016-10-05 | 2024-07-02 | 에스케이하이닉스 주식회사 | 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템 |
US10177897B2 (en) | 2016-10-07 | 2019-01-08 | Analog Devices, Inc. | Method and system for synchronizing and interleaving separate sampler groups |
US9954523B1 (en) * | 2016-10-18 | 2018-04-24 | Semiconductor Components Industries, Llc | Receiver for resonance-coupled signaling |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US9843324B1 (en) * | 2016-11-10 | 2017-12-12 | Qualcomm Incorporated | Voltage-mode SerDes with self-calibration |
CN106791813B (zh) * | 2016-12-19 | 2018-10-19 | 中国科学院长春光学精密机械与物理研究所 | 一种高速数据接收的实时窗口监视方法及装置 |
EP3340466A1 (en) * | 2016-12-22 | 2018-06-27 | Nxp B.V. | Low voltage differential signalling device |
US10819499B2 (en) * | 2017-02-28 | 2020-10-27 | Kandou Labs, S.A. | Method for measuring and correcting multiwire skew |
CN110945830B (zh) | 2017-05-22 | 2022-09-09 | 康杜实验室公司 | 多模式数据驱动型时钟恢复电路 |
CN111034137B (zh) * | 2017-05-22 | 2022-11-04 | 康杜实验室公司 | 具有更大增益的多级采样器 |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10347283B2 (en) | 2017-11-02 | 2019-07-09 | Kandou Labs, S.A. | Clock data recovery in multilane data receiver |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10840974B1 (en) | 2018-04-06 | 2020-11-17 | Rambus Inc. | Transmitter/receiver with small-swing level-shifted output |
US10917084B2 (en) * | 2018-04-27 | 2021-02-09 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Output driving system with capacitance compensation |
EP4145705A1 (en) | 2018-06-12 | 2023-03-08 | Kandou Labs SA | Low latency combined clock data recovery logic network and charge pump circuit |
US10841138B2 (en) * | 2018-06-22 | 2020-11-17 | Rambus Inc. | PAM-4 calibration |
WO2020050917A1 (en) * | 2018-09-05 | 2020-03-12 | Rambus Inc. | Direct-switching h-bridge current-mode drivers |
CN109309637B (zh) * | 2018-10-08 | 2021-06-04 | 惠科股份有限公司 | 传输信号的数据存储方法、装置及存储介质 |
US10651949B1 (en) * | 2018-11-19 | 2020-05-12 | Hewlett Packard Enterprise Development Lp | Calibration for an optical communications link |
US11580048B1 (en) * | 2019-03-18 | 2023-02-14 | Cadence Designs Systems, Inc. | Reference voltage training scheme |
US10673443B1 (en) | 2019-04-08 | 2020-06-02 | Kandou Labs, S.A. | Multi-ring cross-coupled voltage-controlled oscillator |
US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
CN109977063B (zh) * | 2019-04-17 | 2021-03-23 | 上海兆芯集成电路有限公司 | 串行解串系统以及其差动比较器 |
CN110231505B (zh) * | 2019-06-06 | 2020-12-08 | 西安交通大学 | 一种基于三次样条插值的示波器波形抖动修正方法 |
US10854306B1 (en) * | 2019-09-19 | 2020-12-01 | Analog Devices, Inc. | Common-gate comparator and fuse reader |
US10917093B1 (en) * | 2019-11-05 | 2021-02-09 | Micron Technology, Inc. | Self-adaptive termination impedance circuit |
CN113114596B (zh) * | 2020-01-13 | 2024-07-23 | 瑞昱半导体股份有限公司 | 信号均衡器和信号反馈方法 |
KR20210125648A (ko) * | 2020-04-08 | 2021-10-19 | 삼성디스플레이 주식회사 | 트랜지션 검출기 및 이를 포함하는 클록 데이터 복원기 |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11831323B2 (en) | 2021-04-13 | 2023-11-28 | Cadence Design Systems, Inc. | Methods and circuits for reducing clock jitter |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
CN113657058A (zh) * | 2021-09-24 | 2021-11-16 | 芯思原微电子有限公司 | 用于验证平台扩频时钟恢复方法和装置、存储介质和终端 |
KR20230053419A (ko) * | 2021-10-14 | 2023-04-21 | 삼성전자주식회사 | 테스트 장치, 테스트 장치의 동작 방법 및 반도체 장치 테스트 시스템 |
US11579649B1 (en) | 2021-12-30 | 2023-02-14 | Analog Devices, Inc. | Apparatus and methods for clock duty cycle correction and deskew |
US20240039769A1 (en) * | 2022-07-27 | 2024-02-01 | Kinetic Technologies International Holdings Lp | Systems and methods for improving common mode transient immunity in silicon digital isolators using capacitive barrier for galvanic isolation |
TWI822563B (zh) * | 2023-01-17 | 2023-11-11 | 慧榮科技股份有限公司 | 介面電路與記憶體控制器 |
US20240241786A1 (en) * | 2023-01-17 | 2024-07-18 | Silicon Motion, Inc. | Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084183A (ja) * | 2000-09-08 | 2002-03-22 | Mitsubishi Electric Corp | 自己バイアス調整回路 |
JP2002314398A (ja) * | 2001-04-18 | 2002-10-25 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2003224460A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 受信回路 |
JP2005223872A (ja) * | 2004-01-05 | 2005-08-18 | Thine Electronics Inc | 差動駆動回路およびそれを内蔵する電子機器 |
US20060132996A1 (en) * | 2004-12-17 | 2006-06-22 | Poulton John W | Low-capacitance electro-static discharge protection |
JP2006340340A (ja) * | 2005-05-31 | 2006-12-14 | Samsung Electronics Co Ltd | 低電圧差動信号受信器及びこれを具備する低電圧差動信号インタフェースシステム |
US20070222484A1 (en) * | 2006-03-23 | 2007-09-27 | Eldredge Adam B | Input buffer |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4473083A (en) * | 1981-12-14 | 1984-09-25 | Maganias Nicholas H | Device and method for allergy testing |
US4523110A (en) * | 1983-09-30 | 1985-06-11 | Mostek Corporation | MOSFET sense amplifier circuit |
US5295164A (en) * | 1991-12-23 | 1994-03-15 | Apple Computer, Inc. | Apparatus for providing a system clock locked to an external clock over a wide range of frequencies |
US5345727A (en) * | 1993-04-15 | 1994-09-13 | Mccrea Warren J C | J-shaped trough and supporting mount |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
US6590423B1 (en) * | 1994-10-11 | 2003-07-08 | Derek Wong | Digital circuits exhibiting reduced power consumption |
US5621360A (en) * | 1995-08-02 | 1997-04-15 | Intel Corporation | Voltage supply isolation buffer |
US5850157A (en) * | 1996-11-07 | 1998-12-15 | Intel Corporation | Low voltage swing circuits for low power clock distribution and methods of using the same |
GB2319413B (en) * | 1996-11-12 | 2001-06-06 | Lsi Logic Corp | Driver circuits |
US6140854A (en) * | 1999-01-25 | 2000-10-31 | Motorola, Inc. | System with DLL |
US6477421B1 (en) * | 2000-02-24 | 2002-11-05 | Pacesetter, Inc. | Method and apparatus for position and motion sensing |
US6346832B1 (en) * | 2000-05-22 | 2002-02-12 | Motorola, Inc. | Multi-channel signaling |
US6895190B1 (en) * | 2000-05-26 | 2005-05-17 | Picolight, Incorporated | Switchable bandwidth lowpass filter |
US6473131B1 (en) * | 2000-06-30 | 2002-10-29 | Stmicroelectronics, Inc. | System and method for sampling an analog signal level |
US6593769B1 (en) * | 2000-08-29 | 2003-07-15 | Cypress Semiconductor Corp. | Differential, reduced swing buffer design |
EP1225698B1 (en) * | 2001-01-22 | 2004-08-18 | Lucent Technologies Inc. | Method and apparatus for correcting the phase of a clock in a data receiver using a Hogge or Alexander phase discriminator |
US7071757B2 (en) * | 2001-09-06 | 2006-07-04 | International Business Machines Corporation | Clock signal distribution utilizing differential sinusoidal signal pair |
US6590436B2 (en) * | 2001-10-12 | 2003-07-08 | Texas Instruments Incorporated | System and method of translating wide common mode voltage ranges into narrow common mode voltage ranges |
US6657474B2 (en) * | 2002-02-27 | 2003-12-02 | Intel Corporation | Circuits for a low swing clocking scheme |
AU2003215863A1 (en) | 2002-04-22 | 2003-11-03 | Koninklijke Philips Electronics N.V. | Integrated circuit with clock signal duty cycle control |
US6897699B1 (en) * | 2002-07-19 | 2005-05-24 | Rambus Inc. | Clock distribution network with process, supply-voltage, and temperature compensation |
JP2004153712A (ja) * | 2002-10-31 | 2004-05-27 | Thine Electronics Inc | 受信装置 |
US7298807B2 (en) * | 2003-02-11 | 2007-11-20 | Rambus Inc. | Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data |
US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
US7409617B2 (en) * | 2004-09-30 | 2008-08-05 | Credence Systems Corporation | System for measuring characteristics of a digital signal |
US7308044B2 (en) * | 2003-09-30 | 2007-12-11 | Rambus Inc | Technique for receiving differential multi-PAM signals |
US7193467B2 (en) * | 2004-03-30 | 2007-03-20 | Rambus Inc. | Differential amplifiers and methods of using same |
US20050238092A1 (en) * | 2004-04-22 | 2005-10-27 | Ng Devin K | Method and system for error estimation for adaptive equalization in communication systems |
US7061283B1 (en) * | 2004-04-30 | 2006-06-13 | Xilinx, Inc. | Differential clock driver circuit |
US6995554B2 (en) * | 2004-06-16 | 2006-02-07 | Agilent Technologies, Inc. | Delay-locked loop and a method of testing a delay-locked loop |
JP3971414B2 (ja) * | 2004-07-16 | 2007-09-05 | ローム株式会社 | A/d変換装置、およびこれを用いた通信機器 |
US20060131654A1 (en) * | 2004-12-17 | 2006-06-22 | Poulton John W | Diode with reduced forward-bias resistance and shunt capacitance |
US7126510B2 (en) * | 2004-12-17 | 2006-10-24 | Rambus Inc. | Circuit calibration system and method |
US7180353B2 (en) * | 2005-02-03 | 2007-02-20 | Mediatek Incorporation | Apparatus and method for low power clock distribution |
US7573967B2 (en) * | 2005-07-01 | 2009-08-11 | Slt Logic Llc | Input threshold adjustment in a synchronous data sampling circuit |
US7813460B2 (en) * | 2005-09-30 | 2010-10-12 | Slt Logic, Llc | High-speed data sampler with input threshold adjustment |
US7368961B2 (en) * | 2005-12-22 | 2008-05-06 | Rambus Inc. | Clock distribution network supporting low-power mode |
US7277357B1 (en) * | 2006-06-05 | 2007-10-02 | Micron Technology, Inc. | Method and apparatus for reducing oscillation in synchronous circuits |
-
2008
- 2008-02-11 CN CNA2008800046953A patent/CN101606365A/zh active Pending
- 2008-02-11 WO PCT/US2008/053552 patent/WO2008100843A2/en active Search and Examination
- 2008-02-11 EP EP08725453A patent/EP2111709A2/en not_active Withdrawn
- 2008-02-11 EP EP08743452A patent/EP2111710A2/en not_active Withdrawn
- 2008-02-11 WO PCT/US2008/001826 patent/WO2008100494A2/en active Search and Examination
- 2008-02-11 US US12/524,525 patent/US20100066450A1/en not_active Abandoned
- 2008-02-11 US US12/525,044 patent/US8199866B2/en not_active Expired - Fee Related
- 2008-02-11 JP JP2009549137A patent/JP2010518749A/ja active Pending
- 2008-02-12 WO PCT/US2008/001869 patent/WO2008100523A2/en active Application Filing
- 2008-02-12 US US12/525,181 patent/US8310294B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084183A (ja) * | 2000-09-08 | 2002-03-22 | Mitsubishi Electric Corp | 自己バイアス調整回路 |
JP2002314398A (ja) * | 2001-04-18 | 2002-10-25 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2003224460A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 受信回路 |
JP2005223872A (ja) * | 2004-01-05 | 2005-08-18 | Thine Electronics Inc | 差動駆動回路およびそれを内蔵する電子機器 |
US20060132996A1 (en) * | 2004-12-17 | 2006-06-22 | Poulton John W | Low-capacitance electro-static discharge protection |
JP2006340340A (ja) * | 2005-05-31 | 2006-12-14 | Samsung Electronics Co Ltd | 低電圧差動信号受信器及びこれを具備する低電圧差動信号インタフェースシステム |
US20070222484A1 (en) * | 2006-03-23 | 2007-09-27 | Eldredge Adam B | Input buffer |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017519456A (ja) * | 2014-06-27 | 2017-07-13 | フィニサー コーポレイション | ドライバ回路 |
JP2016192763A (ja) * | 2015-03-30 | 2016-11-10 | ハネウェル・インターナショナル・インコーポレーテッド | 耐故障性用途のための動的フェイルセーフバイアス回路 |
KR20180011214A (ko) * | 2015-05-20 | 2018-01-31 | 자일링크스 인코포레이티드 | Ac-커플링된 인터커넥트를 테스트하기 위해서 테스트 신호 주입을 위해 구성된 송신기 |
KR102580789B1 (ko) | 2015-05-20 | 2023-09-19 | 자일링크스 인코포레이티드 | Ac-커플링된 인터커넥트를 테스트하기 위해서 테스트 신호 주입을 위해 구성된 송신기 |
JP2019075759A (ja) * | 2017-10-19 | 2019-05-16 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
JP7317332B2 (ja) | 2017-10-19 | 2023-07-31 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
Also Published As
Publication number | Publication date |
---|---|
WO2008100843A2 (en) | 2008-08-21 |
WO2008100843A3 (en) | 2009-02-12 |
WO2008100843A4 (en) | 2009-04-16 |
WO2008100494A3 (en) | 2008-12-24 |
WO2008100523A3 (en) | 2008-12-04 |
EP2111710A2 (en) | 2009-10-28 |
WO2008100523A4 (en) | 2009-01-29 |
EP2111709A2 (en) | 2009-10-28 |
US20100085100A1 (en) | 2010-04-08 |
US8310294B2 (en) | 2012-11-13 |
US8199866B2 (en) | 2012-06-12 |
CN101606365A (zh) | 2009-12-16 |
US20100066450A1 (en) | 2010-03-18 |
WO2008100494A2 (en) | 2008-08-21 |
WO2008100494A4 (en) | 2009-02-12 |
US20100220828A1 (en) | 2010-09-02 |
WO2008100523A2 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010518749A (ja) | 高速低電力差動受信機RobertE.PalmerJohnW.Poulton | |
US10839863B2 (en) | Forwarding signal supply voltage in data transmission system | |
US9338036B2 (en) | Data-driven charge-pump transmitter for differential signaling | |
US7501853B2 (en) | Data processing circuit | |
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
US9071244B2 (en) | Ground referenced single-ended signaling | |
US7519130B2 (en) | Front end interface for data receiver | |
US9035677B2 (en) | High-speed low power stacked transceiver | |
CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
US20130163126A1 (en) | High-swing differential driver using low-voltage transistors | |
US20060050571A1 (en) | Transmitter of a semiconductor device | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
KR100522179B1 (ko) | 임피던스 교정기능을 갖는 반도체 장치 | |
JPH07297678A (ja) | Cmos終端抵抗回路 | |
US7564270B1 (en) | Differential output driver | |
US7683673B2 (en) | Stacked differential signal transmission circuitry | |
US9319061B1 (en) | Apparatus and methods for active termination of digital-to-analog converters | |
Kim et al. | A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator | |
JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
US20190334745A1 (en) | Fast-settling voltage reference generator for serdes applications | |
Tang et al. | A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI | |
JP2012100017A (ja) | 半導体集積回路およびその動作方法 | |
KR20090077155A (ko) | 전력 소모를 줄이기 위한 인터페이스 시스템 및 그를구비하는 반도체 장치 | |
JP2012100016A (ja) | 半導体集積回路およびその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |