CN104281553A - 交叉dfe抽头加权的适配 - Google Patents

Abstract

一种方法，包括：在接收机的输入端接收输入信号，并且从输入信号中检索数据采样信号和差错采样信号。该方法还包括：应用一个使用该数据采样信号和差错采样信号来产生反馈至DFE模块的反馈码的适配过程。更进一步，该方法包括：将反馈码转换成相应的电压值，以及将所述相应的电压值指定为DFE模块的抽头加权。最终，该方法包括：通过使用DFE模块来将DFE应用于输入信号，以便产生边缘采样信号，其中所述DFE是以抽头加权为基础的。

Description

交叉DFE抽头加权的适配

技术领域

本发明涉及交叉DFE抽头加权的适配。

背景技术

在很多时候，高速串行数据流是在没有与之伴随的时钟信号的情况下发送的。时钟和数据恢复(CDR)方法允许接收机从近似的频率基准中产生一个时钟。随着输入/输出速度越来越高，CDR使用的数据采样点对于链路性能而言也越发重要。采样点通常是通过bang-bang型CDR确定，其中安置点未必处于眼图张开度最大的位置或是眼图的中间。由此，采样点有可能不是最优的，并且有可能出现信号完整性问题。

发明内容

相应地，有必要具有一种通过操纵CDR安置点来试图实现最优采样相位的设备和方法。本发明的实施例公开了一种通过在输入信号上应用判决反馈均衡处理(DFE)来产生被馈送至由边缘采样恢复时钟进行定时的采样器的DFE输出信号，以便影响数据采样相位信号的时钟和数据恢复安置点(CDR安置点)的设备和方法。该采样器产生一个边缘采样信号。然后，该边缘采样信号被用于影响数据采样相位信号的CDR安置点。更进一步，由于DFE是应用于名为“零交叉”信号的边缘采样信号的，因此，DFE抽头加权可被适配于不同的接口或信道，以便影响数据采样相位信号的CDR安置点。所述抽头加权是通过将源于输入信号的数据采样信号和差错采样信号馈送到用于确定反馈至DFE模块的反馈码的适配环路来适配的。

在一个实施例中，本发明涉及一种方法。该方法包括：从输入信号中检索一个数据采样信号和一个差错采样信号。该方法还包括：应用一个使用该数据采样信号和差错采样信号来产生反馈至DFE模块的反馈码的适配(自适应)过程。更进一步，该方法包括：将反馈码转换成相应的电压值，以及将所述相应的电压值指定为DFE模块的抽头加权。最终，该方法包括：通过使用DFE模块来将DFE应用于输入信号，以便产生边缘采样信号，其中所述DFE是以抽头加权为基础的。

在另一个实施例中，本发明涉及一种方法，包括：依照被指定给DFE模块的初始抽头加权值来将判决反馈均衡处理(DFE)应用于输入信号，以便产生边缘采样信号。该方法还包括：使用边缘采样信号来影响数据采样信号的安置点。更进一步，该方法包括：从初始抽头加权值开始在一个数值范围上改变DFE抽头加权，以及追踪与该数值范围相关联的数据采样点的相应安置点。最终，该方法包括：从该数值范围中选择用于所述DFE抽头加权的值。

在另一个实施例中，本发明涉及一种电路。该电路包括：判决反馈均衡(DFE)模块，其可以通过操作来接收输入信号，并且还可以通过操作而对输入信号使用DFE，以便从中产生一个边缘处采样信号，其中所述DFE基于DFE模块的初始抽头加权。该电路还包括一个与DFE模块耦合的定时恢复模块，该模块可以通过操作来接收边缘采样信号，并且还可以通过操作来基于边缘采样信号产生数据采样相位信号，其中该数据采样相位信号收敛到一个时钟和数据恢复(CDR)安置点。最后，该电路包括可以适配模块，其可以通过操作来从初始抽头加权值开始在一个数值范围上改变DFE抽头加权，以及追踪与该数值范围相关联的数据采样点的相应安置点，并且还可以通过操作来从该数值范围中选择用于所述DFE抽头加权的值。

在另一个实施例中，本发明涉及一种电路，包括可以通过操作来从输入信号中产生差错采样信号的第一分支以及可以通过操作来从输入信号中产生数据采样信号的第二分支。该电路还包括一个判决反馈均衡(DFE)模块，其可以通过操作来接收输入信号，并且还可以通过操作来对输入信号使用DFE，以便从中产生边缘采样信号，其中所述DFE是以该DFE模块的抽头加权为基础的。更进一步，该电路还包括一个适配模块，该模块可以通过操作来应用一个通过使用数据采样信号和差错采样信号来产生反馈至DFE模块的反馈码的适配(自适应)过程。所述DFE模块包括一个反馈部件，其可以通过操作来将反馈码转换成相应的电压值，并且还可以通过操作来将相应的电压值用作DFE模块的抽头加权。

附图说明

在附图中举例示出了本发明的实施例，但是这些实施例并不具有限制意义，并且在附图中，相同的参考数字指的是相似的部件。

图1显示的是根据本发明一个实施例的例示计算机系统。

图2显示的是在将DFE技术应用于输入信号来恢复边缘采样信号的过程中的根据本发明一个实施例的例示接收机。

图3A显示的是根据本发明一个实施例的包含了常数偏移部件、缓存器和锁存器的例示DFE部件。

图3B显示的是根据本发明一个实施例的包含了常数偏移部件、反馈部件以及锁存器的例示DFE模块。

图3C显示的是根据本发明一个实施例的包含了常数偏移部件、反馈部件以及锁存器的例示DFE部件。

图4显示的是根据本发明一个实施例的例示定时恢复模块。

图5显示的是根据本发明一个实施例的供相位检测器使用的真值表。

图6显示的是根据本发明一个实施例的使用DFE来恢复边缘采样信号的例示电路。

图7显示的是供接收机用以将DFE应用于输入信号，以便恢复用于影响CDR安置点的边缘采样信号的例示计算机控制处理的流程图。

图8显示的是根据本发明一个实施例的用于确定反馈部件的DFE抽头加权的适配环路模块的例示高级框图。

图9A和9B显示的是根据本发明一个实施例的通过实施用于反馈部件的适配环路模块来使其减小先行|S|的例示电路。

图10显示的是根据本发明一个实施例的供接收机用以适配在DFE模块的反馈部件中使用的抽头加权的例示电子处理的流程图。

图11显示的是根据本发明一个实施例的供接收机用以适配在DFE模块的反馈部件中使用的抽头加权，以便增加垂直眼图余量、增加水平眼图余量、降低DER或是提升SNR的例示电子处理的流程图。

图12示出的是DFE抽头加权的例示收敛性。

图13示出的是时钟数据恢复(CDR)恢复点如何响应于图12所示的DFE抽头加权的收敛性而发生变化。

具体实施方式

现在将详细参考附图中举例示出的本发明的实施例。虽然本发明是结合以下实施例论述的，但是应该理解，本发明并不仅限于这些实施例。与此相反，本发明旨在覆盖可能包含在附加权利要求限定的本发明的实质和范围以内的替换、修改及等价物。此外，在以下关于本发明的详细描述中阐述了很多具体细节，以便提供对于本法民的全面理解。然而，本发明的实施例是可以在没有这些具体细节的情况下实施的。在其他实例中，众所周知的方法、过程、组件和电路未被详细描述，以免不必要地与本发明的方面相混淆。

图1显示的是根据本发明一个实施例的例示计算机系统100。计算机系统100描述的是根据本发明实施例来为某些基于硬件和基于软件的功能、尤其是计算机图形渲染和显示功能提供运行平台的组件。通常，计算机系统100包括系统板106，所述主板包括至少一个中央处理器(CPU)102和系统存储器104。CPU102可以经由存储器控制器120耦合到系统存储器104。在一个实施例中，系统存储器104可以是DDR3SDRAM。

计算机系统100还包括图形子系统114，并且所述图形子系统包括至少一个图形处理器(GPU)110。作为示例，图形子系统114可被包含在图形卡上。所述图形子系统114可以耦合到显示器116。作为选择，在计算机系统100上可以耦合一个或多个附加GPU110，以便进一步提升其计算能力。所述一个或多个GPU110可以经由通信总线108耦合到CPU102以及系统存储器104。GPU110既可以作为分立组件实施，也可以作为被设计成经由连接器(例如AGP插槽，PCI-Express插槽等等)耦合至计算机系统100的分立图形卡实施，还可以作为分离的集成电路芯片(例如直接安装在主板上)来实施，或者作为包含在计算机系统芯片组组件(未显示)的集成电路芯片内部的集成GPU来实施。此外，存储设备112可以与GPU110耦合，以便实施高带宽的图形数据存储，例如帧缓存。在一个实施例中，存储设备112可以是动态随机存取存储器。电源单元(PSU)118可以向系统板106以及图形子系统114提供电力。

CPU102和GPU110还可以集成在单个集成电路芯片中，并且CPU和GPU可以共享很多资源，例如指令集、缓存、功能单元等等，此外也可以为图形和通用操作提供单独的资源。GPU还可以集成在核心逻辑组件中。相应地，这里被描述成与GPU110相关联的任一或所有电路和/或功能都可以在适当配置的CPU102中实施或者由其执行。此外，虽然这里的实施例参考的是GPU，然而应该指出的是，所描述的电路和/或功能还可以由其他类型的处理器(例如通用或其他专用协处理器)实施或是处于CPU内部。

系统板106还包括根据本发明实施例的接收机设备121，所述接收机可以置于接收机端的任何通信链路上。如所示，接收机121被放置在双向通信链路108(介于CPU102与GPU110之间)、通信链路130(介于GPU110与存储器之间)以及通信链路140(介于GPU110与显示器之间)的接收机端。应该预料到的是，这些通信链路都是例示性的。通信设备121可以通过操作来接收数据(参见图2)。接收机既可以位于系统100本地，也可以位于其远端。

作为示例，系统100还可以作为具有与分立的图形渲染GPU110相耦合的强大的通用CPU102的台式计算机系统或是服务器计算机系统来实施。在这样的实施例中，所包含的组件可以添加周边总线、专用音频/视频组件、IO设备等等。同样，系统100可以作为便携设备(例如手机、PDA等等)、直播卫星(DBS)/地面机顶盒或机顶视频游戏机来实施，例如Redmond，Wash.的Microsoft Corporation提供的或是Tokyo，Japan的Sony ComputerCorporation提供的PlayStation系统100还可以作为“片上系统”来实施，其中计算设备的电子元件(例如组件102、104、110、112等等)全都包含在单个集成电路芯片上。其示例包括具有显示器的手持仪表，汽车导航系统，便携式娱乐系统等等。

交叉DFE抽头加权适配

图2显示的是根据本发明一个实施例的例示通信接收机200。接收机200可以通过操作来接收输入信号224。通常，输入信号224可以借助发射机(未显示)产生和传输。该发射机可以位于远端或本地。

接收机200包括第一电路分支225，第二电路分支228以及第三电路分支230。分支225是由x_clock信号270定时的。所述x_clock信号270是用于恢复边缘采样信号248的信号。分支228和230则由d_clock信号272定时，并且该信号被用于恢复数据采样信号和差错采样信号。在一个实施例中，接收机200可以包括奇数路径232和偶数路径234，其中奇数路径232和偶数路径234中的每一个都包括第一电路分支226、第二电路分支228以及第三电路分支230。奇数路径232和偶数路径234都可以同时处理一个信号，同时，奇数路径232对第一时钟周期的数据执行操作，偶数路径234对第二时钟周期的数据执行操作。

应该预料到的是，第一电路分支226包括与复用器222耦合的判决反馈均衡(DFE)部件220。DFE部件220可以通过操作来将DFE技术应用于输入信号224。一旦将DFE应用于输入信号224，则会产生一个DFE输出，然后，该输出会依照x_clock270定时的采样器而被采样，并且该信号的结果将会经由复用器222进行复用，以便产生边缘采样信号248。复用器222从DFE部件220的两个或更多输出中选出单个信号。

然后，边缘采样信号248被传送到定时恢复模块(参见图4)并供其使用。之后，如以下进一步描述的那样，所产生的边缘采样信号将被用于影响时钟和数据恢复(CDR)安置点。

第二电路分支228接收d_clock272，并且包括h0常数部件236，h1反馈部件238(基于先前接收的数据比特)以及锁存器240。第二电路分支228可以通过操作来产生基于输入信号224的差错采样信号295。在一个实施例中，h0常数部件236是被从其输入信号中减去的。而在另一个实施例中，h0常数部件236是被添加至输入信号中的。

第三电路分支230接收d_clock272，并且包括缓存器242、h1反馈部件238(基于先前接收的数据比特)以及锁存器240。第三电路分支230可以通过操作来产生基于输入信号224的数据采样信号296。

在一个实施例中，接收机200还可以包括连续时间线性均衡器(CTLE)242，h2反馈244，以及无限脉冲响应(IIR)滤波器246。CTLE242、h2244以及IIR246可以是在将输入信号拆分到第一电路分支226、第二电路分支228以及第三电路分支230之前应用于输入信号224的。CTLE242被配置成对输入脉冲响应进行整形，以便补偿来自DFE的反馈。

图3A显示的是根据本发明一个实施例的例示DFE部件220，其中该部件接收x_clock270，并且包括常数hx偏移部件348、缓存器242以及锁存器240。图3A被描述成是表述了为得出边缘采样信号248而对输入信号所做的处理的简略框图。DFE部件220将DFE技术应用于输入信号224(图2)。所述DFE部件220包括第一路径350和第二路径352。

DFE部件220在常数列354中偏移输入信号，并且在反馈列356中将反馈应用于输入信号。

第一路径350和第二路径352接收输入信号。在常数列354中，第一路径350将+hx常数偏移348应用于(减法)输入信号，并且可以通过操作来将输入信号偏移(减小)预定常数值。输入信号可被偏移一个正常数值或负常数值。在本范例中，hx可以是5mV，并且经过处理的输入信号可以偏移(减小)5mV。在常数列354，第二路径352将-hx常数偏移348应用于输入信号，并且可以通过操作来将输入信号偏移(减小)预定值。在本范例中，hx可以是-5mV，并且输入信号可以偏移(减小)-5mV，由此增加5mV。

在图3A所示的实施例中，在反馈列356中，第一路径350或第二路径352全都不会将反馈应用于信号。相反，缓存器242会将信号延迟预定时间量，或者仅仅是让信号通过。在其他实施例中，如下所述，DFE部件220的抽头加权可以通过改变反馈列356中的部件的配置而被适配。通过适配抽头加权，可以调整数据采样相位信号的CDR安置点。

在复用器222选择源自第一路径350或第二路径352的锁存器240的输出之前，锁存器240可以通过操作来采样信号并保存其数值。复用器222以归因于其选择线的逻辑为基础来选择第一路径350或第二路径352之间的输出。在本实施例中，如果先前数据值(dk-1)等于1，那么复用器222的选定值等于1。在这种情况下，第一路径350将被复用器222选择，并且将会作为边缘信号248而被输出。否则，如果先前数据值(dk-1)不等于1，那么复用器222将会选择第二路径352，并且该路径将会作为边缘信号248而被输出。

图3B显示的是根据本发明一个实施例的例示DFE部件220，其中该部件接收x_clock信号270，并且包括适配hx反馈部件349、缓存器242以及锁存器240。图3B是作为用于表述对输入信号所做的处理的简略方法描述的。DFE部件220将DFE技术应用于输入信号224(图2)。所述DFE部件220包括第一路径350和第二路径352。

DFE部件220在常数栏354中偏移信号，并且在反馈列356中将反馈应用于信号。

第一路径350和第二路径352接收输入信号。在常数列354中，第一路径350和第二路径352全都不会将常数偏移应用于信号。相反，缓存器242会将该信号延迟预定时间量，或者仅仅让所述信号通过。

在反馈列356中，第一路径350将-hx反馈349应用于信号，由此将DFE技术应用于该信号。第二路径352则将hx反馈349应用于信号。在一个实施例中，-hx和hx反馈349全都是基于反馈码的反馈，其中所述反馈码是结合适配模块并使用数据采样信号296(图2)以及差错采样信号295获取的。如下文中更详细论述的那样，hx反馈是DFE抽头加权，其中在一个实施例中，所述DFE抽头加权可被自动适配于不同的接口或信道。-hx和hx反馈部件349全都使用数据采样信号296和差错采样信号295并通过反馈输入370接收来自适配模块的反馈。在一个实施例中，用于第一路径350的反馈-hx349与用于第二路径352的反馈hx349可以是不同的值。

在复用器222选择源自第一路径或第二路径的锁存器240的输出之前，锁存器240可以通过操作来采样信号并保存其数值。复用器222以归因于其选择线的逻辑为基础而在第一路径350或第二路径352之间选择输出。在本实施例中，复用器222的选定值等于与第一和第二在先数据值执行异或运算的结果。在这种情况下，如果异或运算的结果是1，那么复用器222将会选择第一路径350，并且该路径将会作为边缘信号248而被输出。否则，如果异或运算的结果是零，那么复用器222将会选择第二路径352，并且该路径将会作为边缘信号248而被输出。

图3C显示的是根据本发明一个实施例的例示DFE部件220，其中该部件接收x_clock信号270，并且包括缓存器242，hx反馈349以及锁存器240。图3C是作为用于表述对于输入信号所做的处理的简略方法描述的。DFE部件220将DFE技术应用于输入信号224(图2)。所述DFE部件220包括第一路径350和第二路径352。

DFE部件220在常数列354中偏移信号，并且在反馈列356中将反馈应用于输入信号。

第一路径350和第二路径352接收该信号。在常数列354中，第一路径350和第二路径352全都不会向信号应用任何常数偏移。相反，缓存器242会将该信号延迟预定时间量。

在反馈列356中，第一路径350使用缓存器242来延迟信号，或者仅仅让其通过，由此不会对信号应用反馈。第二路径352将hx反馈349应用于信号，由此将DFE技术应用于所述信号。Hx反馈349是以反馈码为基础的反馈，其中所述反馈码是结合适配模块并使用数据采样信号296(图2)和差错采样信号295(图2)获取的。如下文中更进一步论述的那样，hx反馈349是DFE抽头加权，其在一个实施例中可以自动适配于不同的接口或信道。所述hx反馈部件349使用数据采样信号296和差错采样信号295并通过反馈输入370接收来自适配模块的反馈。

在复用器222选择源自第一路径350或第二路径242的锁存器240的输出之前，锁存器240可以通过操作来采样信号并存储其数值。复用器222会以归因于其选择线的逻辑为基础而在第一路径360或第二路径352之间选择一个输出。在本实施例中，复用器222的选定值与结合第一和第二在先数据值所进行的异或运算的结果相等。在这种情况下，如果异或运算结果是1，那么复用器将会选择第一路径350，并且该路径会作为边缘信号249而被输出。否则，如果异或运算结果是零，那么复用器222将会选择第二路径352，并且该路径将会作为边缘信号248而被输出。

图3A、图3B和图3C论证了根据本发明的DFE部件220的三个例示实施例。典型的锁存器240的输入是：

$r\left(t\right)=\underset{i=-\∞}{\overset{\∞}{\mathrm{\Σ}}}(d_i\·g(t-i\·T)\⊗h\left(t\right))=\underset{i=-\∞}{\overset{\∞}{\mathrm{\Σ}}}(d_i\·p(t-i\·T))$

其中p(t)是锁存器输入端的均衡脉冲响应。其包括同时处于发射机和接收机200的电路分支及均衡器(CTLE，DFE，IIR等等)。

锁存器240的采样是通过在数据或交叉采样相位上采样锁存器240的输入而被获取的，所述相位是由以下的等式3给出的：

$\begin{array}{c}{r}_k-\mathrm{\δ}=r\left(t\right){|}_{t=(k-\mathrm{\δ})\·T-{\mathrm{\τ}}_k}{=\mathrm{\Σ}}_{i=-\∞}^{\∞}(d_i\·p((k-\mathrm{\δ}-i)\·T-{\mathrm{\τ}}_k))={\mathrm{\Σ}}_{i=-\∞}^{\∞}(d_i\·P_{k-\mathrm{\δ}-i}^k)=\\ {\mathrm{\Σ}}_{j=-\∞}^{\∞}(d_{k-j}\·P_{j-\mathrm{\δ}}^k)={\mathrm{\Σ}}_{j=-\∞}^{\∞}(d_{k-j}\·p_{j-\mathrm{\δ}})---\left(3\right)\end{array}$

在这里，τ_k是第k个符号的数据采样相位，δ是IQ偏移(以UI为单位)。对于数据采样来说，δ=0.。当CDR改变数据采样τ_k时，脉冲响应采样会随之改变。即便对于相同的锁存器，当CDR向左移动时，p₁将会增大，并且p_-1将会减小。

所推导的锁存器采样的闭型表述是分析CDR安置点的基础。此外它还是均衡器设计的基础。

以DFE为例，在没有DFE的情况下，通过设置δ=0，可以用等式(3)来获取数据锁存器采样。

$r_k=\underset{j=-\∞}{\overset{\∞}{\mathrm{\Σ}}}{d}_{k-j}\·p_j$

从该表述中可以清楚看出，在过去和以后都会存在源自数据符号的符号间干扰(ISI)。通过使用具有N个抽头的DFE，我们可以减小数据锁存器采样中的ISI。当h_j=p_j时，来自相应数据符号的剩余ISI可被消除。在这里，p_j是DFE输入端的脉冲响应采样。

$T_k-\underset{i=1}{\overset{N}{\mathrm{\Σ}}}(h_i\·d_{k-i})=\underset{j=-\∞}{\overset{-1}{\mathrm{\Σ}}}{d}_{k-j}\·p_j+p_o\·d_x+\underset{j=1}{\overset{N}{\mathrm{\Σ}}}(p_j-h_j)\·d_{k-j}+\underset{j=N+1}{\overset{\∞}{\mathrm{\Σ}}}{d}_{k-j}\·p_j$

对于交叉锁存器采样，在过去和未来同样存在着源自数据符号的ISI。这一点可以从以上的等式(3)中明显看出。应该注意的是，这些干扰是来自数据符号而不是其他交叉锁存器输出的。脉冲响应采样p_j-δ是在交叉锁存器而不是数据锁存器的采样点获取的。举例来说，如果δ=0.4，那么交叉ISI是：

T_k-0.4=...+p-0.4·d_k+p_0.6·d_k-1+p_1.6·d_k-2+...

然而，减小交叉ISI不会对数据锁存器输出乃至数据锁存器输入眼图的零交叉点产生直接影响。因此，对于数据锁存器来说，重要的是交叉锁存器采样中的ISI如何影响CDR安置点。

图4显示的是根据本发明一个实施例的例示定时恢复模块400。定时恢复模块400耦合至接收机200(图2)，并且接收来自接收机200(图2)的边缘采样信号248，以及接收数据采样信号296。定时恢复模块400包括相位检测器454，环路滤波器456以及相位插值器458。

相位检测器454接收来自接收机200(图2)的边缘采样信号248和数据信号296。数据信号296包括当前数据值和在先数据值。相位检测器454可以通过操作而基于接收到的边缘信号248、当前数据值以及在先数据值来产生多个德耳塔(delta)相位460，其中当前和在先数据值都是从数据采样信号296中获取的。

环路滤波器456耦合至相位检测器454。该环路滤波器456接收相位检测器454产生的德耳塔相位460，并且通过取德耳塔相位460的平均值来产生相位码462。环路滤波器456固有地充当了加法器、累加器以及环路增益控制器。

相位插值器458耦合至环路滤波器456，并且接收环路滤波器456产生的相位码462。相位插值器458基于在查找表内部获取的值来对相位码462执行插值，并且从中产生数据采样相位464。数据采样相位464维持在一个点上，以便成为时钟和数据恢复安置点(CRD安置点)。由此，根据本发明的实施例，边缘采样信号有效地影响了数据采样相位464的时钟和数据恢复安置点。

Bang-bang型CDR是基于三元组(d_k，x_k，d_k-1)来调整相位的，其中x_k是采样相位介于d_k-1和d_k的采样相位之间的交叉锁存器输出。从真值表(参见图5)中可以了解，bang-bang型CDR与sign-sign形式的单抽头边缘均衡器是等价的。由此可以断定，bang-bang型CDR尝试做的是调整采样相位，以便将与d_k-1(第一交叉ISI抽头)相关的项减至最小。

图5显示的是根据本发明一个实施例的供相位检测器454(图4)使用的真值表500。相位检测器454(图4)会在依照边缘信号248(图2)、当前数据值(d_k)以及在先数据值(d_k-1)来检测德耳塔相位的过程中使用真值表500。真值表500可以保存在系统100(图1)的存储器104(图1)的内部。

定时恢复模块400论证的是典型的CDR环路。一阶CDR环路滤波器柏阔两级。该环路滤波器的第一级提供的是一个常数分频比或比例增益μ。该分频比足够大(或者μ足够小)到使得(∑_μ·x_k·d_k-1)～E[x_k·d_k-1]。所述公式中的累加是环路滤波器的第二级中的积分器实现的，其中所述积分器基于第一级的输出来将相位码加1(或固定步长)或减1。

为了促成对于CDR安置点的分析，相位检测器会被等价的梯度x_k·d_k-1取代。当x_k·d_k-1的长期平均值为0时，相位码不会改变，或者仅仅在两个相邻值之间颤振。由此，CDR相位安置于x_k·d_k-1的长期平均值为0的位置。

依靠等式(3)以及CDR与均衡器之间的关系，我们可以推导出CDR安置点的闭型表述。从等式(3)中可以断定，如果在当前数据符号与先前数据符号之间存在变换，那么

$\begin{array}{c}{r}_{k-\mathrm{\δ}}\·d_{k-1}{|}_{d_k=-d_{k-1}}=\underset{j=-\∞}{\overset{\∞}{\mathrm{\Σ}}}(d_{k-j}\·p_{j-\mathrm{\δ}})\·d_{k-1}{|}_{d_k=-d_{k-1}}\\ =(p_{1-\mathrm{\δ}}-p_{-\mathrm{\δ}})\·{d_{k-1}}^2+\underset{j=-\∞,j\≠0.1}{\overset{\∞}{\mathrm{\Σ}}}(p_{j-\mathrm{\δ}}\·d_{k-j}\·d_{k-1})=p_{1-\mathrm{\δ}}-p_{-\mathrm{\δ}}+\mathrm{\Δ}\end{array}$

其中r_k-δ是交叉锁存器采样，以及

$\mathrm{\Δ}={\mathrm{\Σ}}_{j=-\∞,j\≠\mathrm{0,1}}^{\∞}(p_{j-\mathrm{\δ}}\·d_{k-j}\·d_{k-1}).$

如果数据符号是独立且是同等分布的，那么r_k-δ·d_k-1的长期平均值是p_1-δ-p_-δ。此外，r_k-δ.d_k-1是周围对称的，其上和其下的值的数量是相同的。

如果交叉锁存器阈值是0，那么锁存器输出

x_k·d_k-1=sgn(r_k-δ).d_k-1=sgn(r_k-δ·d_k-1)

当且仅当处于0的上方和下方的r_k-δ·d_k-1的数量相等时，x_k·d_k-1的长期平均值为零。当_p-δ=p_1-δ，这一点是成立的。然而，即使p_-δ≠p_1-δ，只要最接近p_1-δ-p_-δ的两个r_k-δ·d_k-1值具有不同极性，则在0的上方和下方仍旧会有数量相等的r_k-δ·d_k-1。结果，bang-bang型CDR会安置在以p_-δ=p_1-δ为中心的区域。

应该指出的是，如果交叉锁存器不同于数据锁存器，那么p_-δ是交叉锁存器而不是数据锁存器看到的脉冲响应的采样。对于波特率的CDR，通过使用等式(e)以及进行类似的分析，我们可以将其安置点表述成p_-1=p₁。

一旦知道了CDR安置点的闭型表述，例如p_-δ=p_1-δ，那么执行哪些处理可以影响其安置点将是显而易见的。如果10偏移改变，那么CDR安置点也会因此而改变。

图6显示的是根据本发明一个实施例的通过对输入信号使用DFE来得出边缘采样信号的例示电路600。电路600论证的是一个实施本发明的实施例。电路600包括奇数采样器以及偶数采样器电路。更具体地说，图6示出的是图3C的一个实施例。

奇数采样器电路与图2的电路200相对应。其接收x_clock信号270，并且将DFE技术应用于经过前置放大器354的输入信号。然后，DFE的输出被传递到一个由X_clock信号270定时的感测放大器电路。所述奇数采样器电路的输出即为边缘采样信号。

如上所述，偶数采样器电路与图2的分支228和230相对应，其接收d_clock272并且分别产生差错和数据采样信号295和296。

更具体地说，偶数采样器接收来自在先数据值(d_k-1)的反馈，并且将其偏移一个常数+h1。然后，它会与来自前置放大器电路354的Vin相加，并且通过该电路的剩余部分传播。同样，偶数采样器将来自在先数据值(d_k-2)的反馈传送到奇数采样器。该反馈被反馈+hx349所偏移，并且经由加法节点359而与来自前置放大器电路的Vin相加。偶数采样接收DCLK272，并且奇数采样器接收XCLK270。

图6中的前置放大器354执行与图3C中的常数列354相类似的功能，并且加法节点356执行的是与图3C中的反馈列356相类似的功能。

图7显示的是根据本发明一个实施例的通过将DFE技术应用于产生边缘采样信号的输入信号来影响CDR安置点的例示接收机实施处理的流程图。在方框702，在接收机的输入端上输入信号。作为示例，在图2中，该输入信号是在接收机的输入端接收的。随后，在将信号拆分到第一电路分支、第二电路分支以及第三电路分支之前，将CTLE、h2反馈以及IIR滤波器应用于所述信号。

在方框706，基于先前恢复的数据值，将判决反馈均衡处理(DFE)应用于输入信号，以便产生输出DFE信号。然后，该输出DFE信号被馈送到由x_clock定时的采样器，以便产生边缘采样信号。作为示例，在图2以及图6中，DFE电路部件会将DFE技术应用于输入信号，以便恢复边缘采样信号。复用器基于一个逻辑函数来从DFE部件的多个输出中选出一个输出，其中所述输出即为边缘采样信号。

在方框708，使用边缘采样信号来影响数据采样信号的安置点。举例来说，在图4中，边缘采样信号是由定时恢复模块接收的。该定时恢复模块使用一个相位检测器而基于边缘、当前数据值以及在先数据值来产生德耳塔相位。然后，环路滤波器通过求取德耳塔相位的平均值来产生相位码。相位插值器使用该相位码和查找表来内插所述相位码，并且产生一个数据采样相位。该数据采样相位最终会安置在时钟和数据恢复安置点。由此，用于产生边缘采样信号的DFE技术影响了接收机的时钟和数据恢复安置点。

在一个实施例中，接收机还可以包括连续时间线性均衡器(CTLE)，其被配置成对输入脉冲响应进行整形，以便补偿来自DFE的反馈。

虽然以上论述关注的是如何可以通过将DFE应用于bang-bang型CDR使用的边缘采样信号来影响CDR安置点(也被称为数据采样点)，但是剩余的问题是使DFE抽头加权hx349(图3B和3C)自动地适应于不同的接口或信道。由于DFE被应用于名为“零交叉”信号的边缘采样信号，因此，DFE抽头加权可被适配于不同的接口或信道，以便操作数据采样相位信号的CDR安置点。该抽头加权可以通过将源于输入信号的数据采样信号和差错采样信号馈送到用于确定反馈至DFE模块的数字码的适配环路来适配。

抽头加权需要通过一个由计算机实施的过程来与正确的值相适配。抽头加权可以始于一个初始值，并且可以通过该过程来与正确的值相适配，以便完成以下目标之一：(a)减小先行(precursor)ISI；(b)增大垂直眼图余量；(c)增大水平眼图余量；(d)减小比特差错率(BER)；以及(e)增大信噪比(SNR)。

作为示例，抽头加权有可能受到温度、环境或是链路或信道特性的影响。举例来说，较长的信道有可能具有不同于较短信道的抽头加权。本发明允许为抽头加权设置一个初始值，然后，该过程可以依照环境、温度和特性的任何变化来适配抽头加权。

由于交叉ISI仅仅经由CDR安置点而影响数据锁存器输出，因此，对于适配DFE抽头加权而言，仅仅将交叉ISI减至最小未必是最优的解决方案。取而代之的是，本发明使用了交叉ISI取消处理来向左或向右移动CDR安置点，以便实现上述目标之一。

图8显示的是根据本发明一个实施例的用于确定反馈部件的DFE抽头加权的适配环路模块的例示高级框图。所述DFE抽头加权可以基于目标来使用适配环路模块以不同的方式进行适配。

适配环路800与接收机200(图2)耦合，并且接收来自接收机200(图2)的数据采样信号296以及边缘采样信号295。适配环路800包括梯度854，环路滤波器856以及积分器858。

梯度854接收来自接收机200(图2)的数据采样信号286和差错采样信号285。在一个实施例中，数据采样信号296包括输入数据值d k+1。梯度854通过操作来产生输出860，所述输出可以基于输入的未来数据比特值以及差错比特值。

环路滤波器856耦合到积分器858。该环路滤波器856接收梯度854产生的输入860，并且达到来自信号860的即时变化的平均值，以便产生输出862。所述环路滤波器856固有地充当了加法器，累加器以及环路增益控制器。环路滤波器856的功能不同于环路滤波器456的功能。

积分器858与环路滤波器856耦合，并且接收环路滤波器856产生的输入860。该积分器858实际充当了一个查找表。积分器858的输出充当的是查找表的指针，并且在一个实施例中，其可以提供通过反馈输入370而被反馈至hx反馈部件349(图3B和3C)的4比特数字码。如上所述，hx反馈349是一个DFE抽头分支加权，其中在一个实施例中，所述DFE抽头分支加权可以自动适配于不同的接口或信道。4比特数字码是通过使用输出864作为指针在查找表(未显示)中执行查找而被获取的，该数字码可以增大或减小，直至其安置于最终的值或者在两个相邻的值之间颤振。此后，抽头加权会依照输入hx反馈部件349的4比特数字码而收敛到恰当的值。

在一个实施例中，DFE抽头加权可被适配，以使CDR安置点产生减小的先行ISI。作为示例，在该实施例中可以使用简单的最小均方(LMS)方法来实现减小先行ISI的目标。在一个实施例中，用于减小先行ISI的梯度是：

e_k·d_k+1

所述梯度会将第一先行抽头减至最小。在一个实施例中，当以上梯度的长期平均值为零时，第一先行ISI抽头必然为零。相应地，为了减小先行ISI，上述梯度可被用作适配过程来确定hx。应该指出的是，在采样相位向右移动的时候，先行ISI通常将会增大，因此，该算法在需要向左移动CDT采样点的情况下是最合适的。这与h_x＜0的情形是对应的。

图9显示的是根据本发明一个实施例的用于实施反馈部件的适配环路模块，以使其减小先行ISI的例示电路。

数据采样信号296和差错采样信号285分别被锁存到寄存器905和906。梯度模块包括一个对来自数据采样信号的未来输入数据比特以及来自差错采样信号的当前差错比特执行异或的XOR运算。该差错信号包括与符号间干扰相关的信息。数据比特的第(k+1)个采样是先行比特。对两个信号执行的XOR代表了差错比特与先行比特之间的相关性。为了减小先行ISI，如上所述，差错与先行比特的乘积(或XOR)必须收敛为0。如果该乘积产生的是+1的结果，则需要增大hx。如果该乘积产生-1结果，则需要减小hx。最终，梯度需要收敛到零值，由此表明已经减小了先行ISI并且不再需要对抽头加权hx进行更进一步的适配处理。随后，XOR运算的结果会被馈送到锁存器930。

环路滤波器856(图8)包括一个累加器，其中在一个实施例中，该累加器可以是4比特累加器940。4比特累加器的输出通过两个单独的分支即递增分支和递减分支而被馈送到n比特累加器。与4比特累加器940结合的n比特累加器950则通过操作来达到即时变化的平均值并滤除噪声，以使适配环路的输出即抽头980不会在锁存器930的输出每次改变的时候发生变化。由此，只有在环路滤波器模块的输入持续变化的时候，n比特累加器950的输出才会改变。

积分器960实际充当了一个查找表。积分器960的输出锁存至锁存器970。来自锁存器970的输出抽头980是一个指向查找表(未显示)的指针，其中在一个实施例中，其可以提供通过反馈输入370而被反馈至hx反馈部件349(图3B和3C)的4比特数字码。在梯度部件854(图8)的输出收敛到零值之前，从输出抽头980中获取的指针值将会通过在恰当方向增大或减小而持续适配。在一个实施例中，供积分器960用以适配恰当抽头输出的计算机实施的过程是在方框965中示出的。基于环路滤波器中的n比特累加器950的输出，可以在恰当的方向上增大或减小输出抽头980。

相应地，进入反馈部件349的4比特数字码将会持续增大或减小抽头加权hx。在反馈部件349(图3B和3C)内部有一个将来自输入的4比特数字码转换成用于调整DFE抽头加权的模拟电压值的数模转换器(DAC)。举例来说，如图6所示，基于4比特数字码的hx反馈349的电压会与来自DFE反馈模块中的前置放大器的Vin相加。

在一个实施例中，如图9B所示，梯度模块910使用了以下梯度：e_k*d_k+1。抽头加权的带宽可以介于0.005与1MHz之间，并且在本实施例中，累加器大小可以是20。

在其他实施例中，DFE抽头加权可被适配，以使最终的CDR安置点导致产生增大的垂直眼图余量，增大的水平眼图余量，减小的BER或是增大的SNR。在这些实施例中，与使用适配环路800不同，适配模块将会扫描hx的不同的可能值，并且将会基于目标来选择最佳的值。举例来说，要想选取与最佳垂直眼图余量相对应的CDR安置点，可以扫描抽头加权hx的值，并且可以通过分析所产生的CDR安置点来选择与最佳垂直眼图余量相关联的hx值。类似的技术可以用于所陈述的其他目标，即增大水平眼图余量，减小BER或者增大SNR。应该指出的是，和使用与减小先行ISI结合使用的适配模块800相比，使用扫描所有可能的hx值的适配模块将会耗费更多时间。

图10显示的是根据本发明一个实施例的供接收机适配在DFE模块的反馈部件中使用的抽头加权以减小先行ISI的例示电子处理的流程图。

在步骤1008，在接收机的输入端接收一个输入信号。例如，在图2中，输入信号是在接收机200的输入端接收的。

在步骤1010，接收机200从输入信号中检索数据采样信号296和差错采样信号295。

在步骤1012，使用诸如最小均方过程之类的自适应过程并通过使用数据采样信号296和差错采样信号295来产生反馈至DFE模块220的反馈码。在一个实施例中，所述码与减小先行ISI的反馈值相对应。并且在一个实施例中，该反馈码可以是一个4比特数字码。

在步骤1014，通过反馈输入370输入hx反馈部件349(图3B和3C)的反馈码被转换成相应的电压值。在一个实施例中，所述4比特数字码可以是通过使用数模转换器而被转换成模拟电压值的。该电压值则被用作了DFE模块的抽头加权hx。

在步骤1016，使用DFE模块并基于所选择的抽头加权hx来产生边缘采样信号248。在步骤1018，边缘采样信号248和数据采样信号296经过定时恢复模块400，以便产生数据采样相位464，所述相位最终会安置在一个点上，从而成为时钟和数据恢复安置点(CDR安置点)。

图11显示的是根据本发明一个实施例的供接收机适配在DFE模块的反馈部件中使用的抽头加权，以便增大垂直眼图余量、增大水平眼图余量、减小BER或者增大SNR的例示电子处理的流程图。

在步骤1110，在接收机的输入端接收输入信号。作为示例，在图2中，输入信号是在接收机的输入端接收的。

在步骤1112，由DFE220依照初始抽头加权来将DFE应用于输入信号，以便产生边缘采样信号248。

在步骤1114，边缘采样信号248和数据采样信号296经过定时恢复模块400，以便产生数据采样相位464，所述相位最终安置在一个点上，从而成为与初始抽头加权值相对应的时钟和数据恢复安置点(CDR安置点)。

在步骤1116，在一个数值范围中改变DFE抽头加权hx，并且追踪与每一个值相关联的相应CDR安置点。在步骤1118，从被扫描的数值范围中选择一个抽头加权hx349，以便完成预期目标。举例来说，如果该目标是减小BER，那么可以从所产生的数值范围中选择导致产生最小BER的抽头加权hx349。

图12示出的是例示的DFE抽头加权收敛性。如图12所示在收敛至最终值之前，DFE抽头加权hx将会一直改变。

图13示出的是时钟数据恢复(CDR)恢复点如何响应于图12所示的DFE抽头加权的收敛性而改变。响应于在收敛至最终数值的同时发生变化的DFE抽头加权，CDR恢复点同样也会改变，直至其同样收敛至最终的值。

在以上描述中，本发明的实施例是参考随实施方式改变的诸多具体细节来描述的。因此，判断何谓本发明以及申请人意指的本发明的唯一指标即为从本申请中产生、采用特定形式发布的权利要求集合，这其中包含了任何后续的修正。因此，权利要求中未明确记载的限制、要素、特性、特征、优点或属性都不对此类权利要求的范围构成限制。相应地，说明书和附图应被视为说明性而不具有限制意义的。

在一个实施例中，零交叉信号可以偏移预定常数。

出于说明目的，以上描述是参考参考具体实施例来进行的。然而，以上的说明性论述并不是穷举性的，其并未将本发明限制在所公开的确切形式。有鉴于上述教导，众多的修改和变化都是可行的。

Claims (20)

1.一种设备，包括：

与输入信号耦合的第一模块，可操作为使用第一时钟信号来产生边缘信号；以及

第二模块，可操作为接收所述边缘信号，并且还可操作为产生数据采样相位信号，其中所述第一模块的参数可操作为被适配，并且其中所述参数还可操作为影响所述数据采样相位信号的安置点。

2.权利要求1的设备，其中所述第一模块是判决反馈均衡器。

3.权利要求1的设备，还包括：

第三模块，可操作为使用第二时钟信号来产生数据采样信号；以及

第四模块，可操作为使用第三时钟信号来产生差错采样信号，其中所述参数可操作为基于所述数据采样信号和所述差错采样信号而被适配。

4.权利要求1的设备，其中所述参数可操作为向着目标而被适配，其中所述目标是从包含以下各项的群组中选出的：最小化先行ISI，最大化垂直眼图余量，最小化水平眼图余量，最小化比特差错率，以及最大化信噪比。

5.权利要求3的设备，其中所述第一模块还包括：

与所述输入信号相耦合的第一路径，所述第一路径包括：

第一前置放大器；

与所述第一前置放大器耦合的第一加法节点；以及

与所述第一加法节点以及所述第一时钟信号耦合的第一锁存器；

与所述输入信号耦合的第二路径，所述第二路径包括：

第二前置放大器；

与所述第二前置放大器耦合的第二加法节点，其可操作为基于先前产生的数据样本来将反馈应用于其输入信号，其中所述参数可操作为应用于所述第二加法节点的所述输入信号的所述反馈的一个抽头加权；以及

与所述第二加法节点耦合的第二锁存器；以及

与所述第一锁存器以及所述第二锁存器耦合的复用器，所述复用器可操作为基于第一与第二先前产生的数据样本的异或处理而在所述第一锁存器与所述第二锁存器之间选择一个输出。

6.权利要求3的设备，其中所述第一模块还包括：

与所述输入信号耦合的第一路径，所述第一路径包括：

第一前置放大器；

与所述第一前置放大器耦合的第一加法节点，其可操作为基于先前产生的数据样本来将第一反馈应用于其输入信号，其中所述第一模块的第一参数可操作为应用于所述第一加法节点的所述输入信号的所述第一反馈的抽头加权，其中所述第一参数可操作为基于所述数据采样信号和所述差错采样信号而被适配；以及

与所述第一加法节点耦合的第一锁存器；

与所述输入信号耦合的第二路径，所述第二路径包括：

第二前置放大器；

与所述第二前置放大器耦合的第二加法节点，其可操作为基于先前产生的数据样本来将第二反馈应用于其输入信号，其中所述第一模块的第二参数可操作为应用于所述第二加法节点的所述输入信号的所述第二反馈的抽头加权，其中所述第二参数可操作为基于所述数据采样信号和所述差错采样信号而被适配；以及

与所述第二加法节点耦合的第二锁存器；以及

与所述第一锁存器和所述第二锁存器耦合的复用器，所述复用器可操作为基于第一与第二先前产生的数据样本的异或运算而在所述第一锁存器与所述第二锁存器之间选择一个输出。

7.权利要求6的设备，其中所述第一参数的大小与所述第二参数的大小相等。

8.权利要求3的设备，其中所述第一模块还包括：

与所述输入信号耦合的第一路径，所述第一路径包括：

第一前置放大器，其可操作为将所述输入信号偏移所述第一模块的第三参数的值，其中所述第三参数可操作为基于所述数据采样信号和所述差错采样信号而被适配；

与所述第一前置放大器耦合的第一加法节点；以及

与所述加法节点耦合的第一锁存器；

与所述输入信号耦合的第二路径，所述第二路径包括：

第二前置放大器，其可操作为将所述输入信号偏移所述第一模块的第四参数的值，其中所述第四参数可操作为基于所述数据采样信号和所述差错采样信号而被适配；

与所述第二前置放大器耦合的第二加法节点；

与所述第二加法节点耦合的第二锁存器；以及

与所述第一锁存器以及所述第二锁存器耦合的复用器，所述复用器可操作为基于先前产生的数据样本而在所述第一锁存器和所述第二锁存器的输出之间进行选择。

9.权利要求3的设备，其中所述第三参数的大小与所述第四参数的大小相等。

10.权利要求3的设备，其中用于所述参数的适配模块包括：

梯度模块，其可操作为基于所述数据采样信号和所述差错采样信号来产生所述参数的梯度；

第一环路滤波器，其可操作为通过使用预定义的增益来扩缩所述梯度，以调整收敛速度，从而产生输出信号；

积分器，其可操作为积分所述输出信号，以产生用于所述参数的码；以及

数模转换器，其可操作为将所述码转换成相应的电压值。

11.权利要求1的设备，其中所述第二模块包括：

相位检测器，其可操作为接收所述边缘采样信号，并且从中产生多个德耳塔相位；

与所述相位检测器耦合的第二环路滤波器，其可操作为求取所述多个德耳塔相位的平均值，并且产生相位码；以及

与所述环路滤波器耦合的相位插值器，其可操作为基于所述相位码来产生所述数据采样相位。

12.一种用于达到数据采样相位信号的时钟和数据恢复安置点的设备，所述设备包括：

接收模块，其被耦合成接收输入信号，并且可操作为对该输入信号使用判决反馈均衡处理(DFE)，以及可操作为使用第一时钟信号来从中产生边缘采样信号；以及

与所述接收模块耦合的定时恢复模块，其可操作为接收所述边缘采样信号，并且基于所述边缘采样信号来产生数据采样相位信号，其中所述DFE的参数可操作为向着目标而被适配，其中所述DFE影响所述数据采样相位信号的安置点。

13.权利要求12的设备，其中所述接收模块包括：

第一分支，其可操作为将DFE应用于所述输入信号，以便使用所述第一时钟信号来产生所述边缘采样信号；

第二分支，其可操作为使用第二时钟信号来产生差错采样信号；以及

第三分支，其可操作为使用第三时钟信号来产生数据采样信号，其中所述参数是基于所述数据采样信号和所述差错采样信号而被适配的。

14.权利要求12的设备，其中所述目标是从包含以下各项的群组中选择的：最小化先行ISI，最大化垂直眼图余量，最小化水平眼图余量，最小化比特差错率，以及最大化信噪比。

15.权利要求13的设备，其中可操作为适配所述参数的适配模块包括：

梯度模块，其可操作为基于所述数据采样信号和所述差错采样信号来产生所述参数的梯度；

环路滤波器，其可操作为通过使用预定义的增益来扩缩所述梯度，以调整收敛速度，从而产生输出信号；

积分器，其可操作为积分所述输出信号，以产生用于所述参数的码；以及

数模转换器，其可操作为将所述码转换成相应的电压值。

16.一种电路，包括：

判决反馈均衡(DFE)模块，其可操作为接收输入信号，并且还可操作为对所述输入信号使用DFE，以便从中产生边缘采样信号，其中所述DFE是基于所述DFE模块的初始抽头加权的；

与所述DFE模块耦合的定时恢复模块，其可操作为接收所述边缘采样信号，并且还可操作为基于所述边缘采样信号来产生数据采样相位信号，其中所述数据采样相位信号收敛到时钟和数据恢复(CDR)安置点；以及

适配模块，其可操作为从所述初始抽头加权值开始在一个数值范围中改变DFE抽头加权，以及追踪与所述数值范围相关联的相应的CDR安置点，并且还可操作为从所述数值范围中选择用于所述DFE抽头加权的值。

17.权利要求16的电路，其中与对应于所述初始抽头加权值的CDR安置点相比，与选定用于所述CDR抽头加权的所述值相对应的CDR安置点导致产生较高的垂直眼图余量。

18.权利要求16的电路，其中与对应于所述初始抽头加权值的CDR安置点相比，与选定用于所述CDR抽头加权的所述值相对应的CDR安置点导致产生较高的水平眼图余量。

19.权利要求16的电路，其中与对应于所述初始抽头加权值的CDR安置点相比，与选定用于所述CDR抽头加权的所述值相对应的CDR安置点导致产生较低的比特差错率。

20.权利要求16的电路，其中与对应于所述初始抽头加权值的CDR安置点相比，与选定用于所述CDR抽头加权的所述值相对应的CDR安置点导致产生较高的信噪比。