CN107005396A - 具有协作时序恢复的有线接收器电路 - Google Patents

具有协作时序恢复的有线接收器电路 Download PDF

Info

Publication number
CN107005396A
CN107005396A CN201580062764.6A CN201580062764A CN107005396A CN 107005396 A CN107005396 A CN 107005396A CN 201580062764 A CN201580062764 A CN 201580062764A CN 107005396 A CN107005396 A CN 107005396A
Authority
CN
China
Prior art keywords
dfe
phase error
pieces
comparator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580062764.6A
Other languages
English (en)
Other versions
CN107005396B (zh
Inventor
T·穆萨
G·凯斯金
G·巴拉穆鲁汉
J·E·耀斯
B·K·卡斯帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107005396A publication Critical patent/CN107005396A/zh
Application granted granted Critical
Publication of CN107005396B publication Critical patent/CN107005396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一些实施例包括装置和方法，具有：输入端，所述输入端用于接收输入信号；附加输入端，所述附加输入端用于接收具有不同相位的时钟信号以对输入信号进行采样；以及决策反馈均衡器(DFE)，具有DFE片。所述DFE片包括：多个数据比较器，用于基于对所述输入信号的所述采样来提供数据信息；以及多个相位误差比较器，用于提供与对所述输入信号的采样相关联的相位误差信息。所述DFE片的相位误差比较器数量不大于所述DFE片的数据比较器数量。

Description

具有协作时序恢复的有线接收器电路
优先权声明
本专利申请要求2014年12月17日提交的美国申请号14/573,343的优先权的权益，所述专利通过引用以其全部内容结合在此。
技术领域
本文描述的实施例涉及数据传输。一些实施例涉及均衡器和时钟数据恢复。
背景技术
许多电子设备或系统(如计算机、平板电脑、数字电视机)包括位于电路板上的组件(例如，集成电路芯片)。所述组件可以使用可携带数据的信号而彼此通信。所述信号通常在所述电路板上的导线(如基于金属的迹线)上传输。随着技术的进步，一些电气组件可以使用频率相对较高(例如，2千兆赫或更高)的信号而彼此通信。这样的高频信号可以用于以相对较高的数据速率(例如，每秒2千兆位或更高)传输数据。一些传统的接收器组件可能能够以如此高的数据速率来接收数据。然而，在一些情况下，这种传统的接收器组件可能在功耗和面积方面遭受巨增的成本。
附图说明
图1示出了根据本文所述的一些实施例的包括设备和所述设备之间的信道的装置。
图2示出了根据本文所述的一些实施例的包括接收器通道和捆绑控制单元的接收器的框图。
图3是根据本文所述的一些实施例的可对应于图2的时钟信号的时钟信号的时序图。
图4示出了根据本文所述的一些实施例的包括DFE片的决策反馈均衡器(DFE)的框图。
图5A和图5B示出了根据本文所述的一些实施例的包括用于在图4的DFE中实现条件相位检测的信息的图表。
图6示出了根据本文所述的一些实施例的采用协作时钟和数据恢复技术的接收器的框图。
图7根据本文所述的一些实施例示出了采用系统(例如，电子系统)形式的装置。
图8根据本文所述的一些实施例示出了运行接收器的方法的流程图。
具体实施方式
图1示出了根据本文所述的一些实施例的包括设备101和102以及设备101和102之间的信道103的装置100。装置100可以包括或被包括在电子设备或系统中，如计算机(例如，服务器、台式机、膝上型电脑或笔记本电脑)、平板电脑、蜂窝电话或其他电子设备或系统。设备101和102中的每一个可以包括诸如IC芯片的集成电路(IC)。设备101和102可以包括控制器(例如，处理器、输入/输出控制器、存储设备或其他电子设备)。如图1所示，设备101和102可分别包括发射器110和接收器120。
信道103可以包括通道1030、1031、1032和1033至103M，以在设备101和102之间传导信号。通道1030至103M中的每一个可以包括设备101和102所在的电路板(例如，印刷电路板)上的传导迹线(例如，电线，如基于金属的迹线)。设备101和102可以通过在通道1030至103M上提供信号来相互通信。如图1所示，例如，发射器110可以通过VRXM在通道1030、1031、1032和1033至103M上将信号VRX0、VRX1、VRX2和VRX3至VRXM分别发射到接收器120。
设备101和102可以使用对应于相对较高数据速率的相对较高频率的信号(例如，每个通道高达32千兆位每秒(Gb/s)或更高)来彼此通信。在如此高的数据速率下，当由发射器110发射的信号(例如，VRX0至VRXM)到达接收器120时，可能发生符号间干扰(ISI)。如以下更详细地描述的，接收器120采用技术来以相对高的数据速率准确地接收数据，同时它可以以较高的速度进行操作，消耗更少的功率，并且与一些传统的接收器相比具有更小的尺寸。
接收器120可以包括以下参照图2至图8描述的接收器。
图2示出了根据本文所述的一些实施例的包括接收器通道2200、2201、2202和2203以及捆绑控制单元240的接收器220的框图。接收器220可对应于图1的接收器120。图2中的信号VRX0、VRX1、VRX2和VRX3可以由发射器(例如，图1的发射器110)通过信道(例如，图1的信道103)的单独通道(例如，通道1030、1031、1032和1033)发射到接收器220。通道1030、1031、1032和1033中的每一个可以包括电路板上的一个或多个导线，如基于金属的迹线。图2示出了接收器220包括四个接收器通道2200、2201、2202和2203的示例。所述的接收器通道的数量可能会变化。
如图2所示，接收器通道2200、2201、2202和2203中的每一个可包括连续时间线性均衡器(CTLE)205、DFE 215以及时钟和数据恢复(CDR)环路225。为了简单起见，以下描述主要描述了接收器通道2200的操作。其他接收器通道2201、2202和2203可以具有类似的操作。
接收器通道2200中的CTLE 205可进行操作以接收信号VRX0并生成信号(例如，输入信号)V输入0。基于包括四种不同的异相时钟信号(例如，正交时钟)CLK0、CLK90、CLK180和CLK270的不同时钟信号CLK[0，90，180，270]的时序(例如，相位)，DFE 215可以对信号V输入0进行采样。DFE 215可以基于信号V输入0的采样来进行操作以提供数据信息D输出0。基于对提供数据信息D输出0的信号V输入0的相同的采样，DFE 215还可以提供相位误差信息Err00、Err090、Err0180、Err0270(在图2中也表示为Err0[0，90，180，270])。DFE 215可以包括多个DFE片。错误信息Err0[0，90，180，270]中的每一个可由所述DFE片之一提供。可向CDR环路225提供相位误差信息Err0[0，90，180，270]和数据信息D输出0。基于Err0[0，90，180，270]，CDR环路225可以进行操作以生成相位误差信息ERR0。其他接收器通道2201、2202和2203还可以基于时钟信号CLK[0，90，180，270]的时序分别对信号V输入1、V输入2和V输入3进行采样。基于这些采样，接收器通道2201、2202和2203可以提供对应的相位误差信息Err1[0，90，180，270]、Err2[0，90，180，270]和Err3[0，90，180，270]以及Err3，以及数据信息D输出1、D输出2和D输出3和相位误差信息ERR0、ERR1、ERR2和ERR3。
捆绑控制单元240可以进行操作以组合相位误差信息ERR0、ERR1、ERR2和ERR3并生成控制信息CTL捆绑，并且然后将其提供给每个接收器通道2200、2201、2202和2203中的每一个的CDR环路225。基于控制信息CTL捆绑，接收器通道2200、2201、2202和2203可以执行协作时钟和数据恢复操作。此操作可以控制(例如，调整)时钟信号CLK[0，90，180，270]的时序(例如，相位)，以便提高信号V输入0、V输入1、V输入2或V输入3的采样精度，如在下面参考图6更详细地描述的。
图3是可对应于图2的时钟信号CLK[0，90，180，270]的时钟信号CLK0、CLK90、CLK180和LK270的时序图。如图3所示，信号V输入可以包括符号315；符号315中的每一个可以携带信息位，如位Dn-4至Dn+4，其也可以表示为位D[n-4：n+4]。信号V输入可对应于图2的接收器通道2200、2201、2202和2203之一的DFE 215的输入端处的信号V输入0、V输入1、V输入2和V输入3之一。因此，图2中DFE 215的输出处的数据信息D输出0、D输出1、D输出2和D输出3中的每一个可以包括与图3中的位Dn-4至Dn+4类似的位。
如图3所示，时钟信号CLK0、CLK90、CLK180和CLK270从一个时钟信号到下一个时钟信号为90度异相。可以通过时钟信号CLK0、CLK90、CLK180和CLK270对信号V输入进行采样，使得可以在时钟信号CLK0、CLK90、CLK180和CLK270中的每一个的一个周期中对四个符号(例如，四位)315进行采样。位Dn-4至Dn+4可以按照图3所示的次序进行顺序采样。例如，如果当前正在对位Dn进行采样，则位Dn-1是先前的位(在对位Dn进行采样之前进行采样)，并且位Dn-1是下一位(在对位Dn进行采样之后进行采样)。在另一个示例中，如果当前正在对位Dn-3进行采样，则位Dn-4是先前的位(在对位Dn-3进行采样之前进行采样)，并且位Dn-2是下一位(在对位Dn-3进行采样之后进行采样)。
位Dn-4至Dn+4中的每一个可具有诸如二进制“1”或“0”的值。如下面参考图4和图5详细描述的，接收器通道2200、2201、2202和2203(图2)中的每一个接收器通道的DFE 215采用条件相位检测技术而基于输入信号的三个连续位(如信号V输入的位Dn-4至Dn+4中的三个连续位)的值来生成相位误差信息Err0、Err1、Err2和Err3。
图4示出了根据本文所述的一些实施例的包括DFE片(例如，DFE电路部分)4150、4151、4152和4153的DFE 415的框图。DFE 415可以对应于图2的接收器通道2200、2201、2202和2203中的每一个接收器通道的DFE 215。
在图4中，DFE 415可以进行操作以对信号V输入进行采样以基于时钟信号CLK0、CLK90、CLK180和CLK270的时序提供数据信息(例如，位)D[n]、D[n-1]、D[n-2]和D[n-3]以及相位误差信息Err0、Err90、Err180和Err270。信号V输入可对应于图2的接收器通道2200、2201、2202和2203之一的DFE 215的输入端处的输入信号(例如，信号V输入0、V输入1、V输入2和V输入3之一)。数据信息D[n]、D[n-1]、D[n-2]和D[n-3]的组合可以对应于图2的接收器通道2200、2201、2202和2203之一的DFE 215的输出处的数据信息(例如，数据信息D输出0、D输出1、D输出2和D输出)。相位误差信息Err0、Err90、Err180和Err270可对应于图2的接收器通道2200、2201、2202和2203之一的DFE215的输出处的相位误差信息(例如，Err0[0，90，180，270])。时钟信号CLK0、CLK90、CLK180和CLK270可对应于图3所示的时钟信号。
如图4所示，DFE片4150、4151、4152和4153可以安排成四路交错的DFE片。可以通过基于时钟信号CLK0、CLK90、CLK180和CLK270的时序的无源跟踪和保持来对信号V输入(其是到DFE片4150、4151、4152和4153的输入信号)进行采样。DFE片4150、4151、4152和4153中的每一个可以包括求和器435，所述求和器可进行操作以减少或消除从第2个到第6个标记后抽头(与数据信息D[n-2：6]、D[n-3：7]、D[n-4：8]和D[n-5：9]以及抽头值VH2-6相关联)的符号间干扰(ISI)。在DFE 215中使用推测以放松所述第一抽头的关键时机。用于CDR环路的波特率相位检测器(例如，图2中的CDR环路225)包含在1次抽头的推测中。
如图4所示，DFE片4150、4151、4152和4153中的每一个可以包括两个数据比较器445和446、相位误差比较器447、多路复用器和逻辑电路448和逻辑电路449。因此，DFE 415可以包括总共四个相位误差比较器(DFE片4150、4151、4152和4153中的每一个中的一个相比较器447)和总共八个数据比较器(DFE片4150、4151、4152和4153中的每一个中的两个数据比较器445和446)。因此，DFE 415的相位误差比较器总数(例如，四个)不大于数据比较器总数(八个)。
为了简单起见，以下描述主要描述DFE片4150的操作。其他DFE片4151、4152和4153可以具有类似的操作。在DFE片4150中，数据比较器445和446的每一个的一个输入端可以从加法器435的输出接收信号D0。信号D0可包括来自于使用时钟信号CLK0对信号V输入进行采样的数据信息(位)。数据比较器445和446中的每一个的另一个输入端可以接收信号+VH1(例如，校正信号)或信号-VH1(例如，另一个校正信号)。数据比较器445和446可以进行操作以判定信号D0的值是否高于信号+VH1的电平或低于信号-VH1的电平。基于由比较器445和446执行的比较操作和先前数据信息(例如，由另一个DFE片，如DFE片4151采样的先前的位D[n-1])的值，DFE片4150中的多路复用器和逻辑电路448可判定当前正在由DFE片4150采样的信号D0中包含的位是否具有值“1”或“0”。多路复用器和逻辑电路448在其输出处提供采样数据信息作为数据信息D[n]。数据信息D[n]可以提供给接收器(包括DFE 415)的另一个组件(未示出)以供进一步处理。数据信息D[n]也可以提供给包含DFE 415的接收器的CDR环路(例如，图2的CDR环路225)。CDR环路可以基于数据信息D[n]和相位误差信息Err0、Err90、Err180和Err270来生成控制信息。
相位误差信息Err0可由DFE片4150的相位误差比较器447和逻辑电路449提供。如图4所示，相位误差比较器447可包括从加法器435的输出接收信号D0的输入端以及用于接收信号-VR-VH1的另一个输入端。VR是参考电压。VH1是第一抽头系数电压。相位误差比较器447基于信号D0与信号-VR-VH1的值之间的比较来生成相位误差信息Err0。基于由相位误差比较器447进行的比较的结果，逻辑电路449可以提供相位误差信息Err0，其可以具有“1”或“0”的值。
其他DFE片4151、4152和4153可以提供数据信息D[n-1]、D[n-2]和D[n-3]以及相位误差信息Err90、Err180和Err270。例如，DFE片4151可以基于信号D90和先前的数据信息D[n-2]来提供数据信息D[n-1]，并且基于信号D90和信号+VR+VH1来提供相位误差信息Err90。DFE片4152可以基于信号D180和先前的数据信息D[n-2]来提供数据信息D[n-2]，并且基于信号D180和信号+VR+VH来提供相位误差信息Err180。DFE片415可以基于先前的数据信息D[n-4]来提供数据信息D[n-3]，并且基于加法器435的输出处的信号和信号-VR-VH1来提供相位误差信息Err270。
如图4所示，由于DFE片4150、4151、4152和4153中的每一个可以仅包括一个相位误差比较器447来执行相位误差检测，因此可以检测以1到0或0到1位转换的方式进行选择的DFE片4150、4151、4152和4153中的每一个的相位误差比较器447的阈值。为了确保仅检测到强的1到0和0到1位转换(为了提高检测精度)，在所述CDR中采用滤波，使得所述相位误差信息(例如，Err0、Err90、Err180和Err270)只有当基于检测到具有特定位模式的位(例如，011和100)获得所述相位误差信息时才能被认为是有效的或无效的。本文所述的滤波技术中的这种特定位模式(例如，011和100)的检测被称为条件相位检测。
在条件相位检测中，从1到0转换获得的相位误差信息只有在1到0位转换之后的(三个连续位中的)下一位为“0”位(例如，位模式100)时才被认为是有效的并传送到所述数字域。类似的，在条件相位检测中，从0到1转换获得的相位误差信息只有在0到1位转换之后的(三个连续位中的)下一位为“0”位(例如，位模式011)时才被认为是有效的并传送到所述数字域。
所述条件相位检测可以产生总相位检测的约25％。然而，如下所述，具有本文所述的DFE(例如，DFE 415)的接收器采用协作时钟和数据恢复技术，使得全相位检测也可以以降低的复杂度来实现。
与类似的常规DFE相比，图4中的DFE 415可以包括较少的比较器。例如，具有多个DFE片的常规DFE可以在多个DFE片中的每一个中包括四个相位误差比较器(例如，四个DFE片中的16个相位误差比较器)。相反，如图4所示，DFE片4150、4151、4152和4153中的每一个可以仅包括一个相位误差比较器447而用于四个DFE片中的总共四个相位误差比较器。DFE415中的相位误差比较器数量减少可以允许包括DFE 415的接收器(例如，图2的接收器120或图2的220)具有与传统的接收器(例如，具有带有四个DFE片的DFE的接收器，在所述四个DFE片中的每一个中的前端中使用全相位检测)相比降低的复杂度。此外，DFE 415中具有数量减少的相位误差比较器(例如，比一些传统DFE小75％)可以使DFE 415中的功率和面积减小。也可以改善最大可达到的数据速率，因为垂直路由距离可能被削减一半。
图5A和图5B示出了根据本文所述的一些实施例的包括用于在图4的DFE 415中实现条件相位检测的信息的图表505和506。在图5中，0°、90°、180°和270°的相位采样对应于用于对信号V输入进行采样的时钟信号CLK0、CLK90、CLK180和CLK270(图4)，以便提供对应的误差信息Err0、Err90、Err180和Err270。针对相位误差信息Err0、Err90、Err180和Err270中的每一个的有效位模式(前一位、当前位和下一位)显示三个连续位(包含在信号V输入中)的特定值(例如，100或011)被认为是有效的。
例如，在图5A的图表505中，仅当信号V输入的三个连续位Dn-1、Dn、Dn+1分别具有值“1”，“0”和“0”时，相位误差信息Err0(基于位Dn-1和Dn之间的转换而生成)才有效。仅当信号V输入的三个连续位Dn-2、Dn-1、Dn分别具有值“0”，“1”和“1”时，相位误差信息Err90(基于位Dn-2和Dn-1之间的转换而生成)才有效。仅当信号V输入的三个连续位Dn-3、Dn-2、Dn-1分别具有值“0”，“1”和“1”时，相位误差信息Err180(基于位Dn-3和Dn-2之间的转换而生成)才有效。仅当信号V输入的三个连续位Dn-4、Dn-3、Dn-2分别具有值“1”，“0”和“0”时，相位误差信息Err270(基于位Dn-4和Dn-3之间的转换而生成)才有效。
在图表505中，DFE 415的参考电压-VR、+VR和第一抽头的抽头值是提供给DFE片4150、4151、4152和4153中的每一个的相应的相位误差比较器447的输入端的值。
图5B中的图表506示出了与时钟信号CLK0、CLK90、CLK180和CLK270相关联的目标采样点。与“早期”或“晚期”相关联的点指示是否分别在目标采样点之前和之后发生了用于对所述输入信号(例如，图3中的信号V输入)进行采样的相应的时钟信号(时钟信号CLK0、CLK90、CLK180和CLK270之一)。相位误差信息Err0、Err90、Err180和Err270中的每一个的值可以指示是否分别在目标采样点之前或之后发生了相应的时钟信号(时钟信号CLK0、CLK90、CLK180和CLK270之一)。例如，相位误差信息Err0可以具有一个值(例如，“1”)以指示时钟信号CLK0相对于所述目标采样点较早，并且可以具有另一个值(例如，“0”)以指示时钟信号CLK0相对于所述目标采样点较晚。类似地，每个相位误差信息Err90、Err180和Err270可具有一个值(例如，“1”)以指示对应的时钟信号(例如，时钟信号CLK90、CLK180和CLK270之一)相对于所述目标采样点较早，并且另有另一个值(例如“0”)以指示相应的时钟信号相对于所述目标采样点较晚。基于相位误差信息Err0、Err90、Err180和Err270的值，可以调整时钟信号CLK0、CLK90、CLK180和CLK270的相位，如通过将它们的相位向右或向左移动以使它们与所述目标采样点对齐。
图6示出了根据本文所述的一些实施例的采用协作时钟和数据恢复技术的接收器620的框图。接收器620可对应于图1的接收器120或图2的接收器220。例如，接收器620可包括可对应于图2的接收器通道2200、2201、2202和2203的接收器通道6200、6201、6202和6203。接收器通道6200、6201、6202和6203可以包括类似的或相同的组件。然而，为了简单起见，图6中仅示出了接收器通道6200的电路组件。接收器620还可以包括捆绑相位误差组合器641和捆绑比例控制器642，其可以是捆绑控制单元(如图2的捆绑控制单元240)的部件。
捆绑相位误差组合器641和捆绑比例控制器642可以进行操作以将相位误差信息ERR0、ERR1、ERR2和ERR3与接收器通道6200、6201、6202和6203组合，并且向每个接收器通道6200、6201、6202和6203提供控制信息CTL捆绑。控制信息CTL捆绑的值基于捆绑相位误差组合器641的输出处的值。例如，捆绑相位误差组合器641可以将大部分相位误差信息ERR0、ERR1、ERR2和ERR3的值选择为提供给捆绑比例控制器642的输出值。
接收器通道6200、6201、6202和6203中的每一个可包括CDR环路625。CDR环路625可以以不同的模式进行操作，以基于不同的控制信息来控制(例如，调整)时钟信号CLK0、CLK90、CLK180和CLK270的时序。可以基于信号(例如，模式选择信号)捆绑模式来选择模式。例如，在一种模式中，CDR环路625可以基于控制信息CTL捆绑来控制时钟信号CLK0、CLK90、CLK180和CLK270的时序。在另一种模式中，CDR环路625可以在不使用控制信息CTL捆绑的情况下基于控制信息CTL通道来控制时钟信号CLK0、CLK90、CLK180和CLK270的时序。控制信息CTL通道由通道比例控制器652基于相应的接收器通道中的相应的相位误差信息(例如，ERR0、ERR1、ERR2和ERR3之一)来生成。
如图4所示，接收器通道2200、2201、2202和2203被捆绑在一起以生成用于驱动每个通道中的CDR积分控制的聚合(例如，捆绑)相位误差信息。每个接收器通道保持比例控制，并且可被设置为去除每通道偏移。四个接收器通道的捆绑导致每个接收器通道CDR的全相误差信息，使用前端全相检测恢复到接收器的性能。
为了简单起见，以下描述主要描述了接收器通道6200的操作。其他接收器通道6201、6202和6203可以具有类似的操作。在对接收器通道6200的操作的描述之后描述了CDR环路625的多种操作模式。
如图6所示，接收器通道6200可以包括CTLE 605和DFE 615。CTLE 605可进行操作以接收信号VRX0并产生信号V输入0。DFE 615可以包括图4的DFE 415。DFE 615可以基于时钟信号CLK0、CLK90、CLK180和CLK270的时序对信号V输入0进行采样，并提供数据信息D输出0以及相位误差信息Err00、Err090、Err0180和Err0270(显示为Err0[0，90，180和270])。数据信息D输出0包括从DFE 615的四个DFE片输出的数据信息的组合。例如，DFE 615可以包括DFE 515(图4)，使得DFE 615的数据信息D输出0可以包括从四个DFE片(例如，4150、4151、4152和4153)输出的数据信息D[n-3]、D[n-2]、D[n-1]和D[n]。如上所述，相位误差信息Err0、Err90、Err180和Err270可以基于以上参考图表505(图5)和图表506(图6)所描述的条件相位检测技术而是有效的或无效的。
在图6中，决策逻辑651可以基于图表505(图5A)中的位模式(例如，100或011)来判定相位误差信息Err00、Err090、Err0180和Err0270是有效的还是无效的。例如，决策逻辑651可以检查由DFE 615提供的数据信息D输出0(例如，D[n-3]、D[n-2]、D[n-1]和D[n])的值。基于信息D输出0的值，决策逻辑651可以判定是否基于数据信息D输出0的位模式(100或011)生成了相位误差信息Err00、Err090、Err0180和Err0270中的每一个。决策逻辑651可以根据相位误差信息Err00、Err090、Err0180和Err0270(或者可替代地，相位误差信息Err00、Err090、Err0180和Err0270中的大部分)是否有效来更新相位误差信息ERR0。
如果相位误差信息Err00、Err090、Err0180和Err0270(或者替代地，相位误差信息Err00、Err090、Err0180和Err0270中的大部分)中的每一个都被判定为有效，则决策逻辑651可以基于相位误差信息Err00、Err090、Err0180和Err0270的值来计算相位误差信息ERR0。作为示例，决策逻辑651可以将大部分相位误差信息Err00、Err090、Err0180和Err0270的值选择为相位误差信息Err00的值，并将其提供给通道比例控制器652和捆绑相位误差组合器641。
果相位误差信息Err00、Err090、Err0180和Err0270(或者可替代地，相位误差信息Err00、Err090、Err0180和Err0270中的大部分)被判定为无效(例如，没有基于位模式100或011而生成)，则决策逻辑651可以从通道比例控制器652和捆绑相位误差组合器641中屏蔽相位误差信息Err00、Err090、Err0180和Err0270。这意味着相位误差信息Err00、Err090、Err0180和Err0270的值可能不会用于相位误差信息ERR0的值的下一次计算。因此，相位误差信息ERR0的当前值可以保持相同(例如，不被另外的(例如，新的)值更新)。
其他接收器通道6201、6202和6203还可以接收对应的信号VRX1、VRX2和VRX3，并生成信号V输入1、V输入2和V输入3(未示出)。每个接收器通道6201、6202和6203的DFE和决策逻辑(类似于接收器通道6200的DFE 615和决策逻辑651)可以分别提供相位误差信息ERR1、ERR2和ERR3。
相位误差信息ERR0、ERR1、ERR2和ERR3的值可以指示由CDR环路625提供的控制信息(例如，比例控制和积分控制)的调整方向(例如，递减或递增)。
如上所述，每个接收器通道6200、6201、6202和6203中的CDR环路625可以基于不同的控制信息以不同的模式进行操作，以控制时钟信号CLK0、CLK90、CLK180和CLK270的时序。例如，CDR环路625可在信号捆绑模式具有一个值(例如，高值)时在一种模式(例如，协作模式(或基于多通道的模式))下进行操作，并且可在信号捆绑模式具有另一个值(例如，低值)时在另一种模式(例如，非协作模式(或基于通道的模式))下进行操作。在任一种模式中，CDR环路625使用相位误差信息ERR0、ERR1、ERR2和ERR3(例如，在基于通道的模式中单独使用或者在基于多通道的模式中组合(协作)使用)。
在协作模式中，信号捆绑模式可以使选择器(如多路复用器655)从捆绑比例控制器642的输出中选择控制信息CTL捆绑。在此模式中，积分控制器654可以接收控制信息CTL捆绑(通过多路复用器655)并使用所述控制信息来跟踪时钟信号CLK0、CLK90、CLK180和CLK270的频率。积分控制器654的输出被提供给加法器653的输入端。也可以将控制信息CTL捆绑提供给加法器653的另一个输入端，以跟踪时钟信号CLK0、CLK90、CLK180和CLK270的相位。也将控制信息CTL通道提供给加法器653的输入端。然而，在所述协作模式中，控制信息CTL通道可以被设置为零。可替代地，控制信息CTL通道可以被设置为相对较低的值，使得可以跟踪低频信号。将加法器653的输出提供给计数器控制器656。可以基于加法器653的输出来更新计数器控制器656的内容，这是基于积分控制器654的输出和控制信息CTL捆绑。
相位插值器657可以接收由锁相环(PLL)661和延迟锁相环路(DLL)662的安排生成的时钟信号。例如，PLL 661可以基于参考时钟信号产生一对时钟信号(例如，互补时钟信号)。DLL 662可以从PLL 661接收所述一对时钟信号，并生成具有四个不同相位(例如0、90、180和270度的相位)的四种时钟信号。相位插值器657可以基于来自计数器控制器656的输出来选择0和360度之间的延迟(例如，精细延迟)。相位插值器657可以由设置相位插值器657的操作范围的多个控制位来控制。计数器控制器656可包括可进行操作以将相位插值器657保持在其操作范围内的翻转计数器。
将相位插值器657的输出提供给正交时钟发生器(QUAD GENERATOR)663，这样可基于相位插值器657的输出而生成时钟信号CLK0、CLK90、CLK180和CLK270。如上所述，DFE 615使用时钟信号CLK0、CLK90、CLK180和CLK270对输入信号(例如，V输入0)进行采样。CDR环路625可以自适应地更新控制信息CTL捆绑，以控制时钟信号CLK0、CLK90、CLK180和CLK270的时序，以便提高接收器通道6200处的信号V输入0的采样精度。在所述协作模式中，其他接收器通道6201、6202和6203也可以接收控制信息CTL通道并以类似于接收器通道6200的方式进行操作，以控制其他接收器通道6201、6202和6203中的每一个接收器通道中的时钟信号CLK0、CLK90、CLK180和CLK270的时序。
在基于通道的模式中，信号捆绑模式可以使多路复用器655从通道比例控制器652的输出中选择控制信息CTL通道。在此模式中，积分控制器654可以接收控制信息CTL通道(通过多路复用器655)并使用所述控制信息来跟踪时钟信号CLK0、CLK90、CLK180和CLK270的频率。也可以将控制信息CTL通道提供给加法器653的另一个输入端，以跟踪时钟信号CLK0、CLK90、CLK180和CLK270的相位。在基于通道的模式中，可以禁用来自捆绑比例控制器642的控制信息CTL捆绑(或者可替代地设置为零)。在基于通道的模式中，加法器653、计数器控制器656、相位插值器657和正交时钟发生器663以类似于所述协作模式的方式进行操作，以允许CDR环路625基于控制信息CTL通道来控制时钟信号CLK0、CLK90、CLK180和CLK270的时序。
如上所述，基于在条件相位检测中只能使用一个比较器的条件相位检测技术来生成相位误差信息ERR0。因此，与传统的全相位误差检测(例如，非条件相位误差检测)相比，相位误差信息ERR0可以仅提供全相位误差检测信息的一部分(例如，25％)。因此，在如本文所述的基于通道的模式中，通道比例控制器652可以使得CDR环路625的环路增益增加四倍，以实现全相位以补偿由于相位误差比较器的数量减少而造成的相位误差信息的损失(图1)。
如上所述的接收器620可以通过在DFE抽头推测被启用或禁用时分别在相位抽取和全相位检测之间无缝切换来允许多模式操作。当使用协作时钟恢复时，接收器620还可以允许通道表征而不中断数据传输。接收器通道之一可以脱机，用于在不影响接收器的性能的情况下进行表征。接收器620可以通过对交错片中的未使用的比较器进行掉电、并通过减少交错片的数量和降低数据速率来实现数据速率的低架空功率可扩展性。这确保了具有提高的功率效率(例如，在一些情况下低于大约5.7pJ/位)的较宽的操作范围(例如，从4到32千兆位/秒)。接收器620可以进一步允许多相位检测能力，如波特率(全“边缘速率”和四分之一“边缘速率”)和过度采样，以确保符合多种标准。
图7根据本文所述的一些实施例示出了采用系统(例如，电子系统)700形式的装置。系统700可以包括计算机、蜂窝电话、平板电脑、或其他电阻系统或包括在其中。如图7中所示，系统700可以包括处理器705、存储器设备720、存储器控制器730、图形控制器740、输入和输出(I/O)控制器750、显示器752、键盘754、指点设备756、至少一个天线758、连接器715、和总线760。
处理器705、存储器设备720、存储器控制器730、图形控制器740、和I/O控制器750中的每一个可以包括IC，如设备101或102(图1)。
在一些安排中，系统700没有必要包括显示器。因而，可以从系统700省去显示器752。在一些安排中，系统700没有必要包括任何天线。因而，可以从系统700省去天线758。
处理器705可以包括通用处理器或专用集成电路(ASIC)。
存储器设备720可以包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、或这些存储器设备的组合。图7示出了一个示例，其中存储器设备720是与处理器705分开的单独存储器设备。在替代性安排中，存储器设备720和处理器705可以位于同一裸片上。在这种替代性安排中，存储器设备720是处理器705中的嵌入式存储器，比如嵌入式DRAM(eDRAM)、嵌入式SRAM(eSRAM)、嵌入式闪速存储器、或另一类型的嵌入式存储器。
显示器752可以包括液晶显示器(LCD)、触摸屏(例如，电容式或电阻式触摸屏)、或另一类型的显示器。指点设备756可以包括鼠标、触控笔、或另一类型的指点设备。
I/O控制器750可以包括用于有线或无线通信(例如，通过一个或多个天线758通信)的通信模块。这种无线通信可以包括根据WiFi通信技术、高级长期演进(LTE-A)通信技术、或其他通信技术的通信。
I/O控制器750还可以包括用于允许系统700根据以下标准或规范(例如，I/O标准或规范)中的一个或多个与其他设备或系统进行通信的模块，所述标准或规范包括通用串行总线(USB)、显示端口(DP)、高分辨率多媒体接口(HDMI)、Thunderbolt(雷电)、高速外围组件互连(PCIe)以及其他规范。
连接器715可以被安排成(例如，可以包括端子，如引脚)用于允许系统700耦合至外部设备(或系统)。这可以允许系统700通过连接器715与设备(或系统)通信(例如，交换信息)。连接器715可以通过连接716(例如，总线)耦合到I/O控制器750。
连接器715、连接716以及至少一部分总线760可以包括符合USB、DP、HDMI、Thunderbolt、PCIe和其他规范中的至少一项的导线。
I/O控制器750可以包括具有接收器(Rx)772和发射器(Tx)774的收发器(Tx/Rx)770a。发射器774可以操作I/O控制器750从I/O控制器750向系统700的另一零件或向耦合至连接器715的外部设备(或系统)发射信息。接收器772可以运行以允许I/O控制器750从系统700的另一零件或从耦合至连接器715的外部设备(或系统)接收信息。接收器772可以包括以上参考图1至图6描述的任何接收器。
如图7中所示，处理器705、存储器设备720、存储器控制器730、和图形控制器740可以分别包括收发器770b、770c、770d、和770e，从而允许这些组件中的每一个通过其对应的收发器发射和接收信息。收发器770b、770c、770d、和770e中的至少一个可以与收发器770a类似或完全相同。因此，收发器770b、770c、770d、和770e中的至少一个可以包括与接收器772类似或完全相同的接收器。例如，收发器770a、770b、770c、770d和770e中的至少一个可以包括接收器，所述接收器可被安排成用于允许处理器705、存储器设备720、存储器控制器730和图形控制器740中的至少一个接收来自系统700的另一部分或来自耦合到连接器715的外部设备(或系统)的信息(例如，信号)。
图7示出了被彼此分开安排的系统700的组件作为示例。例如，处理器705、存储器设备720、存储器控制器730、图形控制器740、和I/O控制器750中的每一个可以位于单独裸片(例如，半导体裸片或IC芯片)上。在一些安排中，系统700的两个或更多个组件(例如，处理器705、存储器设备720、图形控制器740、和I/O控制器750)可以位于形成片上系统(SoC)的同一裸片(例如，同一IC芯片)上。
图8根据本文所述的一些实施例示出了运行接收器的方法800的流程图。方法800中使用的接收器可以包括以上参照图1至图7描述的任何接收器。
如图8所示，方法800的活动810可包括在DFE处接收输入信号。所述DFE可以包含在接收器中。活动820可包括基于时钟信号的时序对所述输入信号进行采样以提供数据信息。活动830可以包括基于所述数据信息的三个连续位的值而有条件地获得相位误差信息。活动840可以包括基于所述相位误差信息来控制所述时钟信号的时序。
相对于图8中所示的活动810、820、830和840，方法800可以包括更少或更多的活动。例如，方法800可以包括参考图1至图7描述的任何DFE和接收器的活动和操作。
对上文所述的装置(例如，包括接收器120、220和620、DFE 415和系统700的装置100)和方法(例如，方法800，以及接收器120、220和620、DFE 415和系统700的运行)旨在提供对不同实施例的结构的总体理解，并且不旨在提供对可能利用在此所述的结构的装置的所有元件和特征的完整描述。
上文所述的装置和方法可以包括高速计算机、通信和信号处理电路、单处理器模块或多处理器模块、单嵌入式处理器或多嵌入式处理器、多核处理器、消息信息开关、和专用模块(包括多层多芯片模块)，或包括在其中。此类装置可以进一步作为各种其他装置(例如，电子系统)的子组件被包括，比如电势、蜂窝电话、个人计算机(例如，膝上计算机、台式计算机、手持计算机等)、平板电脑(例如，平板计算机)、工作站、无线电、视频播放器、音频播放器(例如，MP3(运动图片专家组音频层面3)播放器)、车辆、医疗设备(例如，心脏监视器、血压监视器等)、机顶盒、以及其他的。
附加说明与示例
示例1包括主题(比如设备、电路装置或电子系统装置、或机器)，所述主题包括：输入端，所述输入端用于接收输入信号；附加输入端，所述附加输入端用于接收具有不同相位的时钟信号以对所述输入信号进行采样；以及决策反馈均衡器(DFE)，具有DFE片，所述DFE片包括：多个数据比较器，用于基于对所述输入信号的所述采样来提供数据信息；以及多个相位误差比较器，用于提供与对所述输入信号的采样相关联的相位误差信息，其中，所述DFE片的相位误差比较器数量不大于所述DFE片的数据比较器数量。
在示例2中，如示例1所述的主题可以可选地包括：其中，所述DFE片的相位误差比较器数量小于所述DFE片的数据比较器数量。
在示例3中，如示例1所述的的主题可以可选地包括：其中，所述DFE片的相位误差比较器数量等于所述DFE片的数据比较器数量的一半。
在示例4中，如示例1所述的主题可以可选地包括：其中，所述DFE片中的每一个仅包括所述相位误差比较器之一。
在示例5中，如示例4所述的主题可以可选地包括：其中，所述相位误差比较器中的每一个被安排成用于基于所述数据信息的三个连续位的值来提供所述相位误差信息的一部分。
在示例6中，如示例1所述的主题可以可选地包括：其中，所述DFE包括多个抽头，所述多个抽头包括推测的第一抽头。
在示例7中，如示例1所述的主题可以可选地包括：其中，所述时钟信号包括正交时钟信号。
示例8包括主题(比如设备、电路装置或电子系统装置、或机器)，所述主题包括：接收器通道，所述接收器通道中的每一个包括决策反馈均衡器，所述决策反馈均衡器用于对输入信号进行采样以提供与用于对所述输入信号进行采样的时钟信号相关联的数据信息和相位误差信息；组合器，所述组合器用于对来自所述接收器通道中的每一个的所述相位误差信息进行组合以提供捆绑相位误差信息；以及控制器，所述控制器用于向所述接收器通道中的每一个提供基于所述捆绑相位误差信息生成的控制信息以控制所述时钟信号的时序。
在示例9中，如示例8所述的主题可以可选地包括：其中，所述接收器通道中的每一个包括用于基于所述控制信息来调整所述时钟信号的相位的时钟-数据恢复环路。
在示例10中，如示例8所述的主题可以可选地包括：其中，所述接收器通道中的每一个包括：通道比例控制器，所述通道比例控制器用于基于所述相位误差信息提供附加控制信息；以及选择器，所述选择器用于选择基于所述捆绑相位误差信息而生成的所述控制信息以及所述附加控制信息之一以产生所选控制信息，以便基于所述所选控制信息来控制所述时钟信号的所述时序。
在示例11中，如示例10所述的主题可以可选地包括：其中，所述通道比例控制器被安排成用于在所述选择器选择所述附加控制信息的情况下将所述时钟-数据恢复环路的环路增益提高四倍。
在示例12中，如示例8所述的主题可以可选地包括：其中，所述接收器通道中的每一个的所述决策反馈均衡器(DFE)包括具有用于提供所述数据信息的数据比较器的DFE片，并且所述DFE片中的每一个仅包括一个用于提供所述相位误差信息的一部分的相位误差比较器。
示例13包括主题(比如设备、电路装置或电子系统装置、或机器)，所述主题包括：电路板上的导线，第一设备，所述第一设备耦合到所述导线，以及第二设备，所述第二设备耦合到所述导线，所述第二设备包括用于接收由所述第一设备在所述导线上发射的信号的接收器，所述接收器包括具有DFE片的决策反馈均衡器(DFE)，所述DFE片包括用于基于对所述信号之一的采样而提供数据信息的多个数据比较器以及用于提供与在所述采样中使用的时钟信号相关联的相位误差信息的多个相位误差比较器，其中，所述DFE片中的相位误差比较器数量小于所述DFE片的数据比较器数量。
在示例14中，如示例13所述的主题可以可选地包括：其中，所述DFE片中的每一个仅包括所述相位误差比较器之一。
在示例15中，如示例13所述的主题可以可选地包括：其中，所述设备之一包括集成电路芯片。
在示例16中，如示例13所述的主题可以可选地包括：其中，所述导线符合以下各项中的至少一项：通用串行总线(USB)、显示端口(DP)、高清多媒体接口(HDMI)、Thunderbolt和高速外围组件互连(PCIe)规范。
示例17包括主题，所述主题包括一种运行接收器的方法，所述方法包括：在决策反馈均衡器处接收输入信号，基于时钟信号的时序对所述输入信号进行采样以提供数据信息，基于所述数据信息的三个连续位的值而有条件地获得相位误差信息，以及基于所述相位误差信息来控制所述时钟信号的时序。
在示例18中，如示例17所述的主题可以可选地包括：其中，有条件地获得所述相位误差信息包括在以下情况下获得所述相位误差信息：所述三个连续位中的第一位具有第一值，所述三个连续位中的第二位具有第二值，以及所述三个连续位中的第三位具有所述第二个值，并且在对所述第二位和所述第三位进行采样之前对所述第一位进行采样。
在示例19中，如示例17所述的主题可以可选地包括：其中，有条件地获得所述相位误差信息包括在以下情况下获得所述相位误差信息：所述三个连续位中的第一位具有第一值，所述三个连续位中的第二位具有所述第一值，以及第三位具有第二值，并且在对所述第二位和第三位进行采样之前对所述第一位进行采样。
在示例20中，如示例17所述的主题可以可选地包括：在另一个决策反馈均衡器处接收附加输入信号；基于所述时钟信号的时序对所述附加输入信号进行采样以提供附加数据信息，基于所述附加数据信息的三个连续位的值而有条件地获得附加相位误差信息，并且在基于所述相位误差信息而生成的控制信息以及所述附加相位误差信息的基础上控制所述时钟信号的时序。
如示例1至示例20所述的主题可以被组合为任意的组合。
上文描述和附图示展示了一些实施例，用于使本领域的技术人员能够实践本发明的实施例。其他实施例可以合并结构、逻辑、电、过程和其他改变。示例仅代表可能的变化。一些实施例的部分和特征可以包括在其他实施例的那些部分和特征中、或替代其他实施例的那些部分和特征。对本领域技术人员而言，在阅读和理解了以上说明之后，许多其他的实施例都将是明显的。因此，各实施例的范围由所附权利要求书、连同这样的权利要求书有权获得的等效物的全部范围来确定。
提供本摘要以允许读者断定本技术披露的本质和主旨。基于其将不被用于限制或者解释权利要求书的范围或者含义的理解提交所述摘要。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表一个单独的实施例。

Claims (20)

1.一种电路装置，包括：
输入，所述输入用于接收输入信号；
附加输入，所述附加输入用于接收具有不同相位的时钟信号以对所述输入信号进行采样；以及
决策反馈均衡器(DFE)，具有DFE片，所述DFE片包括用于基于对所述输入信号的所述采样来提供数据信息的数据比较器、以及用于提供与对所述输入信号的所述采样相关联的相位误差信息的相位误差比较器，其中，所述DFE片的相位误差比较器的数量不大于所述DFE片的数据比较器的数量。
2.如权利要求1所述的装置，其中，所述DFE片的相位误差比较器的数量小于所述DFE片的数据比较器的数量。
3.如权利要求1所述的装置，其中，所述DFE片的相位误差比较器的数量等于所述DFE片的数据比较器的数量的一半。
4.如权利要求1所述的装置，其中，所述DFE片中的每一个仅包括所述相位误差比较器中的一个。
5.如权利要求4所述的装置，其中，所述相位误差比较器中的每一个被安排成用于基于所述数据信息的三个连续位的值来提供所述相位误差信息的一部分。
6.如权利要求1所述的装置，其中，所述DFE包括多个抽头，所述多个抽头包括推测性第一抽头。
7.如权利要求1所述的装置，其中，所述时钟信号包括正交时钟信号。
8.一种电路装置，包括：
接收器通道，所述接收器通道中的每一个包括决策反馈均衡器，所述决策反馈均衡器用于对输入信号进行采样以提供与用于对所述输入信号进行采样的时钟信号相关联的数据信息和相位误差信息；
组合器，所述组合器用于对来自所述接收器通道中的每一个的所述相位误差信息进行组合以提供捆绑相位误差信息；以及
控制器，所述控制器用于向所述接收器通道中的每一个提供控制信息以控制所述时钟信号的时序，所述控制信息是基于所述捆绑相位误差信息生成的。
9.如权利要求8所述的装置，其中，所述接收器通道中的每一个包括用于基于所述控制信息来调整所述时钟信号的相位的时钟-数据恢复环路。
10.如权利要求8所述的装置，其中，所述接收器通道中的每一个包括：
通道比例控制器，所述通道比例控制器用于基于所述相位误差信息提供附加控制信息；以及
选择器，所述选择器用于选择基于所述捆绑相位误差信息而生成的所述控制信息与所述附加控制信息中的一者以产生所选控制信息，以便基于所述所选控制信息来控制所述时钟信号的所述时序。
11.如权利要求10所述的装置，其中，所述通道比例控制器被安排成用于在所述选择器选择所述附加控制信息的情况下将所述时钟-数据恢复环路的环路增益提高四倍。
12.如权利要求8所述的装置，其中，所述接收器通道中的每一个的所述决策反馈均衡器(DFE)包括具有用于提供所述数据信息的数据比较器的DFE片，并且所述DFE片中的每一个仅包括一个用于提供所述相位误差信息的一部分的相位误差比较器。
13.一种电子系统，包括：
电路板上的导线；
第一器件，所述第一器件耦合到所述导线；以及
第二器件，所述第二器件耦合到所述导线，所述第二器件包括用于接收由所述第一器件在所述导线上传送的信号的接收器，所述接收器包括具有DFE片的决策反馈均衡器(DFE)，所述DFE片包括用于基于对所述输入信号之一的采样而提供数据信息的数据比较器以及用于提供与在所述采样中使用的时钟信号相关联的相位误差信息的相位误差比较器，其中，所述DFE片中的相位误差比较器的数量小于所述DFE片的数据比较器的数量。
14.如权利要求13所述的电子系统，其中，所述DFE片中的每一个仅包括所述相位误差比较器中的一个。
15.如权利要求13所述的电子系统，其中，所述器件中的一个包括集成电路芯片。
16.如权利要求13所述的电子系统，其中，所述导线遵循以下各项中的至少一项：通用串行总线(USB)、显示端口(DP)、高清多媒体接口(HDMI)、Thunderbolt和高速外围组件互连(PCIe)规范。
17.一种操作电子装置的方法，所述方法包括：
在决策反馈均衡器处接收输入信号；
基于时钟信号的时序对所述输入信号进行采样以提供数据信息；
基于所述数据信息的三个连续位的值而有条件地获得相位误差信息；以及
基于所述相位误差信息来控制所述时钟信号的时序。
18.如权利要求17所述的方法，其中，有条件地获得所述相位误差信息包括在以下情况下获得所述相位误差信息：
所述三个连续位中的第一位具有第一值；
所述三个连续位中的第二位具有第二值；以及
所述三个连续位中的第三位具有所述第二值，并且对所述第二位和所述第三位被采样之前所述第一位被采样。
19.如权利要求17所述的方法，其中，有条件地获得所述相位误差信息包括在以下情况下获得所述相位误差信息：
所述三个连续位中的第一位具有第一值；
所述三个连续位中的第二位具有所述第一值；以及
第三位具有第二值，并且在所述第二位和第三位被采样之前所述第一位被采样。
20.如权利要求17所述的方法，进一步包括：
在另一个决策反馈均衡器处接收附加输入信号；
基于所述时钟信号的时序对所述附加输入信号进行采样以提供附加数据信息；
基于所述附加数据信息的三个连续位的值而有条件地获得附加相位误差信息；以及
基于控制信息以及所述附加相位误差信息来控制所述时钟信号的时序，所述控制信息是基于所述相位误差信息生成的。
CN201580062764.6A 2014-12-17 2015-11-06 具有协作时序恢复的有线接收器电路 Expired - Fee Related CN107005396B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/573,343 US9374250B1 (en) 2014-12-17 2014-12-17 Wireline receiver circuitry having collaborative timing recovery
US14/573,343 2014-12-17
PCT/US2015/059488 WO2016099692A1 (en) 2014-12-17 2015-11-06 Wireline receiver circuitry having collaborative timing recovery

Publications (2)

Publication Number Publication Date
CN107005396A true CN107005396A (zh) 2017-08-01
CN107005396B CN107005396B (zh) 2020-08-07

Family

ID=56118383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580062764.6A Expired - Fee Related CN107005396B (zh) 2014-12-17 2015-11-06 具有协作时序恢复的有线接收器电路

Country Status (3)

Country Link
US (2) US9374250B1 (zh)
CN (1) CN107005396B (zh)
WO (1) WO2016099692A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193525A (zh) * 2018-10-25 2020-05-22 达尔科技股份有限公司 多路径时钟及数据恢复
TWI722506B (zh) * 2019-04-04 2021-03-21 大陸商智原微電子（蘇州）有限公司 用來進行決策反饋等化器自適應控制之裝置
CN113141181A (zh) * 2020-01-17 2021-07-20 中国电子科技集团公司第二十四研究所 时钟数据恢复电路的数字控制电路及时钟数据恢复电路

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
CN104995612B (zh) 2013-01-17 2020-01-03 康杜实验室公司 低同步开关噪声芯片间通信方法和系统
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
WO2014210074A1 (en) 2013-06-25 2014-12-31 Kandou Labs SA Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
CN110266615B (zh) 2014-02-02 2022-04-29 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101943048B1 (ko) 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
EP3175592B1 (en) 2014-08-01 2021-12-29 Kandou Labs S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US9374250B1 (en) 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
WO2016210445A1 (en) 2015-06-26 2016-12-29 Kandou Labs, S.A. High speed communications system
US9832009B2 (en) 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10003315B2 (en) 2016-01-25 2018-06-19 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
US10056903B2 (en) 2016-04-28 2018-08-21 Kandou Labs, S.A. Low power multilevel driver
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US9935800B1 (en) * 2016-10-04 2018-04-03 Credo Technology Group Limited Reduced complexity precomputation for decision feedback equalizer
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10110266B2 (en) * 2016-12-26 2018-10-23 SK Hynix Inc. Symbol interference cancellation circuit and system including the same
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10164805B1 (en) 2017-08-29 2018-12-25 Micron Technology, Inc. Characterization of decision feedback equalizer taps
US10347283B2 (en) * 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
KR102445856B1 (ko) 2018-06-12 2022-09-21 칸도우 랩스 에스에이 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로
US10673443B1 (en) 2019-04-08 2020-06-02 Kandou Labs, S.A. Multi-ring cross-coupled voltage-controlled oscillator
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10700846B1 (en) * 2019-04-16 2020-06-30 Nvidia Corp. Clock data recovery convergence using signed timing injection
KR102674031B1 (ko) 2019-05-13 2024-06-12 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 그 동작 방법
US10728059B1 (en) 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
US20220157222A1 (en) * 2020-11-19 2022-05-19 Texas Instruments Incorporated Rate-dependent switchable equalizers for display devices
CN112416055A (zh) * 2020-11-20 2021-02-26 海光信息技术股份有限公司 多核cpu的时钟管理方法、装置、电子设备及存储介质
US11483184B2 (en) * 2020-12-11 2022-10-25 Intel Corporation Multi pulse amplitude modulation signaling decision feedback equalizer having power differentiating modes and tap-weight re-configuration
US20220200781A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Wide-range inductor-based delay-cell and area efficient termination switch control
US11477004B1 (en) 2021-03-23 2022-10-18 Nvidia Corp. Clock data recovery convergence in modulated partial response systems
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11356304B1 (en) * 2021-07-09 2022-06-07 Cadence Design Systems, Inc. Quarter-rate data sampling with loop-unrolled decision feedback equalization
KR20230073910A (ko) * 2021-11-19 2023-05-26 에스케이하이닉스 주식회사 멀티레벨 신호를 수신하는 수신기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301665A (zh) * 2009-02-06 2011-12-28 国际商业机器公司 用于面积和功耗减少的dfe的电路和方法
US20120192023A1 (en) * 2011-01-26 2012-07-26 Texas Instruments Incorporated Clock Data Recovery System
US8472515B1 (en) * 2011-07-19 2013-06-25 Xilinx, Inc. Clock and data recovery circuit with decision feedback equalization
CN103916103A (zh) * 2013-01-09 2014-07-09 Lsi公司 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗
US20140286381A1 (en) * 2013-03-22 2014-09-25 Fujitsu Limited Receiver circuit and semiconductor integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US7224911B2 (en) * 2001-06-07 2007-05-29 Jds Uniphase Corporation Adaptive distortion compensation in optical fiber communication networks
US8184686B2 (en) * 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US7715474B2 (en) * 2007-02-07 2010-05-11 International Business Machines Corporation Decision feedback equalizer (DFE) architecture
JP4652393B2 (ja) * 2007-12-04 2011-03-16 富士通株式会社 受信装置、受信方法
KR100965767B1 (ko) * 2008-09-08 2010-06-24 주식회사 하이닉스반도체 클럭 복원 회로를 구비하는 결정 피드백 등화기 및 클럭 복원 방법
US8248107B2 (en) * 2010-03-11 2012-08-21 Altera Corporation High-speed differential comparator circuitry with accurately adjustable threshold
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8923382B2 (en) * 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
EP2839582A4 (en) * 2012-04-19 2015-12-16 Intel Corp RECOVERING UNAUTHORIZED CLOCK DATA FOR SERIAL I / O RECEIVER
US8917762B2 (en) * 2012-06-01 2014-12-23 International Business Machines Corporation Receiver with four-slice decision feedback equalizer
US9367385B2 (en) * 2013-03-12 2016-06-14 Marvell World Trade Ltd. High speed serial data receiver architecture with dual error comparators
JP6032080B2 (ja) * 2013-03-22 2016-11-24 富士通株式会社 受信回路及び受信回路の制御方法
US9742689B1 (en) * 2013-12-27 2017-08-22 Inphi Corporation Channel negotiation for a high speed link
US9374250B1 (en) 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301665A (zh) * 2009-02-06 2011-12-28 国际商业机器公司 用于面积和功耗减少的dfe的电路和方法
US20120192023A1 (en) * 2011-01-26 2012-07-26 Texas Instruments Incorporated Clock Data Recovery System
US8472515B1 (en) * 2011-07-19 2013-06-25 Xilinx, Inc. Clock and data recovery circuit with decision feedback equalization
CN103916103A (zh) * 2013-01-09 2014-07-09 Lsi公司 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗
US20140286381A1 (en) * 2013-03-22 2014-09-25 Fujitsu Limited Receiver circuit and semiconductor integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193525A (zh) * 2018-10-25 2020-05-22 达尔科技股份有限公司 多路径时钟及数据恢复
CN111193525B (zh) * 2018-10-25 2022-05-17 达尔科技股份有限公司 多路径时钟及数据恢复
TWI722506B (zh) * 2019-04-04 2021-03-21 大陸商智原微電子（蘇州）有限公司 用來進行決策反饋等化器自適應控制之裝置
CN113141181A (zh) * 2020-01-17 2021-07-20 中国电子科技集团公司第二十四研究所 时钟数据恢复电路的数字控制电路及时钟数据恢复电路
CN113141181B (zh) * 2020-01-17 2022-06-14 中国电子科技集团公司第二十四研究所 时钟数据恢复电路的数字控制电路及时钟数据恢复电路

Also Published As

Publication number Publication date
WO2016099692A1 (en) 2016-06-23
US20160301548A1 (en) 2016-10-13
US9794089B2 (en) 2017-10-17
US9374250B1 (en) 2016-06-21
CN107005396B (zh) 2020-08-07
US20160182259A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN107005396A (zh) 具有协作时序恢复的有线接收器电路
KR102312213B1 (ko) 다중와이어 스큐를 측정 및 정정하기 위한 방법
US9148198B1 (en) Programmable pre-emphasis circuit for MIPI C-PHY
US10374785B2 (en) Clock phase adjustment using clock and data recovery scheme
CN104281553A (zh) 交叉dfe抽头加权的适配
CN107026658B (zh) M进制脉冲幅度调制数字均衡器
CN107104742A (zh) 一种面向并行多通道无线信道测量的校准方法及其系统
US10708093B2 (en) Supply voltage adaptation via decision feedback equalizer
TWM449413U (zh) 用於時序恢復之設備及系統
CN102638282B (zh) 传输接口的阻抗与增益补偿装置与方法
CN104881390A (zh) 通过串行并行总线相互转换以减少线缆数量的方法
CN102882817A (zh) 均衡电路、数据传输系统和均衡方法
CN218734353U (zh) 数据接口装置、传感器系统和数据采集设备
CN106063181B (zh) 接收机电路和在接收机电路上操作的方法
WO2017172147A1 (en) Un-sampled decision feedback equalizer including configurable loop delay
US20220141054A1 (en) Decision feedback equalizer and a device including the same
CN114079600A (zh) 执行自适应均衡的接收器电路和包括该接收器电路的系统
CN103888147A (zh) 一种串行转并行转换电路和转换器以及转换系统
TW202019092A (zh) C-phy接收器均衡
EP3353562A1 (en) Asynchronous on-die eye scope
JP2017513307A (ja) Ｎ階乗またはｃｃｉ拡張を用いた誤り訂正符号を使用するための方法
TWI822732B (zh) 獨立配對的3相眼圖取樣電路
EP4199440A1 (en) Scalable receiver architecture for silicon photonic links
WO2023108461A1 (en) Dynamic display serial interface physical layer interface configuration change
US10157161B2 (en) Conditional embedding of dynamically shielded information on a bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200807

Termination date: 20201106

CF01 Termination of patent right due to non-payment of annual fee