CN103916103A - 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗 - Google Patents

高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗 Download PDF

Info

Publication number
CN103916103A
CN103916103A CN201310007189.2A CN201310007189A CN103916103A CN 103916103 A CN103916103 A CN 103916103A CN 201310007189 A CN201310007189 A CN 201310007189A CN 103916103 A CN103916103 A CN 103916103A
Authority
CN
China
Prior art keywords
signal
circuit
input signal
frequency
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310007189.2A
Other languages
English (en)
Inventor
詹三一
刘天伟
陈二柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Priority to CN201310007189.2A priority Critical patent/CN103916103A/zh
Priority to US13/775,501 priority patent/US9252928B2/en
Publication of CN103916103A publication Critical patent/CN103916103A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一种高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗。一种装置包括一第一信号损耗电路，一第二信号损耗电路以及一门电路。第一信号损耗电路可被配置为(i)接收包含一系列数据的输入信号以及(ii)当该输入信号操作在第一频率范围内时产生第一指示信号。第二信号损耗电路可被配置为(i)接收该输入信号以及(ii)当该输入信号操作在第二频率范围内时产生第二指示信号。该门电路可被配置为响应于该第一指示信号或该第二指示信号有效，产生一输出信号。

Description

高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗
技术领域
本发明通常涉及数据传输，更具体地涉及一种用于实现在高速率串化器/解串化器应用中的接收器上的信号检测器的超宽带损耗的方法和/或装置。 
背景技术
传统串行器和解串器电路(串化器/解串化器)通常用于穿过有损耗的信道而传输高速率并行数据。对于一高速率并行数据集，当数据集通过不同路径被发送时，定时或同步是难以实现的。 
由于这个原因，并行数据可首先在发射机中被转换成串行数据。然后发射机将使用特定相位通过一有损耗信道发送该串行数据到一个远端接收机。接收器将该衰减后的输入信号放大。放大后的信号由清洁时钟进行抽样去除噪声。接收信号的相位与明确定义的时钟相位对齐。接收的串行信号随后被转换成为并行数字信号。信道通常由印刷电路板上的传输线路构成。数据速率越高，信道越长，损耗越大。 
传统途径通常是实现一个发射机中的预加重电路以及接收机中的线性均衡器和判决反馈均衡器(DFE)。预加重和均衡电路构建在串化器/解串化器中去除符号间干扰(ISI)。 
均衡器电路实施在接收机中倾向于使用大量功率。如果在接收机中没有实际数据接收，均衡器电路可能掉电以节省功率，这需要一个电路来确定接收信号的有效性。总的来说，具有这种功能的电路称为信号损耗检测器(LOS)。传统途径是在接收机上实现信号损失检测器来连续监听信道数据和链路状态。如果信号损耗检测器的输出是高的(或是有效的)，发送指示信息指示信道数据损耗或接收信号太弱以至于不能加电接收机中的其他信号处理电路。 
信号损耗检测器包括一线性放大器以放大接收数据，一整流器将放大的AC信号转换为DC电压，一比较器将整流后的DC电压与一参考电压比较。比较器的输出被发送到串化器/解串化器的数据控制中心。对于数据通信，由串化器/解串化器处理的数据速率从几Gbps到30Gbps。根据设计演变，数据速率倾向于连续增加。 
使信号损耗电路从噪声中区分出显著衰减的信号很有挑战性。随着CMOS 技术的进步，供给电压按比例减小，但数据速率趋于增加。穿过电路板的衰减按比例地减少了数据速率。总的效果是，特征尺寸越小，供给电压越低，操作速度越快并且衰减越大，远程接收机的远端信号的幅度减少。信号对噪声比(SNR)也减少。因此，LOS电路的灵敏度需要提高。由于接收数据可以处于任何频率范围(从100Mbps到30Gbps)，LOS电路需要保持一超宽带带宽。 
名称为《时钟数据恢复电路的信号损耗检测器》的美国专利US6377082公开了使用时钟和数据恢复(CDR)电路检测信号损耗。这种方法的一个缺点是对CDR判决电路功能的依赖性。CDR判决电路功能的先决条件是输入信号幅度必须足够大。这样一种方法是功耗大，这是因为接收机中的许多块都需要通电。 
名称为《用于检测N个信号抽样的真平均的装置和方法》的美国专利US4868470公开了一种两相技术中的平均检测器，其使用输入电容C，输出电容nC以及多个二极管。这样的结构不能用于低电压CMOS过程。 
名称为《用于高速串化器/解串化器的信号检测器》的美国专利US7102392公开了一种改进的信号检测器，使用峰化放大器同时放大差分接收信号和差分参考电压。主要缺点是这种方法由于峰化放大器的功率消耗而消耗大量功率。另一个问题是来自峰化放大器的参考电压增益是一个DC增益。输入信号增益是大信号AC增益。来自这两个峰化放大器的增益不能精确匹配。 
最好是实现能够在高速率串化器/解串化器应用中的接收器上的信号检测器的超宽带损耗。 
发明内容
本发明涉及一种装置，包括第一信号损耗电路，第二信号损耗电路和门电路。该第一信号损耗电路可被配置为：(i)接收包含一系列数据的一输入信号，和(ii)当输入信号操作在第一频率范围内时，产生一第一指示信号。该第二信号损耗电路可被配置为：(i)接收该输入信号，和(ii)当该输入信号操作在第二频率范围内时，产生一第二指示信号。门电路可被配置为响应于该第一指示信号或该第二指示信号有效时，产生一输出信号。在一个实施例中，可以应用三个或以上的信号损耗电路。 
本发明的特点和优势，是其提供的信号检测器能够：(i)在一接收机检测信号损耗，(ii)操作在一超宽带范围内，(iii)与串化器/解串化器一起操作，(iv)并行实现多个RXLOS电路，(v)对于特定输入频率范围最大化每个子RXLOS块，(vi)根据单个RXLOS块的输出确定最终RXLOS数字输出，和/或(v)易 于实现。 
附图说明
本发明的这些和其他特点和优势将从随后的详细描述和所附的权利要求和附图中显而易见，其中： 
图1是本发明的一个实施例的框图； 
图2是图1的单个电路的框图； 
图3是CML缓冲器和峰值检测器的细节图； 
图4是参考偏移电路的电路图； 
图5是具有增压增益的比较器的示意图； 
图6是接收前端的框图；以及 
图7是本发明的各种信号的波形图。 
具体实施方式
本发明的示范实施方式通常涉及一可用于高速数据链路中指示接收信道上的数据的存在和/或缺失的CMOS信号检测器。本发明的实施方式可在高速串化器/解串化器接收机中心中实现信号损耗检测器，其能够确定在超宽带带宽范围内接收的数据的有效性。 
参见图1，示出了根据本发明的一个实施方式的电路100的框图。电路100通常包括几个块(或电路)110a-110n以及块(或电路)112。电路110a-110n可实现为接收/损耗电路。电路112可实现为一个门，例如逻辑与门。电路100可接收一信号(例如IN)并呈现一信号(例如OUT)。信号IN可代表输入信号。信号IN可以是包括一系列数据的输入信号。包含在信号IN中的数据可操作在各种频率。信号OUT可代表输出信号。 
电路110a-110n的每个可接收信号IN。电路110a可呈现一信号(例如DOUT1)，电路110b可呈现一信号(例如DOUT2)，且电路110n可呈现一信号(例如DOUTn)。电路112可确定一个或更多电路110a-110n是否呈现对应的输出信号DOUT1，DOUT2，DOUTn。信号OUT可代表一综合输出，指示当一个或更多电路110a-110n已经检测到特定频率范围上呈现的信号。例如， 
如果电路110a-110n的任意一个检测到数据，则信号OUT通常指示数据的存在。电路110a-110n的每个可被最优化(或被校准)以检测在特定频率范围上信号IN上的有效性。 
电路100通常包括n(例如大于1的整数)个子RXLOS电路110a-110n，通常它们并行操作。所实现的电路110a-110n的特定数目可以变化以符合特定 实施方式的设计标准。例如，RXLOS电路110a-110n的一个可被设计成检测具有大概100Mbps到4Gbps速率的数据。电路110a-110n中的另一个可被设计成检测具有大概3Gbps到8Gbps速率的数据。电路110a-110n中的另一个可被设计成检测具有最高输入数据速率的数据，例如高于8Gbps。如果电路110a-110n中的任一个指示输入信号是有效的(例如存在)，最终数字输出将是有效的(例如存在)。使用这样的多检测器方法，可实现超宽带RXLOS。 
使用当前技术，几乎不可能实现设计一个具有超宽带带宽(例如从100Mbps到30Gbps)的信号损耗电路。然而，电路100提供了一种具有多个单独RXLOS电路110a-110n的设计，每个操作在特定频带(例如从100Mbps到2Gbps，从6Gbps到10Gbps等)内。 
为了减少低频带操作(例如从100Mbps到2Gbps)的功率消耗，电路100的设计可被简化以将功率减少到最低。为进一步节省硅面积，如果电路100应用到更高频率范围，可将整流器块中(将连同图2和图3更详细地讨论)的电容减少到最低。以这样的方式，总的设计可被优化在合理面积和/或功率消耗目标以内。电路100通常检测的带宽可被扩展覆盖100Mbps到30Gbps或更高的范围内。 
参考图2，示出了其中一个RXLOS电路(例如110a)的框图。电路110a通常包括块(或电路)120，块(或电路)122和块(或电路)124。电路120可以放大器电路实现。电路122可以整流器/峰值检测器电路实现。电路124可以比较器电路实现。信号IN被分成多个差分信号组分(例如IN(RXP)和IN(RXN))。电路120可以线性放大器实现。电路120可放大输入信号RXP和RXN以产生信号VCMS(例如一放大后的差分AC信号)。整流器电路122可将信号VCMS转换为DC值(例如VPK)。比较器电路124将整流后的DC值VPK与一固定参考值(例如VREFP)相比。信号VCMS还可以提供给比较器124的其他输入。信号VCMS与一固定参考值(例如VREFN)相比。参考电压VREFP和VREFN通常被设计成可调整的以支持不同应用。参考电压VREFP和VREFN可由参考偏移电路产生(将连同图3进行说明)。 
参考图3，示出了电路110a以及电路126的详细图。电路126可以参考偏移电路实现。CML缓冲器电路120通常包括电阻R1、电阻R2、晶体管M1、晶体管M2以及晶体管M3。峰值检测器电路122通常包括晶体管M5、晶体管M6、晶体管M7和电容CPD。在一个示例中，晶体管M1，M2，M3，M5，M6，M7可以NMOS晶体管实现。 
晶体管M6，M7可被配置成通过高于一门限电压的电压。输入到晶体管M6和M7的门的输入信号通常是差分信号。信号(例如VBN)可被提供给晶体管M3和/或晶体管M5。信号VBN可以是从参考偏移电路126接收的偏移电压。在信号周期的一半，至晶体管M7的门的输入是高，并且至晶体管M6的门的输入是低。因此，在信号周期的前一半，晶体管M6一般是开的，但是晶体管M7一般是关闭的。在另一半周期中，晶体管M6将一般被关闭且晶体管M7被打开。为了检测输入信号的包络，这类似于整流之后的AM解调器操作，使用一RC低通滤波器检测信号包络。晶体管M5和电容CPD示出了怎样实现这样一个RC低通滤波器的例子。RC滤波器的拐点频率可根据所设计的频率范围设定。例如，为实现100Mbps到4Gbps的范围，电容CPD将具有4pF的值。为实现3Gbps到8Gbps的范围，电容CPD将具有2pF的值。为实现高于8Gbps的范围，电容CPD可具有1pF的值。然而，电容CPD的特定值对于电路110a-110n的每个是变化的，以满足特定实施方式的设计标准。 
多晶硅电阻器和/或聚电流可用于放大器120(将连同图4做更详细说明)。输出共模电压通常受供电变量的影响。输出共模电压的变量可直接影响整流后的DC电压VCMS。为减少输出共模电压的负面影响，输出共模电压从VPK中去除掉。 
参考图4，示出了参考偏移电压电路126的详细图。示出参考偏移电压电路126包括晶体管MB1、晶体管MB2、晶体管MB3、放大器160、晶体管MB4、电阻R1a、电阻R2a、电阻R3a、电阻R4a、电阻R5、电阻R6、晶体管Q1和晶体管Q2。电阻R4a、R5和R6构成用于产生信号VREFP和/或VREFN的分频网络。电阻R1a，R2a，R4a，R4a，R5和/或R6可实现为多晶硅电阻器。聚电流(例如I_POLY)等同于流经MB3和MB4的恒定频带间隙电压和多晶硅电阻的比率，聚电流从参考偏移块产生。 
参考图5，电路124一般包括多个晶体管M8-M23。如图4所示，为跟踪供电电压变量，输入参考值VREFP和VREFN通常由电阻分压器产生。在示范实施方式中，示出了一个四输入比较器。晶体管M13和M14可交叉耦合而提供负阻抗，它将从晶体管M12和/或M15抵消相对较小的正阻抗以增强比较器电路124的DC增益。 
参考图6，示出了表明由电路100接收的差分信号的接收机前端。信号RXP和/或RXN可是AC耦合(例如通过电容162和/或164)到电路100和/或电路170，和/或电路172。信号RX中的共模电压可在AC耦合电容之后产生，以使 随后的电路能够进一步处理这些接收的信号。在高速串化器/解串化器架构中，AC耦合电容162和/或164之后的信号被并行发送到电压控制放大器(VGA)172和RXLOS电路100。 
连同图1进行说明，电路100可并行实现多个单独RXLOS块110a-110n。对于单独RXLOS块110a-110n中的每个，可优化参数来实现特定期望的频率范围。一超宽带操作可不需许多调谐和/或不需要大功率消耗就可实现。 
对每个RXLOS块(如图3所示)，示出AC耦合差分信号被发送到NMOS晶体管M1和M2的差分对。晶体管M3和M5可提供必要的偏移电流。晶体管M1和M2以及电阻R1和R2可用放大器(或CML缓冲器)实现来线性放大接收信号。为了保持恒定输出共模电压，特别设计偏移电流VBN(例如使用聚电流I_POLY)，其可从频带间隙中心产生并等同于恒定频带间隙电压和多晶硅电阻的比率。多晶硅电阻R1和R2可作为放大器的负载使用。多晶硅电阻和聚电流I_POLY的值的乘积可实现为在工艺、电压和温度(PVT)变量上是恒定的，这将保证输出共模电压的稳定性。 
电路100将很大的频率范围(例如从100Mbps到30Gbps)划分成多个较小的频率范围。每个较小的频率范围具有比总得操作范围更窄的频带。放大器120可被优化以具有相对平坦的增益响应。由增益变化带来的检测错误将被减少到最低。 
放大后的信号可以是差分信号，可具有高速信号振幅。为整流输出信号，通常使用二极管和/或RC低通滤波器。由于低供电电压(例如0.95V公称)和标准CMOS技术，电流CMOS整流器可用于将差分高速AC信号转换成低速DC信号。DC信号随后将被发送到一低速比较器。 
参考图7，示出了表明RXLOS电路110a-110n中的一个的示范图解的波形。信号RX显示为AC耦合的方波。当输入幅度小于通常被称为信号损耗的特定门限时，示出信号DOUT被设置为高。当输入幅度大于预定目标门限时，信号DOUT被设置为低。信号VPK_VCMS可以是整流后的和/或低通滤波后的信号。当输入幅度是高，电压VPK_VCMS是DC高。当输入幅度是低时，电压VPK_VCMS是DC低。参考电压并不随着输入幅度而变化，其被设定为一个标准来估计整流后的信号的幅度。 
如果RXLOS电路110a对于从10Gbps到30Gbps的频率范围被优化，RXLOS电路110b对于从2Gbps到10Gbps的频率范围被优化，RXLOS电路110n对于从100Mbps到2Gbps的频率范围被优化，总的电路100可被设置为 满足100Mbps到30Gbps频率范围。总的数字输出信号OUT可从单独RXLOS数字输出DOUT1-Doutn得到。组合逻辑112可由COMS与门实现。 
下面表1示出了电路100的数字输出的示范精确表格。 
表1 
RXLOS1 RXLOS2 RXLOS3 RXLOS Tota1
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
本发明中的各种信号通常是《打开的》(例如数字高，或1)或《关闭的》(例如数字低，或0)。然而，信号的打开的特殊极性(例如宣称的)和关闭的状态(例如撤销的)可相应地调整(如相反的)以符合特定实施方式的涉及标准。 
术语《可以》和《通常》在此连同《是》和动词一起使用时含义是传达这样的意图：该说明是示范性的，且被认为足够广泛到包含了在本公开中列出的特定例子以及根据本公开能够获得的可选例子。术语《可以》和《通常》在此使用不应当被解释为省略相应元件的优选性或可能性。 
本发明还可以由ASIC(特定用途集成电路)制备、平台ASIC、FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、CPLD(复杂可编程逻辑器件)、标准闸门电子组件、RFIC(无线射频集成电路)、ASSP(专用标准产品)、一个或更多集成电路、一个或更多芯片或安装为倒装芯片模块的模具和/或多芯片模块，或通过将传统元件电路的合适的网络互连实现，如在此描述的，本领域技术人员可容易地明显地做出修改。 
虽然参考优选实施例在此对本发明做出了特殊展示和说明，本领域技术人员应当理解的是，在不脱离本发明范围的情况下，可做出形式和细节上各种变化。 

Claims (18)

1.一种装置包括：
第一信号损耗电路，被配置为(i)接收包含一系列数据的输入信号，以及(ii)当所述输入信号操作在第一频率范围内时，产生第一指示信号；
第二信号损耗电路，被配置为(i)接收所述输入信号，以及(ii)当所述输入信号操作在第二频率范围内时，产生第二指示信号；和
门电路，被配置为响应于所述第一指示信号或所述第二指示信号为有效的，产生一输出信号。
2.根据权利要求1所述的装置，其中所述第一频率范围不同于所述第二频率范围。
3.根据权利要求1所述的装置，其中所述装置进一步包括多个损耗信号电路，每个被配置为(i)接收所述输入信号，以及(ii)产生多个指示信号，其中所述输入信号操作在多个预定频率范围中的一个之内。
4.根据权利要求1所述的装置，其中所述第一信号损耗电路包括一RC网络。
5.根据权利要求4所述的装置，其中所述第一频率范围根据所述RC网络的值校准。
6.根据权利要求1所述的装置，其中所述装置将功率消耗最小化。
7.根据权利要求1所述的装置，其中所述装置在集成电路上实现。
8.根据权利要求1所述的装置，其中所述装置在串行/解串行电路中实现。
9.根据权利要求1所述的装置，其中所述第一和第二信号损耗电路通过将所述输入信号转换为一DC电压而产生所述第一指示信号和所述第二指示信号，然后将所述DC电压与一参考电压相比较。
10.根据权利要求9所述的装置，其中所述参考电压为目标频率范围被校准。
11.一种用于检测宽带信号的方法，包括下列步骤：
(A)接收包含一系列数据的输入信号；
(B)当所述输入信号操作在第一频率范围内时，产生第一指示信号；
(C)当所述输入信号操作在第二频率范围内时，产生第二指示信号；以及
(D)响应于所述第一指示信号或所述第二指示信号是有效的，产生一输出信号。
12.根据权利要求11所述的方法，其中所述第一频率范围不同于所述第二频率范围。
13.根据权利要求11所述的方法，其中所述方法进一步包括多个损耗信号电路，每个被配置为(i)接收所述输入信号，以及(ii)产生多个指示信号，其中所述输入信号操作在多个预定频率范围中的一个之内。
14.根据权利要求11所述的方法，其中步骤(BA)包括一RC网络。
15.根据权利要求14所述的方法，其中所述第一频率范围根据所述RC网络的值进行校准。
16.根据权利要求11所述的方法，其中所述方法将功率损耗最小化。
17.根据权利要求11所述的方法，其中所述方法在集成电路上实现。
18.一种装置包括：
用于(i)接收包含一系列数据的输入信号以及(ii)当所述输入信号操作在第一频率范围内时产生第一指示信号的装置；
用于(i)接收所述输入信号以及(ii)当所述输入信号操作在第二频率范围内时，产生第二指示信号的装置；以及
用于响应于所述第一指示信号或所述第二指示信号是有效的，产生一输出信号的装置。
CN201310007189.2A 2013-01-09 2013-01-09 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗 Pending CN103916103A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310007189.2A CN103916103A (zh) 2013-01-09 2013-01-09 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗
US13/775,501 US9252928B2 (en) 2013-01-09 2013-02-25 Ultra-wideband loss of signal detector at a receiver in a high speed serializer/deserializer (SERDES) application

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310007189.2A CN103916103A (zh) 2013-01-09 2013-01-09 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗

Publications (1)

Publication Number Publication Date
CN103916103A true CN103916103A (zh) 2014-07-09

Family

ID=51041542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310007189.2A Pending CN103916103A (zh) 2013-01-09 2013-01-09 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗

Country Status (2)

Country Link
US (1) US9252928B2 (zh)
CN (1) CN103916103A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105763338A (zh) * 2015-01-02 2016-07-13 思科技术公司 链路唤醒
CN106411797A (zh) * 2016-08-31 2017-02-15 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN106453168A (zh) * 2016-08-31 2017-02-22 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN107005396A (zh) * 2014-12-17 2017-08-01 英特尔公司 具有协作时序恢复的有线接收器电路
CN111756341A (zh) * 2019-03-26 2020-10-09 三星电子株式会社 接收器
CN117579173A (zh) * 2024-01-17 2024-02-20 成都电科星拓科技有限公司 信号丢失检测电路及芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9479270B2 (en) * 2013-03-13 2016-10-25 Analog Devices, Inc. Apparatus and methods for loss of signal detection
US9515785B2 (en) * 2014-12-11 2016-12-06 Huawei Technologies Co., Ltd. System and method for detecting loss of signal
US9225560B1 (en) * 2015-04-08 2015-12-29 Inphi Corporation Data rate programming using source degenerated CTLE
US10027470B1 (en) 2016-12-28 2018-07-17 Intel Corporation Signal detection techniques using clock data recovery
CN113641077B (zh) * 2020-04-27 2024-03-19 联华电子股份有限公司 一种稳定带隙电压的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321037A (zh) * 2000-04-25 2001-11-07 米特尔公司 用于将宽带话音和数据信号接续到电话系统的方法和设备
CN101677248A (zh) * 2008-09-16 2010-03-24 联想(北京)有限公司 一种主机端设备、客户端设备、计算机和显示设备
US20100119228A1 (en) * 2007-09-26 2010-05-13 Huawei Technologies Co., Ltd. Method, system and device for protecing long-reach passive optical network
EP2457510A1 (de) * 2010-11-24 2012-05-30 eesy-id GmbH Erfassungsvorrichtung zum Erfassen eines Blutbildparameters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868470A (en) 1988-05-20 1989-09-19 Miniscribe Corporation Apparatus and method for detecting a true average of N signal samples
US6438178B1 (en) * 1999-08-11 2002-08-20 Intel Corporation Integrated circuit for receiving a data stream
US6377082B1 (en) 2000-08-17 2002-04-23 Agere Systems Guardian Corp. Loss-of-signal detector for clock/data recovery circuits
US6819880B2 (en) 2000-10-26 2004-11-16 Mitsubishi Denki Kabushiki Kaisha Loss of signal detection circuit for light receiver
US7174106B2 (en) * 2001-08-13 2007-02-06 Finisar Corporation Multi-rate and multi-level gigabit interface converter
US7263151B2 (en) 2002-03-04 2007-08-28 Broadcom Corporation High frequency loss of signal detector
US7379510B2 (en) * 2004-01-06 2008-05-27 Agere Systems Inc. OC192 peak detect circuit having low parasitics, high dynamic range and high sensitivity
US7461192B2 (en) 2004-12-15 2008-12-02 Rambus Inc. Interface for bridging out-of-band information and preventing false presence detection of terminating devices
US7620317B2 (en) 2004-12-30 2009-11-17 Finisar Corporation Programmable loss of signal detect hardware and method
US7102392B2 (en) 2005-01-18 2006-09-05 International Business Machines Corporation Signal detector for high-speed serdes
US8068559B1 (en) 2008-06-09 2011-11-29 Adtran, Inc. Pulse width modulation (PWM) clock and data receiver and method for recovering information from received data signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321037A (zh) * 2000-04-25 2001-11-07 米特尔公司 用于将宽带话音和数据信号接续到电话系统的方法和设备
US20100119228A1 (en) * 2007-09-26 2010-05-13 Huawei Technologies Co., Ltd. Method, system and device for protecing long-reach passive optical network
CN101677248A (zh) * 2008-09-16 2010-03-24 联想(北京)有限公司 一种主机端设备、客户端设备、计算机和显示设备
EP2457510A1 (de) * 2010-11-24 2012-05-30 eesy-id GmbH Erfassungsvorrichtung zum Erfassen eines Blutbildparameters

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005396A (zh) * 2014-12-17 2017-08-01 英特尔公司 具有协作时序恢复的有线接收器电路
CN107005396B (zh) * 2014-12-17 2020-08-07 英特尔公司 具有协作时序恢复的有线接收器电路
CN105763338A (zh) * 2015-01-02 2016-07-13 思科技术公司 链路唤醒
CN105763338B (zh) * 2015-01-02 2019-09-13 思科技术公司 用于链路唤醒的方法、设备和非暂态计算机可读存储介质
CN106411797A (zh) * 2016-08-31 2017-02-15 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN106453168A (zh) * 2016-08-31 2017-02-22 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN106411797B (zh) * 2016-08-31 2019-12-03 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN111756341A (zh) * 2019-03-26 2020-10-09 三星电子株式会社 接收器
US11791791B2 (en) 2019-03-26 2023-10-17 Samsung Electronics Co., Ltd. Receiver for compensating common mode offset
CN111756341B (zh) * 2019-03-26 2024-03-08 三星电子株式会社 接收器
CN117579173A (zh) * 2024-01-17 2024-02-20 成都电科星拓科技有限公司 信号丢失检测电路及芯片
CN117579173B (zh) * 2024-01-17 2024-03-26 成都电科星拓科技有限公司 信号丢失检测电路及芯片

Also Published As

Publication number Publication date
US20140192841A1 (en) 2014-07-10
US9252928B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
CN103916103A (zh) 高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗
US11153133B2 (en) Methods and circuits for adaptive equalization
US9419828B2 (en) Multiwire linear equalizer for vector signaling code receiver
US10536178B2 (en) High speed receivers circuits and methods
EP1702410B1 (en) Noise-tolerant signaling schemes supporting simplified timing and data recovery
US9847893B2 (en) Digital equalizer adaptation using on-die instrument
US9197237B2 (en) Loss of signal detection for high-speed serial links
US7271623B2 (en) Low-power receiver equalization in a clocked sense amplifier
US20140152357A1 (en) Methods and circuits for reducing clock jitter
CN106526620B (zh) 基于变换域滤波的窄带干扰抑制方法
WO2022041907A1 (zh) 一种数字隔离器
CN205320085U (zh) 一种100m以太网接口的眼图测试系统
CN116318048B (zh) 一种数据采集卡电路
CN202841120U (zh) 用于uwb信号传输的基于能量检测的接收机
CN1855750B (zh) 抗干扰单端信号传输方法及其装置
US20120039381A1 (en) Adaptive equalization system and method
CN220043445U (zh) 一种基于nfc侧信道基带信号硬件解调装置
CN218850761U (zh) 一种基于单比特测频的射频接收机
KR20110135493A (ko) 중앙제어장치를 사용한 다중채널수신기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140709