TWI508511B - 交越決策回授等化器階加權値之調適 - Google Patents

交越決策回授等化器階加權値之調適 Download PDF

Info

Publication number
TWI508511B
TWI508511B TW102146472A TW102146472A TWI508511B TW I508511 B TWI508511 B TW I508511B TW 102146472 A TW102146472 A TW 102146472A TW 102146472 A TW102146472 A TW 102146472A TW I508511 B TWI508511 B TW I508511B
Authority
TW
Taiwan
Prior art keywords
signal
dfe
module
parameter
coupled
Prior art date
Application number
TW102146472A
Other languages
English (en)
Other versions
TW201503651A (zh
Inventor
Lizhi Zhong
Vishnu Balan
Gautam Bhatia
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201503651A publication Critical patent/TW201503651A/zh
Application granted granted Critical
Publication of TWI508511B publication Critical patent/TWI508511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03605—Block algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

交越決策回授等化器階加權值之調適 【相關申請案之交互參考】
本申請案關於以下專利申請案：2012年12月26日立案的「應用決策回授等化到交越樣本之影響時脈訊號恢復安置點」(INFLUENCE CLOCK DATA RECOVERY SETTLING POINT BY APPLYING DECISION FEEDBACK EQUALIZATION TO A CROSSING SAMPLE)，律師立案編號NVID-P-SC-12-0284-US1，其在此完整引述加入做為參照。
本發明係關於交越決策回授等化器階加權值之調適。
通常高速序列資料串流被傳送時不具有附屬的時脈訊號。時脈與資料恢復(CDR,“Clock and data recovery”)方法允許一接收器由一近似的頻率參考來產生一時脈。當輸入輸出速度愈來愈高時，CDR使用的該資料取樣點對於該鏈路效能變得更加關鍵。該取樣點基本上由砰砰(bang-bang)CDR決定，其中該安置點可能並不在該垂直眼狀開口最大或在眼狀中央處的地方。因此，該取樣點可能並非最佳，且可能發生訊號整合 度問題。
因此，需要有一種裝置與方法來操縱該CDR安置點而能夠達到一最佳取樣相位。本發明之具體實施例揭示一種裝置與方法，其可藉由應用決策回授等化(DFE,“Decision feedback equalization”)在一輸入訊號上來影響一資料取樣相位訊號的一時脈與資料恢復安置點(CDR安置點)，以產生被供給到由該邊緣樣本恢復時脈所時控的一取樣器之一DFE輸出訊號。該取樣器產生一邊緣樣本訊號。然後使用該邊緣樣本訊號來影響一資料取樣相位訊號的該CDR安置點。另外，因為該DFE被應用到該邊緣樣本訊號(其亦稱之為「零交越」(zero crossing)訊號)，該DFE階加權值可針對不同的介面或通道做調整，藉以影響該資料取樣相位訊號的該CDR安置點。該階加權值藉由供給自該輸入訊號取得的一資料樣本訊號與一誤差樣本訊號到用於決定回授到該DFE模組當中該回授碼的一調適迴路當中來調適。
在一具體實施例中，本發明係提出一種方法。該方法包含自一輸入訊號取得一資料樣本訊號與一誤差樣本訊號。該方法亦包含應用一可調適程序來使用該資料樣本訊號與該誤差樣本訊號產生一回授碼用於回授到該DFE模組當中。另外，其包含轉換該回授碼成為一相對應電壓值，並指定該相對應電壓值為該DFE模組的一階加權值。最後，其包含藉由應用DFE到該輸入訊號而使用該DFE模組產生一邊緣樣本訊號，其中該DFE係基於該階加權值。
在另一具體實施例中，本發明係提出一種方法，其中包含根據指定給一DFE模組的一初始階加權值來應用決策回授等化(DFE)到一輸入訊號以產生一邊緣樣本訊號。其亦包含使用該邊緣樣本訊號來影響一資料樣本訊號的一安置點。另外，其包含橫跨一個範圍的數值來由該初始階加權值改變一DFE階加權值，並追蹤關聯於該等數值範圍的該資料樣本訊號之個別的安置點。最後，其包含自該等數值範圍選擇該DFE階加權值的一數值。
在另一具體實施例中，本發明係提出一種電路。該電路包含一決策回授等化(DFE)模組，其用於接收一輸入訊號，並另用於應用DFE在該輸入訊號上來由其產生一邊緣樣本訊號，其中該DFE係基於該DFE模組的一初始階加權值。該電路亦包含一時序恢復模組，其耦接於該DFE模組，並用於接收該邊緣樣本訊號，且另用於基於該邊緣樣本訊號產生一資料取樣相位訊號，其中該資料取樣相位訊號收斂到一時脈與資料恢復(CDR)安置點。最後，其包含一調適模組，用於橫跨一個範圍的數值由該初始階加權值改變一DFE階加權值，並追蹤關聯於該等數值範圍的個別CDR安置點，且另用於自該等數值範圍選擇該DFE階加權值的一數值。
在另一具體實施例中，本發明係提出一種電路，其包含一用於自一輸入訊號產生一資料樣本訊號的第一分支，及一用於自該輸入訊號產生一資料樣本訊號的第二分支。其亦包含一決策回授等化(DFE)模組，其用於接收一輸入訊號，並另用於應用DFE在該輸入訊號上來由其產生一邊緣樣本訊號，其中該DFE係基於該DFE模組的一階加權值。另外，其包含一調適模組，其用於使用該資料樣本訊號與該誤差樣本訊號的一可調適程 序來產生一回授碼。該DFE模組包含一回授方塊，其用於轉換該回授碼成為一相對應電壓值，且另用於使用該相對應電壓值做為該DFE模組的一階加權值。
100‧‧‧電腦系統
102‧‧‧中央處理單元
104‧‧‧系統記憶體
106‧‧‧系統板
108‧‧‧雙向通訊鏈路
110‧‧‧圖形處理器
112‧‧‧記憶體裝置
114‧‧‧圖形子系統
116‧‧‧顯示器
118‧‧‧電源單元
120‧‧‧記憶體控制器
121‧‧‧接收器裝置
130‧‧‧通訊鏈路
140‧‧‧通訊鏈路
200‧‧‧通訊接收器
220‧‧‧決策回授等化方塊
222‧‧‧多工器
224‧‧‧輸入訊號
226‧‧‧第一電路分支
228‧‧‧第二電路分支
230‧‧‧第三電路分支
232‧‧‧奇數路徑
234‧‧‧偶數路徑
236‧‧‧h0固定方塊
238‧‧‧h1回授方塊
240‧‧‧閂鎖
242‧‧‧緩衝器
242‧‧‧連續時間線性等化器
244‧‧‧h2回授
246‧‧‧無限脈衝響應濾波器
248‧‧‧邊緣樣本訊號
270‧‧‧x_clock訊號
272‧‧‧d_clock訊號
295‧‧‧誤差樣本訊號
296‧‧‧資料樣本訊號
348‧‧‧固定hx偏移方塊
349‧‧‧可調適hx回授方塊
350‧‧‧第一路徑
352‧‧‧第二路徑
354‧‧‧固定行
354‧‧‧預放大器
356‧‧‧回授行
356‧‧‧加總節點
370‧‧‧回授輸入
400‧‧‧時序恢復模組
454‧‧‧相位偵測器
456‧‧‧迴路濾波器
458‧‧‧相位內插器
460‧‧‧差值相位
462‧‧‧相位碼
464‧‧‧資料取樣相位
500‧‧‧真值表
600‧‧‧電路
700‧‧‧流程圖
702-708‧‧‧方塊
800‧‧‧調適迴路
854‧‧‧梯度
856‧‧‧迴路濾波器
858‧‧‧積分器
860‧‧‧輸入
862‧‧‧輸出
864‧‧‧輸出
905,906‧‧‧暫存器
910‧‧‧梯度模組
930‧‧‧閂鎖
940‧‧‧4位元累積器
950‧‧‧n位元累積器
960‧‧‧積分器
965‧‧‧方塊
970‧‧‧閂鎖
980‧‧‧階
1000‧‧‧流程圖
1008-1018‧‧‧步驟
1100‧‧‧流程圖
1110-1118‧‧‧步驟
本發明之具體實施例藉由範例來例示，但並非限制，在附屬圖式的圖面中類似的參考編號代表類似的元件。
圖1所示為根據本發明一具體實施例之一種示例性電腦系統。
圖2所示為根據本發明一具體實施例的一示例性接收器，其應用DFE技術到一輸入訊號來恢復一邊緣樣本訊號。
圖3A所示為根據本發明一具體實施例之包含固定偏移方塊、緩衝器與閂鎖的一示例性DFE方塊。
圖3B所示為根據本發明一具體實施例之包含一固定偏移方塊、一回授方塊與一閂鎖的一示例性DFE方塊。
圖3C所示為根據本發明一具體實施例之包含一固定偏移方塊、一回授方塊與一閂鎖的一示例性DFE方塊。
圖4所示為根據本發明一具體實施例之一種示例性時序恢復模組。
圖5所示為根據本發明一具體實施例由一相位偵測器使用的一真值表。
圖6所示為根據本發明一具體實施例中利用DFE來恢復一 邊緣樣本訊號的一示例性電路。
圖7所示為由一接收器利用的一示例性電腦控制程序之流程圖，其應用DFE技術到一輸入訊號來恢復將被用於影響一CDR安置點的一邊緣樣本訊號。
圖8所示為根據本發明一具體實施例用於決定該回授方塊的該DFE階加權值的該調適迴路模組的高階方塊圖之示例。
圖9A與9B所示為根據本發明一具體實施例用於實作該回授方塊的該調適迴路模組使其降低前驅物ISI的示例性電路。
圖10所示為根據本發明一具體實施例中由一接收器利用來調適用於該等DFE模組的該等回授方塊中該等階加權值的一示例性電子程序之流程圖。
圖11所示為根據本發明一具體實施例中由一接收器利用來調適用於該等DFE模組的該等回授方塊中該等階加權值的一示例性電子程序之流程圖，其目的為增加垂直眼狀幅度、增加水平眼狀幅度、減少BER或增加SNR。
圖12例示該DFE階加權值的一示例性收斂。
圖13例示回應於圖12所例示之該DFE階加權值的該收斂該時脈資料恢復(CDR)恢復點如何改變。
現在將詳細參照本發明之具體實施例，其示例皆例示於該等附屬圖面當中。本發明將配合以下的具體實施例做說明，將可瞭解到它們 並非要限制本發明只限於這些具體實施例。相反地，本發明係要涵蓋選項、修正及同等者，其皆包括在由附屬申請專利範圍所定義之本發明的精神及範圍之內。再者，在以下本發明的詳細說明中，為了提供對於本發明之完整瞭解，提出有許多特定細節。但是，本發明之具體實施例可不利用這些特定細節來實施。在其它實例中，並未詳細說明熟知的方法、程序、組件及電路，藉以避免不必要地混淆本發明之態樣。
圖1所示為根據本發明一具體實施例的一種示例性電腦系統100。電腦系統100描述根據本發明之具體實施例的該等組件，其提供該執行平台某些以硬體為基礎與以軟體為基礎的功能性，特別是電腦圖形顯像與顯示能力。概言之，電腦系統100包含一系統板106，其中包括至少一中央處理單元(CPU,“Central processing unit”)102與一系統記憶體104。CPU 102可經由一記憶體控制器120耦接於系統記憶體104。在一具體實施例中，系統記憶體104可為DDR3 SDRAM。
電腦系統100亦包含一圖形子系統114，其中包括至少一圖形處理器(GPU,“Graphics processor unit”)110。例如，圖形子系統114可包括在一圖形卡上。圖形子系統114可耦接於一顯示器116。一或多個額外的GPU 110可視需要耦接於電腦系統100來進一步增加其運算能力。GPU 110可經由一通訊匯流排108耦接於CPU 102及系統記憶體104。GPU 110可實作成一分離組件、一設計成經由一連接器(例如AGP插槽、PCI-Express插槽等)耦接於電腦系統100的分離圖形卡、一分離積體電路晶粒(例如直接安裝在一主機板上)、或是一種包括在一電腦系統晶片組組件(未示出)之積體電路晶粒內的一整合式GPU。此外，記憶體裝置112可耦接於GPU 110 用於高頻寬圖形資料儲存，例如圖框緩衝器。在一具體實施例中，記憶體裝置112可為動態隨機存取記憶體。一電源單元(PSU,“Power source unit”)118可提供電力給系統板106與圖形子系統114。
CPU 102與GPU 110亦可整合到一單一積體電路晶粒中，且該CPU與GPU可以共享多種資源，例如指令邏輯、緩衝器、功能性單元等，或是可提供分開的資源用於圖形與通用作業。該GPU另可整合成一核心邏輯組件。因此，此處所述關聯於GPU 110的任何或所有該等電路及/或功能亦可被實作在一適當設置的CPU 102，並由其執行。此外，當此處的具體實施例參照GPU時，所述之電路及/或功能性亦能實作在任何其他型式之處理器(例如：通用或其他特殊目的之共通處理器)或在一CPU之內。
根據本發明之具體實施例，系統板106亦包括一接收器裝置121，其可置於該接收器端處任何的通訊鏈路上。如所示，接收器121係置於雙向通訊鏈路108(CPU 102與GPU 110之間)、通訊鏈路130(GPU 110與記憶體之間)、及通訊鏈路140(GPU 110與該顯示器之間)的該等接收器端之上。應瞭解到這些通訊鏈路為示例性。通訊裝置121可用於接收資料(參見圖2)。該接收器可在系統100的本地端或遠端處。
系統100可實作成例如一桌上型電腦系統或伺服器電腦系統，其具有耦接於一專屬的圖形顯像GPU 110之一強大的通用CPU 102。在這種具體實施例中，組件可被包括有加入周邊匯流排、特殊化音訊/視訊組件、IO裝置及類似者。同樣地，系統100可實作成一攜帶式裝置(例如行動電話、PDA等)、直接廣播衛星(DBS,“Direct broadcast satellite”)/地面機上盒，或一機上視訊遊戲主機裝置，例如像是美國華盛頓州Redmond市的微 軟公司所提供的Xbox®，或是日本東京的新力電腦娛樂公司所出品的PlayStation3®。系統100亦可實作成「系統單晶片」，其中一運算裝置的該等電子元件(例如組件102、104、105、106及類似者)其整個皆包含在一單一積體電路晶粒內。示例包括一具有一顯示器的掌上型裝置、一汽車導航系統、一攜帶式娛樂系統及類似者。
交越決策回授等化器階加權值之調適
圖2所示為根據本發明一具體實施例之一種示例性通訊接收器200。接收器200可用於接收一輸入訊號224。基本上，輸入訊號224可被產生，並經由一傳送器(未示出)傳送。該傳送器可在遠端或本地端。
接收器200包含一第一電路分支226、第二電路分支228與一第三電路分支230。分支226由一x_clock訊號270時控。x_clock訊號270為用於恢復邊緣樣本訊號248的該訊號。分支228與230由用於恢復該資料樣本訊號與該誤差樣本訊號的d_clock訊號272所時控。在一具體實施例中，接收器200可包含一奇數路徑232與一偶數路徑234，其中奇數路徑232與偶數路徑234每一者皆包含第一電路分支226、第二電路分支228與第三電路分支230。奇數路徑232與偶數路徑234皆同時處理一訊號而奇數路徑232操作一第一時脈循環的資料且偶數路徑234操作一第二時脈循環的資料。
應可瞭解到第一電路分支226包含一耦接於一多工器222的一決策回授等化(DFE)方塊220。DFE方塊220用於應用DFE技術到一輸入訊號224。在應用DFE到輸入訊號224時，一DFE輸出被產生，其接著 根據由x_clock 270時控的一取樣器進行取樣，然後此訊號的結果藉由多工器222被多工化來產生一邊緣樣本訊號248。多工器222由DFE方塊220中兩個或更多輸出當中選擇一單一訊號。
然後邊緣樣本訊號248被傳送到一時序恢復模組(參見圖4)，並由其使用。然後使用該經產生的邊緣樣本訊號來影響一時脈與資料恢復(CDR)安置點，如下所述。
第二電路分支228接收d_clock 272，並包含一h0固定方塊236、一h1回授方塊238(基於一先前收到的資料位元)、及一閂鎖240。第二電路分支228用於基於輸入訊號224產生一誤差樣本訊號295。在一具體實施例中，h0固定方塊236自其輸入訊號中減除。在另一具體實施例中，h0固定方塊236被加入到該輸入訊號。
第三電路分支230接收d_clock 272，並包含一緩衝器242、h1回授方塊238(基於一先前收到的資料位元)、及一閂鎖240。第三電路分支230用於基於輸入訊號224產生一資料樣本訊號296。
在一具體實施例中，接收器200亦可包含一連續時間線性等化器(CTLE,“Continuous time linear equalizer”)242、h2回授244、及一無限脈衝響應(IIR,“Infinite impulse response”)濾波器246。CTLE 242、h2 244與IRR 246可在分開輸入訊號244到第一電路分支226、第二電路分支228與第三電路分支230之前被應用到輸入訊號224。CTLE 242設置成將一輸入脈衝響應成形來補償來自該DFE的回授。
圖3A所示為根據本發明一具體實施例的一示例性DFE方塊220，其接收x_clock 270，且包含固定hx偏移方塊348、緩衝器242與 閂鎖240。圖3A所示為表述對於該輸入訊號上的處理來到達邊緣樣本訊號248之簡略方塊圖。DFE方塊220應用DFE技術到輸入訊號224(圖2)。DFE方塊220包含一第一路徑350與一第二路徑352。
DFE方塊220於一固定行354期間偏移該輸入訊號，並於一回授行356期間施加回授到該輸入訊號。
第一路徑350與第二路徑352接收該輸入訊號。在固定行354中，第一路徑350應用一+hx固定偏移348(減除)到該輸入訊號，用於偏移(降低)該輸入訊號一預定的固定值。該輸入訊號可被偏移一正固定值或一負固定值。在此例中，hx可為5mV，而該經處理的輸入訊號可被偏移(降低)5mV。在固定行354中，第二路徑352應用一-hx固定偏移348到該輸入訊號，用於偏移(降低)該輸入訊號一預定值。在此例中，hx可為-5mV，且該輸入訊號可被偏移(降低)-5mV，藉此加入5mV。
於回授行356期間，在圖3A所示之具體實施例中第一路徑350或第二路徑352皆未對該訊號有任何回授。而是，緩衝器242停滯該訊號一段預定時間，或僅傳送通過該訊號。在其它具體實施例中，如下所述，DFE方塊220的該階加權值可藉由改變回授行356中該等方塊的組態來做調適。藉由調適該階加權值，該資料取樣相位訊號之CDR安置點可被調整。
閂鎖240用於取樣該訊號，並在多工器222由第一路徑350或第二路徑352選擇閂鎖240的任一輸出之前儲存其數值。多工器222基於歸屬於其選擇線的邏輯來在第一路徑350或第二路徑352之間選擇任一輸出。在此特定具體實施例中，如果一先前的資料值(dk-1)等於1，多工器222的一選擇值將等於1。在此例中，第一路徑350將被多工器222選擇， 且將被輸出為邊緣訊號248。否則，如果一先前的資料值(dk-1)不等於1，第二路徑352將被多工器222選擇，且將被輸出為邊緣訊號248。
圖3B所示為根據本發明一具體實施例的一示例性DFE方塊220，其接收x_clock訊號270，且包含可調適hx回授方塊349、緩衝器242與閂鎖240。圖3B所示為表述對於該輸入訊號之處理的一簡略方法。DFE方塊220應用DFE技術到輸入訊號224(圖2)。DFE方塊220包含一第一路徑350與一第二路徑352。
DFE方塊220於一固定行354期間偏移該訊號，並於一回授行356期間施加回授到該訊號。
第一路徑350與第二路徑352接收該輸入訊號。於固定行354期間，第一路徑350或第二路徑352皆未對該訊號施加任何固定偏移。而是，緩衝器242停滯該訊號一段預定時間，或僅傳送通過該訊號。
於回授行356期間，第一路徑350對該訊號施加一-hx回授349到該訊號，藉此應用DFE技術到該訊號。第二路徑352施加一hx回授349到該訊號。在一具體實施例中，-hx與hx回授349皆為配合一調適模組基於使用資料樣本訊號296(圖2)與誤差樣本訊號295(圖2)得到的一回授碼之回授。如以下進一步的詳細說明，該hx回授為一DFE階加權值，其在一具體實施例中可針對不同的介面或通道自動地調適。-hx與hx回授方塊349皆自透過回授輸入370使用資料樣本訊號296與誤差樣本訊號295的該調適模組接收該回授。在一具體實施例中，第一路徑350的回授-hx 349可與第二路徑352的回授hx 349為不同數值。
閂鎖240用於取樣該訊號，並在多工器222由第一路徑350 或第二路徑352選擇閂鎖240的任一輸出之前儲存其數值。多工器222基於歸屬於其選擇線的邏輯來在第一路徑350或第二路徑352之間選擇任一輸出。在此特定具體實施例中，多工器222的一選擇值將等於一第一與第二先前資料值的一互斥OR運算的結果。在此例中，如果該互斥OR運算的結果為1，第一路徑350將由多工器222選擇，並輸出為邊緣訊號248。否則，如果該互斥OR運算的結果為0，第二路徑350將由多工器222選擇，並輸出為邊緣訊號248。
圖3C所示為根據本發明一具體實施例的一示例性DFE方塊220，其接收x_clock訊號270，且包含一緩衝器242、hx回授349與閂鎖240。圖3C所示為表述對於該輸入訊號之處理的一簡略方法。DFE方塊220應用DFE技術到輸入訊號224(圖2)。DFE方塊220包含一第一路徑350與一第二路徑352。
DFE方塊220於一固定行354期間偏移該訊號，並於一回授行356期間施加回授到該輸入訊號。
第一路徑350與第二路徑352接收該訊號。於固定行354期間，第一路徑350或第二路徑352皆未對該訊號施加任何固定偏移。而是，緩衝器242停滯該訊號一段預定時間。
於回授行356期間，第一路徑350使用緩衝器242來停滯該訊號或僅傳送通過該訊號，藉此不施加回授到該訊號。第二路徑352施加一hx回授349到該訊號，藉此應用DFE技術到該訊號。hx回授349為配合一調適模組基於使用資料樣本訊號296(圖2)與誤差樣本訊號295(圖2)得到的一回授碼之回授。如以下進一步的詳細說明，hx回授349為一DFE階 加權值，其在一具體實施例中可針對不同的介面或通道自動地調適。hx回授方塊349經由回授輸入370自使用資料樣本訊號296與誤差樣本訊號295的該調適模組來接收該回授。
閂鎖240用於取樣該訊號，並在多工器222由第一路徑350或第二路徑352選擇閂鎖240的任一輸出之前儲存其數值。多工器222基於歸屬於其選擇線的邏輯來在第一路徑350或第二路徑352之間選擇任一輸出。在此特定具體實施例中，多工器222的一選擇值將等於一第一與第二先前資料值的一互斥OR運算的結果。在此例中，如果該互斥OR運算的結果為1，第一路徑350將由多工器222選擇，並將輸出為邊緣訊號248。否則，如果該互斥OR運算的結果為零，第二路徑350將由多工器222選擇，並將輸出為邊緣訊號248。
圖3A、圖3B與圖3C例示根據本發明之三種DFE方塊220的示例性具體實施例。典型的閂鎖240輸入為：
其中p(t)為該閂鎖輸入處該經等化的脈衝響應。其包括該電路分支與位在一傳送器與接收器200(CTLE、DFE、IIR等)兩者處的該等等化器。
該等閂鎖240樣本於一資料或交越取樣相處由取樣閂鎖240輸入所得到，其由下式3得到：
在此τ k 為第k個符號之該資料取樣相，δ 為該IQ偏移(以UI為單位)。針對資料樣本，δ =0.。當該CDR改變該資料取樣τ k 時，該等脈衝響應的樣本隨著它改變。當該CDR向左移動時，即使針對相同的閂鎖，p1 增加而p-1 減少。
所取得的該閂鎖樣本之封閉型式表述為該CDR安置點之分析基礎。其亦為該等化器設計的基礎。
以DFE為例，若沒有DFE，該資料閂鎖樣本可由公式(3)藉由設定δ =0來得到。
由該表述式可清楚同時來自過去與未來的該等資料符號存在有符號間干擾(ISI,“Inter-symbol interference”)。藉由使用具有N階的DFE，可降低在該資料閂鎖樣本中的該ISI。當hj =pj 時，可消除來自該相對應資料符號的該殘餘ISI。此處，pj 為該DFE輸入處的該脈衝響應樣本。
為了交越閂鎖樣本，同時來自過去與未來的該等資料符號亦存在有ISI。此亦由上式(3)中可看出。必須注意到該等干擾係來自於該等資 料符號，而非來自其它交越閂鎖輸出。該等脈衝響應樣本p j -δ 將在該交越閂鎖的該等取樣點處得到，而非在該資料閂鎖處得到。例如，如果δ =0.4，該交越ISI為r k -0.4 =…+p -0.4 ．d k +p 0.6 ．d k -1 +p 1.6 ．d k -2 +…
但是，降低該交越ISI對於該資料閂鎖輸出或甚至該資料閂鎖輸入眼的該等零交越並無直接的影響。因此，對於該資料閂鎖重要的是該CDR安置點如何受到該等交越閂鎖樣本中該ISI的影響。
圖4所示為根據本發明一具體實施例之一種示例性時序恢復模組400。時序恢復模組400耦接於接收器200(圖2)，並接收來自接收器200(圖2)的邊緣樣本訊號248，且亦接收資料樣本訊號296。時序恢復模組400包括相位偵測器454、迴路濾波器456與相位內插器458。
相位偵測器454接收來自接收器200(圖2)的邊緣樣本訊號248與資料訊號296。資料訊號296包括一目前資料值與一先前資料值。相位偵測器454用於基於收到的邊緣訊號248、一目前資料值與一先前資料值產生複數差值相位460，其中目前與先前資料值皆由資料樣本訊號296得到。
迴路濾波器456耦接於相位偵測器454。迴路濾波器456接收由相位偵測器454產生的該等差值相位460，並將該等差值相位460平均來產生一相位碼462。迴路濾波器456本質上係做為一加法器、累加器與迴路增益控制。
相位內插器458耦接於迴路濾波器456，並接收由迴路濾波器456產生的相位碼462。相位內插器458基於在一查詢表內包含的數值來 內插相位碼462，並由其產生一資料取樣相位464。資料取樣相位464在一時間點安置，以成為該時脈與資料恢復安置點(CDR安置點)。因此，根據本發明之具體實施例，該邊緣樣本訊號會有效地影響資料取樣相位464的該時脈與資料恢復安置點。
砰砰CDR基於該三個一組(d k ,x k ,d k -1 )調整該相位，其中x k 為該交越閂鎖輸出，其具有在d k -1 與d k 之間的一取樣相位。由該真值表(參見圖5)，可瞭解到砰砰CDR同等於一個一階邊緣等化器的該符號-符號版本。接著砰砰CDR嘗試要做的是調整該取樣相位，使得關於d k -1 (該第一交越ISI階)的項目被最小化。
圖5所示為根據本發明一具體實施例由一相位偵測器454(圖4)使用的一真值表500。真值表500由相位偵測器454(圖4)用來決定該等差值相位，其為邊緣訊號248(圖2)、一目前資料值(dk )與一先前資料值(dk-1 )的函數。真值表500可儲存在系統100(圖1)之記憶體104(圖1)之內。
時序恢復模組400例示一典型的CDR迴路。一第一階CDR迴路濾波器包含兩個級。該迴路濾波器的第一級提供一固定分配比例或比例性增益μ 。該分配比例為足夠大(或μ 足夠小)，使得(Σμ ．x k ．d k -1 )~E [x k ．d k -1 ]。在該公式中的累積由該迴路濾波器的第二級中的該相位積分器來達成，其基於該第一級的輸出將該相位碼遞加1(或一固定的階大小值)或遞減1。
為了進行該CDR安置點的分析，該相位偵測器由同等的梯度x k ．d k -1 所取代。當該x k ．d k -1 的長期平均為0時，該相位碼將不會改變或僅在兩個相鄰數值之間抖動。因此，該CDR相位安置到該x k ．d k -1 的長期平 均為0的地方。
基於公式(3)與CDR及等化器之間的關係，可推導出該CDR安置點的一封閉型式表述。其依循公式(3)，其為何時在該目前資料符號與先前一者之間做轉換。
其中r k -δ 為該交越閂鎖樣本，及
如果該等資料符號為獨立並同樣地分佈時，該r k -δ ．d k -1 的長期平均為p 1-δ -p -δ 。此外，r k -δ ．d k -1 在其周遭為對稱，並在其之上與之下具有相等數目的數值。
如果該交越閂鎖臨界值為0，該閂鎖輸出為x k ．d k -1 =sgn (r k -δ )．d k -1 =sgn (r k -δ ．d k -1 )。
僅在當在0之上與之下有相同數目的r k -δ ．d k -1 時，該x k ．d k -1 的長期平均為零。當p -δ =p 1-δ 時，此即為真。但是，即使p -δ ≠p 1-δ ，只要最接近於p 1-δ -p -δ 的該等兩個r k -δ ．d k -1 數值具有不同極性，在0之上與之下仍將有相等數目的r k -δ ．d k -1 。因此，砰砰CDR將安置到以p -δ =p 1-δ 為中心的一區域。
必須注意到p -δ 為由該交越閂鎖看到的該脈衝響應之樣本，而非資料閂鎖所看到者，資料閂鎖與交越閂鎖不同時。對於鮑率CDR，使 用公式(e)並經由一類似的分析，可將其安置點表示成p -1 =p 1 。
一旦知道該CDR安置點的該封閉型式表述，例如p -δ =p 1-δ ，可瞭解到可以做什麼來影響其安置點。如果該IQ偏移δ 被改變，該CDR安置點將因此而改變。
圖6所示為根據本發明一具體實施例中利用DFE在該輸入訊號上來達到一邊緣樣本訊號的一示例性電路600。電路600例示了實作本發明之一具體實施例。電路600包括一奇數取樣器與一偶數取樣器電路。更特定而言，圖6例示圖3C的一具體實施例。
奇數取樣器電路對應於圖2的電路220。其接收X_clock訊號270，並應用DFE技術到被傳送通過一預放大器354的該輸入訊號。然後該DFE的該輸出被傳送到由X_clock訊號270時控的一感測放大器電路。然後該奇數取樣器電路的輸出為該邊緣樣本訊號。
該偶數取樣器電路對應於圖2的分支228與230，並接收d_clock訊號272，且分別產生錯誤與資料樣本訊號295與296，如上所述。
更特定而言，該偶數取樣器自一先前資料值(dk-1 )接收一回授，並將其偏移一常數+h1。其接著加上來自一預放大器電路354的Vin，並傳送通過該電路的其它部份。同樣地，該偶數取樣器傳送來自一先前資料值(dk-2 )的一回授到該奇數取樣器。該回授被偏移回授+hx 349，並經由一加總節點356與來自一預放大器電路的Vin做加總。該偶數取樣器接收DCLK 272，而該奇數取樣器接收XCLK 270。
圖6的預放大器354對圖3C中的固定行354執行一類似的功能，而加總節點356對圖3C中的回授行356執行一類似功能。
圖7所示為根據本發明一具體實施例中藉由應用DFE技術到產生一邊緣樣本訊號的一輸入訊號之一影響一CDR安置點的一示例性接收器實作的程序之流程圖700。在方塊702，一輸入訊號於一接收器的一輸入處被接收。例如，在圖2中，該輸入訊號於該接收器的該輸入處被接收。然後，CTLE、h2回授與一IIR濾波器在將該訊號分開到一第一電路分支、第二電路分支與第三電路分支之前被應用到該訊號。
在方塊706，基於先前恢復的資料數值應用決策回授等化(DFE)到該輸入訊號，以產生一輸出DFE訊號。然後此輸出DFE訊號被供給到由該x_clock時控的一取樣器來產生一邊緣樣本訊號。例如，在圖2與圖6中，該等DFE電路方塊應用DFE技術到該輸入訊號來恢復該邊緣樣本訊號。該多工器基於一邏輯函數由來自該DFE方塊的複數輸出當中選擇一者，其輸出為該邊緣樣本訊號。
在方塊708，使用該邊緣樣本訊號來影響一資料取樣訊號的一安置點。例如在圖4中，該邊緣樣本訊號由該時序恢復模組接收。該時序恢復模組使用一相位偵測器基於該邊緣訊號、一目前資料值與一先前資料值產生差值相位。然後該迴路濾波器將該等差值相位平均化來產生一相位碼。該相位內插器使用該相位碼與一查詢表來內插該相位碼，並產生一資料取樣相位。該資料取樣相位最終安置到一時脈與資料恢復安置點。因此，用於產生該邊緣樣本訊號的該等DFE技術影響了該接收器的該時脈與資料恢復安置點。
在一具體實施例中，該接收器亦可包含一連續時間線性等化器(CTLE)，其設置成使一輸入脈衝響應成形來補償來自該DFE的回授。
當以上說明針對如何應用DFE到由砰砰CDR使用的該邊緣樣本訊號來影響該CDR安置點(亦稱之為該資料取樣點)時，剩下的問題是自動地針對不同介面或通道來調適該DFE階加權值hx 349(圖3B與3C)。因為該DFE被應用到該邊緣樣本訊號(其亦稱之為「零交越」(zero crossing)訊號)，該DFE階加權值可針對不同的介面或通道做調整，藉以操縱該資料取樣相位訊號的該CDR安置點。該階加權值藉由供給自該輸入訊號取得的一資料樣本訊號與一誤差樣本訊號到用於決定回授到該DFE模組當中該數位碼的一調適迴路當中來調適。
該等階加權值需要由一電腦實作的程序來調適到該正確值。階加權值可用一初始值開始，並由該程序調適到該正確值來達到以下目的之一：(a)降低前驅物ISI；(b)增加垂直眼狀幅度；(c)增加水平眼狀幅度；(d)降低位元錯誤率(BER,“Bit error rate”)；及(e)增加訊號雜訊比(SNR,“Signal to noise ratio”)。
該階加權值可受到例如溫度、環境或該鏈路或通道之特性的影響。例如一較長的通道可能具有與一較短通道之不同的階加權值。本發明允許針對該階加權值設定一初始值，然後該程序可根據環境、溫度與特性之任何變化來調適該階加權值。
因為交越ISI僅經由CDR安置點影響該資料閂鎖輸出，因此僅最小化該交越ISI可能並非用於調適該DFE階加權值的最佳解決方案。而是，本發明使用交越ISI消除來向左或向右移動該CDR安置點來達到該等前述目的之一。
圖8所示為根據本發明一具體實施例用於決定該回授方塊 的該DFE階加權值的該調適迴路模組的高階方塊圖之示例。該DFE階加權值可基於該目的使用該調適迴路模組做不同地調適。
調適迴路800耦接於接收器200(圖2)，並自接收器200(圖2)接收資料樣本訊號296與邊緣樣本訊號295。調適迴路800包含梯度854、迴路濾波器856與積分器858。
梯度854接收來自接收器200的資料樣本訊號296與誤差樣本訊號295。在一具體實施例中，資料樣本訊號296包含一輸入資料值dk+1 。梯度854用於產生輸出860，其可基於一輸入的未來資料位元值與一誤差位元值。
迴路濾波器856耦接於積分器858。迴路濾波器856接收由梯度854產生的輸入860，並平均化來自訊號860的即時性變化來產生輸出862。迴路濾波器856本質上係做為一加法器、累積器與迴路增益控制。迴路濾波器856的功能不同於迴路濾波器456的功能。
積分器858耦接於迴路濾波器856，並接收由迴路濾波器856產生的輸入860。積分器858有效地做為一查詢表。積分器858的輸出864做為到一查詢表的一指標，其在一具體實施例中可提供一4位元數位碼，其經由回授輸入370被回授到hx回授方塊349(圖3B與3C)。如上所述，hx回授349為一DFE階加權值，其在一具體實施例中可針對不同的介面或通道自動地調適。由使用輸出864做為一指標在該查詢表(未示出)中進行查詢所得到的該4位元數位碼可以增加或減少，直到其安置在該最終值或在兩個鄰接值之間抖動。然後該階加權值將根據被輸入到hx回授方塊349的該4位元數位碼而收斂到該適當數值。
在一具體實施例中，該等DFE階加權值可被調適成使得該CDR安置點造成一降低的前驅物ISI。例如，在此具體實施例中可使用一簡單的最小均方(LMS,“Least mean squares”)方法來達成一降低前驅物ISI的目標。在一具體實施例中用於降低前驅物ISI的該梯度為：e k ．d k +1
其可最小化該第一前驅物階。在一具體實施例中，當前述梯度的長期平均為0時，該第一前驅物ISI必須為零。因此，為了降低前驅物ISI，前述的梯度做為該適應化程序來決定hx。必須注意到此演算法在當因為當該取樣相向右移動時該前驅物ISI基本上將增加而該CDR取樣點需要被向左移動時，此種演算法將可達到最好結果。此對應於h x <0的案例。
圖9所示為根據本發明一具體實施例用於實作該回授方塊的該調適迴路模組使其降低前驅物ISI的示例性電路。
資料樣本訊號296與誤差樣本訊號295分別閂鎖到暫存器905與906當中。該梯度模組包含一XOR運算，其互斥或該等來自該資料樣本訊號的未來輸入資料位元與來自該誤差樣本訊號的目前誤差位元。該誤差訊號包含關於符號間干擾的資訊。該資料位元的第(K+1)個樣本為該前驅物位元。該等兩個訊號的XOR代表該誤差與該前驅物之間的關聯性。為了降低前驅物ISI，如上所述該誤差與前驅物位元的乘積(或XOR)需要收斂到0。如果該乘積得到一+1的結果，hx需要被增加。如果該乘積得到一-1的結果，hx需要被減少。最後，該梯度需要收斂到數值0，其指明該前驅物ISI已經被降低，且不需要另外發生階加權值hx的適應。該XOR運算的結果後續被供給到閂鎖930當中。
迴路濾波器856(圖8)包含一累積器，其在一具體實施例中可為一4位元累積器940。該4位元累積器的該等輸出經由兩個分開的分支、一遞增分支與一遞減分支被供給到一n位元的累積器。n位元累積器950配合4位元累積器940用於平均化該即時變化，並過濾掉該雜訊，使得該調適迴路的該輸出，即階980，不會隨著閂鎖930的該輸出中每一變化而改變。因此，n位元累積器950的該輸出僅在當該迴路濾波器模組的該輸入有一致性變化時而改變。
積分器960有效地做為一查詢表。積分器960的該輸出閂鎖到閂鎖970當中。來自閂鎖970的輸出階980為到一查詢表(未示出)的一指標，其在一具體實施例中可提供一4位元數位碼而經由回授輸入370被回授到hx回授方塊349(圖3B與3C)當中。直到梯度方塊854(圖8)的該輸出收斂到數值0，自輸出階980得到的該指標值將繼續藉由在適當的方向上增加或減少來調適。在一具體實施例中，由積分器960所使用來調適該適當的階輸出之電腦實作的程序係例示於方塊965。基於來自該迴路濾波器中n位元累積器950的該輸出，輸出階980可在該適當方向上被遞增或遞減。
因此，經由輸入370被輸入到回授方塊349中的該4位元數位碼將繼續遞增或遞減該階加權值hx。在回授方塊349(圖3B與3C)之內，有一數位到類比轉換器(DAC,“Digital to analog converter”)，其轉換來自輸入370的該4位元數位碼成為用於調整該DFE階加權值的一類比電壓值。例如，如圖6所示，基於該4位元數位碼的hx回授349電壓加總於在該DFE回授模組中該預放大電路的Vin。
在一具體實施例中，如圖9B所示，梯度模組910使用以下 梯度：ek * dk+1 。在此具體實施例中，該階加權值的頻寬可在0.005與0.1MHz之間，而該累積器大小為20。
在其它具體實施例中，該等DFE階加權值可被調適成該最終CDR安置點將造成增加的垂直眼狀幅度、增加的水平眼狀幅度、減少的BER或增加的SNR。在這些具體實施例中，除了使用一調適迴路800之外，由一調適模組掃過可能不同的hx數值，並基於該目的選擇最佳的一個。例如，為了挑出對應於該最佳垂直眼狀幅度的一CDR安置點，階加權值hx數值可被掃過，而所得到的CDR安置點可被分析來選擇關聯於該最佳垂直眼狀幅度的該hx值。針對其它敘述的目的可使用類似的技術，即為增加的水平眼狀幅度、減少的BER或增加的SNR。必須注意到使用掃過所有可能的hx值之一調適模組將會比使用用於配合降低前驅物ISI的調適迴路800需要更長時間。
圖10所示為根據本發明一具體實施例中由一接收器利用來調整用於該等DFE模組的該等回授方塊中該等階加權值的一示例性電子程序之流程圖1000，其目的為降低前驅器IS。
在步驟1008，一輸入訊號於一接收器的一輸入處被接收。例如，在圖2中，該輸入訊號於該接收器200的該輸入處被接收。
在步驟1010，接收器200由該輸入訊號取得一資料樣本訊號296與一誤差樣本訊號295。
在步驟1012，一可調適程序，例如一最小均方程序被用於使用資料樣本訊號296與誤差樣本訊號295產生一回授碼來回授到一DFE模組220當中。在一具體實施例中，該碼對應於降低前驅物ISI的一回授值。 在一具體實施例中，該回授碼可為一4位元數位碼。
在步驟1014，經由回授輸入370輸入到hx回授方塊349(圖3B與3C)的該回授碼被轉換成一相對應電壓值。在一具體實施例中，該4位元數位碼可使用一數位到類比轉換器被轉換成一類比電壓值。此電壓值做為該DFE模組的該階加權值hx。
在步驟1016，基於該經選出的階加權值hx使用該DFE模組產生一邊緣樣本訊號248。在步驟1018，邊緣樣本訊號248與資料樣本訊號296傳送通過時序恢復模組400來產生一資料取樣相位464，其最終安置到一點來成為該時脈與資料恢復安置點(CDR安置點)。
圖11所示為根據本發明一具體實施例中由一接收器利用來調整用於該等DFE模組的該等回授方塊中該等階加權值的一示例性電子程序之流程圖1100，其目的為增加垂直眼狀幅度、增加水平眼狀幅度、減少BER或增加SNR。
在步驟1110，一輸入訊號於一接收器的一輸入處被接收。例如，在圖2中，該輸入訊號於該接收器的該輸入處被接收。
在步驟1112，根據一初始階加權值由DFE模組220應用DFE到該輸入訊號以產生一邊緣樣本訊號248。
在步驟1114，邊緣樣本訊號248與資料樣本訊號296傳送通過時序恢復模組400來產生一資料取樣相位464，其最終安置到一點來成為對應於初始階加權值的該時脈與資料恢復安置點(CDR安置點)。
在步驟1116，該DFE階加權值hx橫跨一個範圍的數值做變化，且關聯於每一數值的該等個別的CDR安置點被追蹤。在步驟1118， 一階加權值hx 349由所掃過的該範圍的數值中選出以達到所需要的目的。例如，如果該目標為減少BER，則造成該最小BER的階加權值hx 349可由所產生的該範圍的數值當中選出。
圖12例示該DFE階加權值的一示例性收斂。如圖12所示，該DFE階加權值hx會改變直到其收斂到一最終值。
圖13例示回應於圖12所示之該DFE階加權值的收斂該時脈資料恢復(CDR)恢復點會如何改變。回應於當收斂到一最終值時變化中的該DFE階加權值，該CDR恢復點亦改變，直到其亦收斂到一最終值為止。
在前述的說明書中，本發明的具體實施例已經參照許多特定細節做說明，其可隨不同實作而改變。因此，該等申請人所想要主張之本發明的唯一及排除性指標，即由此申請案所提出的該組申請專利範圍，係在提出這些申請專利範圍的特定型式中，並包括任何後續修正。因此，未在一申請專利範圍中明確採用的限制、元件、性質、特徵、好處或屬性皆不能以任何方式限制這種申請專利範圍的範圍。因此，該等說明書及圖面係在以例示性而非限制性的角度來看待。
在一具體實施例中，該零交越訊號可被偏移一預定常數。
為了解釋的目的，前述的內容已經參照特定具體實施例來說明。但是，以上之例示性討論並非窮盡式或限制本發明於所揭示之明確型式。在以上的教示之下可瞭解其有可能許多修改及變化。
1000‧‧‧流程圖
1008-1018‧‧‧步驟

Claims (18)

  1. 一種用於交越決策回授等化器階加權值之調適的裝置，其包含：一第一模組，其耦接於一輸入訊號，並用於使用一第一時脈訊號產生一邊緣訊號；一第二模組，其用於接收該邊緣訊號，且另用於產生一資料取樣相位訊號，其中該第一模組的一參數用於進行調適，且其中該參數另用於影響該資料取樣相位訊號的一安置點；及一第三模組，其用於使用一第二時脈訊號產生一資料樣本訊號；及一第四模組，其用於使用一第三時脈訊號產生一誤差樣本訊號，其中該參數基於該資料樣本訊號與該誤差樣本訊號用於進行調適。
  2. 如申請專利範圍第1項之裝置，其中該第一模組為一決策回授等化器。
  3. 如申請專利範圍第1項之裝置，其中該參數用於朝向一目標做調適，其中該目標自下列所構成的一群組當中選出：最小化一前驅物ISI、最大化垂直眼狀幅度、最小化水平眼狀幅度、最小化位元錯誤率、及最大化訊號雜訊比。
  4. 如申請專利範圍第1項之裝置，其中該第一模組另包含：一耦接於該輸入訊號的第一路徑，該第一路徑包含：一第一預放大器；一耦接於該第一預放大器的第一加總節點；及一耦接於該第一加總節點與該第一時脈訊號的第一閂鎖；一耦接於該輸入訊號的第二路徑，該第二路徑包含：一第二預放大器；一第二加總節點，其耦接於該第二預放大器，並用於基於一先前產 生的資料樣本來應用回授到其輸入訊號，其中該參數用於做為應用到該第二加總節點的該輸入訊號之該回授的一階加權值；及一耦接於該第二加總節點的第二閂鎖；及一耦接於該第一閂鎖與該第二閂鎖的多工器，該多工器用於基於一第一與一第二先前產生的資料樣本的一互斥OR在該第一閂鎖與該第二閂鎖之間選擇一輸出。
  5. 如申請專利範圍第1項之裝置，其中該第一模組另包含：一耦接於該輸入訊號的第一路徑，該第一路徑包含：一第一預放大器；一第一加總節點，其耦接於該第一預放大器，並用於基於一先前產生的資料樣本應用一第一回授到其輸入訊號，其中該第一模組的一第一參數用於做為應用到該第一加總節點的該輸入訊號之該第一回授的一階加權值，其中該第一參數用於基於該資料樣本訊號與該誤差樣本訊號進行調適；及一耦接於該第一加總節點的第一閂鎖；一耦接於該輸入訊號的第二路徑，該第二路徑包含：一第二預放大器；一第二加總節點，其耦接於該第二預放大器，並用於基於一先前產生的資料樣本應用一第二回授到其輸入訊號，其中該第一模組的一第二參數用於做為應用到該第二加總節點的該輸入訊號之該第二回授的一階加權值，其中該第二參數用於基於該資料樣本訊號與該誤差樣本訊號進行調適；及一耦接於該第二加總節點的第二閂鎖；及一耦接於該第一閂鎖與該第二閂鎖的多工器，該多工器用於基於一第一與一第二先前產生的資料樣本的一互斥OR在該第一閂鎖與該第 二閂鎖之間選擇一輸出。
  6. 如申請專利範圍第5項之裝置，其中該第一參數的大小等於該第二參數的大小。
  7. 如申請專利範圍第1項之裝置，其中該第一模組另包含：一耦接於該輸入訊號的第一路徑，該第一路徑包含：一第一預放大器，其用於偏移該輸入訊號該第一模組的一第三參數的數值，其中該第三參數用於基於該資料樣本訊號與該誤差樣本訊號進行調適；一耦接於該第一預放大器的第一加總節點；及一耦接於該加總節點的第一閂鎖；一耦接於該輸入訊號的第二路徑，該第二路徑包含：一第二預放大器，其用於偏移該輸入訊號該第一模組的一第四參數的數值，其中該第四參數用於基於該資料樣本訊號與該誤差樣本訊號進行調適；一耦接於該第二預放大器的第二加總節點；一耦接於該第二加總節點的第二閂鎖；及一耦接於該第一閂鎖與該第二閂鎖的多工器，該多工器用於基於一先前產生的資料樣本在該第一閂鎖的一輸出與該第二閂鎖之間做選擇。
  8. 如申請專利範圍第7項之裝置，其中該第三參數的大小等於該第四參數的大小。
  9. 如申請專利範圍第1項之裝置，其中該參數的一調適模組包含：一梯度模組，其用於基於該資料樣本訊號與該誤差樣本訊號產生該 參數的一梯度；一第一迴路濾波器，其用於藉由利用一預先定義的增益按比例調整該梯度而來調整一收斂速度以產生一輸出訊號；一積分器，其用於積分該輸出訊號來產生該參數的一個碼；及一數位到類比轉換器，其用於轉換該碼成為一相對應電壓值。
  10. 如申請專利範圍第1項之裝置，其中該第二模組包含：一相位偵測器，其用於接收該邊緣樣本訊號，並由其產生複數差值相位；一第二迴路濾波器，其耦接於該相位偵測器用於平均化該等複數差值相位，並產生一相位碼；及一相位內插器，其耦接於該迴路濾波器用於基於該相位碼產生該資料取樣相位。
  11. 一種用於到達一資料取樣相位訊號的一時脈與資料恢復安置點的裝置，該裝置包含：一接收模組，其耦接來接收一輸入訊號，並用於利用決策回授等化(DFE)在該輸入訊號上，並用於使用一第一時脈訊號由其產生一邊緣樣本訊號，其中該接收模組包含以下分支：一第一分支，其用於應用DFE到該輸入訊號以使用該第一時脈訊號產生該邊緣樣本訊號；一第二分支，其用於使用一第二時脈訊號產生一誤差樣本訊號；及一第三分支，其用於使用一第三時脈訊號產生一資料樣本訊號，其中該參數基於該資料樣本訊號與該誤差樣本訊號做調適；及 一時序恢復模組，其耦接於該接收模組，並用於接收該邊緣樣本訊號，且基於該邊緣樣本訊號產生一資料取樣相位訊號，其中該DFE的一參數用於朝向一目標做調適，且另外其中該DFE影響了該資料取樣相位訊號的一安置點。
  12. 如申請專利範圍第11項之裝置，其中該目標由下列構成的一群組中選出：最小化一前驅物ISI、最大化垂直眼狀幅度、最小化水平眼狀幅度、最小化位元錯誤率、及最大化訊號雜訊比。
  13. 如申請專利範圍第11項之裝置，其中用於調適該參數的一調適模組包含：一梯度模組，其用於基於該資料樣本訊號與該誤差樣本訊號產生該參數的一梯度；一迴路濾波器，其用於藉由利用一預先定義的增益按比例調整該梯度而來調整一收斂速度以產生一輸出訊號；一積分器，其用於積分該輸出訊號來產生該參數的一個碼；及一數位到類比轉換器，其用於轉換該碼成為一相對應電壓值。
  14. 一種用於交越決策回授等化器階加權值之調適的電路，其包含：一決策回授等化(DFE)模組，其用於接收一輸入訊號，並另用於利用DFE在該輸入訊號上來由其產生一邊緣樣本訊號，其中該DFE係基於該DFE模組的一初始階加權值，其中該決策回授等化模組包含以下分支：一第一分支，其用於應用DFE到該輸入訊號以使用該第一時脈訊號產生該邊緣樣本訊號；一第二分支，其用於使用一第二時脈訊號產生一誤差樣本 訊號；及一第三分支，其用於使用一第三時脈訊號產生一資料樣本訊號，其中該參數基於該資料樣本訊號與該誤差樣本訊號做調適；一時序恢復模組，其耦接於該DFE模組，並用於接收該邊緣樣本訊號，且另用於基於該邊緣樣本訊號產生一資料取樣相位訊號，其中該資料取樣相位訊號收斂到一時脈與資料恢復(CDR)安置點；及一調適模組，用於橫跨一個範圍的數值由該初始階加權值改變一DFE階加權值，並追蹤關聯於該等數值範圍的個別CDR安置點，且另用於自該等數值範圍選擇該DFE階加權值的一數值。
  15. 如申請專利範圍第14項之電路，其中對應於針對該DFE階加權值所選擇的該數值之一CDR安置點相較於對應於該初始階加權值的一CDR安置點會造成一較高的垂直眼狀幅度。
  16. 如申請專利範圍第14項之電路，其中對應於針對該DFE階加權值所選擇的該數值之一CDR安置點相較於對應於該初始階加權值的一CDR安置點會造成一較高的水平眼狀幅度。
  17. 如申請專利範圍第14項之電路，其中對應於針對該DFE階加權值所選擇的該數值之一CDR安置點相較於對應於該初始階加權值的一CDR安置點會造成一較低的位元錯誤率。
  18. 如申請專利範圍第14項之電路，其中對應於針對該DFE階加權值所選擇的該數值之一CDR安置點相較於對應於該初始階加權值的一CDR安置點會造成一較高的訊號雜訊比。
TW102146472A 2013-07-03 2013-12-16 交越決策回授等化器階加權値之調適 TWI508511B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/935,391 US9762381B2 (en) 2013-07-03 2013-07-03 Adaptation of crossing DFE tap weight

Publications (2)

Publication Number Publication Date
TW201503651A TW201503651A (zh) 2015-01-16
TWI508511B true TWI508511B (zh) 2015-11-11

Family

ID=52106097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146472A TWI508511B (zh) 2013-07-03 2013-12-16 交越決策回授等化器階加權値之調適

Country Status (4)

Country Link
US (1) US9762381B2 (zh)
CN (1) CN104281553A (zh)
DE (1) DE102013114131B4 (zh)
TW (1) TWI508511B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319248B2 (en) 2012-12-21 2016-04-19 Nvidia Corporation Decision feedback equalizer using current mode processing with CMOS compatible output level
US9231802B2 (en) 2012-12-26 2016-01-05 Nvidia Corporation Influence clock data recovery settling point by applying decision feedback equalization to a crossing sample
US9413518B2 (en) 2013-08-12 2016-08-09 Nvidia Corporation Clock data recovery circuit
US9281971B1 (en) * 2015-02-10 2016-03-08 Oracle International Corporation Vertical eye margin measurement using channel receiver equalizer
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
KR102336212B1 (ko) * 2015-06-23 2021-12-07 삼성전자주식회사 온도 및 프로세스 변화에 강인한 결정 재입력 등호기
US9356775B1 (en) * 2015-07-09 2016-05-31 Xilinx, Inc. Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system
US9413524B1 (en) * 2015-10-20 2016-08-09 Xilinx, Inc. Dynamic gain clock data recovery in a receiver
US9866412B2 (en) * 2016-01-29 2018-01-09 Samsung Display Co., Ltd. Equalization in high speed links through in-situ channel estimation
US10204215B2 (en) * 2016-05-24 2019-02-12 Mastercard International Incorporated System and method for processing a transaction with secured authentication
US10075308B2 (en) * 2016-09-30 2018-09-11 Intel Corporation Supply voltage adaptation via decision feedback equalizer
US10355889B1 (en) * 2016-12-12 2019-07-16 Cadence Design Systems, Inc. Adaptive pattern filtering for clock and data recovery to minimize interaction with decision feedback equalization
CN109308360A (zh) * 2017-07-27 2019-02-05 中兴通讯股份有限公司 信道参数寻找方法、装置、存储介质和计算机设备
US10164805B1 (en) * 2017-08-29 2018-12-25 Micron Technology, Inc. Characterization of decision feedback equalizer taps
US10734971B2 (en) 2018-02-20 2020-08-04 Rambus Inc. Noise reducing receiver
US10615881B2 (en) * 2018-03-23 2020-04-07 Huawei Technologies Co., Ltd. System and method for adaptive channel equalization in a time varying channel
CN111786669B (zh) * 2019-04-04 2023-09-12 智原微电子(苏州)有限公司 用来进行决策反馈均衡器自适应控制的装置
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
CN112436852B (zh) * 2020-12-07 2022-04-26 海光信息技术股份有限公司 一种用于搜索接收机模拟前端电路参数的方法以及装置
US11349691B1 (en) 2021-03-17 2022-05-31 Skyechip Sdn Bhd Apparatus and a method for handling non-continuous data transfer for a decision feedback equalizer in a memory subsystem
TWI757212B (zh) * 2021-07-13 2022-03-01 瑞昱半導體股份有限公司 具有快速追鎖及頻寬穩定機制的時脈資料恢復電路及方法
CN114217561B (zh) * 2021-12-15 2024-03-01 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的控制电路装置及其自适应均衡方法
CN116074165B (zh) * 2023-02-24 2024-04-12 上海安路信息科技股份有限公司 Dfe抽头自适应获取方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180536A1 (en) * 2004-02-17 2005-08-18 Payne Robert F. Interpolator based clock and data recovery (CDR) circuit with digitally programmable BW and tracking capability
US20120128055A1 (en) * 2010-11-19 2012-05-24 Yueming Jiang Method, apparatus, and system to compensate inter-symbol interference

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436937A (en) 1993-02-01 1995-07-25 Motorola, Inc. Multi-mode digital phase lock loop
US6400291B1 (en) 1999-10-20 2002-06-04 Fujitsu Network Communications, Inc. Multiple time domain serial-to-parallel converter
TWI298223B (en) 2002-11-04 2008-06-21 Mstar Semiconductor Inc Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
US20040091064A1 (en) 2002-11-12 2004-05-13 Broadcom Corporation Phase detector with delay elements for improved data regeneration
DE102004014695B4 (de) 2003-03-26 2007-08-16 Infineon Technologies Ag Takt- und Datenwiedergewinnungseinheit
JP3939715B2 (ja) 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
US7173494B2 (en) 2005-01-20 2007-02-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system
US7817712B2 (en) 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple compensations applied to a signal
WO2008063431A2 (en) 2006-11-16 2008-05-29 Rambus, Inc. Partial response decision-feedback equalization with adaptation based on edge samples
CN101595699A (zh) 2007-01-08 2009-12-02 拉姆伯斯公司 用于校准第一后体isi的自适应连续时间均衡器
US8175207B2 (en) 2007-12-12 2012-05-08 Applied Micro Circuits Corporation ISI pattern-weighted early-late phase detector with jitter correction
CN201228304Y (zh) 2008-06-11 2009-04-29 曹利东 具有空气包覆作用的假捻机
US8259890B2 (en) 2009-02-18 2012-09-04 Mediatek Inc. Phase-locked loop circuit and related phase locking method
TWI420862B (zh) * 2010-04-01 2013-12-21 Realtek Semiconductor Corp 等化器及其相關之訊號接收器
US8139701B2 (en) 2010-08-05 2012-03-20 Fujitsu Limited Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US20120106539A1 (en) 2010-10-27 2012-05-03 International Business Machines Corporation Coordinating Communications Interface Activities in Data Communicating Devices Using Redundant Lines
US8681839B2 (en) 2010-10-27 2014-03-25 International Business Machines Corporation Calibration of multiple parallel data communications lines for high skew conditions
US8767531B2 (en) 2010-10-27 2014-07-01 International Business Machines Corporation Dynamic fault detection and repair in a data communications mechanism
US8634503B2 (en) 2011-03-31 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast lock clock-data recovery for phase steps
US8873693B2 (en) 2011-09-21 2014-10-28 Fujitsu Limited Phase averaging-based clock and data recovery
US8704570B2 (en) * 2011-12-20 2014-04-22 Mosys, Inc. Delay-locked loop with phase adjustment
US8836394B2 (en) 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US9231802B2 (en) 2012-12-26 2016-01-05 Nvidia Corporation Influence clock data recovery settling point by applying decision feedback equalization to a crossing sample
US9184907B2 (en) 2012-12-28 2015-11-10 Nvidia Corporation Flexible threshold counter for clock-and-data recovery
JP6079388B2 (ja) * 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180536A1 (en) * 2004-02-17 2005-08-18 Payne Robert F. Interpolator based clock and data recovery (CDR) circuit with digitally programmable BW and tracking capability
US20120128055A1 (en) * 2010-11-19 2012-05-24 Yueming Jiang Method, apparatus, and system to compensate inter-symbol interference

Also Published As

Publication number Publication date
US20150010047A1 (en) 2015-01-08
DE102013114131B4 (de) 2021-10-21
US9762381B2 (en) 2017-09-12
TW201503651A (zh) 2015-01-16
CN104281553A (zh) 2015-01-14
DE102013114131A1 (de) 2015-01-08

Similar Documents

Publication Publication Date Title
TWI508511B (zh) 交越決策回授等化器階加權値之調適
TWI519118B (zh) 應用決策回授等化到交越樣本之影響時脈資料恢復安置點
US8929496B2 (en) Receiver with enhanced clock and data recovery
CN114731316B (zh) 支持锁定到眼中心的波特率时钟数据恢复的连续时间线性均衡适配算法
US20160065394A1 (en) Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity
US9166774B2 (en) Decoupling bang-bang CDR and DFE
US9800436B2 (en) Receiver and control method for receiver
US8582635B2 (en) Sparse and reconfigurable floating tap feed forward equalization
US10673562B2 (en) Signal receiving circuit and operation method thereof
US10447254B1 (en) Analog delay based T-spaced N-tap feed-forward equalizer for wireline and optical transmitters
TW202044806A (zh) 等化電路
US8964899B2 (en) Receiving circuit
US8867604B2 (en) Crossing ISI cancellation
US10243762B1 (en) Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters
JP4480606B2 (ja) データ受信装置および適応等化回路
TW200847702A (en) Receiver apparatus for processing amplitude-modulated signal
US9276733B1 (en) Signal reproduction circuit, signal reproduction system, and signal reproduction method
JP5146571B2 (ja) データ受信装置および適応等化回路
Hao et al. Research on high speed parallel blind equalization algorithm
JP4905533B2 (ja) データ受信装置および適応等化回路
Ishida et al. Ultra-high-speed CMOS interface technology