TWI420862B - 等化器及其相關之訊號接收器 - Google Patents

等化器及其相關之訊號接收器 Download PDF

Info

Publication number
TWI420862B
TWI420862B TW099110126A TW99110126A TWI420862B TW I420862 B TWI420862 B TW I420862B TW 099110126 A TW099110126 A TW 099110126A TW 99110126 A TW99110126 A TW 99110126A TW I420862 B TWI420862 B TW I420862B
Authority
TW
Taiwan
Prior art keywords
output data
edge
equalizer
data
sampler
Prior art date
Application number
TW099110126A
Other languages
English (en)
Other versions
TW201136249A (en
Inventor
Pei Si Wu
An Ming Lee
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW099110126A priority Critical patent/TWI420862B/zh
Priority to US13/040,267 priority patent/US9215105B2/en
Publication of TW201136249A publication Critical patent/TW201136249A/zh
Application granted granted Critical
Publication of TWI420862B publication Critical patent/TWI420862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

等化器及其相關之訊號接收器
本發明有關一種等化器及其相關訊號接收器，尤指一種利用取樣器所產生之輸出資料以及邊緣信息來調整等化器之接頭係數之等化器及訊號接收器。
在通訊系統中，符元間干擾(Inter Symbol Interference,ISI)是一種相當常見的現象，其主要成因是不同頻率傳輸速度不同，因此，訊號接收端通常會加上等化器(equalizer)來解決訊號傳輸時因為多重路徑傳輸所造成的影響。
傳統的訊號接收器通常包含有決定反饋等化器(decision feedback equalizer)以及時脈資料回復電路，然而目前的決定反饋等化器以及時脈資料回復電路的內部元件大都無法共用，分別需要兩套獨立的元件。一般而言，傳統的訊號接收器總共需要四套取樣器，其中時脈資料回復電路需要一個輸出資料取樣器以及一個邊緣取樣器來分別對輸入資料進行取樣以產生輸出資料以及邊緣信息；而決定反饋等化器則需要兩個臨界值(threshold)取樣器，來分別對輸入資料的高位準以及低位準進行取樣，以得知等化後之輸入資料的振幅大小是否理想，據以調整等化的程度。因此，傳統的訊號接收器對於成本以及耗電的考量而言，皆不是十分理想。
本發明的目的之一在於提供一種等化器及其相關訊號接收器，以解決先前技術中之問題。
本發明的目的之一在於提供一種等化器，可利用取樣器所產生之輸出資料以及邊緣信息來調整等化器之接頭係數。
本發明的目的之一在於提供一種訊號接收器，可共用時脈資料回復電路中的取樣器，來減少等化電器中的取樣器的數目。
本發明之實施例揭露了一種等化器。等化器包含有第一取樣器、第二取樣器以及等化器電路。第一取樣器取樣一輸入資料以產生一輸出資料；而第二取樣器取樣輸入資料以產生一邊緣信息。等化器電路係耦接於第一取樣器以及第二取樣器，並包含有等化器單元以及控制單元。等化器單元根據複數個接頭係數來對一原始輸入資料進行等化以產生該輸入資料。控制單元係耦接於等化器單元，根據輸出資料以及邊緣信息來調整複數個接頭係數。
本發明之實施例另揭露了一種訊號接收器。訊號接收器包含有一時脈資料回復電路以及一等化器電路。時脈資料回復電路包含有一第一取樣器、一第二取樣器以及一時脈資料回復單元。第一取樣器用來根據一輸出資料時脈來取樣一輸入資料以產生一輸出資料。第二取樣器用來根據一邊緣時脈來取樣該輸入資料以產生一邊緣信息。時脈資料回復單元係耦接於該第一取樣器以及該第二取樣器，用來根據該輸出資料來產生該輸出資料時脈並回授至該第一取樣器，以及根據該邊緣信息來產生該邊緣時脈並回授至該第二取樣器。等化器電路係耦接於該時脈資料回復電路之該第一取樣器以及該第二取樣器。等化器電路包含有一等化器單元以及一控制單元，其中等化器單元根據複數個接頭係數對一原始輸入資料進行等化以產生該輸入資料，而控制單元則係耦接於該等化器單元與該時脈資料回復電路之該第一取樣器以及該第二取樣器，用來根據該輸出資料以及該邊緣信息來調整該複數個接頭係數。
請參考第1圖，第1圖為本發明訊號接收器10之一實施例的方塊圖。訊號接收器10包含(但不侷限於)一時脈資料回復電路(clock and data recovery circuit，CDR)100以及一等化器電路200。時脈資料回復電路100包含有一第一取樣器110、一第二取樣器120以及一時脈資料回復單元130。其中，第一取樣器110係根據輸出資料時脈CKD 來取樣輸入資料DIN以產生輸出資料DOUT；第二取樣器120係根據邊緣時脈CKE 來取樣輸入資料DIN以產生邊緣信息EDGE，其中輸入資料DIN係先透過等化器電路200的等化器單元220來將原始輸入資料DIN’進行等化所產生。時脈資料回復單元130耦接第一取樣器110以及第二取樣器120，根據輸出資料DOUT產生輸出資料時脈CKD 並回授至第一取樣器110，以及根據邊緣信息EDGE產生邊緣時脈CKE 並回授至第二取樣器120。由於時脈資料回復電路100的相關運作已為熟知此項技藝者所習知，故相關細節於此便不再贅述。
等化器電路200耦接於時脈資料回復電路100，包含有一等化器單元220以及一控制單元210，其中等化器單元220係根據複數個接頭係數(tap coefficient)C0 ～CN 來對原始輸入資料DIN’進行等化而產生輸入資料DIN；控制單元210耦接等化器單元220以及第一取樣器110和第二取樣器120，根據輸出資料DOUT以及邊緣信息EDGE來調整複數個接頭係數C0 ～CN 。於本實施例中，控制單元210根據輸出資料DOUT以及邊緣信息EDGE來產生一判斷結果DR，並根據判斷結果DR來調整等化器單元220之複數個接頭係數C0 ～CN ，其中判斷結果DR係指示等化器電路200處於過度等化狀態(over-equalized)或等化不足狀態(under-equalized)。關於控制單元210如何根據輸出資料DOUT以及邊緣信息EDGE來調整等化器單元220之複數個接頭係數C0 ～CN 將於之後的實施例中進一步詳細敘明。
第2圖為第1圖所示之訊號接收器10中的等化器單元220一實施例的示意圖。如第2圖所示，等化器單元220包含有複數個接頭TP0～TPN以及一加法器230，其中複數個接頭TP0～TPN係以串聯方式耦接在一起，接收輸出資料DOUT並分別根據接頭係數C0 ～CN 來產生複數個已相乘訊號SM0 ～SMN 。加法器230耦接該複數個接頭TP0～TPN，將原始輸入資料DIN’與該複數個已相乘訊號SM0 ～SMN 相加，以產生輸入資料DIN。
請注意，於本實施例中，等化器單元220係由一決定反饋等化器(decision feedback equalizer)來實現之，但本發明並不侷限於此，亦可為其他種類之等化器。
接著，簡單描述上述之輸出資料DOUT以及邊緣信息EDGE的特性以有助於了解本發明所揭露之特徵。請參考第3圖，第3圖為第1圖或者第2圖中的輸入資料DIN、輸出資料DOUT以及邊緣信息EDGE的訊號波形圖。其中，輸入資料DIN在時間軸上依序以第一輸入資料D[n-2]、第二輸入資料D[n-1]以及第三輸入資料D[n]表示。第一取樣器210以及第二取樣器220分別根據輸出資料時脈CKD 和邊緣時脈CKE 來取樣輸入資料DIN(例如，在輸出資料時脈CKD /邊緣時脈CKE 的上升緣進行取樣)，取樣產生之輸出資料DOUT在時間軸上依序以第一輸出資料Z[n-2]、第二輸出資料Z[n-1]以及第三輸出資料Z[n]表示，而邊緣信息EDGE在時間軸上則依序以第一邊緣訊號S[n-2]、第二邊緣訊號S[n-1]以及第三邊緣訊號S[n]表示，其中第一輸出資料Z[n-2]、第二輸出資料Z[n-1]以及第三輸出資料Z[n]分別對應至第一邊緣訊號S[n-2]、第二邊緣訊號S[n-1]以及第三邊緣訊號S[n]。
依據輸入資料DIN的眼狀圖(eye diagram)可得知輸入資料DIN的眼狀圖抖動(eye jitter)。首先，假設輸入資料DIN的抖動係由低通通道(low-pass channel)所累積而成，因此輸入資料DIN的振幅大小會跟眼狀圖的資料寬度(eye width)成正比。在輸入資料DIN經過很長的纜線衰減之後，通常會有兩種情況發生：在第一種情況下，當輸入資料DIN的呈現時間長度(run length，RL)大於1時，此時會造成抖動落後(jitter lag)；在第二種情況下，當輸入資料DIN的RL等於1時，此時會造成抖動領先(jitter lead)。因此，當經由邊緣信息EDGE得知輸入資料DIN的資料寬度太寬時，便需要降低輸入資料DIN的振幅；而當經由邊緣信息EDGE得知輸入資料DIN的資料寬度太窄時，則需要增加輸入資料DIN的振幅。換句話說，控制單元210根據邊緣信息EDGE以及輸出資料DOUT來得知當前的等化程度，並據以決定調大或者調小等化器單元220的複數個接頭係數C0 ～CN ，以調整輸入資料DIN之振幅。
接下來，舉例說明控制單元210如何根據輸出資料DOUT以及邊緣信息EDGE來調整等化器單元220之複數個接頭係數C0 ～CN 。請參考第4圖，第4圖(包含有圖4A、圖4B、圖4C以及圖4D)為說明第1圖或第2圖中的等化器電路200係處於一等化不足狀態的示意圖，為簡化圖式，圖4A～圖4D中皆僅繪示輸出資料時脈CKD ，但在本實施例中，時脈CKD 和CKE 實為相差180度的時脈訊號，且第一取樣器110及第二取樣器120係分別在時脈CKD 和CKE 的上升緣做取樣，因此由輸出資料時脈CKD 來看，邊緣信息EDGE的取樣時間是在輸出資料時脈CKD 的下降緣，其實此時係邊緣時脈CKE 的上升緣，特此說明。
於本實施例中，控制單元210根據時間軸上相鄰的輸出資料是否相等來判斷輸入資料DIN是否處於轉換(transition)中，並根據在輸入資料DIN轉換時取樣得到的邊緣信息EDGE來判斷當前的等化程度。例如在圖4A中，控制單元210藉由比較第三輸出資料Z[n]和第二輸出資料Z[n-1]，當兩者不相等時，表示輸入資料DIN處於轉換狀態，再將此時取樣獲得的第二邊緣訊號S[n-1]與其前一相鄰時序之第一輸出資料Z[n-2]相比較，得知S[n-1]=Z[n-2]，換言之，當控制單元210判斷出Z[n]≠Z[n-1]且Z[n-2]=S[n-1]時，即可得知當前係處於等化不足狀態(under-equalized)，換言之，表示等化器電路200中的接頭係數太小，使得輸入資料DIN的振幅太小，在邊緣信息EDGE取樣前就回到原始準位，因此需調大等化器電路200中的接頭係數C0 ～CN 。
再舉例而言，在圖4B中，控制單元210藉由比較第二輸出資料Z[n-1]和第三輸出資料Z[n]，當兩者不相等時，表示輸入資料DIN處於轉換狀態，再將此時取樣獲得的第二邊緣訊號S[n-1]與其前一相鄰時序之第一輸出資料Z[n-2]相比較，得知S[n-1]=Z[n-2]，換言之，當控制單元210判斷出Z[n-1]≠Z[n]且S[n-1]=Z[n-2]時，即可判斷當前係處於等化不足狀態，需調大等化器電路200中的接頭係數C0 ～CN 。
同樣地，在圖4C以及圖4D中，當控制單元210判斷出在輸入資料處於轉換時，取樣獲得的邊緣訊號與其時序相鄰的輸出資料仍相等時，即可判斷出當前係處於等化不足狀態，需調大等化器電路200中的接頭係數C0 ～CN 。
請參考第5圖，第5圖(包含有圖5A、圖5B、圖5C以及圖5D)為說明第1圖或第2圖中的等化器電路220係處於一過度等化狀態的示意圖，為簡化圖式，圖5A～圖5D中皆僅繪示輸出資料時脈CKD ，但在本實施例中，時脈CKD 和CKE 實為相差180度的時脈訊號，且第一取樣器110及第二取樣器120係分別在時脈CKD 和CKE 的上升緣做取樣，因此由輸出資料時脈CKD 來看，邊緣信息EDGE的取樣時間是在輸出資料時脈CKD 的下降緣，其實此時係邊緣時脈CKE 的上升緣，特此說明。
於本實施例中，控制單元210亦根據時間軸上相鄰的輸出資料是否相等來判斷輸入資料DIN是否處於轉換中，並根據在輸入資料DIN轉換時取樣得到的邊緣信息EDGE來判斷當前的等化程度。例如在圖5A中，控制單元210比較第二輸出資料Z[n-1]和第三輸出資料Z[n]，當兩者不相等時，表示輸入資料DIN處於轉換狀態，再將此時取樣獲得的第二邊緣訊號S[n-1]與其前一相鄰時序之第一輸出資料Z[n-2]相比較，得知S[n-1]≠Z[n-2]，換言之，當控制單元210判斷出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]時，即可得知當前係處於過度等化狀態(over-equalized)，換言之，表示等化器電路200中的接頭係數太大，使得輸入資料DIN的振幅太大，在邊緣信息EDGE取樣前尚未回到原始準位，因此需調小等化器電路200中的接頭係數C0 ～CN 。
再舉例而言，在圖5B中，控制單元210藉由比較第二輸出資料Z[n-1]和第三輸出資料Z[n]，當兩者不相等時，表示輸入資料DIN處於轉換狀態，再將此時取樣獲得的第二邊緣訊號S[n-1]與其前一相鄰時序之第一輸出資料Z[n-2]相比較，得知S[n-1]≠Z[n-2]。換言之，當控制單元210判斷出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]時，即可得知當前係處於過度等化狀態，造成在邊緣信息EDGE取樣前尚未回到原始準位，需調小等化器電路200中的接頭係數C0 ～CN 。
同樣地，在圖5C以及圖5D中，當控制單元210判斷出Z[n-1]≠Z[n]且S[n-1]≠Z[n-2]時，即可得知當前係處於過度等化狀態，因此需調小等化器電路200中的接頭係數C0 ～CN 。
另一方面，在第三輸出資料Z[n]係等於第二輸出資料Z[n-1]的情況下，控制單元210會判斷等化器電路200非處於資料轉換狀態，此時控制單元210會維持等化器電路200中的接頭係數C0 ～CN 不變。
綜上所述，控制單元210會根據輸出資料DOUT以及邊緣信息EDGE來產生判斷結果DR，並根據判斷結果DR來調整複數個接頭係數C0 ～CN ，該判斷結果DR係指示等化器電路200係處於過度等化狀態或等化不足狀態。
與習知技術相比，本發明提出之等化器不需偵測輸入資料的振幅，而是根據邊緣信息及輸出資料完成等化程度來做調整，因此節省了兩個臨界值取樣器，換言之，不需使用二位元的ADC，所需的晶片面積(die size)小，成本降低。
請再注意，以上所述之實施例僅用來作為本發明的範例說明，並非本發明的限制條件。舉例而言，於其他的實施例中，第一取樣器以及第二取樣器並不限定由時脈資料回復電路來提供。請參考第6圖，第6圖為本發明等化器600之一實施例的示意圖。如第6圖所示，等化器600包含有(但不侷限於)第一取樣器610、第二取樣器620以及等化器電路630，其中等化器電路630包含有一等化器單元640以及一控制單元650。於本實施例中，第一取樣器610、第二取樣器620以及等化器電路630的相關運作係分別與第1圖中的第一取樣器110、第二取樣器120以及等化器電路200類似，兩者不同之處在於第6圖中的第一取樣器610、第二取樣器620係為獨立的元件，並不限定要設置在時脈資料回復電路中。
熟知此項技藝者應可了解，在不違背本發明之精神下，訊號接收器10以及等化器600之各種變化皆是可行的，此皆隸屬本發明所涵蓋之範疇。
以上所述的實施例僅用來說明本發明之技術特徵，並非用來侷限本發明之範疇。由上可知，本發明提供一種等化器及其相關之訊號接收器。利用取樣器所產生之輸出資料DOUT以及邊緣信息EDGE，可以得知等化器電路係處於一過度等化狀態或者一等化不足狀態，以進而達到調整等化器之接頭係數的目的。另外，在通訊系統中，可共用時脈資料回復電路中的取樣器(例如：輸出資料取樣器、邊緣取樣器)，來取代等化器電路中原本的取樣器(例如，臨界值取樣器)。如此一來，可以縮小元件的面積以及製造成本，並進而達到省電的需求。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．訊號接收器
100．．．時脈資料回復電路
110、610．．．第一取樣器
120、620．．．第二取樣器
130．．．時脈資料回復單元
200、630．．．等化器電路
210、640．．．控制單元
220、650．．．等化器單元
230．．．加法器
TP0～TPN．．．接頭
DIN’．．．原始輸入資料
DIN．．．輸入資料
DOUT．．．輸出資料
EDGE．．．邊緣信息
CKE ．．．邊緣時脈
CKD ．．．輸出資料時脈
DR．．．判斷結果
C0 ～CN ．．．接頭係數
SM0 ～SMN ．．．已相乘訊號
D[n-2]．．．第一輸入資料
D[n-1]．．．第二輸入資料
D[n]．．．第三輸入資料
Z[n-2]．．．第一輸出資料
Z[n-1]．．．第二輸出資料
Z[n]．．．第三輸出資料
S[n-2]．．．第一邊緣訊號
S[n-1]．．．第二邊緣訊號
S[n]．．．第三邊緣訊號
600．．．等化器
第1圖為本發明訊號接收器之一實施例的方塊圖。
第2圖為第1圖所示之訊號接收器中的等化器單元的詳細電路之一範例的示意圖。
第3圖為說明第1圖或者第2圖中的輸入資料、輸出資料以邊緣信息的訊號波形圖。
第4圖(包含有圖4A、圖4B、圖4C以及圖4D)為說明第1圖或第2圖中的等化器電路係處於一等化不足狀態的示意圖。
第5圖(包含有圖5A、圖5B、圖5C以及圖5D)為說明第1圖或第2圖中的等化器電路係處於一過度等化狀態的示意圖。
第6圖為本發明等化器之一實施例的示意圖。
10．．．訊號接收器
100．．．時脈資料回復電路
110．．．第一取樣器
120．．．第二取樣器
130．．．時脈資料回復單元
200．．．等化器電路
210．．．控制單元
220．．．等化器單元
230．．．加法器
TP0～TPN．．．接頭
DIN’．．．原始輸入資料
DIN．．．輸入資料
DOUT．．．輸出資料
EDGE．．．邊緣信息
CKE ．．．邊緣時脈
CKD ．．．輸出資料時脈
DR．．．判斷結果
C0 ～CN ．．．接頭係數
SM0 ～SMN ．．．已相乘訊號

Claims (14)

  1. 一種等化器，包含有：一第一取樣器，用來取樣一輸入資料以產生一輸出資料；一第二取樣器，用來取樣該輸入資料以產生一邊緣信息；以及一等化器電路，耦接於該第一取樣器以及該第二取樣器，該等化器電路包含有：一等化器單元，用來根據複數個接頭係數(tap coefficient)對一原始輸入資料進行等化以產生該輸入資料；以及一控制單元，耦接於該等化器單元，用來根據該輸出資料以及該邊緣信息來調整該複數個接頭係數。
  2. 如申請專利範圍第1項所述之等化器，其中該控制單元根據該輸出資料判斷該輸入資料是否處於轉換，並在該輸入資料處於轉態時，根據該邊緣信息來判斷該等化器電路係處於過度等化狀態或等化不足狀態以調整該複數個接頭係數。
  3. 如申請專利範圍第1項所述之等化器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係等於該第二輸出資料時，該控制單元維持該複數個接頭係數不變。
  4. 如申請專利範圍第1項所述之等化器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號以作為該邊緣信息；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係不等於該第二輸出資料且該第二邊緣訊號係等於該第一輸出資料時，該控制單元調大該複數個接頭係數中至少一部份的接頭係數。
  5. 如申請專利範圍第1項所述之等化器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係不等於該第二輸出資料且該第二邊緣訊號係不等於該第一輸出資料時，該控制單元調小該複數個接頭係數中至少一部份的接頭係數。
  6. 如申請專利範圍第1項所述之等化器，其中該等化器單元包含有：複數個接頭，根據該輸出資料以及該複數個接頭係數來產生複數個已相乘訊號；以及一加法器，將該原始輸入資料與該複數個已相乘訊號進行相加，以產生該輸入資料。
  7. 如申請專利範圍第1項所述之等化器，其中該等化器單元係為一決定反饋等化器。
  8. 一種訊號接收器，包含有：一時脈資料回復電路，包含：一第一取樣器，用來根據一輸出資料時脈來取樣一輸入資料以產生一輸出資料；一第二取樣器，用來根據一邊緣時脈來取樣該輸入資料以產生一邊緣信息；以及一時脈資料回復單元，耦接於該第一取樣器以及該第二取樣器，用來提供該輸出資料時脈及該邊緣時脈；以及一等化器電路，耦接於該時脈資料回復電路之該第一取樣器以及該第二取樣器，該等化器電路包含有：一等化器單元，用來根據複數個接頭係數對一原始輸入資料進行等化以產生該輸入資料；以及一控制單元，耦接於該等化器單元與該時脈資料回復電路之該第一取樣器以及該第二取樣器，用來根據該輸出資料以及該邊緣信息來調整該複數個接頭係數。
  9. 如申請專利範圍第8項所述之訊號接收器，其中該控制單元根據該輸出資料判斷該輸入資料是否處於轉換；以及在該輸入資料處於轉態時，根據該邊緣信息來判斷該等化器電路係處於過度等化狀態或等化不足狀態以調整該複數個接頭係數。
  10. 如申請專利範圍第8項所述之訊號接收器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係等於該第二輸出資料時，該控制單元維持該複數個接頭係數不變。
  11. 如申請專利範圍第8項所述之訊號接收器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號以作為該邊緣信息；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係不等於該第二輸出資料且該第二邊緣訊號係等於該第一輸出資料時，該控制單元調大該複數個接頭係數中至少一部份的接頭係數。
  12. 如申請專利範圍第8項所述之訊號接收器，其中該輸出資料依序包含有一第一輸出資料、一第二輸出資料以及一第三輸出資料；該邊緣信息依序包含有一第一邊緣訊號、一第二邊緣訊號以及一第三邊緣訊號；該第一、第二、第三輸出資料係分別對應至該第一、第二、第三邊緣訊號；以及當該控制單元判斷該第三輸出資料係不等於該第二輸出資料且該第二邊緣訊號係不等於該第一輸出資料時，該控制單元調小該複數個接頭係數中至少一部份的接頭係數。
  13. 如申請專利範圍第8項所述之訊號接收器，其中該等化器單元包含有：複數個接頭，根據該輸出資料以及該複數個接頭係數來產生複數個已相乘訊號；以及一加法器，將該原始輸入資料與該複數個已相乘訊號進行相加，以產生該輸入資料。
  14. 如申請專利範圍第8項所述之訊號接收器，其中該等化器單元係為一決定反饋等化器。
TW099110126A 2010-04-01 2010-04-01 等化器及其相關之訊號接收器 TWI420862B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099110126A TWI420862B (zh) 2010-04-01 2010-04-01 等化器及其相關之訊號接收器
US13/040,267 US9215105B2 (en) 2010-04-01 2011-03-04 Equalizer and signal receiver thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099110126A TWI420862B (zh) 2010-04-01 2010-04-01 等化器及其相關之訊號接收器

Publications (2)

Publication Number Publication Date
TW201136249A TW201136249A (en) 2011-10-16
TWI420862B true TWI420862B (zh) 2013-12-21

Family

ID=44709657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110126A TWI420862B (zh) 2010-04-01 2010-04-01 等化器及其相關之訊號接收器

Country Status (2)

Country Link
US (1) US9215105B2 (zh)
TW (1) TWI420862B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5998612B2 (ja) * 2012-04-23 2016-09-28 富士通株式会社 補間回路および受信回路
US9319248B2 (en) 2012-12-21 2016-04-19 Nvidia Corporation Decision feedback equalizer using current mode processing with CMOS compatible output level
US9231802B2 (en) 2012-12-26 2016-01-05 Nvidia Corporation Influence clock data recovery settling point by applying decision feedback equalization to a crossing sample
US9184907B2 (en) 2012-12-28 2015-11-10 Nvidia Corporation Flexible threshold counter for clock-and-data recovery
US9762381B2 (en) * 2013-07-03 2017-09-12 Nvidia Corporation Adaptation of crossing DFE tap weight
US9413518B2 (en) 2013-08-12 2016-08-09 Nvidia Corporation Clock data recovery circuit
US9225371B2 (en) * 2014-02-28 2015-12-29 Fujitsu Limited Offset compensation for serial links
US9455846B2 (en) * 2015-02-19 2016-09-27 Microsoft Technology Licensing, Llc Decision feedback equalization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060215745A1 (en) * 2005-03-25 2006-09-28 Woodward Mark J Direct determination equalizer system
US20070253475A1 (en) * 2006-04-27 2007-11-01 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US20090296791A1 (en) * 1998-11-09 2009-12-03 Agazzi Oscar E Multi-Pair Gigabit Ethernet Transceiver
US20100027712A1 (en) * 2007-01-09 2010-02-04 Rambus, Inc. Equalizing transmitter and method of operation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008063431A2 (en) * 2006-11-16 2008-05-29 Rambus, Inc. Partial response decision-feedback equalization with adaptation based on edge samples

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296791A1 (en) * 1998-11-09 2009-12-03 Agazzi Oscar E Multi-Pair Gigabit Ethernet Transceiver
US20060215745A1 (en) * 2005-03-25 2006-09-28 Woodward Mark J Direct determination equalizer system
US20070253475A1 (en) * 2006-04-27 2007-11-01 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US20100027712A1 (en) * 2007-01-09 2010-02-04 Rambus, Inc. Equalizing transmitter and method of operation

Also Published As

Publication number Publication date
US9215105B2 (en) 2015-12-15
TW201136249A (en) 2011-10-16
US20110243215A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
TWI420862B (zh) 等化器及其相關之訊號接收器
US10809297B2 (en) Eye opening measurement circuit calculating difference between sigma levels, receiver including the same, and method for measuring eye opening
US7787536B2 (en) Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
TWI521898B (zh) 用於等化接收之序列資料串流之方法及控制器
US20100103999A1 (en) Partial response decision-feedback equalization with adaptation based on edge samples
KR101802791B1 (ko) 판정 궤환 등화기
US9148316B2 (en) Decision feedback equalizer
TWI542156B (zh) 時脈資料回復電路與方法以及等化訊號分析電路與方法
WO2008026289A1 (fr) Circuit de transmission de données et procédé de transmission
US8509299B2 (en) Decision feedback equalizer operable with multiple data rates
US20150256360A1 (en) Adaptive pade filter and transceiver
US8737461B2 (en) Receiving equalization device in communication system and receiving equalization method
US10243762B1 (en) Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters
TWI543548B (zh) 應用於互連系統的方法與相關處理模組
US8638842B2 (en) Equalization device, equalization method, and program
JP5626215B2 (ja) 等化装置
JP2014033347A (ja) アダプティブイコライザ、イコライザ調整方法、それを用いた半導体装置および情報ネットワーク装置
US20090135894A1 (en) Signal receiving circuit utilizing timing recovery parameter generating circuit
JP5018027B2 (ja) データ受信装置
Park et al. Current-integrating DFE with sub-UI ISI cancellation for multi-drop channels
WO2017037836A1 (ja) 信号伝送装置および信号伝送システム
US11936505B2 (en) Decision feedback equalization with efficient burst error correction
CN102215190A (zh) 均衡器及其相关的讯号接收器
US20230403183A1 (en) Receiver using pseudo partial response maximum likelihood sequence detection
TWI445335B (zh) 等化器與等化方法