JP6697007B2 - 受信機の較正および追跡 - Google Patents

受信機の較正および追跡 Download PDF

Info

Publication number
JP6697007B2
JP6697007B2 JP2017563999A JP2017563999A JP6697007B2 JP 6697007 B2 JP6697007 B2 JP 6697007B2 JP 2017563999 A JP2017563999 A JP 2017563999A JP 2017563999 A JP2017563999 A JP 2017563999A JP 6697007 B2 JP6697007 B2 JP 6697007B2
Authority
JP
Japan
Prior art keywords
sub
adc
auxiliary
component
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017563999A
Other languages
English (en)
Other versions
JP2018524874A (ja
Inventor
モシェ・マルキン
タラン・グプタ
Original Assignee
マコム・コネクティビティ・ソリューションズ・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マコム・コネクティビティ・ソリューションズ・エルエルシー filed Critical マコム・コネクティビティ・ソリューションズ・エルエルシー
Publication of JP2018524874A publication Critical patent/JP2018524874A/ja
Application granted granted Critical
Publication of JP6697007B2 publication Critical patent/JP6697007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本開示は、情報の通信に関する。
トランシーバなどの通信デバイスが、音声データまたは他のデータを他方の通信デバイスに送信するか、または他方の通信デバイスから受信するために使用することができる。音声データまたは他のデータは、有線またはワイヤレス通信接続を介して伝達され得る。1つの傾向は、伝達できるデータの量を増加させ、データの通信速度を上げることである。
通信データの転送レート、速度、および帯域幅が増大するにつれ、データを送信し、処理し、受信するために使用される回路も、高帯域幅信号を処理しなければならなくなる。デジタル信号処理を使用する多くのシステムによって使用される一コンポーネントは、さらなるデジタル信号処理のためにアナログ信号(たとえば、音声信号)をデジタル形式に変換するために使用できるアナログ/デジタルコンバータ(ADC)である。高いサンプリング速度で比較的高い帯域幅をサポートすることができるADCを設計するための一アプローチは、ADCのアレイ(たとえば、サブADCのアレイ)をインタリーブ制御することであり、アレイの各サブADCは、比較的低い速度で動作することができる。アレイのサブADCからのより低いサンプリングデジタルデータサンプルを組み合わせることで高速デジタルデータストリームを生成することができる。これは、アレイのサブADCがより低い速度で動作することを可能にすることができ、したがって、サブADCは、現在の集積回路処理技術の制限の下で設計することができる。そのような従来のインタリーブ方式のADC設計の問題点は、サブADC間の処理差が、組み合わされたデジタルストリームの歪みの一因になり得ることであるとしてよい。そのような処理差またはミスマッチは、たとえば、異なる低周波数オフセット、バルク利得、遅延、帯域幅、およびより一般的には、アレイのサブADCに関連付けられている異なる経路伝達関数を含み得る。
システム設計者は、多くの場合、これらの経路差を比較的小さくすることができるようにADCアレイを設計することを試み得る。しかしながら、高速通信システムに対する面積および電力設計をより効率的なものとするために、望ましくない電力および面積ペナルティが生じること、さらにはこれらの歪みを許容可能なレベルに保つためにより複雑な回路設計が採用されることがあり得る。これらのペナルティは、著しく大きくなることがあり、システムの電力および面積要件に大きく関わる可能性があり、したがって、そのようなペナルティならびに電力および面積要件を回避することが望ましいことがある。
また、従来のシステムでは、デジタル/アナログコンバータ(DAC)などの、補助ハードウェアは、多くの場合、経路差を較正するか、または補正するために使用することができるテスト/較正信号を発生させることによって、これらの歪みを補正するために使用され、および/または必要なものであり得る。そのような従来の設計は、システムのコストおよび複雑度を増大させることがあり、たとえば、テスト信号が通信チャネルの信号伝送に干渉する場合には、使用が制限される可能性がある。したがって、結果として、そのような較正は、典型的には、実際のデータがサンプリングアレイによって受信される前の特定の期間にのみ実行されることが許され得る。
サブADCのアレイに関連付けられているそのような歪みを補正するための別の従来の方法は、受信された信号をオーバーサンプリングすることができるサンプリングアレイ(sampling array)を使用するものであってよい。受信された信号をオーバーサンプリングすることで少しずつ集められた情報は、サブADCに関連付けられている処理経路差を較正し、補正するために使用することができる。しかしながら、そのような従来のアプローチは、システム設計を著しく複雑にすることがあり、その結果、オーバーサンプリングされたチャネル信号を取得するために使用されるサンプリング速度が高くなることから、システム設計に使用される電力および面積が大きくなり望ましくない場合がある。
サブADCのアレイに関連付けられているそのような歪みを補正するための他の何らかの従来の方法は、補助ADCを使用してサブADCに関連付けられている経路差の検出を可能にすることができる別の受信要素を追加するステップを含むことができる。しかしながら、そのような方法は、また、正確な信号特性について何らかの形で知っていることに依存する可能性があり、使用が制限されることがある。さらに、これらの従来の方法は、コストが高いという点で望ましくない場合があり、複雑なおよび/または非効率なシステム設計を有し得る。
一実施形態において、本明細書において開示されているのは、リモート通信コンポーネントから受信されたアナログ信号に関連付けられているそれぞれの時間遅延アナログ信号をそれぞれのデジタルデータサンプルに変換するためのコンバータサブコンポーネントのセット、および補助経路に関連付けられている補助コンバータサブコンポーネントを備えるコンバータコンポーネントであって、コンバータサブコンポーネントのセットのそれぞれのコンバータサブコンポーネントはそれぞれの経路に関連付けられている、コンバータコンポーネントを含むシステムである。システムは、補助経路に関連付けられている補助信号およびそれぞれのコンバータサブコンポーネントのそれぞれの経路に関連付けられているそれぞれの信号の分析の結果に少なくとも一部は基づき、それぞれのコンバータサブコンポーネントのそれぞれの経路の間の経路差を決定し、それぞれのコンバータサブコンポーネントの較正を容易にし、経路差を小さくするための較正コンポーネントであって、それぞれの信号は、それぞれのデジタルデータサンプルを含む、較正コンポーネントも含むことができる。
別の実施形態において、本明細書において開示されているのは、コンバータサブコンポーネントのセットのうちのそれぞれのコンバータサブコンポーネントのそれぞれの経路の間の経路差を、補助サブコンポーネントに関連付けられている補助経路に関連付けられている補助信号およびコンバータサブコンポーネントのセットのうちのそれぞれのコンバータサブコンポーネントのそれぞれの経路に関連付けられているそれぞれの信号の分析結果に少なくとも一部は基づき、決定し、それぞれのコンバータサブコンポーネントを較正し、経路差を軽減することを容易にするステップを伴う方法である。方法は、それぞれのコンバータサブコンポーネントまたはそれぞれの経路を調整してそれぞれのコンバータサブコンポーネントまたはそれぞれの経路の間の経路差の軽減を容易にするステップも伴い得る。
別の実施形態において、本明細書において開示されているのは、補助サブコンポーネントに関連付けられている補助経路に関連付けられている補助信号とコンバータサブコンポーネントのセットのうちのそれぞれのコンバータサブコンポーネントのそれぞれの経路に関連付けられているそれぞれの信号との比較結果に少なくとも一部は基づき、コンバータサブコンポーネントのセットのうちのそれぞれのコンバータサブコンポーネントのそれぞれの経路の間の経路差を決定し、それぞれのコンバータサブコンポーネントを較正することを容易にし、経路差を低減するための手段を含むシステムである。システムは、それぞれのコンバータサブコンポーネントまたはそれぞれの経路を較正してそれぞれのコンバータサブコンポーネントまたはそれぞれの経路の間の経路差の低減を容易にするための手段も含み得る。
トランシーバコンポーネントのサブADCのアレイのサブアナログ/デジタルコンバータ(サブADC)を較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができる例示的なシステムを示すブロック図である。 サブADCアレイの補助サブADC、第1のサブADC、および第2のサブADCによるサンプリングを示す例示的なサンプリングタイミング図である。 サブADCアレイの補助サブADC、第1のサブADC、および第2のサブADCのサンプリングインスタントを示す例示的なサンプリングタイミング図である。 補助サブADCを第1のサブADCとアライメントするための調整の後の、サブADCアレイの補助サブADC、第1のサブADC、および第2のサブADCのサンプリングインスタントを示す例示的なサンプリングタイミング図である。 トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができるシステムの一実施形態を示す図である。 トランシーバコンポーネントの一実施形態のブロック図である。 トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができる方法の一実施形態の流れ図である。 トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができる方法の別の実施形態の流れ図である。 補助サブADC(および関連付けられている補助経路)をサブADCのセット(たとえば、アレイ)のうちのサブADC(および関連付けられているサブADC経路)とアライメントするか、または較正することができる方法の一実施形態の流れ図である。 例示的な電子コンピューティング環境のブロック図である。 例示的なデータ通信ネットワークのブロック図である。
インタリーブ制御されたアナログ/デジタルコンバータ(ADC)アレイを較正するための技術が提示される。トランシーバコンポーネントは、インタリーブ制御されるADCサブコンポーネント(本明細書ではサブADCとも称される)のアレイを備えるADCコンポーネントと、補助経路信号をアレイ内のサブADCの信号と比較することによってアレイ内のサブADCを較正することを容易にするために使用できる補助サブADCに関連付けられている補助経路とを含むことができる。補助経路は、他のサブADCの処理経路と正確にマッチするように設計され得る。
トランシーバコンポーネントは、リモート送信機コンポーネント(たとえば、送信機、トランシーバ、または別の種類の通信デバイス)から、データを含む信号(たとえば、アナログ信号)を受信することができる。アナログ信号がトランシーバコンポーネントによって受信されたときに、インタリーバコンポーネントは、アレイのサブADCにわたって受信されたアナログ信号をインタリーブすることができ、インタリーバコンポーネントまたは較正コンポーネントは、アナログ信号を処理して、アナログ信号へのそれぞれの時間遅延を実装するか、または導入し、時間遅延されたアナログ信号のセット(たとえば、それぞれの時間遅延を有する)を生成することを、信号がアレイのそれぞれのサブADCに入力される前に行うことができる。アレイのサブADC、および/またはトランシーバコンポーネントの別のコンポーネントは、それぞれの時間遅延されたアナログ信号を処理し(たとえば、サンプリングし、変換し、復号し、および/または他の何らかの形で処理し)、リモート送信機によって送られたデータ(たとえば、デジタル形式)を復元することを容易にする(たとえば、決定すること、識別すること、復号すること、および/または暗号解読することなどを容易にする)ことができる。
トランシーバコンポーネントは、補助サブADCおよびアレイ内のサブADCに関連付けられ得る較正コンポーネントを含み得る。較正コンポーネントは、位相補間器および/またはアナログ遅延線を使用して、補助サブADCのサンプリングをアレイ内のサブADCのサンプリングインスタントのうちの1つに合わせることを可能にするように補助サブADCを調整することができる。補助経路サンプリングレート、位相補間器、およびアナログ遅延線は、(たとえば、較正コンポーネントまたは別のコンポーネントによって)、補助サブADCおよびアレイ内の別のサブADCのそれぞれのサンプリングインスタントの間で初期マッチを確立することを容易にするように設計されるものとしてよく、アレイ内のサブADCは、これにより、補助経路のサンプリングクロックがアレイ内のサブADCのすべてのサンプリング点を通過することが知られているので較正され得る。較正コンポーネントは、補助サブADCが実際のサンプリングアレイから所望のサンプルすべてのサンプリング時間を通過できるように補助経路(たとえば、補助信号またはサンプリング経路)に対する補助サブADCが動作するレートを決定し、および/または設定して、補助サブADCとアレイ内のサブADCとの間の経路差を決定することを容易にするようにもできる。
較正コンポーネントは、補助信号をサブADC信号と比較する(たとえば、サンプリングインスタントにおける補助サンプルをそれぞれのサンプリングインスタントにおけるアレイ内のサブADCのそれぞれのサンプルと比較する)ことができる。較正コンポーネントは、補助信号とそれぞれのサブADC信号との比較の結果に少なくとも一部は基づきサブADC経路(たとえば、サブADC信号またはサンプリング経路)の間の経路差(たとえば、タイミングスキュー、帯域幅差、または他の経路差)を決定することができる。較正コンポーネントは、また、サブADCまたはサブADC経路に適用する較正を決定することができ、決定された較正(たとえば、較正メトリック)に少なくとも一部は基づき、サブADCおよびサブADC経路を較正して経路差を補正するか、または低減し、アレイ内のサブADCによって生成されるデジタルサブストリームを組み合わせることから生じるデジタルストリーム内の歪みを軽減することができる。
較正コンポーネントによって較正されるような、アレイのそれぞれのサブADCは、出力として、受信された信号(たとえば、アナログ信号)に対応することができる、それぞれのデジタルデータサブストリームを提供することを容易にし得る。ADCコンポーネントまたは別のコンポーネント(たとえば、コンバイナコンポーネント)は、それぞれのサブADCのそれぞれのデジタルデータサブストリームを組み合わせるか、統合するか、または逆インタリーブして、受信されたアナログ信号に含まれるデータを正確に表すことができるデジタルデータストリームを生成することができる。
図1は、トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができるシステム100のブロック図を示している。システム100は、たとえば、望ましい高い速度レートでアナログ信号のアナログ/デジタル変換を実行することができる高速通信および/またはサンプリングシステムであるか、または備えることができる。システム100は、たとえば、10ギガビット/秒(G)、40G、100G、および/またはより高速なもしくは異なる通信速度レートなどの、1つまたは複数の望ましい速度で音声もしくはデータ通信を容易にするために使用され得る。システム100は、電気トランシーバ、光学トランシーバ、ワイヤレストランシーバ、バックプレーントランシーバ、チップ間トランシーバ、または様々な他の種類のトランシーバのうちのどれかと関連させて使用され得る。
システム100は、トラフィック(たとえば、音声またはデータトラフィック)を伝達するために使用され得るトランシーバコンポーネント102(たとえば、トランシーバ)を備えることができ、トランシーバコンポーネント102は、リモート送信機コンポーネント104などの、通信デバイスからトラフィックを受信することができ、トラフィックを別の通信デバイスに送信することができる。トランシーバコンポーネント102は、トラフィックを伝達することができるデバイスであり得るか、またはそのデバイスの一部であり得る。たとえば、トランシーバコンポーネント102は、モデムもしくはルータ(たとえば、10Gモデムもしくはルータ(たとえば、10G BaseTモデムもしくはルータ)、40Gモデムもしくはルータ(たとえば、40G BaseTモデムもしくはルータ)、100Gモデムもしくはルータ(たとえば、100G BaseTモデムもしくはルータ)、または別の(たとえば、より高速なもしくは異なる)通信レートを採用することができるモデムもしくはルータ)、トラフィックの通信を容易にすることができるスイッチ、光通信技術および/またはワイヤレス通信技術を採用することができる通信デバイス、または別の種類の通信デバイスであり得るか、またはその一部であり得る。
トランシーバコンポーネント102は、音声またはデータ通信を送信し、受信することを容易にすることができる1つまたは複数の(たとえば、1、2、3、4、...個の)送信機と、1つまたは複数の(たとえば、1、2、3、4、...個の)受信機とを備え得る。いくつかの実装において、トランシーバコンポーネント102は、両方向の同時通信を可能にすることができる全二重システムを使用することができる。トランシーバコンポーネントは、音声もしくはデータ通信を容易にすることができる1つまたは複数のアンテナなどの1つまたは複数の感知デバイスを採用することもできる。
トランシーバコンポーネント102は、リモート送信機コンポーネント104などの、別の通信デバイスから受信されたアナログ信号を対応するデジタル信号に変換することができるADCコンポーネント106を備えることもできる。ADCコンポーネント106は、受信された信号を処理する(たとえば、受信されたアナログ信号を対応するデジタル信号に変換する)ために使用することができるADCサブコンポーネント(本明細書ではサブADCとも称される)のセットを備えることができる。ADCサブコンポーネントのセットは、たとえば、ADCサブコンポーネント1 108、ADCサブコンポーネント2 110からADCサブコンポーネントk 112までを含むことができ、ここで、kは事実上任意の望む数であってよい。ADCサブコンポーネントのセット(たとえば、108、110、112など)は、本明細書でより十分に開示されているように、所望の高帯域幅をサポートすることおよび受信された信号の高速処理を実行することを容易にするためにインタリーブ制御することができ、並列動作させることができるADCサブコンポーネントのアレイの形式で構造化され得る。
サブADCをインタリーブ制御することを容易にするために、トランシーバコンポーネントは、アレイのそれぞれのインタリーブ制御されたサブADC(たとえば、108、110、112など)にわたって受信されたアナログ信号をインタリーブするために使用することができるインタリーバコンポーネント114(INTLVR COMP.)も備え得る。インタリーバコンポーネント114または較正コンポーネント120は、アナログ信号を処理して、アナログ信号へのそれぞれの時間遅延を実装するか、または導入し、時間遅延されたアナログ信号(たとえば、それぞれの時間遅延を有する)を生成することを、信号がADCコンポーネント106に入力される前に行うことができる。インタリーバコンポーネント114は、時間遅延されたアナログ信号(たとえば、それぞれの遅延を有する)をそれぞれのサブADC(たとえば、108、110、112など)のそれぞれの入力に供給することができる、k個の出力などの所望の数の出力を備えることができる。それぞれのサブADC(たとえば、108、110、112など)は、サブADCの指定されたサンプリングレートまたは処理速度でそれぞれの時間遅延されたアナログ信号をサンプリングするか、またはそれらの信号に対して他の処理を実行し、各データサンプルのアナログ値を決定することとデータサンプルのアナログ値を対応するデジタル値に変換または2値化して対応するデジタルデータサンプルを生成することとを容易にし、それぞれの時間遅延されたアナログ信号からデータを復元することを容易にすることができる。
たとえば、それぞれのサブADC(たとえば、108、110、112など)は、比較的遅い速度で動作して、受信された信号のそれぞれの部分を処理する(たとえば、サンプリングする、変換または2値化する、および/または他の何らかの形で処理する)が、ある程度はサブADC(たとえば、108、110、112など)のインタリーブ制御および並列動作により、それぞれのサブADC(たとえば、108、110、112など)の組み合わされた動作は、ADCコンポーネント106が望ましいように高速で受信された信号を処理し、対応するデジタルデータストリームを出力として生成することを可能にすることができる。たとえば、比較的低速で生成されるそれぞれのサブADC(たとえば、108、110、112など)からのそれぞれのデジタルデータサンプルは組み合わされて(たとえば、コンバイナコンポーネント116(COMB. COMP.)によって)、より高速なデジタルデータストリームを生成することができ、生成されるデジタルデータストリームのこのより速い速度は、サブADCの数およびサブADCのサンプリングまたは処理速度の関数とすることができる。特定の例として、ADCコンポーネント106に10Gのレートでアナログ信号をデジタル信号に変換させることが望ましい場合、および1GサブADC(たとえば、各々1Gでのサンプリングまたは処理)を使用してADCコンポーネント106を形成することが望ましい場合、ADCコンポーネント106は、インタリーブ制御することができ、並列動作させて、受信されたアナログ信号を処理することを容易にすることができる10個の1GサブADCを備えるように構成され得るが、ここで、k=10である。10個のサブADCのインタリーブ制御、および並列動作は、ADCコンポーネント106が10Gのレートで受信されたアナログ信号を処理することを可能にすることを容易にし得る。
トランシーバコンポーネント102の、アレイのそれぞれのサブADC(たとえば、108、110、112など)、および/または復号器コンポーネント118(DEC. COMP.)などの別のコンポーネントは、アナログ信号を処理し(たとえば、サンプリングし、変換または2値化し、復号し、および/または他の何らかの形で処理し(暗号解除し))、リモート送信機コンポーネント104からトランシーバコンポーネント102によって受信されたデータ(たとえば、デジタル形式の)を復元することを容易にする(たとえば、決定すること、識別することなどを容易にする)ことができる。たとえば、それぞれのサブADCの各々は、アナログ信号をサンプリングして、アナログ信号のサンプルを生成することができ、サンプルは、デジタルデータサンプルを生成するように変換または2値化され得る。それぞれのサブADCは、それぞれのデジタルデータサンプルをコンバイナコンポーネント116に供給する(たとえば、伝達する)ことができ、このコンポーネントは、それぞれのデジタルデータサンプルを組み合わせるか、または統合してデジタルデータストリームを生成することができる。コンバイナコンポーネント116は、デジタルデータストリームを復号器コンポーネント118に送る(たとえば、伝達する)ことができる。復号器コンポーネント118は、それぞれのサブADCからの組み合わされたデジタルデータサンプルを含む、デジタルデータストリームを復号して、デジタルデータサンプルからデータを復元すること(たとえば、生成すること、決定すること、識別すること、など)を容易にすることができる。
インタリーブ方式のADC設計の問題点の1つは、サブADC間の処理差が、組み合わされたデジタルストリームの歪みの一因になり得ることであるとしてよい。サブADCのインタリーブ制御されたアレイを使用するときに、アレイのサブADCのそれぞれの経路の間に処理経路差があり得る。そのような経路差は、サブADCのデジタルデータサブストリームが組み合わされたときにデジタルデータストリーム内に歪みを引き起こし得る。そのような処理差またはミスマッチは、たとえば、異なるタイミングスキューまたは遅延、異なる低周波数オフセット、異なるバルク利得、異なる帯域幅、およびより一般的には、アレイのサブADCのそれぞれの経路の間の異なる経路伝達関数を含み得る。
これらの処理差を軽減し、他の動作を実行することを容易にするために、トランシーバコンポーネント102は、アレイのそれぞれのサブADC(たとえば、108、110、112など)および/またはそれぞれのアレイに関連付けられている情報もしくは経路(たとえば、サブADC経路)をそれぞれ較正または調整して、それぞれのサブADCに関連付けられているそれぞれのサブADC経路差を補正または軽減することを容易にすることができる較正コンポーネントを備えることができる。これは、他の方法ではサブADCに関連付けられている経路差が補正されないか、または軽減されない結果として引き起こされているであろう歪みを軽減することを容易にすることができる。較正コンポーネント120は、たとえば、ADCコンポーネント106または関連デバイス(たとえば、トランシーバコンポーネント102)の起動時、開始時間中(during showtime)、トランシーバコンポーネント102に関連付けられているデータ転送中またはそのデータ転送に関連して、トランシーバコンポーネント102、ADCコンポーネント106、または他のコンポーネントに関連付けられている状態の発生に応答して(たとえば、状態の検出に応答して)、定期的に、および/または別の望ましい時点など、事実上いかなる望ましい時点においても、サブADC(たとえば、108、110、112など)のそのような較正または調整を実行することができる。
較正コンポーネント120がアレイのサブADC(たとえば、108、110、112など)を較正または調整することを可能にすることを容易にするために、ADCコンポーネント106は、ADCコンポーネント106の補助経路に関連付けられ得る(たとえば、通信可能に接続されるか、またはその一部であり得る)補助ADCサブコンポーネント122(本明細書では補助サブADCまたは較正サブADC、および図中でAUX. SUB-ADCとも称される)も備え得る。較正コンポーネント120は、補助サブADC122(および関連する補助経路)を採用し、その動作を制御して、たとえば、補助経路信号をサブADC(たとえば、108、110、112など)のアレイの他の処理経路の信号と比較してサブADC(たとえば、108、110、112など)の経路間の経路差を決定し、補正することを容易にすることによって、サブADC(たとえば、108、110、112など)のアレイ(本明細書ではサンプリングアレイとも称される)を較正することを容易にすることができる。
サブADC(たとえば、108、110、112など)の望ましい(たとえば、最適な、正確な、許容可能な)較正を容易にするために、補助サブADC122を含む、補助経路(本明細書では補助サンプリング経路またはサブADC経路とも称される)は、アレイの他のサブADCの処理経路と正確に(たとえば、実質的に)マッチするように設計され得る。たとえば、補助経路は、プログラマブル利得増幅器(PGA)、帯域幅、サンプラ、バッファ、および/またはADCコンポーネント106のサブADC経路に関連付けられている他の特徴的機能もしくはコンポーネントに関してサブADC(たとえば、108、110、112など)に関連付けられている信号経路と正確にまたは実質的にマッチすることができる。
いくつかの実装において、補助経路に関して補助サブADC122によって消費される電力の量を削減するために、補助サブADC122は、フルシステムレートよりも低くてもよいレートで動作する(たとえば、稼動する)(たとえば、より低い分解能で動作する)(たとえば、ADCコンポーネント106の他のサブADC(たとえば、108、110、112)のレートよりも低くてもよいレートで動作する)ように構成され得る。較正コンポーネント120は、補助サブADC122がサブADC(たとえば、108、110、112など)のアレイから所望のサンプルすべてのサンプリング時間を通過できるように補助経路(たとえば、補助プロセッサまたはサンプリング経路)に対する補助サブADC122が動作するレートを決定し、および/または設定することもできる。
図1とともに、図2は、サブADCアレイの補助サブADC122、第1のサブADC(たとえば、サブADC1 108)、および第2のサブADC(たとえば、サブADC2 110)によるサンプリングを示す例示的なサンプリングタイミング図200である。較正コンポーネント120(または別のコンポーネント)は、それぞれのサブADC(たとえば、108、110、112など)のそれぞれのサンプルレートおよび時間を、それぞれのADCが互いに関して異なる時間でサンプリングされ得るように設定することができる。システム100では、補助サブADC122によって実行されるサンプルの第1のセットのそれぞれのサンプリング時間は、アレイ内の第1のサブADC(たとえば、108)によって実行されるサンプルの第1のセットのそれぞれのサンプリング時間と一致するもとしてよく、補助サブADC122によって実行されるサンプルの第2のセットのそれぞれのサンプリング時間は、アレイ内の第2のサブADC(たとえば、108)によって実行されるサンプルの第2のセットのそれぞれのサンプリング時間と一致するものとしてよく、以下同様である。
2つのサブADC(たとえば、サブADC1 108、サブADC2 110)(それに加えて補助サブADC122、これは受信されたアナログ信号からの実際のデータを伝送しない)のサブADCアレイに関して図示されている例として、較正コンポーネント120(または別のコンポーネント)は、サブADC1 108(または関連するサンプラコンポーネント)を、図2の参照番号202で例示されているように、時間0t、2t、4t、6t、8t、10t、12t、14t、16t、18t、20tなどにおいて第1の経路上で第1のアナログ信号をサンプリングするように設定することができる。較正コンポーネント120(または別のコンポーネント)は、図2の参照番号204で例示されているように、時間1t、3t、5t、7t、9t、11t、13t、15t、17t、19tなどにおいて第2の経路上で第2のアナログ信号をサンプリングするように、サブADC2 110(または関連するサンプラコンポーネント)を設定することができる。補助サブADC122によるサンプリングがサブADC(たとえば、108、110)のアレイから所望のサンプルすべてのそれぞれのサンプリング時間を通過することを可能にすることを容易にするため、較正コンポーネント120は、補助サブADC122(または関連する補助サンプラコンポーネント)が、図2に参照番号206で示されているように、0t、5t、10t、15t、20tなどで補助信号をサンプリングできるように、たとえば、サブADC(たとえば、108、110)のアレイに使用されるフルシステムレートよりも低いものとしてよい、5t毎のサンプリングなどの、サンプリングレートを持たせるように補助サブADC122を設定することができる。
時間0t、10t、20tなどにおいて、サブADC1 108に関連付けられている第1の経路に対するサンプル、および補助サブADC122に関連付けられている補助経路に対する補助サンプルがあり、時間5t、15t、および25tなどにおいて、サブADC2 110に関連付けられている第2の経路に対するサンプル、および補助サブADC122に関連付けられている補助経路に対する補助サンプルがある。したがって、補助サブADC122は、サブADC(たとえば、108、110)のアレイからの所望のサンプルすべてのサンプリング時間(たとえば、(偶数番号付け)-tサンプリング時間のうちの少なくともいくつか、(奇数番号付け)-tサンプリング時間のうちのの少なくともいくつか)を通過するように設定されているが、それは、第1の信号が第1の経路上でサンプリングされるのと同時に(または少なくとも実質的にほぼ同時に)補助経路上の補助信号がサンプリングされる時間があり、第2の信号が第2の経路上でサンプリングされるのと同時に(または少なくとも実質的にほぼ同時に)補助経路上の補助信号がサンプリングされる別の時間があり、補助サブADC122(または関連する補助サンプラコンポーネント)が、サブADCの経路上の信号がそのサブADCのサンプルの少なくとも一部についてサンプリングされるのと同時に(または実質的に同時に)補助経路上で補助信号をサンプリングしないアレイ内のサブADCはない、からである。
図1において、較正コンポーネント120は、それぞれのサブADC(たとえば、108、110、112など)のそれぞれのサンプリングおよび補助サブADC122のサンプリングを監視し、追跡することができる。較正コンポーネント120は、たとえば、補助経路の補助サンプルおよび補助サンプルと同じ時間に対応するアレイのそれぞれのサブADC(たとえば、108、110、112など)のそれぞれの経路からのそれぞれのサンプルに関係する情報を受信し、サンプリングし、収集し、または他の何らかの形で取得することができる。たとえば、上記のサンプルに関して、時間0t、10t、20t、30tなどでのサンプリングについて、較正コンポーネント120は、それらのサンプリング時間0t、10t、20t、30tなどで補助サンプルおよび第1の経路上の第1の信号のサンプルに関係する情報を取得することができる。時間5t、15t、25t、35tなどでのサンプリングについて、較正コンポーネント120は、それらのサンプリング時間5t、15t、25t、35tなどで補助サンプルおよび第2の経路上の第2の信号のサンプルに関係する情報を取得することができる。サブADCアレイの他のそれぞれのサブADCがあった場合、較正コンポーネント120は、また、補助サンプルおよび他のそれぞれのサンプリング時間における他のそれぞれの経路上の他の信号のそれぞれのサンプルに関係する情報を取得することができる(たとえば、アレイ内に他のサブADCがあった場合に、補助経路の補助サンプリング時間は、補助サブADC122がサブADCアレイ内のすべてのサブADC(たとえば、108、110、112など)に対する所望のサンプルすべてのサンプリング時間を通過することを可能にする異なるレートを有することができる)。
較正コンポーネント120は、補助経路の補助サンプルおよび補助サンプルと同じ時間に対応するアレイのそれぞれのサブADC(たとえば、108、110、112など)のそれぞれの経路からのそれぞれのサンプルに関係する取得済み情報を、後で分析できるようにデータストア124に記憶することができるか、またはそのような情報をデータストア124に記憶する前に分析することができる。較正コンポーネント120は、たとえば、補助サブADC122に関連付けられている補助サンプルをアレイのそれぞれのサブADC(たとえば、108、110、112など)に関連付けられているそれぞれの対応するサンプル(たとえば、サンプルの時間で対応する)と比較することによって、取得済みサンプル関係情報を分析することができる。たとえば、較正コンポーネント120は、取得済みサンプル関係情報を分析して、補助サブADC122に対する補助サンプルおよびそれらのそれぞれのサンプルが生じたそれぞれの時間(たとえば、0t、10t、20t、30tなど)でのサブADC1 108に対するサンプルに関係する情報の間の差がもしあればその差を決定することができる。較正コンポーネント120は、また、取得済みサンプル関係情報を分析して、補助サブADC122に対する補助サンプルおよびそれらのそれぞれのサンプルが生じたそれぞれの時間(たとえば、5t、15t、25t、など)でのサブADC2 110に対するサンプルに関係する情報の間の差がもしあればその差を決定することもできる。
いくつかの実装において、サンプルのすべてまたは所望の部分について、サブADC(たとえば、108、110、112など)の経路の間(および/またはサブADCの経路と補助経路との間)の経路差を決定することを容易にするために、較正コンポーネント120は、補助サブADC122に対する補助サンプルとサブADCに関連付けられている対応するサンプルとの間の平方誤差差を決定する(たとえば、計算する)ことができ、サンプルは、補助サンプルが生じたときと同じ(または実質的に同じ)時刻に生じたときの補助サンプルに関する対応するサンプルである。たとえば、時間10tにおける補助サンプルx1および10tの同じ時刻におけるサブADC1 108に対するサンプルyについて、較正コンポーネント120は、補助サブADC122に対する補助サンプルx1とサブADC1 108に関連付けられているサンプルyとの間の平方誤差差を決定する(たとえば、計算する)ことができる(たとえば、平方差誤差(yについて、x1)=(y-x1)2)。時間15tにおける補助サンプルx2および15tの同じ時刻におけるサブADC2 110に対するサンプルzについて、較正コンポーネント120は、補助サブADC122に対する補助サンプルx2とサブADC2 110に関連付けられているサンプルzとの間の平方誤差差を決定することができる(たとえば、平方差誤差(zについて、x2)=(y-x2)2)。
較正コンポーネント120は、サブADC(たとえば、108、110、112など)の経路の間(および/または補助サブADC122とサブADCとの間)の経路差(たとえば、経路差測定メトリック)を、取得済みサンプル関係情報の分析の結果に少なくとも一部は基づき(たとえば、補助サンプルとサブADC1 108に対する対応するサンプルとの間の差、補助サンプルとサブADC2 110に対する対応するサンプルとの間の差、および/またはそれぞれのサンプルに関連付けられているそれぞれの平方差誤差に少なくとも一部は基づき)決定することができる。経路間の決定された経路差に少なくとも一部は基づき、較正コンポーネント120は、サブADC(たとえば、108、110、112など)の経路の間(および/または補助サブADC122とサブADCとの間)の経路差を補正するか、軽減するか、低減するか、または最小にするためにサブADC(たとえば、108、110、112など)になされ得る較正または調整を決定することもできる。
経路間の経路差を補正するか、軽減するか、低減するか、または最小にすることを容易にするために、較正コンポーネント120は、較正もしくは調整に関係する制御情報(たとえば、制御コマンドもしくは命令)を生成することができ、サブADCもしくは関連する経路を較正するか、または調整することを容易にするためにフィルタコンポーネント126によって経路に適用され得る、経路上でデータ信号もしくはサンプルをフィルタリングするフィルタ(たとえば、アナログフィルタ、デジタルフィルタ)を決定することができ、サブADCもしくは関連する経路を較正するか、または調整することを容易にするために経路に適用され得る遅延線(たとえば、アナログ遅延線)を決定することができ、および/またはサブADC(たとえば、108、110、112など)もしくは関連する経路を較正するか、または調整することを容易にすることができる他の決定を下すか、または他の動作を実行することができる。
較正コンポーネント120は、サブADC(たとえば、108、110、112など)のうちの1つまたは複数に、1つまたは複数のサブADCの、動作、パラメータなどを修正するための制御情報を伝達することができ、および/またはフィルタコンポーネント126に、経路に適用され得る所望のフィルタを生成するか、または設定することを容易にし、サブADC(たとえば、108、110、112など)の経路の間(および/または補助サブADC122とサブADCとの間)の経路差を補正するか、軽減するか、低減するか、または最小にするための制御情報を伝達することができる。それに加えて、または代替的に、較正コンポーネント120は、遅延線をサブADC経路に適用することができ、および/またはサブADC(108、110、112など)および関連する経路を較正するか、または調整することを容易にし得る他の動作を実行することができる。
補助サブADC122の補助経路およびサブADC(たとえば、108、110、112など)の経路と関連付けられているサンプル関係情報の収集、サンプル関係情報の分析、サブADCの経路間の経路差の決定、経路差を軽減するためのサブADC(または関連するサブADC経路)に対する較正の決定、および/またはサブADC(または関連するサブADC経路)の較正は、較正コンポーネント120および/または他のコンポーネント(たとえば、サンプラコンポーネント、プロセッサコンポーネントなど)により並列に実行され得る。また、較正コンポーネント120および他のコンポーネント(たとえば、サンプラコンポーネント、プロセッサコンポーネント、フィルタコンポーネント126、位相補間器コンポーネント128など)は、バックグラウンド動作(たとえば、データ処理モードにおいて、アナログ/デジタルデータ変換がADCコンポーネント106によって実行されている間)またはフォアグラウンド動作(たとえば、ADCコンポーネント106がデータ処理モードに入っていないとき)の一部としてアレイのサブADCを較正することに関係する様々な動作を実行することができる。
較正コンポーネント120およびADCコンポーネント106を含む、トランシーバコンポーネント102の所望の(たとえば、最適な、好適な、許容可能な)動作、受信されたアナログデータストリームのデジタルデータストリームへの変換を容易にするために、較正コンポーネント120は、本明細書で開示されているように、定義されたアライメントアルゴリズムに従って、サブADCアレイのサブADC(たとえば、108、110、または112)と、またはそれに対して補助サブADC122をアライメントするか、または較正すること(たとえば、最初にアライメントすること、または較正すること、再アラインメントすること、または再較正すること)を容易にすることができる。いくつかの実装において、較正コンポーネント120は、補助サブADC122とサブADCとの間の位相および/または時間差を調整することを容易にして、サブADCと、またはそれに対して補助サブADC122をアライメントするか、または較正することを容易にするために補助サブADC122と関連付けられ得る位相補間器コンポーネント128を含むか、または関連付けられ得る。たとえば、位相補間器コンポーネント128は、補助サブADC122をサブADCのアレイのサブADC(たとえば、108、110、または112)のサンプリングインスタントのうちの1つに合わせることを可能にすることができる。較正コンポーネント120は、また、補助サブADC122と関連付けられている補助経路またはサブADC(たとえば、108、110、または112)と関連付けられている経路に適用され、それぞれ、補助信号または信号を遅延させることを容易にし、サブADCと、またはそれに対して補助サブADC122をアライメントするか、または較正することを容易にすることができる遅延線(たとえば、アナログ遅延線)を使用することができる。補助経路サンプリングレート、位相補間器コンポーネント128の位相補間器、およびアナログ遅延線は、(たとえば、較正コンポーネント120によって)、補助サブADC122およびアレイ内の別のサブADC(たとえば、108、110、または112)のサンプリングインスタントの間で初期マッチ(または少なくとも実質的なマッチ)を確立することを容易にするように適切に設計または制御されるものとしてよい。
いくつかの実装において、較正コンポーネント120は、位相補間器コンポーネント128を制御して、補助経路に対する補助サブADC122の位相を調整することができ、および/または補助経路に関連付けられているアナログ遅延線を調整するか、または選択することを容易にし、補助サブADC122および補助経路とサブADCおよび関連するサブADC経路とのアライメント(たとえば、初期アラインメント)を実行することを容易にすることができる。各位相補間器遅延およびアナログ遅延線遅延について、較正コンポーネント120は、アナログ遅延線のうちの各1つについてアレイの他のサブADC(たとえば、108、110、112など)すべてのサンプルを調べて(たとえば、分析し、評価して)、補助サブADC122がサブADCとアライメントされているかどうかを決定することができる。較正コンポーネント120が、補助サブADC122がサブADCとまだ適切にアライメントされていないと決定した場合、較正コンポーネント120は、位相補間器コンポーネント128および/またはアナログ遅延線を介して位相補間器遅延にさらなる調整を適用するか、または行うことができ、ここでもまた、経路に沿ってアレイの他のサブADC(たとえば、108、110、112など)すべてのサンプルに関して補助サブADC122のサンプルを調べ、定義されているアライメントアルゴリズムに従って、補助サブADC122がアレイのサブADCとアライメントされているかどうかを決定することができる。
図3は(図1とともに)、サブADCアレイの補助サブADC122、第1のサブADC(たとえば、サブADC1 108)、および第2のサブADC(たとえば、サブADC2 110)のサンプリングインスタントを示す例示的なサンプリングタイミング図300である。図4は、補助サブADC122を第1のサブADC(たとえば、サブADC1 108)とアラインメントする調整の後の、サブADCアレイの補助サブADC122、第1のサブADC(たとえば、サブADC1 108)、および第2のサブADC(たとえば、サブADC2 110)のサンプリングインスタントを示す例示的なサンプリングタイミング図400である。
図3のサンプリングタイミング図300に示されているように、最初に、または初期化プロセスのある時点において、補助サブADC122に対するサンプリングインスタント302は、サブADC1 108に対するサンプリングインスタント304およびサブADC2 110に対するサンプリングインスタント306からアラインメントがずれているものとしてよい。たとえば、補助サブADC122のサンプリングに対する参照番号308、サブADC1 108のサンプリングに対する参照番号310、サブADC2 110のサンプリングに対する参照番号312でそれぞれ図示されているように、サンプリングインスタント302は、0.1tで生じるものとして示されており、サンプリングインスタント304は、0.0tで生じるものとして示されており、サンプリングインスタント306は、-0.1tで生じるものとして示されている。較正コンポーネント120は、サンプリングタイミング図300に提示されているこのサンプリング関係情報を取得し、分析することができる。分析の結果に少なくとも一部は基づき、較正コンポーネント120は、補助サブADC122がアレイのサブADC(たとえば、108、110)と望ましいようにアライメントされていないと決定することができ、定義されているアライメントアルゴリズムに従って、補助サブADC122をアレイのサブADCとアライメントさせることを容易にするために補助サブADC122または関連する経路に調整がなされるべきであると決定することができる。
較正コンポーネント120は、時間調整量を決定することができるか、または補助サンプリング時間または補助経路に適用すべき定義された(たとえば、事前定義された)時間調整量(たとえば、-0.1t、+0.1t、または他の何らかの望ましい時間調整量)を使用して、補助サンプリング時間または補助経路を調整することを容易にして、定義されているアライメントアルゴリズムに従って、補助サブADC122(および関連する補助経路)をアレイのサブADC(および関連する経路)とアライメントする(または実質的に(たとえば、適切に)アライメントする)ことを容易にすることができる。較正コンポーネント120は、位相補間器128および/またはアナログ遅延線を使用して、本明細書で開示されているように、補助経路上の補助信号のサンプリングのタイミングを調整することを容易にすることができる。
図4のサンプリングタイミング図400に示されているように、補助経路上でサンプリングタイミング調整が実行された後に、補助サブADC122に対するサンプリングインスタント402は、サブADC1 108に対するサンプリングインスタント404とアライメントされ得るが、サブADC2 110に対するサンプリングインスタント406とはアライメントされない。たとえば、補助サブADC122のサンプリングに対する参照番号408、サブADC1 108のサンプリングに対する参照番号410、サブADC2 110のサンプリングに対する参照番号412でそれぞれ図示されているように、サンプリングインスタント402は、時間0.0tで生じるものとして現在示されており、サンプリングインスタント404は、時間0.0tで生じるものとして示されており、サンプリングインスタント406は、時間-0.1tで生じるものとして示されている。
較正コンポーネント120は、サンプリングタイミング図400に提示されているこのサンプリング関係情報を取得し、分析することができる。分析の結果に少なくとも一部は基づき、較正コンポーネント120は、補助サブADC122に対するサンプリングインスタント402(たとえば、0.0tで生じる)が、サブADC1 108に対するサンプリングインスタント404(たとえば、0.0tで生じる)と同時に生じると識別するか、または決定することができる。サンプリングインスタント402は、サンプリングインスタント404と同時に生じるように決定されるので、較正コンポーネント120は、補助サブADC122がサブADC1 108と望ましいようにアライメントされると決定することができ、定義されているアライメントアルゴリズムに従って、アライメントプロセスに関して補助サブADC122または関連する補助経路に対してさらなる調整がなされる必要はないと決定することができる。
別の例として、その代わりに、サブADCのアレイのサブADC(たとえば、108、110、または112)のアナログ信号が、時間(0+0.1)t、(2+0.1)t、(4+0.1)t、(6+0.1)t、(8+0.1)t、(10+0.1)t、...、(18+0.1)t、(20+0.1)t、(22+0.1)t、などでサンプリングされるように設定されるか、または決定される場合、較正コンポーネント120は、補助サンプリングレート(たとえば、5t毎)を選択することができ、(たとえば、調整を介して)補助サブADC122に関連付けられているサンプリング時間(たとえば、(0+0.1)t、(10+0.1)t、(20+0.1)tなど)をそのサブADCに関連付けられているサンプリング時間とアライメントし、補助サブADC122の補助経路に関連付けられている補助信号のサンプリングが補助サンプルが生じるリング時間インスタントで生じるそのサブADCに関連付けられているサンプリング時間のサブセット(たとえば、(0+0.1)t、(10+0.1)t、(20+0.1)tなど)と同時にまたは少なくとも実質的に同時に生じることを可能にすることができる。
図1において、較正コンポーネント120が、補助サブADC122(および関連する補助経路)がサブADC(たとえば、108、110、または112)と望ましいように(たとえば、最適に、適切に、許容可能に)アライメントされていると決定した後、補助サブADC122および関連する補助経路のアライメントは完了するものとしてよく、補助サブADC122および補助経路は、アレイのサブADC(たとえば、108、110、112など)を較正することを容易にするためにすぐにでも使用できる。補助サブADC122とアレイのサブADC(たとえば、108、110、または112)とのアラインメント、およびサブADCアレイに関連付けられている他の経路のサンプリングに関する補助経路のサンプリングの配置構成が行われる場合、較正コンポーネント120は、それによって、他のサブADC(たとえば、108、110、112など)になされ得る較正または調整を決定することができ、他のサブADCをしかるべく較正するか、または調整することができるが、それは、補助経路のサンプリングクロックが他のサブADCのサンプリング点すべてを通過することが知られているからである。補助サブADC122は、アレイ内のサブADC(たとえば、108、110、112など)によって使用されるクロックとは別であるものとしてよく、それと異なる周波数で動作することができるクロック(たとえば、補助クロック)で動作し得る。補助サブADC122は、単一の別個のサブADCであるので、1つのクロック(たとえば、補助クロック)しか使用しないことから、補助サブADC122に関連付けられているタイミングスキューがなく、したがって、補助サブADC122に影響を及ぼし得る異なるクロックはないことが分かる。その結果、較正コンポーネント120は、補助サブADCおよび関連する補助経路に関係する情報(たとえば、補助信号サンプル関係情報)を使用して、アレイ内のサブADC(たとえば、108、110、112など)に関係する情報(たとえば、信号サンプル関係情報)と比較することができる。
較正コンポーネント120は、広範な条件の下でアレイのサブADC(たとえば、108、110、112など)に関連付けられている信号経路の間のサンプリング経路差を検出するための信頼できるメトリックをもたらし得る。たとえば、トランシーバコンポーネント102の受信機コンポーネント(図示せず)によって受信された信号の仮定もしくは知識を排除するために、較正コンポーネント120は、本明細書においてより十分に開示されているように、補助サブADC122の補助サンプルとアレイの他のサブADC(たとえば、108、110、112など)のそれぞれの対応するサンプルとの間の平方差誤差を計算することによってサブADC(たとえば、108、110、112など)のアレイの経路の間の経路差情報を決定する(たとえば、計算する)か、または抽出することができる。いくつかの実装において、較正コンポーネント120は、補助サブADC122の所望の数の補助サンプルおよび他のサブADC(たとえば、108、110、112など)のそれぞれの対応するサンプルにわたって平方差誤差の平均を決定することができ、平方差誤差の平均(または中央値または傾向)を使用して、サブADCのアレイの経路の間の経路差情報を決定するか、または抽出し、アレイのサブADC(たとえば、108、110、112など)の経路の間の経路差の推定精度を改善することを容易にすることができる。これは、受信機コンポーネントの入力統計量の基礎的仮定を行うことなくアレイのサブADC(たとえば、108、110、112など)の経路の間の経路差の間違いのない(たとえば、正確なまたは実質的に正確な)計算を可能にし得る。
たとえば、システム100の開示されている主題に関して、較正コンポーネント120がアレイのサブADCに関連付けられている経路の間の経路差を望ましいように決定し、そのような経路差を低減するか、もしくは最小にするためにアレイのサブADCになされるべき較正(たとえば、調整)を決定し、サブADCに関してそのような較正を実行するために、アレイのサブADC(たとえば、108、110、112など)に関連する、静止特性、帯域幅占有度もしくはシンボルレート、発振器周波数、ジッタスペクトル、またはそのような特性の変化などの、信号の統計的特性に関する仮定もしくは情報を必要としない。同様に、較正コンポーネント120は、信号が広帯域信号または狭帯域信号であるか、信号がランダムデータ、疑似ランダムデータ、マルチトーンデータなどであるかどうか、または受信された信号と受信されたサンプリングアレイとの間の任意の関係などの、信号それ自体の特性を知らなくても、サブADC(たとえば、108、110、112など)に対する較正を決定し、実行することができる。
いくつかの実装において、較正コンポーネント120は、アレイのサブADC(たとえば、108、110、112など)に対して較正を実行して、サブADCに対するタイミングスキュー推定を実行することもできる。たとえば、補助サブADC122は、アレイ内の他のサブADC(たとえば、108、110、112など)よりも高速で動作して、サブADC(たとえば、108、110、112など)の間の帯域幅ミスマッチを最小にすることを容易にするように構成され得る。より低いレートでは、サブADC(たとえば、108、110、112など)に対するマッチング要件が緩和され得る。較正コンポーネント120は、経路に関連付けられているタイミングスキューを補正するか、または調整するために較正コンポーネント120によって使用され得る信頼できる情報を提供できるようにサンプラ経路を較正することができる。いくつかの実装において、較正コンポーネント120は、補助経路をデータ経路サンプラのうちの1つ(たとえば、サブADCのうちの1つ)にアライメントすることを容易にすることができる定義されたアライメントアルゴリズム(たとえば、初期較正アルゴリズム)を使用して補助経路に対する位相補間器コンポーネント128およびサブADC(たとえば、108、110、112など)のサンプラ経路に対するアナログ遅延線をプログラムするか、構成することができる。較正コンポーネント120は、補助経路の帯域幅/周波数応答を制御することもできる。
いくつかの実装において、較正コンポーネント120は、アナログ遅延線を使用して、経路間のタイミングスキューを補正するか、またはサブADC(たとえば、108、110、112など)のアレイに関連付けられている経路の間の他の経路差を補正することを容易にすることができる。たとえば、較正コンポーネント120は、別のサブADC経路または補助経路に関してサブADC経路のタイミング(たとえば、サンプリングタイミング)を調整し、較正コンポーネント120によって検出された他のサブADC経路または補助経路に関してサブADC経路の間のタイミングスキューを補正するか、低減するか、または最小にすることを容易にするためにサブADC経路に適用され得るアナログ遅延線を決定することができる。
別の例として、経路の間のタイミングスキューを補正するか、またはサブADC(たとえば、108、110、112など)のアレイに関連付けられている経路の間の他の経路差を補正することを容易にするために、較正コンポーネント120は、データストリームを組み合わせる前にアレイのすべてのまたは所望のサブADC(たとえば、108、110、112など)からのサンプルに対して動作しているものとしてよいフィルタコンポーネント126(たとえば、較正コンポーネント120によって制御され得る)を使用することができ、フィルタコンポーネント126は、本明細書で開示されているように、較正コンポーネント120によって決定されたかまたは抽出された差誤差メトリック(たとえば、平方差誤差、または平均(もしくは中央値もしくは傾向)平方差誤差)に少なくとも一部は基づき設計されるか、または設定され得る。
フィルタコンポーネント126は、サブADC経路のうちの1つまたは複数に関連付けられている1つまたは複数のアナログ信号に適用され得るアナログフィルタを、それらの信号がサブADC(たとえば、108、110、112など)によってデジタル信号に変換される前に使用することができ、および/またはサブADC経路のうちの1つまたは複数に関連付けられている1つまたは複数のデジタル信号(たとえば、1つまたは複数のデジタルサブストリーム)に、アナログ信号がサブADC(たとえば、108、110、112など)によってデジタル信号に変換された後に、適用され得るデジタルフィルタを使用することができる。較正コンポーネント120は、信号に適用されるべき所望のフィルタを生成するためにフィルタコンポーネント126によって使用されるべきフィルタパラメータ、フィルタ構成、フィルタの種類(たとえば、アナログおよび/またはデジタル)、および/またはフィルタの他の特徴を決定することを容易にし、サブADC経路の間の経路差を軽減することを容易にすることができる。
いくつかの場合において、様々な理由(たとえば、ドリフト、積分非直線性(INL)問題、微分非直線性(DNL)問題、または他の問題)から、アナログフィルタおよび/またはアナログ遅延線さらにはデジタルフィルタを含むハイブリッド型アプローチを使用して、サブADCアレイに対する経路差誤差を軽減することを容易にすることが望ましい場合がある。たとえば、アナログフィルタおよび/またはアナログ遅延線は、経路差誤差の90%を補正することができるものとしてよいが、誤差の残り10%はそうでなく、高性能システムについては、誤差の100%またはほとんど100%の補正を達成することが望ましいものとしてよい。較正コンポーネント120は、残り10%の誤差のすべてまたはほとんどすべてを補正するために経路のデジタル信号に適用され得るデジタルフィルタを形成するようにフィルタコンポーネント126を制御することを容易にすることができる。
他の実装では、較正コンポーネント120は、補助サブADC122からの補助サンプルおよびアレイの他のサブADC(たとえば、108、110、112など)からのサンプルに関係する情報を使用して、アレイのサブADC(たとえば、108、110、112など)に関連付けられている経路の間の伝達関数差を決定することができる。較正コンポーネント120は、本明細書において開示されているように、1つまたは複数の所望のデジタルもしくはアナログ技術(たとえば、アナログ遅延線、アナログフィルタ、デジタルフィルタ、反復もしくは適応型の技術)を使用してサブADCに関連付けられている経路の間の伝達関数差(たとえば、伝達関数誤差)を補正する(たとえば、低減する、最小にする、排除する)ことができる。
なおも他の実装において、較正コンポーネント120(またはシステム100に関連付けられている別のコンポーネント)は、他のサブADC(たとえば、108、110、112など)に関連付けられているサンプリングクロックのジッタよりも著しく高いジッタを有しながら、補助サブADC122に使用されるサンプリングクロック(図1には図示せず)をアレイの他のサブADC(たとえば、108、110、112など)に関連付けられている(たとえば、それによって使用される)サンプリングクロックに周波数ロックすることができる。補助サブADC122に関連付けられているサンプリングクロックおよび/または他のサブADC(たとえば、108、110、112など)に関連付けられているサンプリングクロックは、時には、経路上の信号のサンプリングが所望の(たとえば、公称のもしくはスケジュールされた)時間とわずかに異なる時間に生じ得る(たとえば、時間5tの代わりに時間(5+0.1)tに生じる)ように、小さい偏差もしくは誤差を有することがあるが、それでも、平均すると、所望の時間に、または事実上所望の時間に経路上で信号をサンプリングすることができる。補助サブADCに関連付けられているサンプリングクロックに関して、サンプリング時間偏差が最小であり、平均すると、較正コンポーネント120がそれでもまだサブADC経路の間のタイミングスキュー(たとえば、定義された期間にわたる平均タイミングスキュー)を望ましいように(たとえば、正確に、もしくは実質的に正確に、許容可能に、最適に)決定することができるジッタ平均の範囲内にある場合に、補助サブADC122に関連付けられているサンプリングクロックに関連付けられているジッタは、較正コンポーネント120がそれでもなお定義された較正基準に従って、そのようなタイミングスキューを望ましいように決定することができる程度にそのサンプリングクロックによりサンプリング時間が変動してもよいように許容され得る。
さらに他の実装において、サンプル関係情報の分析の結果に少なくとも一部は基づき、較正コンポーネント120は、補助サブADC122に関して平方差誤差メトリックを低減するか、または最小にすることができるアレイのサブADC(たとえば、108、110、112など)に対するタイミングオフセットを決定することができる。較正コンポーネント120は、タイミングオフセットによってサブADC(たとえば、108、110、112など)に関連付けられているサブADC経路のうちの1つまたは複数を調整して、補助サブADC122に関してサブADC(たとえば、108、110、112など)の平方差誤差メトリックを低減するか、または最小にすることができる。このようにして、サブADC経路遅延のすべてが、較正コンポーネント120(または他のコンポーネント)が追加の計算を実行しなくても均等化されることが知られ得る。
また、サンプル関係情報の分析の結果に少なくとも一部は基づき、較正コンポーネント120は、アレイの各サブADC(たとえば、108、110、112など)の推定された経路差を決定することができる。較正コンポーネント120は、推定された経路差を使用して、たとえば、サブADC(たとえば、108、110、112など)の経路の間の経路差を均一化するか、または少なくとも実質的に均等化して、サブADC経路の間の経路差誤差を低減するか、または最小にするようにすべてのまたは所望のサブADC信号を処理することができるフィルタコンポーネント126について、サブADC経路補正デジタルフィルタまたはアナログフィルタなどの補正フィルタを較正することができる。様々な実装によれば、較正コンポーネント120は、反復および/または適応型の技術(たとえば、チャネル推定、経路差、および/またはフィルタリングに関係する最小2乗平均(LMS)または再帰的最小2乗(RLS)技術もしくはプロセス)を使用して、または直接計算を使用して、サブADC経路補正デジタルフィルタを較正することができる。たとえば、較正コンポーネント120および/またはフィルタコンポーネント126は、入力(たとえば、入力信号)に応答して所望のフィルタリングされた出力(たとえば、フィルタリングされた信号)を生成することができる所望のフィルタを生成するか、または合成することができる反復または適応型エンジンもしくは関数(たとえば、LMSエンジンもしくは関数)を採用することができる。他の実装では、アナログ補正フィルタに関して、較正コンポーネント120は、サブADC(たとえば、108、110、112など)の推定されたサブADCチャネルに少なくとも一部は基づき、アナログ補正フィルタを制御して、サブADC(たとえば、108、110、112など)の経路の間の経路差を均等化するか、または少なくとも実質的に均等化するようにすべてのまたは所望のサブADC信号を望ましいようにフィルタリングすることを容易にすることができる。
較正コンポーネント120によって較正されるような、アレイのそれぞれのサブADC(たとえば、108、110、112など)は、出力として、受信された信号(たとえば、アナログ信号)に対応することができる、それぞれのデジタルデータサブストリームを提供することを容易にし得る。コンバイナコンポーネント116は、それぞれのデジタルデータサブストリームを受信することができ、それぞれのサブADC(たとえば、108、110、112など)のそれぞれのデジタルデータサブストリームを組み合わせるか、統合するか、または逆インタリーブして、望ましいように高速で、トランシーバコンポーネント102によって受信されたアナログ信号に含まれているデータを望ましいように(たとえば、正確にもしくは実質的に正確に、最適に、許容可能に)表すことができるデジタルデータストリームを生成することができ、このデジタルデータストリームは、歪みがないか、または少なくとも実質的におよび適切に歪みがないものとしてよい。
図5は(図1とともに)、トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができるシステム500の一実施形態を示す図である。システムは、定義されている較正アルゴリズムに関係する態様を例示することができる。
システム500は、較正コンポーネント502、およびADCコンポーネント504を備えることができ、補助サブADC506、およびサブADC1 508からサブADCk 510までを含むサブADCのセット(たとえば、k個のサブADCのアレイ)を備え、ここで、kはこの非限定的な例示的実施形態において8に等しいものとしてよい。較正コンポーネント502、ADCコンポーネント504、補助サブADC506、およびサブADCのセットは、本明細書でより十分に説明されているように、それぞれのコンポーネント(たとえば、それぞれ名前が付けられているコンポーネント)と同じかまたは類しているものとしてよく、および/または同じもしくは類似の機能を備えているものとしてよい。
サブADCのセットのうちのサブADC(たとえば、508、510など)の各々は、他にもコンポーネントまたは特徴があり、とりわけ、PGA、サンプラコンポーネント(サンプラ)、およびコンバータコンポーネント(たとえば、逐次近似レジスタ(SAR)ADCなどの、ADC)を備え得る。たとえば、サブADC1 508は、PGA1 512、サンプラコンポーネント1 514、およびコンバータコンポーネント1 516を備えることができ、サブADCk 510は、PGAk 518、サンプラコンポーネントk 520、およびコンバータコンポーネントk 522を備えることができる。補助サブADC506は、アレイの他のサブADC(たとえば、サブADC1 508からサブADCk 510まで)の処理経路と正確に(たとえば、実質的に)マッチするように設計され得る。たとえば、補助サブADC506は、較正PGA524(CAL PGA)、較正サンプラコンポーネント526(Cal Sampler)、および較正コンバータコンポーネント528(SAR ADC)を備えることができ、較正PGA524、較正サンプラコンポーネント526、および較正コンバータコンポーネント528は、サブADC(たとえば、サブADC1 508からサブADCk 510まで)の対応するコンポーネントと同じであるか、または類似しているものとしてよい。サブADC(たとえば、サブADC1 508からサブADCk 510まで)および補助サブADC506は、また、サブADC(たとえば、サブADC1 508からサブADCk 510まで)および補助サブADC506のそれぞれの経路の一部であってよい他のコンポーネント(たとえば、バッファ)および特徴(たとえば、帯域幅)に関して互いに正確にマッチさせることもできる。
それぞれのPGA(たとえば、512、518、524)は、補助サブADC506およびサブADC508および510のそれぞれの経路内で使用され、それにより、それぞれの経路に信号利得を(たとえば、振幅の低い信号を増幅することによって)もたらし、それぞれの信号がそれぞれのコンバータコンポーネント(たとえば、516、522、528)に供給される前にそれぞれの経路のダイナミックレンジを改善する(たとえば、増大させる)ことができる。それぞれのサンプラコンポーネント(たとえば、514、520、526)は、所望のサンプリング周波数に従って、それぞれの経路上でそれぞれのアナログ信号のサンプリングを実行して、対応するデジタル信号(たとえば、デジタルサンプル)へのそれぞれのアナログ信号のアナログ/デジタル変換を容易にすることができる。それぞれのコンバータコンポーネント(たとえば、516、522、528)は、それぞれのコンバータコンポーネント(たとえば、516、522、528)に関連付けられているそれぞれのクロック(たとえば、較正クロック530(f_calib_clk)およびクロック532(f_clk))に少なくとも一部は基づき、それぞれのコンバータコンポーネント(たとえば、516、522、528)に関連付けられているそれぞれのサンプリング周波数に従って、それぞれのアナログサンプルを対応するデジタルサンプルに変換することができる。
較正クロック530は、補助サブADC506がADCコンポーネント504の他のサブADC(たとえば、サブADC1 508からサブADCk 510まで)に関連付けられているサンプリングタイミングと異なる(たとえば、低い)サンプリングタイミングを有することを可能にすることを容易にするようにクロック532が動作する周波数(たとえば、図5に示されているように、437.5MHz)と異なる(たとえば、高い)周波数(たとえば、図5に示されているように、2.24GHz)で動作することができる。これは、本明細書においてより十分に開示されているように、補助サブADC506が他のサブADC(たとえば、サブADC1 508からサブADCk 510まで)のものと異なるレートを有することができる補助経路上のサンプリング時間(たとえば、補助サンプリング時間)を有することを可能にし、補助サブADC506がサブADCアレイのすべてのサブADC(たとえば、サブADC1 508からサブADCk 510まで)に対する所望のサンプルすべてのサンプリング時間を通過することを可能にし、補助経路に関連付けられている電力消費量を低減することができる。
補助サブADC506のコンポーネントは、他のサブADC(たとえば、サブADC1 508からサブADCk 510まで)の対応するコンポーネントと正確にマッチし得るが、補助サブADC506のコンポーネントすべてが、他のサブADCの対応するコンポーネントと同一でなくてもよい。たとえば、較正コンバータコンポーネント528は、受信されたアナログ信号からデータを変換せず、むしろ、他のサブADC(たとえば、サブADC1 508からサブADCk 510まで)を較正することを容易にするために使用されており、たとえば、補助経路に関連付けられている電力消費量を低減し、補助経路によって使用される面積を減らし、および/または補助経路およびそのコンポーネントに関連するコストを削減することが望ましい場合があるので、較正コンバータコンポーネント528は、他のサブADCのコンバータコンポーネント(たとえば、516、522)に類似しているとしても、異なっていてよい。たとえば、図5のシステム500に示されているように、他のサブADCのコンバータコンポーネント(たとえば、516、522)は、各々、16×7ビットADCコンバータを備えることができるが、補助サブADC506の較正コンバータコンポーネント528は、1×5ビットADCコンバータを備えることができる。
較正コンポーネント502は、サブADC(たとえば、サブADC1 508からサブADCk 510まで)の補助信号(たとえば、補助サンプル)およびそれぞれの信号(たとえば、サンプル)を分析することができ、補助サブADC506およびサブADC(たとえば、サブADC1 508からサブADCk 510まで)のそれぞれの経路の間の経路差(たとえば、タイミングスキュー誤差、帯域幅差、および/または他の種類の経路差)を決定することができる。較正コンポーネント502は、補助サブADC506、および/または補助経路上の補助信号、およびサブADC(たとえば、サブADC1 508からサブADCk 510まで)、および/またはそれぞれのサブADC経路上のそれぞれの信号になされるか、または適用され得る較正もしくは調整を決定し、分析結果に少なくとも一部は基づき、経路差を補正するか、または軽減することができる。たとえば、図5では、システム500は、較正コンポーネント502を示しており、較正コンポーネント502は、それぞれの経路の間のタイミングスキュー誤差を決定し(たとえば、計算し)(参照番号534において)、それぞれのタイミングスキュー平均処理ブロックを決定するか、または生成し(参照番号536において)、それらのそれぞれのタイミングスキュー平均処理ブロックを制御ロジックおよびアナログ遅延線に適用するか、または与えて(参照番号538において)アナログおよび/またはデジタル技術(たとえば、アナログ遅延線、アナログおよび/またはデジタルフィルタリングなど)を使用してそれぞれのサブADC(たとえば、506、508、510など)および/またはそれぞれの経路に適用されるべき較正および調整を決定し、経路差を補正するか、または軽減することを容易にする。較正コンポーネント502は、経路差を補正するか、または軽減するためにアナログおよび/またはデジタル技術を使用してそのような較正または調整をそれぞれのサブADC(たとえば、506、508、510など)および/またはそれぞれの経路に適用することができる。
図6は、トランシーバコンポーネント600の一実施形態のブロック図である。トランシーバコンポーネント600は、音声もしくはデータ通信を送信するか、または受信するために使用され得る。いくつかの実装において、トランシーバコンポーネント600は、全二重トランシーバであってよい。
トランシーバコンポーネント600は、トランシーバコンポーネント600から音声情報もしくはデータを有線、光、またはワイヤレス通信接続(たとえば、通信チャネル)を介してトランシーバコンポーネント600に通信可能に接続されている通信デバイスに送信することを容易にすることができる1つまたは複数の送信機サブコンポーネント(たとえば、送信機)を備えることができる送信機コンポーネント602を具備することができる。いくつかの実装において、送信機コンポーネント602は、たとえば、送信機サブコンポーネントのセット(たとえば、2、3、4、...個)を備えることができる。
トランシーバコンポーネント600は、また、音声情報もしくはデータを有線、光、またはワイヤレス通信接続(たとえば、通信チャネル)を介してトランシーバコンポーネント600に通信可能に接続されている通信デバイスから受信することを容易にすることができる1つまたは複数の受信機サブコンポーネント(たとえば、受信機)を備えることができる受信機コンポーネント604を具備することもできる。いくつかの実装において、受信機コンポーネント604は、たとえば、受信機サブコンポーネントのセット(たとえば、2、3、4、...個)を備えることができる。
トランシーバコンポーネント600は、また、ADCコンポーネント608のサブADCアレイのそれぞれのインタリーブ制御されたサブADCにわたって受信されたアナログ信号をインタリーブするために使用することができるインタリーバコンポーネント606も備え得る。いくつかの実装において、インタリーバコンポーネント606(または較正コンポーネント614)は、アナログ信号を処理して、アナログ信号へのそれぞれの時間遅延を実装するか、または導入し、時間遅延されたアナログ信号(たとえば、それぞれの時間遅延を有する)を生成することを、信号がADCコンポーネント608に入力される前に行うことができる。
トランシーバコンポーネント600は、インタリーブ制御された構造において、アナログ信号をデジタル信号に変換することを容易にするように配置されるか、または構成され得るサブADC610のセットを備えることができるADCコンポーネント608を具備することができる。ADCコンポーネント608のセット610のそれぞれのサブADCは、リモート通信デバイスから受信されたアナログ信号に関連してそれぞれのアナログ信号(たとえば、それぞれ時間遅延されたアナログ信号)を受信することができ、それぞれのアナログ信号をサンプリングする(たとえば、サンプルコンポーネントを使用して)ことができ、それぞれのアナログ信号をそれぞれのアナログ信号に対応し得る(たとえば、アナログ信号サンプルのアナログ値に対応し得る)デジタル値を有することができるそれぞれのデジタルデータサンプルに変換または2値化する(たとえば、コンバータもしくはデジタイザコンポーネントを介して)ことができる。
ADCコンポーネント608は、補助経路に関連付けられている補助サブADC612も備えることができ、補助経路は、サブADC610のサブADC経路と正確にマッチし得る。補助サブADC612および関連する補助経路は、補助信号を処理することができ、この処理はアナログ補助信号をサンプリングしてデジタル補助信号(たとえば、サンプル)に変換するステップを含み、この信号は、較正コンポーネント614に使用されて、それぞれのサブADC(たとえば、補助サブADC612およびセット610のそれぞれのサブADC)の経路の間の経路差を決定することを容易にする。
較正コンポーネント614は、補助サブADC612に関連付けられている補助経路上の補助信号およびそれぞれのサブADC610のそれぞれの経路上のそれぞれの信号を分析し、セット610のそれぞれのサブADCおよび/またはそのそれぞれのサブADC経路(および/またはそれぞれの信号)になされるか、または適用され得る較正もしくは調整を決定し、適用することを容易にして、それぞれのサブADCのそれぞれの経路の間の経路差(たとえば、経路差誤差)を補正するか、または軽減することができる。これは、他の方法では経路差が補正されないか、または軽減されない結果として引き起こされているであろう歪みを軽減することを容易にすることができる。様々な態様によれば、較正コンポーネント614は、たとえば、較正管理コンポーネント616、モニタコンポーネント618、分析器コンポーネント620、アライメントコンポーネント622、位相補間器コンポーネント624(PHASE INTER. COMPONENT)、計算機コンポーネント626、経路差決定コンポーネント628(PATH DIF. DETERMIN. COMPONENT)、チャネル推定器コンポーネント630、オフセットコンポーネント632、およびフィルタコンポーネント634を備えることができる。
較正管理コンポーネント616は、較正管理コンポーネント616の様々なコンポーネント(たとえば、モニタコンポーネント618、分析器コンポーネント620、アライメントコンポーネント622など)の動作、較正管理コンポーネント616の様々なコンポーネントの間のデータフロー、較正管理コンポーネント616と他のコンポーネント(たとえば、ADCコンポーネント608、コンバイナコンポーネント636、プロセッサコンポーネント640、データストア642など)との間のデータ、および/または較正管理コンポーネント616の他の動作もしくは関連付けられている他の動作を制御するか、または管理することができる。較正コンポーネント616の様々なコンポーネントを使用することで、較正管理コンポーネント616は、ADCコンポーネント608のそれぞれのサブADCおよび/またはそれぞれのサブADCに関連付けられている情報もしくは経路(たとえば、サブADC経路)をそれぞれ較正するか、または調整して、それぞれのサブADCに関連付けられている経路の間のそれぞれのサブADC経路差を補正するか、または軽減する(たとえば、サブADC経路の間の経路差を補正するか、軽減するか、均等化するか、または実質的に均等化する)ことを容易にすることもできる。
モニタコンポーネント618は、補助経路上の補助サンプル、それぞれのサブADC経路上のサンプル、経路の間の経路差、通信状態に関係する情報、トランシーバコンポーネント600に関連付けられている伝達特性などに関係する情報などの、情報を監視するか、感知するか、または検出することができる。たとえば、モニタコンポーネント618は、補助経路上の補助サンプルおよびそれぞれのサブADC経路上のサンプルに関係する情報を監視するか、感知するか、または検出することができ、そのような情報は、ADCコンポーネント608のそれぞれのサブADCの経路の間の経路差を決定することを容易にすることができる。
分析器コンポーネント620は、トランシーバコンポーネント600に関連付けられているデータを分析するか、評価するか、または比較して、ADCコンポーネント308のそれぞれのサブADCおよび/またはそれぞれのサブADCに関連付けられている情報もしくは経路(たとえば、サブADC経路)を較正もしくは調整することを容易にし、それぞれのサブADCに関連付けられているそれぞれのサブADC経路差を補正するか、または軽減する(たとえば、それぞれのサブADC経路を均等化するか、または実質的に均等化する)ことを容易にすることができる。分析器コンポーネント620によって分析され得るデータは、たとえば、セット610のそれぞれのサブADCに関連付けられているアナログもしくはデジタルサンプル、補助サブADC612に関連付けられているデジタルサンプル、受信されたアナログ信号に関連付けられている(たとえば、その信号から取得された)復元されたデータ(たとえば、デジタルデータ)、それぞれのサブADCに関連付けられ得る様々な種類の伝達特性、チャネル推定もしくはチャネル応答に関係する情報、計算機コンポーネント626によって実行された計算の結果得られる情報、それぞれのサブADCに関連付けられているそれぞれの伝達関数に関係する情報、それぞれのサブADCの間のそれぞれの経路差に関係する情報および/またはサブADCの較正に関係する他の情報に関係するものとしてよい。このデータ分析に少なくとも一部は基づき、分析器コンポーネント620は、ADCコンポーネント608のそれぞれのサブADCの較正もしくは調整および/またはサブADCに関連付けられている情報もしくは経路に関係する決定を行うことを容易にし、それぞれのサブADCに関連付けられている経路の間のそれぞれのサブADC経路差を補正するか、または軽減することを容易にするために較正管理コンポーネント616によって使用できる分析結果を生成することができる。
アライメントコンポーネント622は、定義されたアライメントアルゴリズムに従って、セット610のサブADCと、またはそれに対して補助サブADC612をアライメントするか、または較正する(たとえば、最初にアライメントするか、または較正する、再アライメントするか、または再較正する)ことができる。いくつかの実装において、較正コンポーネント614は、補助サブADC612とセット610のサブADCとの間の位相もしくは時間差を調整することを容易にして、セット610のサブADCと、またはそれに対して補助サブADC612をアライメントするか、または較正することを容易にするために補助サブADC612と関連付けられ得る位相補間器コンポーネント624を含むか、または関連付けられ得る。
たとえば、位相補間器コンポーネント624は、補助サブADC612をセット610のサブADCのサンプリングインスタントのうちの1つに合わせることを可能にすることができる。アライメントコンポーネント622は、補助サブADC612に関連付けられている補助経路(および関連する補助信号)またはセット610のサブADCに関連付けられている経路(および関連する信号)に適用され、それぞれ、補助信号または信号を遅延させることを容易にし、サブADCと、またはそれに対して補助サブADC612をアライメントするか、または較正することを容易にすることができるアナログ遅延線を使用することもできる。補助経路サンプリングレート、位相補間器コンポーネント624の位相補間器、およびアナログ遅延線は、(たとえば、アライメントコンポーネント622および/または較正管理コンポーネント616によって)補助サブADC612およびセット610のサブADCのサンプリングインスタントの間で初期マッチ(または少なくとも実質的なマッチ)を確立することを容易にするように適切に設計または制御されるものとしてよい。
いくつかの実装において、アラインメントコンポーネント622および/または較正管理コンポーネント616は、位相補間器コンポーネント624を制御して、補助経路に関連する補助サブADC612の位相を調整することができ、および/または補助経路(および関連する補助信号)に適用され得るアナログ遅延線を調整するか、または選択することを容易にし、補助サブADC612および補助経路とセット610のサブADCおよび関連するサブADC経路とのアライメント(たとえば、初期アラインメント)を実行することを容易にすることができる。各位相補間器遅延およびアナログ遅延線遅延について、アラインメントコンポーネント622は、アナログ遅延線または経路のうちの各1つについてセット610のサブADCすべてのサンプルを調べて(たとえば、分析し、評価し)、補助サブADC612がセット610のサブADCとアライメントされているかどうかを決定することができる。補助サブADC612のアライメントが達成されると決定されたときに、アライメントコンポーネント622は、アライメントプロセスを終了させることができ、アライメントインジケータを較正管理コンポーネント616に送信することができ、アライメントインジケータは、補助サブADC612とセット610のサブADCとの所望のアライメントが達成されていることを指示することができる。
計算機コンポーネント626は、本明細書で開示されている方程式を含む方程式、および/または行列を使用してデータ値に対して計算(たとえば、数学的計算)を実行して、計算結果を生成することができる。たとえば、計算機コンポーネント626は、補助サブADC612に対する補助サンプル(または補助サンプルの平均、中央値、または傾向値)とセット610のサブADCに関連付けられている対応するサンプル(または対応するサンプルの平均、中央値、または傾向値)との間の平方差誤差または平均(もしくは中央値もしくは傾向)平方差誤差を計算することができる。較正管理コンポーネント616は、計算結果を使用して、ADCコンポーネント608のそれぞれのサブADCおよび/またはそれぞれのアレイに関連付けられている情報もしくは経路(たとえば、サブADC経路)を較正するか、または調整することを容易にし、セット610のそれぞれのサブADCに関連付けられているそれぞれのサブADC経路差を補正するか、または軽減することを容易にすることができる。
経路差決定コンポーネント628は、セット610のサブADCのそれぞれの経路の間さらには補助サブADC612の補助経路とセット610のサブADCの経路との間の差を、分析器コンポーネント620からの分析結果、計算機コンポーネント626からの計算結果(たとえば、平方差誤差結果もしくは他の結果)、または他の情報に少なくとも一部は基づき、決定するために使用され得る。たとえば、経路差決定コンポーネント628は、セット610のサブADCのそれぞれの経路の間および/または補助サブADC612の補助経路とセット610のサブADCの経路との間の差を、補助サブADC612に関連付けられている補助信号とセット610のそれぞれのサブADCに関連付けられているそれぞれの信号との比較に関係する結果(たとえば、分析もしくは計算結果)に少なくとも一部は基づき、決定することができる。
チャネル推定器コンポーネント630は、たとえば、所望のチャネル推定技術を使用して、チャネル推定または決定を実行し、ADCコンポーネント608のそれぞれのサブADCのそれぞれの経路に関連付けられているそれぞれの伝達関数、および/またはそれらの経路の間の伝達関数差を決定することを容易にすることができる。チャネル推定器コンポーネント630は、多数のチャネル推定技術のうちのどれかを使用して、そのような伝達関数を決定することを容易にすることができる。たとえば、チャネル推定器コンポーネント630は、最小2乗チャネル推定技術、データ相互相関技術、反復チャネル推定技術(たとえば、LMSチャネル推定、RLSチャネル推定、ブラインドチャネル推定など)、または別の望ましいチャネル推定技術を使用して、そのような伝達関数または伝達関数差を決定することを容易にすることができる。
オフセットコンポーネント632は、たとえば、サブADC経路に関連付けられている、タイミングオフセットなどのオフセットを調整することを容易にし、セット610のそれぞれのサブADCのそれぞれの経路の間、および/またはセット610のサブADCの経路と補助サブADC612に関連付けられている補助経路との間の経路差を(たとえば、平方差誤差メトリックに基づき)低減するか、または最小にすることを容易にするために較正管理コンポーネント616によって使用され得る。たとえば、サンプル関係情報の分析の結果に少なくとも一部は基づき、較正管理コンポーネント616またはオフセットコンポーネント632は、補助サブADC612に関してサブADCに関連付けられている平方差誤差メトリックを低減するか、または最小にすることができるサブADCアレイのサブADCに適用され得るタイミングオフセットを決定することができる。較正管理コンポーネント616またはオフセットコンポーネント632は、タイミングオフセットによってADCコンポーネント608のサブADCのうちの1つまたは複数に関連付けられているサブADC経路のうちの1つまたは複数を調整して、補助サブADC122に関してサブADCの経路に関して決定された平方差誤差メトリックを低減するか、または最小にすることができる。このようにして、サブADC経路遅延のすべてが、較正コンポーネント120(または他のコンポーネント)が追加の計算を実行しなくても均等化されることが知られ得る。
いくつかの実装において、オフセットコンポーネント632は、1つまたは複数のタイミングオフセットを実装するか、または導入して、1つまたは複数のオフセットにおけるそれぞれのサブADC経路のそれぞれのチャネル応答を(たとえば、チャネル推定器コンポーネント630によって)測定するか、決定するか、または推定することを容易にし、および/またはセット610のサブADCの間の経路差を補正するか、または軽減することを容易にするために使用され得る。他の実装において、オフセットコンポーネント632は、サブADC経路に関連付けられているタイミングオフセットを調整することを容易にし、セット610のそれぞれのサブADCのそれぞれの伝達関数を、それぞれのサブADCのそれぞれの伝達関数が同じになるか、または少なくとも実質的に同じになるまで調整することを容易にするために較正管理コンポーネント616によって使用され得る。
フィルタコンポーネント634は、アナログ信号(たとえば、アナログデータサンプル)またはデジタル信号(たとえば、デジタルデータサンプル)などの情報をフィルタリングするか、または処理して、ADCコンポーネント608のサブADCのそれぞれの経路の間のサブADC経路差を補正するか、軽減するか、または均等化する(または少なくとも実質的に均等化する)ことを容易にすることができる1つまたは複数のアナログもしくはデジタルフィルタを備えることができる。フィルタコンポーネント634は、ADCコンポーネント608の各ADCサブコンポーネントの推定されたか、または決定されたチャネル応答に関係する情報に少なくとも一部は基づきフィルタ(たとえば、アナログ補正フィルタもしくはデジタル補正フィルタ)を構成することを容易にすることができる。フィルタコンポーネント634は、構成されたフィルタを使用して、それぞれのサブADCのそれぞれのサブADC信号を処理する(たとえば、フィルタリングする)ことを容易にし、ADCコンポーネント608のそれぞれのサブADCの間の経路差を補正するか、軽減するか、または均等化することを容易にすることができる。実装によれば、フィルタコンポーネント634は反復もしくは適応型技術(たとえば、LMSもしくはRLS技術)を使用して、または直接計算(たとえば、計算機コンポーネント626によって容易にされるような)を使用してフィルタ(たとえば、サブADC経路補正デジタルフィルタ)を構成することができる。いくつかの実装において、フィルタコンポーネント634は、アナログフィルタであってもよい補正フィルタを使用することができ、較正管理コンポーネント616は、それぞれのADCサブコンポーネントの推定されたか、または決定されたチャネル応答の情報に少なくとも一部は基づき、アナログ補正フィルタを制御するか、または構成することを容易にし、それぞれのサブADC信号を処理することを容易にし、ADCコンポーネント608のそれぞれのADCサブコンポーネントの間の経路差を均等化するか、または少なくとも実質的に均等化することを容易にすることができる。
トランシーバコンポーネント600は、ADCコンポーネント608のそれぞれのサブADCのそれぞれのデジタルデータサブストリームを組み合わせるか、統合するか、または逆インタリーブして、受信されたアナログ信号に含まれるデータを正確に表すことができるデジタルデータストリームを生成することができるコンバイナコンポーネント636も備えることができる。コンバイナコンポーネント636は、ADCコンポーネント608のサブADCからデジタルデータサブストリームを受信することを容易にするためにADCコンポーネント608に関連付けられ得る(たとえば、通信可能に接続され得る)。コンバイナコンポーネント636は、較正コンポーネント614にも関連付けられ、これにより、較正コンポーネント614による分析のためにそれぞれのデジタルデータサブストリーム(たとえば、それぞれのデジタルデータサンプル)を較正コンポーネント614に供給することを容易にし、ADCコンポーネント608のそれぞれのサブADCおよび/またはそれぞれのサブADCに関連付けられている情報もしくは経路を較正するか、または調整することを容易にし、ADCコンポーネント608のそれぞれのサブADCに関連付けられているそれぞれのサブADC経路差を補正するか、または軽減する(たとえば、それぞれのサブADC経路を均等化するか、または実質的に均等化する)ことを容易にすることができる。
トランシーバコンポーネント600は、ADCコンポーネント608のサブADCから出力されたデジタルデータサブストリームの組み合わされたか、または統合されたデジタルデータサンプルを含む、デジタルデータストリームを復号し、および/または誤り訂正して、所望の復号および/または誤り訂正技術に従って、アナログ信号でトランシーバコンポーネント600に送られたデータを決定するか、または復元する(たとえば、データのデータ値を決定する)ことを容易にすることができる復号器コンポーネント638も備えることができる。復号器コンポーネント638は、たとえば、リードソロモンアルゴリズム、ハミング符号、Bose、Ray-Chaudhuri、Hocquenghem(BCH)アルゴリズム、順方向誤り訂正(FEC)アルゴリズム、または他の復号アルゴリズムもしくは誤り訂正アルゴリズムなどを使用して、デジタルデータサブストリームのそれぞれのデジタルデータサンプルに関連付けられている誤りを復号し、および/または訂正することを容易にし、アナログ信号のデータを決定するか、または復元することを容易にすることができる。
トランシーバコンポーネント600は、他のコンポーネント(たとえば、送信機コンポーネント602、受信機コンポーネント604、インタリーバコンポーネント606、ADCコンポーネント608、較正コンポーネント614など)と連動して動作し、本明細書で開示されているように、トランシーバコンポーネント600の様々な機能を実行することを容易にすることができるプロセッサコンポーネント640も備え得る。プロセッサコンポーネント640は、トランシーバコンポーネント600などによって実行される動作に関係する情報(たとえば、音声もしくはデータ情報)などのデータを処理することができる1つまたは複数のプロセッサ(たとえば、中央演算処理装置(CPU)、グラフィカルプロセッシングユニット(GPU)、フィールドプログラマブルゲートアレイ(FPGA)など)、マイクロプロセッサ、またはコントローラを使用して、信号を送信すること、信号を受信すること、補助信号を生成すること、サブADC610のセットおよび補助サブADC612を較正するか、または調整すること、セット610内のサブADCおよび補助サブADC612に関連付けられている情報もしくは経路を較正するか、または調整すること、チャネル推定を実行すること、計算を実行すること、フィルタを構成すること、信号をフィルタリングすること、および/または他の動作を実行することを容易にすることができ、トランシーバコンポーネント600とトランシーバコンポーネントを600に関連付けられている(たとえば、接続されている)他のコンポーネントとの間のデータフローを制御することができ、トランシーバコンポーネント600の様々なコンポーネントの間のデータフローを制御することができる。
別の態様において、トランシーバコンポーネント600は、データ構造体(たとえば、音声情報、データ、メタデータ)、コード構造体(たとえば、モジュール、オブジェクト、クラス、プロシージャ)、コマンド、もしくは命令、信号を送信すること、信号を受信すること、補助信号を生成すること、サブADC610のセットおよび補助サブADC612を較正するか、または調整すること、サブADC610のセットおよび補助サブADC612に関連付けられている情報もしくは経路を較正するか、または調整すること、チャネル推定を実行すること、計算を実行すること、フィルタを構成すること、信号をフィルタリングすること、および/または他の動作を実行することに関係する情報、パラメータデータ、アルゴリズム(たとえば、サブADCを較正することに関係するアルゴリズム、アナログもしくはデジタルフィルタを構成することに関係するアルゴリズム、補助サブADC612をセット610のサブADCとアライメントすることに関係するアルゴリズム(たとえば、定義されているアライメントアルゴリズム)、チャネル推定に関係するアルゴリズムなど)に関係する情報、定義されている経路補正基準、などを記憶することができるデータストア642も備えることができる。一態様において、プロセッサコンポーネント640は、少なくとも一部は送信機コンポーネント602、受信機コンポーネント604、インタリーバコンポーネント606、ADCコンポーネント608、較正コンポーネント614など、および/またはトランシーバコンポーネント600の実質的に他の動作可能な態様に対して、動作し、および/または機能性を付与するうえで望ましい情報を記憶し、取り出すためにデータストア642に(たとえば、メモリバスを通じて)機能的に結合され得る。トランシーバコンポーネント600の様々なコンポーネントは、トランシーバコンポーネント600の動作を実行するために望み通りに、互いの間で、および/またはトランシーバコンポーネント600に関連付けられている他のコンポーネントの間で情報を伝達することができる。トランシーバコンポーネント600のそれぞれのコンポーネント(たとえば、送信機コンポーネント602、受信機コンポーネント604、インタリーバコンポーネント606、ADCコンポーネント608、較正コンポーネント614など)は各々、スタンドアロンユニットとすることができ、(図示されているように)トランシーバコンポーネント600内に備えられてよく、トランシーバコンポーネント600の別のコンポーネントまたはトランシーバコンポーネント600とは別のコンポーネント、および/またはその事実上任意の好適な組合せ内に、望み通りに組み込まれ得る。
方法は、図7〜図9のフローチャートを参照するとよりよく理解することができる。簡単のため、方法は一連のブロックとして示されているが、請求されている主題は、ブロックの順序によって限定されず、いくつかのブロックは、本明細書において図示され説明されているものから他のブロックと異なる順序でおよび/または同時に出現してよい。さらに、例示されているブロックすべてが、これ以降に説明されている方法を実装するために必要とは限らない。
図7は、トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができる例示的な方法700の流れ図である。方法700は、たとえば較正コンポーネントおよびADCコンポーネントを含み得る、トランシーバコンポーネントなどの通信デバイスによって実装され得る。
ブロック702において、サブADCアレイのそれぞれのサブADCの間の経路差は、それぞれのサブADCに関連付けられているそれぞれの信号および補助サブADCに関連付けられている補助信号の分析の結果に少なくとも一部は基づき決定され得る。通信デバイスは、別の通信デバイスから、データを含むアナログ信号を受信することができる。インタリーブ制御され得る、ADCコンポーネントのサブADCは、アナログ信号をサンプリングし、2値化することができ、それぞれのサブADCは、それぞれの時間遅延とともにアナログ信号を受信することができる。データ(たとえば、デジタルデータ)は、2値化されたデータサンプルから復元され得る(たとえば、2値化されたデータサンプルが復号器コンポーネントによって復号された後)。
アナログデータ信号をデジタルデータ信号に変換することができるサブADCに加えて、ADCコンポーネントは、補助サブADCを備えることができ、補助信号は、補助サブADCに関連付けられている補助経路を介してルーティングされ得る。較正コンポーネントは、それぞれのサブADCに関連付けられているそれぞれの信号および補助サブADCに関連付けられている補助信号を分析する(たとえば、評価する、比較する)ことができる。分析結果に少なくとも一部は基づき、較正コンポーネントは、たとえば、サブADCアレイのそれぞれのサブADCの間の経路差を決定することができる。経路差は、たとえば、サブADCのそれぞれの経路の間のタイミングスキュー、それぞれのサブADC経路の間の経路チャネルもしくは帯域幅ミスマッチ、または受信されたアナログ信号に応答してADCコンポーネントによって生成される復元されたデジタルデータストリーム内の歪みを引き起こし得るそれぞれのサブADC経路の間の他の種類の経路差もしくは誤差に関係し得る。
ブロック704において、サブADCアレイのそれぞれのサブADCは、サブADCアレイのそれぞれのサブADCの間の経路差を低減するか、または最小にすることを容易にするように、それぞれのサブADCの間の経路差に少なくとも一部は基づき較正され得る。較正コンポーネントは、サブADCアレイのそれぞれのサブADCの間の経路差を低減するか、最小にするか、補正するか、または軽減することを容易にするように、サブADCアレイのそれぞれのサブADCのうちの1つまたは複数に、サブADCアレイのそれぞれのサブADCの間の決定された経路差に少なくとも一部は基づき適用され得る1つまたは複数の較正もしくは調整を決定することができる。たとえば、較正コンポーネントは、タイミング調整、帯域幅調整、伝達関数、またはそれぞれのサブADCのうちの1つまたは複数に適用され得る他の種類の較正を、それぞれのサブADCの間の決定された経路差に少なくとも一部は基づき決定し、それぞれのサブADCを較正することができる。サブADCの較正は、他の方法では経路差が補正されないか、または軽減されない結果として引き起こされている可能性があるデジタルデータストリーム内の歪みを低減するか、または軽減することを容易にすることができる。
通信デバイスは、それぞれのサブADCからそれぞれのデジタルデータサブストリームを組み合わせるか、または統合して受信されたアナログ信号からのデータに対応するものとしてよいデジタルデータストリームを生成することができるコンバイナコンポーネントも備え得る。望み通りに、デジタルデータストリームは、さらに処理され得るか(たとえば、イコライザコンポーネントおよび/または復号器コンポーネントを使用して)、または出力として供給され得る(たとえば、提示されるか、または表示され得る)。
図8は、トランシーバコンポーネントのサブADCのアレイのサブADCを較正することを容易にし、サブADC経路差を補正または軽減することを容易にすることができる別の例示的な方法800の流れ図である。方法800は、たとえば、インタリーバコンポーネント、補助サブADCおよびサブADCのセットを含むADCコンポーネント、較正コンポーネント、復号器コンポーネント、ならびにコンバイナコンポーネントを備え得る、トランシーバコンポーネントなどの通信デバイスによって実装され得る。
ブロック802において、補助サブADCは、サブADCのセットのサブADCとアライメントされ得る。較正コンポーネントは、サブADCのセットのサブADCと補助サブADCをアライメントするか、または較正する(たとえば、最初にアライメントするか、または較正する、再アライメントするか、または再較正する)ことができる。較正コンポーネントは、補助サブADCをサブADCのセットのサブADCとアライメントするか、または較正し、補助サブADCのサンプリングがサブADCとアライメントされることを可能にすることができる。較正コンポーネントは、位相補間器コンポーネントを備えるか、または関連付けられるものとしてよく、および/または補助サブADCをサブADCとアライメントするか、較正することを容易にするために使用できる遅延線(たとえば、アナログ遅延線)を採用することができる。たとえば、較正コンポーネントは、補助サンプリングレートを選択することができ、補助サブADCに関連付けられている補助サンプリング時間をサブADCに関連付けられているサンプリング時間とアライメントして、補助サブADCの補助経路に関連付けられている補助信号のサンプリングがサブADCに関連付けられているサンプリング時間のサブセットと同時にまたは少なくとも実質的に同時に生じることを可能にすることができる。
ブロック804で、データを含むアナログ信号が受信され得る。通信デバイスは、有線もしくはワイヤレス通信チャネルもしくは媒体を介して別の通信デバイスからアナログ信号を受信することができる。
ブロック806で、アナログ信号は、サブADCのセット(たとえば、アレイ)のそれぞれのインタリーブ制御されたサブADCにわたってインタリーブされ得る。インタリーバコンポーネントは、それぞれのサブADCにわたってアナログ信号をインタリーブすることを容易にすることができ、それぞれのサブADCは、インタリーバコンポーネントからそれぞれの時間遅延とともにアナログ信号を受信することができる。
ブロック808で、それぞれのサブADCに関連付けられているそれぞれの時間遅延されたアナログ信号および補助サブADCに関連付けられている補助信号はサンプリングされ、それにより、それぞれのサブADCに関連付けられているそれぞれのアナログデータサンプルおよび補助サブADCに関連付けられている補助サンプルを生成し、それぞれの時間遅延されたアナログ信号を2値化することを容易にし、それぞれのサブADCの間の経路差を決定することを容易にすることができる。それぞれのサブADC(またはサブADCに関連付けられているサンプラコンポーネント)は、それぞれの時間遅延されたアナログ信号をサンプリングして、それぞれのアナログデータサンプルを生成することができ、それぞれのサブADCは、それぞれのサンプリング時間でサンプリングされ得る(たとえば、第1のサブADCは時間0、2t、4t、6tなどでサンプリングされ得るが、第2のサブADCは時間1t、3t、5t、7tなどでサンプリングされ得る)。補助サブADC(または補助サブADCに関連付けられている補助サンプラ)は、補助サブADCが定義された期間にサブADCのセットのサブADCの各々の1つまたは複数のそれぞれのサンプリング時間に対応し得る時間で補助信号をサンプリングすることを可能にし得るサンプリングレートでサンプリングされ得る。
いくつかの実装において、補助サブADCに関連付けられているサンプリングレートは、サブADCに関連付けられているサンプリングレートよりも低いレートであるものとしてよい。たとえば、サブADCのセットが、上で示されているように、それぞれの時間にサンプリングされる第1のサブADCおよび第2のサブADCを含む場合、較正コンポーネント(または別のコンポーネント)は、補助経路(および補助サブADC)に関連付けられているサンプリングレートを、5t毎などのより遅いレートでサンプリングするように設定することができ、補助信号は、5t、10t、15t、20tなどで補助サブADCまたはサンプラによってサンプリングされ得る。
ブロック810で、それぞれのアナログデータサンプルおよび補助サンプルは、それぞれのデジタルデータサンプルおよびデジタル補助サンプルに変換され得る。それぞれのサブADCは、それぞれのアナログデータサンプルを分析することができ、アナログデータサンプルをそれぞれのデジタルデータサンプルに2値化するか、または変換することができ、それぞれのデジタルデータサンプルは、それぞれのアナログデータサンプルに対応するものとしてよい。補助サブADCは、アナログ補助サンプルを分析することができ、アナログ補助サンプルを対応するデジタル補助サンプルに2値化するか、または変換することができる。
ブロック812で、サブADCに関連付けられているそれぞれの信号(たとえば、アナログまたはデジタルデータサンプル)および補助サブADCに関連付けられている補助信号(たとえば、アナログまたはデジタル補助サンプル)が分析され得る。較正コンポーネントは、サブADCに関連付けられているそれぞれの信号および補助サブADCに関連付けられている補助信号を分析する(たとえば、評価する、比較する)ことができ、それにより、サブADCのセットのそれぞれのサブADCの間の経路差を決定することを容易にすることができる。たとえば、較正コンポーネントは、サブADCに関連付けられているそれぞれの信号に関連付けられているそれぞれの特性に関して補助信号に関連付けられている特性を評価するか、または比較して、それぞれのサブADCの間の経路差を決定することを容易にすることができる。
ブロック814において、サブADCのセットのそれぞれのサブADCの間の経路差は、それぞれのサブADCに関連付けられているそれぞれの信号および補助サブADCに関連付けられている補助信号の分析の結果に少なくとも一部は基づき決定され得る。較正コンポーネントは、補助信号に関連付けられている特性およびサブADCに関連付けられているそれぞれの信号に関連付けられているそれぞれの特性を分析した(たとえば、評価した、比較した)結果に少なくとも一部は基づきそれぞれのサブADCの間の経路差を決定することができる。
ブロック816において、サブADCのセットのそれぞれのサブADCは、それぞれのサブADCの間の経路差に少なくとも一部は基づき較正され、それぞれのサブADCの間の経路差を低減するか、または最小にすることを容易にすることができる。較正コンポーネントは、それぞれのサブADCの間の決定された経路差(たとえば、タイミングスキュー、帯域幅差、他の経路差)に少なくとも一部は基づき、サブADCのセットのそれぞれのサブADCのうちの1つまたは複数に適用され得る1つまたは複数の較正または調整を決定し、サブADCアレイのそれぞれのサブADCの間の経路差を低減するか、最小にするか、補正するか、または軽減することを容易にすることができる。
サブADCのセットのサブADCが較正コンポーネントによって較正される場合に、それぞれのサブADCは、それぞれのデジタルデータサンプルを含むそれぞれのデジタルデータサブストリームを生成するように動作することができ、デジタルデータサブストリームに対する歪みまたは誤りは、それぞれのデジタルデータサブストリームが組み合わされてデジタルデータストリームを生成するときに低減されるか、または最小にされ得る。したがって、較正コンポーネントおよび方法800は、他の方法では経路差が補正されないか、または軽減されない結果として引き起こされているであろう歪みを軽減することを容易にすることができる。
ブロック818で、それぞれのデジタルデータサンプルのそれぞれのデータ(たとえば、データ値)は決定されるものとしてよい。いくつかの実装において、コンバイナコンポーネントは、それぞれのサブADCのそれぞれのデジタルデータサブストリーム(たとえば、それぞれのデジタルデータサンプル)を組み合わせるか、または統合して、デジタルデータストリームを生成することができ、デジタルデータストリームは、受信されたアナログ信号に含まれるデータ(たとえば、アナログ形式の)に対応し得るデータを含み得る。復号器コンポーネントは、デジタルデータサンプルを含む、デジタルデータストリームを復号して、それぞれのデジタルデータサンプルから(の)それぞれのデータを復元する(たとえば、決定する)ことを容易にすることができる。望み通りに、それぞれのデータは、さらに処理され得るか、または出力として供給され得る(たとえば、提示されるか、または表示され得る)。
図9は、補助サブADC(および関連付けられている補助経路)をサブADCのセット(たとえば、アレイ)のうちのサブADC(および関連付けられているサブADC経路)とアライメントするか、または較正することができる例示的な方法900の流れ図である。方法900は、たとえばADCコンポーネントおよび較正コンポーネントを含み得る、トランシーバコンポーネントなどの通信デバイスによって実装され得る。ADCコンポーネントは、補助サブADCおよびサブADCのセットを備えることができ、サブADCのセットは、アナログ信号をデジタル信号に変換するために使用されてよく、補助サブADCは、サブADCのセットを較正することを容易にするために使用され得る。補助サブADCは、位相補間器コンポーネントを備えるか、または関連付けられるものとしてよく、および使用することができ、および/または補助サブADCをサブADCのセットのサブADCとアライメントするか、較正することを容易にするために遅延線(たとえば、アナログ遅延線)を採用することができる。
ブロック902で、1つまたは複数のそれぞれのサンプリング時間が、サブADCのセットの1つまたは複数のそれぞれのサブADCについて決定され得る。ブロック904で、補助サンプリング時間が、補助サブADCについて決定され得る。較正コンポーネントは、それぞれのサブADCに関連付けられているそれぞれのサンプリング時間および補助サブADCに関連付けられている補助サンプリング時間を決定することができる。
ブロック906で、それぞれのサブADCに関連付けられているそれぞれのサンプリング時間は、補助サブADCに関連付けられている補助サンプリング時間と比較され得る。較正コンポーネントは、それぞれのサンプリング時間および補助サンプリング時間を分析することができる。分析の一環として、較正コンポーネントは、それぞれのサンプリング時間を補助サンプリング時間と比較することができる。
ブロック908で、補助サンプリング時間がそれぞれのサブADCに関連付けられているそれぞれのサンプリング時間のうちのどれか1つとアライメントされる(または少なくとも実質的にアライメントされる)かどうかに関して決定がなされ得る。それぞれのサンプリング時間と補助サンプリング時間との比較の結果に少なくとも一部は基づき、較正コンポーネントは、補助サンプリング時間がそれぞれのサンプリング時間のうちのどれか1つとアライメントされる(または少なくとも実質的にアライメントされる)かどうかを決定することができる。
補助サンプリング時間が、それぞれのサブADCに関連付けられているそれぞれのサンプリング時間のうちのどれか1つとアライメントされていない(または少なくとも実質的にアライメントされていない)と決定された場合、ブロック910において、補助サンプリング時間は、補助サブADCをサブADCのセットのサブADCとアライメントすることを容易にするように、定義された時間の長さだけ調整され得る。たとえば、補助サンプリング時間が時間0におけるサンプリングではなく0.2tのサンプリング誤差またはオフセットから始まり、セットのサブADCが0.1tのサンプリング誤差またはオフセットから始まるサンプリング時間に関連付けられている場合、較正コンポーネントは、補助サンプリング時間がサブADCに関連付けられているサンプリング時間とアライメントされない(または少なくとも実質的にアライメントされない)と決定することができる。較正コンポーネントは、時間調整量を決定することができるか、または補助サンプリング時間に適用すべき定義された(たとえば、事前定義された)時間調整量(たとえば、-0.1t、+0.1t、または他の何らかの望ましい時間調整量)を使用して、補助サンプリング時間を調整することを容易にして、補助サブADCをセットのサブADCとアライメントする(または実質的にアライメントする)ことを容易にすることができる。較正コンポーネントは、位相補間器コンポーネントおよび/またはアナログ遅延線を使用して、補助サブADCの補助サンプリング時間を所望の時間調整量だけ調整することを容易にすることができる。この時点において、補助サブADCがセットのサブADCとアライメントされない(または実質的にアライメントされない)と、方法900はブロック902に戻るものとしてよく、その時点から続行することができる。
ブロック908に戻り、ブロック908において、補助サンプリング時間がサブADCのセットのサブADCに関連付けられているそれぞれのサンプリング時間のうちの1つとアライメントされる(または少なくとも実質的にアライメントされる)と決定された場合、ブロック912で、補助サブADCはサブADCのセットのサブADCとアライメントされる(たとえば、適切にもしくは許容可能にアライメントされる)と決定され得る。比較結果に少なくとも一部は基づき、較正コンポーネントが、補助サンプリング時間がセットのサブADCに関連付けられているそれぞれのサンプリング時間のうちの1つとアライメントされる(または少なくとも実質的にアライメントされる)と決定した場合、較正コンポーネントは、補助サブADCがセットのサブADCとアライメントされる(たとえば、適切にもしくは許容可能にアライメントされる)と決定することができる。補助サブADCとサブADCとのアライメントは、それぞれのサブADCに関連付けられている経路の間の経路差を決定することと、それぞれのサブADCを較正してそれらの経路差を補正するか、軽減するか、または低減することとを容易にするように補助サブADCが較正コンポーネントによって使用されることを可能にし得る。
方法900の一例として、サブADCのセットの第1のサブADCの第1のアナログ信号が、時間0t、2t、4t、6t、8t、10t、...、18t、20t、22t、などでサンプリングされるように設定される場合、較正コンポーネントは、補助サンプリングレート(たとえば、5t毎)を選択することができ、補助サブADCに関連付けられているサンプリング時間(たとえば、10t、20t、30tなど)を第1のサブADCに関連付けられているいくつかのサンプリング時間とアライメントし、補助サブADCの補助経路に関連付けられている補助信号のサンプリングが第1のサブADCに関連付けられているサンプリング時間のサブセット(たとえば、10t、20t、30tなど)と同時にまたは少なくとも実質的に同時に生じることを可能にすることができる。別の例として、その代わりに、サブADCのセットの第1のサブADCの第1のアナログ信号が、時間(0+0.1)t、(2+0.1)t、(4+0.1)t、(6+0.1)t、(8+0.1)t、(10+0.1)t、...、(18+0.1)t、(20+0.1)t、(22+0.1)t、などでサンプリングされるように設定されるか、または決定される場合、較正コンポーネントは、補助サンプリングレート(たとえば、5t毎)を選択することができ、補助サブADCに関連付けられているサンプリング時間(たとえば、(10+0.1)t、(20+0.1)t、(30+0.1)tなど)を第1のサブADCに関連付けられているサンプリング時間とアライメントし、補助サブADCの補助経路に関連付けられている補助信号のサンプリングが第1のサブADCに関連付けられているサンプリング時間のサブセット(たとえば、(10+0.1)t、(20+0.1)t、(30+0.1)tなど)と同時にまたは少なくとも実質的に同時に生じることを可能にすることができる。
本明細書で説明されている技術は、任意のデバイスおよび/またはネットワークに適用されてよく、ADCコンポーネントのADCサブコンポーネントの較正は、通信デバイス(たとえば、トランシーバコンポーネント)を備えるシステムにおいて望ましいものである。ハンドヘルド、ポータブル、および他のコンピューティングデバイスならびにすべての種類のコンピューティングオブジェクトは、様々な非限定的な実施形態に関連して、たとえば、デバイスが通信デバイスに関連付けられているシステムに関連付けられているADCコンポーネントのADCサブコンポーネントの較正を実装することが望ましいものとしてよい任意の場所において、使用することが企図されている。したがって、図10において以下で説明されている以下の汎用リモートコンピュータは一例であり、開示されている主題は、ネットワーク/バス相互運用性および相互作用を有する任意のクライアントにより実装され得る。したがって、開示されている主題は、関わるクライアントリソースがほとんどないか、または最小限度であるネットワークに接続されホストされているサービスの環境、たとえば、クライアントデバイスがアプライアンス内に置かれているオブジェクトなどのネットワーク/バスとの単なるインターフェースとして働くネットワーク接続環境内で実装され得る。
図10は、開示されている主題のいくつかの態様が実装され得るコンピューティングシステム環境1000の一例を示しているが、コンピューティングシステム環境1000は、デバイスに対するコンピューティング環境の一例にすぎない。
図10は、開示されている主題を実装するための例示的なデバイスがコンピュータ1010の形態の汎用コンピューティングデバイスを含むことを示している。コンピュータ1010のコンポーネントは、処理ユニット1020、システムメモリ1030、およびシステムメモリを含む様々なシステムコンポーネントを処理ユニット1020に結合するシステムバス1021を含むものとしてよい。
コンピュータ1010は、典型的には、様々なコンピュータ可読媒体を備える。システムメモリ1030は、リードオンリーメモリ(ROM)および/またはランダムアクセスメモリ(RAM)などの揮発性および/または不揮発性メモリの形態のコンピュータ記憶媒体を含み得る。
コンピュータ1010は、デバイス1010と異なる媒体機能を有していてもよい、リモートコンピュータ1070などの1つまたは複数の他のリモートコンピュータへの論理接続を使用してネットワーク接続または分散環境で動作することができる。図10に示されている論理接続は、ローカルエリアネットワーク(LAN)またはワイドエリアネットワーク(WAN)などのネットワーク1071を含むが、有線もしくはワイヤレス方式のいずれかの、他のネットワーク/バスを含むこともできる。LANネットワーキング環境で使用される場合、コンピュータ1010は、ネットワークインターフェースまたはアダプタを通じてLAN1071に接続され得る。
図11は、例示的なネットワーク接続または分散コンピューティング環境1100の概略図である。分散コンピューティング環境は、コンピューティングオブジェクト1110、1112など、およびアプリケーション1130、1132、1134、1136、1138、およびデータストア1140によって表されるようなプログラム、方法、データストア、プログラム可能論理などを含み得る、コンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などを備える。
各コンピューティングオブジェクト1110、1112など、およびコンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などは、通信ネットワーク1142を直接的にまたは間接的に用いて、1つまたは複数の他のコンピューティングオブジェクト1110、1112など、およびコンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などと通信することができる。図11では、一例として、コンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などは、クライアントおよびコンピューティングオブジェクト1110、1112などと考えられるものとしてよく、コンピューティングオブジェクト1110、1112などはサーバと考えられるものとしてよく、この場合、サーバとして機能するコンピューティングオブジェクト1110、1112などは、クライアントコンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などからデータを受信すること、データを記憶すること、データを処理すること、データをクライアントコンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などに送信することなどの、データサービスを提供するが、コンピュータは、環境に応じて、クライアント、サーバ、またはその両方とみなされ得る。
たとえば、通信ネットワーク1142またはバスがインターネットであるネットワーク環境において、コンピューティングオブジェクト1110、1112などは、他のコンピューティングオブジェクトまたはデバイス1120、1122、1124、1126、1128などがハイパーテキスト転送プロトコル(HTTP)などの、多数の知られているプロトコルのうちのどれかを介して伝達するウェブサーバであってよい。
開示されている主題は、典型的な製造、プログラミング、またはエンジニアリング技術を使用してハードウェア、ファームウェア、ソフトウェア、またはこれらの好適な組合せを生産し、電子デバイスを制御して開示されている主題を実施するための方法、装置、または製造品として実装され得る。コンピュータ可読媒体は、ハードウェア媒体、ソフトウェア媒体、非一時的媒体、または輸送媒体を含み得る。
100 システム
102 トランシーバコンポーネント
104 リモート送信機コンポーネント
106 ADCコンポーネント
114 インタリーバコンポーネント
116 コンバイナコンポーネント
118 復号器コンポーネント
120 較正コンポーネント
122 補助サブADC
124 データストア
128 位相補間器コンポーネント
200,300 サンプリングタイミング図
302,304,306,402,404,406 サンプリングインスタント
500 システム
502 較正コンポーネント
504 ADCコンポーネント
506 補助サブADC
508 サブADC1
510 サブADCk
512 PGA1
514 サンプラコンポーネント1
516 コンバータコンポーネント1
518 PGAk
520 サンプラコンポーネントk
522 コンバータコンポーネントk
524 較正PGA
526 較正サンプラコンポーネント
528 較正コンバータコンポーネント
530 較正クロック
532 クロック
600 トランシーバコンポーネント
602 送信機コンポーネント
604 受信機コンポーネント
606 インタリーバコンポーネント
608 ADCコンポーネント
610 サブADC
612 補助サブADC
614 較正コンポーネント
616 較正管理コンポーネント
618 モニタコンポーネント
620 分析器コンポーネント
622 アライメントコンポーネント
624 位相補間器コンポーネント
626 計算機コンポーネント
628 経路差決定コンポーネント
630 チャネル推定器コンポーネント
632 オフセットコンポーネント
634 フィルタコンポーネント
636 コンバイナコンポーネント
638 復号器コンポーネント
640 プロセッサコンポーネント
642 データストア
700,800,900 方法
1000 コンピューティングシステム環境
1010 コンピュータ
1020 処理ユニット
1021 システムバス
1030 システムメモリ
1070 リモートコンピュータ
1071 ネットワーク
1100 ネットワーク接続または分散コンピューティング環境
1110,1112 コンピューティングオブジェクト
1120,1122,1124,1126,1128 コンピューティングオブジェクトまたはデバイス
1130,1132,1134,1136,1138 アプリケーション
1140 データストア
1142 通信ネットワーク

Claims (10)

  1. 通信システムであって、
    リモート通信コンポーネントから受信されたアナログ信号に関連付けられているそれぞれの時間遅延アナログ信号をそれぞれのデジタルデータサンプルに変換するためのコンバータサブコンポーネントのセット、および補助経路に関連付けられている補助コンバータサブコンポーネントを備えるコンバータコンポーネントであって、コンバータサブコンポーネントのセットのそれぞれのコンバータサブコンポーネントはそれぞれの経路に関連付けられている、コンバータコンポーネントと、
    前記補助経路に関連付けられている補助信号および前記それぞれのコンバータサブコンポーネントの前記それぞれの経路に関連付けられているそれぞれの信号の分析の結果に少なくとも一部は基づき、前記それぞれのコンバータサブコンポーネントの前記それぞれの経路の間の経路による違いを決定し、前記それぞれのコンバータサブコンポーネントの較正を容易にし、前記経路による違いを低減するための較正コンポーネントであって、前記それぞれの信号は、前記それぞれのデジタルデータサンプルを含む、較正コンポーネントとを備える通信システム。
  2. 前記較正コンポーネントは、前記補助信号に少なくとも一部は基づく、補助サンプルのセットに関係する情報を前記それぞれの信号に少なくとも一部は基づく、前記デジタルデータサンプルのそれぞれのセットに関係する他の情報と比較し、補助サンプルの前記セットに関係する前記情報とデジタルデータサンプルの前記それぞれのセットに関係する前記他の情報との間のそれぞれの差に少なくとも一部は基づき前記それぞれの経路の間の前記経路による違いを決定する請求項1に記載の通信システム。
  3. 前記経路による違いの前記決定の一部として、前記較正コンポーネントは、補助サンプルの前記セットに関係する前記情報とデジタルデータサンプルの前記それぞれのセットに関係する前記他の情報との間の前記それぞれの差に少なくとも一部は基づき平方差誤差メトリックを決定する請求項2に記載の通信システム。
  4. 前記較正コンポーネントは、補助サンプルの前記セットの第1の補助サンプルに関係する補助サンプル関係情報とコンバータサブコンポーネントの前記セットの第1のコンバータサブコンポーネントに関連付けられているデジタルデータサンプルの前記それぞれのセットの第1のセットの第1のデジタルデータサンプルに関係するサンプル関係情報との間の差に少なくとも一部は基づき前記平方差誤差メトリックを計算し、前記第1の補助サンプルの補助サンプリング時間は、前記第1のデジタルデータサンプルのサンプリング時間と一致する請求項3に記載の通信システム。
  5. 前記較正コンポーネントは、補助サンプルの前記セットの第2の補助サンプルに関係する第2の補助サンプル関係情報とコンバータサブコンポーネントの前記セットの第2のコンバータサブコンポーネントに関連付けられているデジタルデータサンプルの前記それぞれのセットの第2のセットの第2のデジタルデータサンプルに関係するサンプル関係情報との間の第2の差に少なくとも一部は基づき前記平方差誤差メトリックを計算し、前記第2の補助サンプルの第2の補助サンプリング時間は、前記第2のデジタルデータサンプルの第2のサンプリング時間と一致する請求項4に記載の通信システム。
  6. 前記平方差誤差メトリックは、平均平方差誤差メトリックまたは中央値平方差誤差メトリックのうちの少なくとも一方であり、前記較正コンポーネントは、補助サンプルの前記セットの複数の補助サンプルに関連付けられている平均値もしくは中央値に関係する補助サンプル関係情報とコンバータサブコンポーネントの前記セットの第1のコンバータサブコンポーネントに関連付けられているデジタルデータサンプルの前記それぞれのセットの第1のセットの複数のデジタルデータサンプルに関連付けられている別の平均値もしくは別の中央値に関係するサンプル関係情報との間の差に少なくとも一部は基づき前記平方差誤差メトリックまたは前記中央値平方差誤差メトリックのうちの少なくとも一方を計算し、前記複数の補助サンプルのそれぞれの補助サンプリング時間は、前記複数のデジタルデータサンプルのそれぞれのサンプリング時間と一致する請求項3に記載の通信システム。
  7. 前記較正コンポーネントは、前記補助コンバータサブコンポーネントに関連付けられている前記補助経路をコンバータサブコンポーネントの前記セットのコンバータサブコンポーネントに関連付けられている経路とアライメントし、前記補助コンバータサブコンポーネントによる前記補助信号のサンプリングが前記コンバータサブコンポーネントによる信号のサンプリングの一部と一致することを可能にする請求項1に記載の通信システム。
  8. 信号処理方法であって、
    コンバータサブコンポーネントのセットのそれぞれのコンバータサブコンポーネントのそれぞれの経路の間の経路による違いを、補助サブコンポーネントに関連付けられている補助経路に関連付けられている補助信号およびコンバータサブコンポーネントの前記セットの前記それぞれのコンバータサブコンポーネントの前記それぞれの経路に関連付けられているそれぞれの信号の分析結果に少なくとも一部は基づき決定し、前記それぞれのコンバータサブコンポーネントを較正し、前記経路による違いを軽減することを容易にするステップと、
    前記それぞれのコンバータサブコンポーネントまたは前記それぞれの経路を調整して前記それぞれのコンバータサブコンポーネントまたは前記それぞれの経路の間の前記経路による違いの前記軽減を容易にするステップとを含む信号処理方法。
  9. 前記経路による違いの前記決定の一部として、補助サンプルのセットに関係する情報とサンプルのそれぞれのセットに関係する情報との間のそれぞれの差に少なくとも一部は基づき平方差誤差を決定するステップをさらに含み、
    前記分析は、
    前記補助信号に少なくとも一部は基づく、補助サンプルのセットに関係する情報を前記それぞれの信号に少なくとも一部は基づく、サンプルのそれぞれのセットに関係する情報と比較するステップであって、前記経路による違いを決定する前記ステップは、補助サンプルの前記セットに関係する前記情報とサンプルの前記それぞれのセットに関係する前記情報との間のそれぞれの差に少なくとも一部は基づき前記それぞれの経路の間の前記経路による違いを決定するステップをさらに含む請求項8に記載の方法。
  10. トランシーバであって、
    コンバータサブコンポーネントのセットのそれぞれのコンバータサブコンポーネントのそれぞれの経路の間の経路による違いを、補助サブコンポーネントに関連付けられている補助経路に関連付けられている補助信号とコンバータサブコンポーネントの前記セットの前記それぞれのコンバータサブコンポーネントの前記それぞれの経路に関連付けられているそれぞれの信号との比較結果に少なくとも一部は基づき、決定し、前記それぞれのコンバータサブコンポーネントを較正し、前記経路による違いを低減することを容易にするための手段と、
    前記それぞれのコンバータサブコンポーネントまたは前記それぞれの経路を較正して前記それぞれのコンバータサブコンポーネントまたは前記それぞれの経路の間における前記経路による違いの前記低減を容易にするための手段とを備えるトランシーバ。
JP2017563999A 2015-06-11 2015-07-30 受信機の較正および追跡 Active JP6697007B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/736,874 2015-06-11
US14/736,874 US9485039B1 (en) 2015-06-11 2015-06-11 Calibration and tracking of receiver
PCT/US2015/042795 WO2016200409A1 (en) 2015-06-11 2015-07-30 Calibration and tracking of receiver

Publications (2)

Publication Number Publication Date
JP2018524874A JP2018524874A (ja) 2018-08-30
JP6697007B2 true JP6697007B2 (ja) 2020-05-20

Family

ID=57189597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017563999A Active JP6697007B2 (ja) 2015-06-11 2015-07-30 受信機の較正および追跡

Country Status (7)

Country Link
US (1) US9485039B1 (ja)
EP (1) EP3308466B1 (ja)
JP (1) JP6697007B2 (ja)
KR (1) KR20180036953A (ja)
CN (1) CN108028661B (ja)
CA (1) CA2988710C (ja)
WO (1) WO2016200409A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774364B2 (en) * 2015-09-04 2017-09-26 Futurewei Technologies, Inc. Interference phase estimate system and method
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
CN108365997B (zh) * 2017-01-26 2021-12-14 华为技术有限公司 一种信息传输方法和装置
EP3844879A1 (en) * 2018-08-31 2021-07-07 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
CN109412706B (zh) * 2018-11-09 2021-06-08 成都九华圆通科技发展有限公司 一种测向天线仿真模拟方法及系统
CN114257220B (zh) * 2020-09-11 2022-11-04 集益威半导体(上海)有限公司 相位插值器的非线性度校准方法
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
KR20220111774A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 타이밍 스큐를 보상하도록 구성되는 전자 회로 및 그것의 동작 방법
CN112564707B (zh) * 2021-02-22 2021-05-07 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法
US11677409B2 (en) * 2021-03-19 2023-06-13 Microsoft Technology Licensing, Llc Cloud assisted calibration of analog-to-digital converters
US11387838B1 (en) * 2021-03-19 2022-07-12 Microsoft Technology Licensing, Llc SAR analog-to-digital converter calibration
CN113746571B (zh) * 2021-08-25 2022-05-10 成都飞机工业（集团）有限责任公司 一种载机天线阵的校准以及测向检验方法
US11621717B1 (en) * 2021-11-05 2023-04-04 Infineon Technologies Ag Non-linear inter-ADC calibration by time equidistant triggering
US11929756B2 (en) 2022-03-14 2024-03-12 Avago Technologies International Sales Pte. Limited System and method for offset calibration in a successive approximation analog to digital converter
US11863198B2 (en) * 2022-03-21 2024-01-02 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter with reduced data path latency

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615024B1 (en) 1998-05-01 2003-09-02 Arraycomm, Inc. Method and apparatus for determining signatures for calibrating a communication station having an antenna array
US7336729B2 (en) * 2001-03-01 2008-02-26 Broadcom Corporation Digital signal processing based de-serializer
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7321621B2 (en) 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
US7463864B2 (en) 2004-04-09 2008-12-09 Broadcom Corporation Modified dual band direct conversion architecture that allows extensive digital calibration
US7778320B2 (en) * 2005-10-03 2010-08-17 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
JP4774953B2 (ja) * 2005-11-28 2011-09-21 株式会社日立製作所 時間インターリーブａｄ変換器
US8195103B2 (en) 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
US7477191B2 (en) 2006-03-03 2009-01-13 Cisco Technology, Inc. System and method for performing time difference of arrival location without requiring a common time base or clock calibration
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
US7592938B2 (en) 2007-07-23 2009-09-22 Mediatek Inc. Analog-to-digital converter and method of gain error calibration thereof
US8441379B2 (en) 2009-02-11 2013-05-14 Signal Processing Devices Sweden Ab Device and method for digitizing a signal
US8587460B2 (en) * 2009-12-11 2013-11-19 Nec Corporation A/D conversion device and compensation control method for A/D conversion device
JP5242618B2 (ja) 2010-03-29 2013-07-24 アンリツ株式会社 周波数変換装置及び周波数変換方法
CN102386918A (zh) * 2010-08-27 2012-03-21 英特希尔美国公司 多通道的时间交错adc中的减损校准
US8519875B2 (en) * 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
US8792008B2 (en) * 2011-09-08 2014-07-29 Maxlinear, Inc. Method and apparatus for spectrum monitoring
US8873677B1 (en) 2013-05-01 2014-10-28 Samsung Electronics Co., Ltd. Apparatus and method for enveloping tracking calibration
US9071262B1 (en) * 2014-01-24 2015-06-30 Applied Micro Circuits Corporation Calibration of high-speed interleaved arrays

Also Published As

Publication number Publication date
EP3308466B1 (en) 2021-09-01
EP3308466A4 (en) 2018-12-19
CN108028661A (zh) 2018-05-11
CN108028661B (zh) 2021-07-02
US9485039B1 (en) 2016-11-01
CA2988710A1 (en) 2016-12-15
EP3308466A1 (en) 2018-04-18
KR20180036953A (ko) 2018-04-10
CA2988710C (en) 2023-01-03
JP2018524874A (ja) 2018-08-30
WO2016200409A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
JP6697007B2 (ja) 受信機の較正および追跡
KR102570800B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US7233270B2 (en) Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof
CN111149308B (zh) 多线路时偏的测量和校正方法
US9270291B1 (en) High speed time-interleaved ADC gain offset and skew mitigation
KR102291598B1 (ko) 눈 스코프 측정치의 판정 피드백 등화 보정
JP2004242327A (ja) 検出回路における受信信号処理
US11316726B2 (en) Calibration for mismatch in receiver circuitry with multiple samplers
CN111868661A (zh) 多线路时偏校正方法和系统
WO2019015483A1 (en) FEC CONTROLLED LINK OPTIMIZATION
US9041571B2 (en) Flexible ADC calibration technique using ADC capture memory
US20190028236A1 (en) Fec driven link optimization
KR20200069201A (ko) 신속하게 안정화하는 직교 위상 검출 및 정정을 제공하는 시스템 및 방법
US9071262B1 (en) Calibration of high-speed interleaved arrays
CN108028814B (zh) 高速交织阵列的校准
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
US11451250B1 (en) Signal-to-noise and interference ratio (SNAIR) aware analog to digital converter (ADC)-based receiver and a method thereof
US11515885B2 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
JP2006510324A (ja) 適応予歪スキーム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200423

R150 Certificate of patent or registration of utility model

Ref document number: 6697007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250